JPH09116085A - リードフレーム及びそれを用いた半導体装置 - Google Patents
リードフレーム及びそれを用いた半導体装置Info
- Publication number
- JPH09116085A JPH09116085A JP7275820A JP27582095A JPH09116085A JP H09116085 A JPH09116085 A JP H09116085A JP 7275820 A JP7275820 A JP 7275820A JP 27582095 A JP27582095 A JP 27582095A JP H09116085 A JPH09116085 A JP H09116085A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead frame
- semiconductor chip
- back surface
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ダイスボンド材の吸湿による接着層の剥離あ
るいは、破壊・水分膨張によるクラックの発生を防止す
る。 【解決手段】 半導体チップ１２を搭載するリードフレ
ームにおいて、ダイパッド１１の裏面に突起１８ｂを設
けるようにしたものである。
るいは、破壊・水分膨張によるクラックの発生を防止す
る。 【解決手段】 半導体チップ１２を搭載するリードフレ
ームにおいて、ダイパッド１１の裏面に突起１８ｂを設
けるようにしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレーム及
びそれを用いた半導体装置に係り、特に表面実装型半導
体装置（以後、ＳＭＤと略す）に関するものである。
びそれを用いた半導体装置に係り、特に表面実装型半導
体装置（以後、ＳＭＤと略す）に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、以下に示すようなものがあった。図９はかかる
従来の半導体装置（ＳＭＤ）の断面図である。この図に
おいて、電子回路が形成された半導体チップ２は、有機
系ダイスボンド材３でダイパッド１に固着されており、
半導体チップ２上のパッド（図示なし）とインナーリー
ド４は金属細線５によって電気的に接続されており、こ
れらの部分がモールド樹脂６で封止されている。
例えば、以下に示すようなものがあった。図９はかかる
従来の半導体装置（ＳＭＤ）の断面図である。この図に
おいて、電子回路が形成された半導体チップ２は、有機
系ダイスボンド材３でダイパッド１に固着されており、
半導体チップ２上のパッド（図示なし）とインナーリー
ド４は金属細線５によって電気的に接続されており、こ
れらの部分がモールド樹脂６で封止されている。
【０００３】更に、インナーリード部はモールド樹脂６
の外部まで伸び、基板実装のためにガルウィング状に加
工されると共に，半田処理され、外部端子７が形成され
ている。また、後述のリフロー耐性向上のために、ダイ
パッド１裏面にディンプル（図示なし）を形成したり、
これも図示されていないが、ダイパッド１に貫通孔やス
リットを入れる対策がなされている場合もある。
の外部まで伸び、基板実装のためにガルウィング状に加
工されると共に，半田処理され、外部端子７が形成され
ている。また、後述のリフロー耐性向上のために、ダイ
パッド１裏面にディンプル（図示なし）を形成したり、
これも図示されていないが、ダイパッド１に貫通孔やス
リットを入れる対策がなされている場合もある。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置（ＳＭＤ）では、特にモールド樹脂
厚が１．２ｍｍ以下の薄型パッケージにおいては、組立
ロットによってリフロー耐性がばらつくという問題点が
あり、原因究明をした結果、リードフレーム梱包材に含
まれる微量のパラフィン成分が、リードフレームに転写
されることがわかった。
た従来の半導体装置（ＳＭＤ）では、特にモールド樹脂
厚が１．２ｍｍ以下の薄型パッケージにおいては、組立
ロットによってリフロー耐性がばらつくという問題点が
あり、原因究明をした結果、リードフレーム梱包材に含
まれる微量のパラフィン成分が、リードフレームに転写
されることがわかった。
【０００５】この問題を解決するため、梱包材の変更が
なされ、また、金属製ケース適用等の手法が考案されて
いるが、いずれの場合もコストアップになり、満足でき
るものではなかった。リフロー耐性向上のためのディン
プルや貫通孔、スリットは、後述のモードＡには効果が
望めるが、モードＢについては、ダイパッドの剛性が低
下するため、技術的に満足できるものは得られなかっ
た。
なされ、また、金属製ケース適用等の手法が考案されて
いるが、いずれの場合もコストアップになり、満足でき
るものではなかった。リフロー耐性向上のためのディン
プルや貫通孔、スリットは、後述のモードＡには効果が
望めるが、モードＢについては、ダイパッドの剛性が低
下するため、技術的に満足できるものは得られなかっ
た。
【０００６】ここでいうリフロー耐性とは、ＳＭＤが実
際の基板実装時に受けるストレスに耐えうる限界をい
う。評価方法としては、任意の条件でＳＭＤを吸湿させ
た後に、ＳＭＤにＩＲリフロー装置やＶＰＳ装置によ
り、予め設定した温度プロファイルをパッケージ全体に
かける。次に、モールド樹脂部の外部クラックを外観
で、また、内部クラックを断面界層法やＳＡＴ（超音波
探傷法）、各界面の接着性をＳＡＴやザイグロ試験によ
り評価し、耐リフロー性を判断する。
際の基板実装時に受けるストレスに耐えうる限界をい
う。評価方法としては、任意の条件でＳＭＤを吸湿させ
た後に、ＳＭＤにＩＲリフロー装置やＶＰＳ装置によ
り、予め設定した温度プロファイルをパッケージ全体に
かける。次に、モールド樹脂部の外部クラックを外観
で、また、内部クラックを断面界層法やＳＡＴ（超音波
探傷法）、各界面の接着性をＳＡＴやザイグロ試験によ
り評価し、耐リフロー性を判断する。
【０００７】図１０はリフローによる故障発生のメカニ
ズムを示す図である。図１０（ａ）に示すようなプラス
チックパッケージの場合、図１０（ｂ）に示すように、
保管中に雰囲気から吸湿する。吸湿された水分が基板実
装時の熱により膨張し、各界面の剥離やクラック等の故
障をおこす。従来は、モードＡに示すように、ダイパッ
ドの裏面を起点とした剥離・水分膨張〔図１０（ｃ−
１）〕によるクラック発生〔図１０（ｄ−１）〕が主で
あったが、ダイパッドへのディンプルや貫通孔、スリッ
ト手法の適用やモールド樹脂の改良により、ダイスボン
ド材が吸湿して、接着層の剥離あるいは破壊・水分膨張
〔図１０（ｃ−２）〕によるクラックが発生〔図１０
（ｄ−２）〕する、いわゆるモードＢが発生するように
なっている。
ズムを示す図である。図１０（ａ）に示すようなプラス
チックパッケージの場合、図１０（ｂ）に示すように、
保管中に雰囲気から吸湿する。吸湿された水分が基板実
装時の熱により膨張し、各界面の剥離やクラック等の故
障をおこす。従来は、モードＡに示すように、ダイパッ
ドの裏面を起点とした剥離・水分膨張〔図１０（ｃ−
１）〕によるクラック発生〔図１０（ｄ−１）〕が主で
あったが、ダイパッドへのディンプルや貫通孔、スリッ
ト手法の適用やモールド樹脂の改良により、ダイスボン
ド材が吸湿して、接着層の剥離あるいは破壊・水分膨張
〔図１０（ｃ−２）〕によるクラックが発生〔図１０
（ｄ−２）〕する、いわゆるモードＢが発生するように
なっている。
【０００８】本発明は、上記問題点を除去し、ダイスボ
ンド材の吸湿による接着層の剥離あるいは破壊・水分膨
張によるクラックの発生を防止し得るリードフレーム及
びそれを用いた半導体装置を提供することを目的とす
る。
ンド材の吸湿による接着層の剥離あるいは破壊・水分膨
張によるクラックの発生を防止し得るリードフレーム及
びそれを用いた半導体装置を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体チップ（１２）を搭載するリードフレーム
において、ダイパッド（１１，２１）の裏面に突起（１
８ｂ，２８ｂ）を設けるようにしたものである。
成するために、 〔１〕半導体チップ（１２）を搭載するリードフレーム
において、ダイパッド（１１，２１）の裏面に突起（１
８ｂ，２８ｂ）を設けるようにしたものである。
【００１０】このように、ダイパッド（１１，２１）の
裏面に突起（１８ｂ，２８ｂ）を設けるようにしたの
で、包装材からの有機物の転写を抑えることができ、ダ
イパッド（１１，２１）裏面とモールド樹脂（１６）と
の接着性が向上し、リフロー耐性を安定化（組立ロット
によってばらつきが無い）させることができる。 〔２〕上記〔１〕記載のリードフレームにおいて、前記
突起（２８ｂ）を半導体チップ搭載エリア（２９）以外
の部分に形成するようにしたものである。
裏面に突起（１８ｂ，２８ｂ）を設けるようにしたの
で、包装材からの有機物の転写を抑えることができ、ダ
イパッド（１１，２１）裏面とモールド樹脂（１６）と
の接着性が向上し、リフロー耐性を安定化（組立ロット
によってばらつきが無い）させることができる。 〔２〕上記〔１〕記載のリードフレームにおいて、前記
突起（２８ｂ）を半導体チップ搭載エリア（２９）以外
の部分に形成するようにしたものである。
【００１１】このように、半導体チップ搭載エリア（２
９）を避けて、ダイパッド（２１）の裏面に突起（２８
ｂ）を設けるようにしたので、ダイスボンド材量を節約
できるとともに、上記〔１〕に比べ、更にリフロー耐性
を向上させることができる。 〔３〕半導体装置において、ダイパッド（１１，２１）
の裏面に突起（１８ｂ，２８ｂ）を有するリードフレー
ムと、前記ダイパッド（１１，２１）上に搭載される半
導体チップ（１２）と、この半導体チップ（１２）を封
止するモールド樹脂（１６）とを設けるようにしたもの
である。
９）を避けて、ダイパッド（２１）の裏面に突起（２８
ｂ）を設けるようにしたので、ダイスボンド材量を節約
できるとともに、上記〔１〕に比べ、更にリフロー耐性
を向上させることができる。 〔３〕半導体装置において、ダイパッド（１１，２１）
の裏面に突起（１８ｂ，２８ｂ）を有するリードフレー
ムと、前記ダイパッド（１１，２１）上に搭載される半
導体チップ（１２）と、この半導体チップ（１２）を封
止するモールド樹脂（１６）とを設けるようにしたもの
である。
【００１２】このように、ダイパッド（１１，２１）の
裏面に接着性の低下を引き起こす転写が大幅に減少する
ため、ダイパッド（１１，２１）の上面とモールド樹脂
（１６）の接着性が向上し、ＳＭＤのリフロー耐性が向
上する。 〔４〕半導体チップ（３２）を搭載するリードフレーム
において、ダイパッド（３１，４１）の裏面に凸状うね
（３８ｂ，４８ｂ）を設けるようにしたものである。
裏面に接着性の低下を引き起こす転写が大幅に減少する
ため、ダイパッド（１１，２１）の上面とモールド樹脂
（１６）の接着性が向上し、ＳＭＤのリフロー耐性が向
上する。 〔４〕半導体チップ（３２）を搭載するリードフレーム
において、ダイパッド（３１，４１）の裏面に凸状うね
（３８ｂ，４８ｂ）を設けるようにしたものである。
【００１３】このように、ダイパッド（３１，４１）の
裏面に凸状うね（３８ｂ，４８ｂ）を設けるようにした
ので、包装材からの有機物の転写を抑えることによるダ
イパット（３１，４１）裏面とモールド樹脂（３６）と
の接着性向上とダイパッド（３１，４１）の剛性向上に
より、リフロー耐性を向上させることができる。 〔５〕上記〔４〕記載のリードフレームにおいて、前記
凸状うね（４８ｂ）を半導体チップ搭載エリア（４９）
以外の部分に形成するようにしたものである。
裏面に凸状うね（３８ｂ，４８ｂ）を設けるようにした
ので、包装材からの有機物の転写を抑えることによるダ
イパット（３１，４１）裏面とモールド樹脂（３６）と
の接着性向上とダイパッド（３１，４１）の剛性向上に
より、リフロー耐性を向上させることができる。 〔５〕上記〔４〕記載のリードフレームにおいて、前記
凸状うね（４８ｂ）を半導体チップ搭載エリア（４９）
以外の部分に形成するようにしたものである。
【００１４】このように、ダイパッド（３１，４１）の
半導体チップ搭載エリア（４９）を避けて裏面に凸状う
ね（４８ｂ）を設けるようにしたので、ダイスボンド材
量の節約ができるとともに、上記〔４〕に比べ、更にリ
フロー耐性を向上させることができる。 〔６〕半導体装置において、ダイパッド（３１，４１）
の裏面に凸状うね（３８ｂ，４８ｂ）を有するリードフ
レームと、前記ダイパッド（３１，４１）上に搭載され
る半導体チップ（３２）と、この半導体チップ（３２）
を封止するモールド樹脂（３６）とを設けるようにした
ものである。
半導体チップ搭載エリア（４９）を避けて裏面に凸状う
ね（４８ｂ）を設けるようにしたので、ダイスボンド材
量の節約ができるとともに、上記〔４〕に比べ、更にリ
フロー耐性を向上させることができる。 〔６〕半導体装置において、ダイパッド（３１，４１）
の裏面に凸状うね（３８ｂ，４８ｂ）を有するリードフ
レームと、前記ダイパッド（３１，４１）上に搭載され
る半導体チップ（３２）と、この半導体チップ（３２）
を封止するモールド樹脂（３６）とを設けるようにした
ものである。
【００１５】このように、ダイパッド（３１，４１）の
裏面に凸状うね（３８ｂ，４８ｂ）があるため、包装材
・ダイパッドの裏面の接触が従来の面から線になるの
で、包装材からの転写を最低限に抑えることができる。
また、凸状うね（３８ｂ，４８ｂ）が形成されるため、
ダイパッド（３１，４１）の剛性が向上し、リフロー時
に発生する応力に対する抗力が強くなるため、クラック
の発生を防止することができる。
裏面に凸状うね（３８ｂ，４８ｂ）があるため、包装材
・ダイパッドの裏面の接触が従来の面から線になるの
で、包装材からの転写を最低限に抑えることができる。
また、凸状うね（３８ｂ，４８ｂ）が形成されるため、
ダイパッド（３１，４１）の剛性が向上し、リフロー時
に発生する応力に対する抗力が強くなるため、クラック
の発生を防止することができる。
【００１６】〔７〕半導体チップ（５２）を搭載するリ
ードフレームにおいて、ダイパッド（５１）を部分的に
または全体的に断面を波状に形成するようにしたもので
ある。このように、ダイパッド（５１）に波状部（５１
ａ，５１ｂ）を形成するようにしたので、包装材からの
有機物の転写を抑えることによるダイパット（５１）裏
面とモールド樹脂（５６）との接着性向上とダイパッド
（５１）の剛性向上により、リフロー耐性を向上させる
ことができる。
ードフレームにおいて、ダイパッド（５１）を部分的に
または全体的に断面を波状に形成するようにしたもので
ある。このように、ダイパッド（５１）に波状部（５１
ａ，５１ｂ）を形成するようにしたので、包装材からの
有機物の転写を抑えることによるダイパット（５１）裏
面とモールド樹脂（５６）との接着性向上とダイパッド
（５１）の剛性向上により、リフロー耐性を向上させる
ことができる。
【００１７】〔８〕半導体装置において、ダイパッド
（５１）を部分的にまたは全体的に断面を波状にしたリ
ードフレームと、前記ダイパッド（５１）上に搭載され
る半導体チップ（５２）と、この半導体チップ（５２）
を封止するモールド樹脂（５６）とを設けるようにした
ものである。したがって、上記〔３〕又は〔６〕と同様
の作用及び効果を奏することができる。
（５１）を部分的にまたは全体的に断面を波状にしたリ
ードフレームと、前記ダイパッド（５１）上に搭載され
る半導体チップ（５２）と、この半導体チップ（５２）
を封止するモールド樹脂（５６）とを設けるようにした
ものである。したがって、上記〔３〕又は〔６〕と同様
の作用及び効果を奏することができる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示すリードフレームのダイパッドの構造を
示す図であり、図１（ａ）はそのリードフレームのダイ
パッドの上面図、図１（ｂ）はそのリードフレームのダ
イパッドの側面図である。
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示すリードフレームのダイパッドの構造を
示す図であり、図１（ａ）はそのリードフレームのダイ
パッドの上面図、図１（ｂ）はそのリードフレームのダ
イパッドの側面図である。
【００１９】これらの図に示すように、リードフレーム
のダイパッド１１の上面に凹部１８ａ、裏面に突起１８
ｂが形成されている。この形成方法としては、ダイパッ
ド１１部のディップレス加工時に同時に形成することが
できる。図２は本発明の第１実施例を示すリードフレー
ムを用いた半導体装置（ＳＭＤ）の断面図である。
のダイパッド１１の上面に凹部１８ａ、裏面に突起１８
ｂが形成されている。この形成方法としては、ダイパッ
ド１１部のディップレス加工時に同時に形成することが
できる。図２は本発明の第１実施例を示すリードフレー
ムを用いた半導体装置（ＳＭＤ）の断面図である。
【００２０】この図に示すように、電子回路が形成され
た半導体チップ１２は、有機系ダイスボンド材１３で裏
面に突起１８ｂが形成されたリードフレームのダイパッ
ド１１に固着されており、半導体チップ１２上のパッド
（図示なし）とインナーリード１４は金属細線１５によ
って電気的に接続されており、これらの部分がモールド
樹脂１６で封止されている。また、インナーリード部は
モールド樹脂１６の外部まで伸び、基板実装のためにガ
ルウィング状に加工されると共に、半田処理され、外部
端子１７が形成されている。
た半導体チップ１２は、有機系ダイスボンド材１３で裏
面に突起１８ｂが形成されたリードフレームのダイパッ
ド１１に固着されており、半導体チップ１２上のパッド
（図示なし）とインナーリード１４は金属細線１５によ
って電気的に接続されており、これらの部分がモールド
樹脂１６で封止されている。また、インナーリード部は
モールド樹脂１６の外部まで伸び、基板実装のためにガ
ルウィング状に加工されると共に、半田処理され、外部
端子１７が形成されている。
【００２１】このように、ダイパッド１１の裏面に突起
１８ｂを設けるようにしたので、包装材・ダイパッドの
裏面の接触が、従来の面から点になるので、包装材から
の転写を最低限に抑えることができる。また、ダイパッ
ド１１の裏面に接着性の低下を引き起こす転写が、大幅
に減少するため、ダイパッド１１の上面とモールド樹脂
の接着性が向上し、ＳＭＤのリフロー耐性が向上する。
１８ｂを設けるようにしたので、包装材・ダイパッドの
裏面の接触が、従来の面から点になるので、包装材から
の転写を最低限に抑えることができる。また、ダイパッ
ド１１の裏面に接着性の低下を引き起こす転写が、大幅
に減少するため、ダイパッド１１の上面とモールド樹脂
の接着性が向上し、ＳＭＤのリフロー耐性が向上する。
【００２２】図３は本発明の第２実施例を示すリードフ
レームのダイパッドの構造を示す図であり、図３（ａ）
はそのリードフレームのダイパッドの上面図、図３
（ｂ）はそのリードフレームのダイパッドの側面図であ
る。これらの図に示すように、リードフレームのダイパ
ッド２１の上面に凹部２８ａ、裏面に突起２８ｂが形成
されており、凹部２８ａは半導体チップ搭載エリア２９
を避けて形成されている。
レームのダイパッドの構造を示す図であり、図３（ａ）
はそのリードフレームのダイパッドの上面図、図３
（ｂ）はそのリードフレームのダイパッドの側面図であ
る。これらの図に示すように、リードフレームのダイパ
ッド２１の上面に凹部２８ａ、裏面に突起２８ｂが形成
されており、凹部２８ａは半導体チップ搭載エリア２９
を避けて形成されている。
【００２３】このリードフレームを用いて第１実施例と
同様の工程でＳＭＤを形成する。第１実施例では、半導
体チップ搭載エリアにも凹部１８ａが形成されているた
め、ダイスボンド材を従来のものより多く必要とした。
しかしながら、この第２実施例では、半導体チップ搭載
エリア２９を避けて凹部２８ａが形成されているため、
ダイスボンド材量を節約することができる。
同様の工程でＳＭＤを形成する。第１実施例では、半導
体チップ搭載エリアにも凹部１８ａが形成されているた
め、ダイスボンド材を従来のものより多く必要とした。
しかしながら、この第２実施例では、半導体チップ搭載
エリア２９を避けて凹部２８ａが形成されているため、
ダイスボンド材量を節約することができる。
【００２４】このため、ダイスボンド材層に吸湿される
水分量が増加せず、またコストアップにもならない。ま
た、この構造をとっても、包装材からの転写を最低限に
抑えることができる。従って、ダイパッド２１の裏面と
モールド樹脂の接着性が向上すると共に、リフロー時に
発生する水蒸気圧も従来と同じになるため、ＳＭＤのリ
フロー耐性が更に向上する。
水分量が増加せず、またコストアップにもならない。ま
た、この構造をとっても、包装材からの転写を最低限に
抑えることができる。従って、ダイパッド２１の裏面と
モールド樹脂の接着性が向上すると共に、リフロー時に
発生する水蒸気圧も従来と同じになるため、ＳＭＤのリ
フロー耐性が更に向上する。
【００２５】図４は本発明の第３実施例を示すリードフ
レームのダイパッドの構造を示す図であり、図４（ａ）
はそのリードフレームのダイパッドの上面図、図４
（ｂ）はそのリードフレームのダイパッドの側面図であ
る。これらの図に示すように、リードフレームのダイパ
ッド３１の裏面に凸状うね３８ｂが形成されるように溝
３８ａが形成されている。この形成方法としては、ダイ
パッド３１のディップレス加工時に同時に形成すること
ができる。
レームのダイパッドの構造を示す図であり、図４（ａ）
はそのリードフレームのダイパッドの上面図、図４
（ｂ）はそのリードフレームのダイパッドの側面図であ
る。これらの図に示すように、リードフレームのダイパ
ッド３１の裏面に凸状うね３８ｂが形成されるように溝
３８ａが形成されている。この形成方法としては、ダイ
パッド３１のディップレス加工時に同時に形成すること
ができる。
【００２６】図５は、本発明の第３実施例を示すリード
フレームを用いた半導体装置（ＳＭＤ）の断面図であ
る。この図に示すように、電子回路が形成された半導体
チップ３２は、有機系ダイスボンド材３３で裏面に凸状
うね３８ｂが形成されたリードフレームのダイパッド３
１に固着されており、半導体チップ３２上のパッド（図
示なし）とインナーリード３４は金属細線３５によって
電気的に接続されており、これらの部分がモールド樹脂
３６で封止されている。また、インナーリード部はモー
ルド樹脂３６の外部まで伸び、基板実装のためにガルウ
ィング状に加工されると共に、半田処理され、外部端子
３７が形成されている。
フレームを用いた半導体装置（ＳＭＤ）の断面図であ
る。この図に示すように、電子回路が形成された半導体
チップ３２は、有機系ダイスボンド材３３で裏面に凸状
うね３８ｂが形成されたリードフレームのダイパッド３
１に固着されており、半導体チップ３２上のパッド（図
示なし）とインナーリード３４は金属細線３５によって
電気的に接続されており、これらの部分がモールド樹脂
３６で封止されている。また、インナーリード部はモー
ルド樹脂３６の外部まで伸び、基板実装のためにガルウ
ィング状に加工されると共に、半田処理され、外部端子
３７が形成されている。
【００２７】このように構成したので、ダイパッド３１
に裏面に凸状うね３８ｂがあるため、包装材・ダイパッ
ド３１裏面の接触が、従来の面から線になるので、包装
材からの転写を最低限に抑えることができる。また、凸
状うね３８ｂが形成されているため、ダイパッド３１の
剛性が向上し、リフロー時に発生する応力に対する抗力
が強くなるため、クラックの発生を防止することができ
る（リフロー故障モードＢ）。
に裏面に凸状うね３８ｂがあるため、包装材・ダイパッ
ド３１裏面の接触が、従来の面から線になるので、包装
材からの転写を最低限に抑えることができる。また、凸
状うね３８ｂが形成されているため、ダイパッド３１の
剛性が向上し、リフロー時に発生する応力に対する抗力
が強くなるため、クラックの発生を防止することができ
る（リフロー故障モードＢ）。
【００２８】従って、ダイパット３１の裏面とモールド
樹脂の接着性が向上すると共に、ダイパッド３１の剛性
が高くなるため、ＳＭＤのリフロー耐性が向上する。図
６は本発明の第４実施例を示すリードフレームのダイパ
ッドの構造を示す図であり、図６（ａ）はそのリードフ
レームのダイパッドの上面図、図６（ｂ）はそのリード
フレームのダイパッドの側面図である。
樹脂の接着性が向上すると共に、ダイパッド３１の剛性
が高くなるため、ＳＭＤのリフロー耐性が向上する。図
６は本発明の第４実施例を示すリードフレームのダイパ
ッドの構造を示す図であり、図６（ａ）はそのリードフ
レームのダイパッドの上面図、図６（ｂ）はそのリード
フレームのダイパッドの側面図である。
【００２９】これらの図に示すように、リードフレーム
のダイパッド４１の裏面に凸状うね４８ｂが形成される
ように溝４８ａが形成されている。この形成方法として
は、ダイパッド４１のディップレス加工時に同時に形成
することができる。この場合、裏面に凸状うね４８ｂが
形成される溝４８ａは、半導体チップ搭載エリア４９を
避けて形成されている。
のダイパッド４１の裏面に凸状うね４８ｂが形成される
ように溝４８ａが形成されている。この形成方法として
は、ダイパッド４１のディップレス加工時に同時に形成
することができる。この場合、裏面に凸状うね４８ｂが
形成される溝４８ａは、半導体チップ搭載エリア４９を
避けて形成されている。
【００３０】このリードフレームを用いて上記第３実施
例と同様の工程でＳＭＤを形成する。このように、半導
体チップ搭載エリア４９を避けて裏面に凸状うね４８ｂ
が形成される溝４８ａが形成されているため、ダイスボ
ンド材は従来のものと同量となる。
例と同様の工程でＳＭＤを形成する。このように、半導
体チップ搭載エリア４９を避けて裏面に凸状うね４８ｂ
が形成される溝４８ａが形成されているため、ダイスボ
ンド材は従来のものと同量となる。
【００３１】このため、ダイスボンド材層に吸湿される
水分量が増加せず、コストアップにもならない。また、
この構造をとっても包装材からの転写を最低限に抑える
ことができると共に、ダイパッド４１の剛性向上も可能
である。従って、ダイパッド４１裏面とモールド樹脂の
接着性が向上すると共に、ダイパッド４１の剛性向上、
リフロー時に発生する水蒸気圧も従来と同じになるた
め、ＳＭＤのリフロー耐性が更に向上する。
水分量が増加せず、コストアップにもならない。また、
この構造をとっても包装材からの転写を最低限に抑える
ことができると共に、ダイパッド４１の剛性向上も可能
である。従って、ダイパッド４１裏面とモールド樹脂の
接着性が向上すると共に、ダイパッド４１の剛性向上、
リフロー時に発生する水蒸気圧も従来と同じになるた
め、ＳＭＤのリフロー耐性が更に向上する。
【００３２】図７は本発明の第５実施例を示すリードフ
レームのダイパッドの構造を示す図であり、図７（ａ）
はそのリードフレームのダイパッドの上面図、図７
（ｂ）はそのリードフレームのダイパッドの側面図であ
る。これらの図に示すように、リードフレームのダイパ
ッド５１の全面に波状部を形成する。つまり、波頭５１
ａと波底５１ｂが形成される。この形成方法としては、
ダイパッド５１のディップレス加工時に同時に形成する
ことができる。
レームのダイパッドの構造を示す図であり、図７（ａ）
はそのリードフレームのダイパッドの上面図、図７
（ｂ）はそのリードフレームのダイパッドの側面図であ
る。これらの図に示すように、リードフレームのダイパ
ッド５１の全面に波状部を形成する。つまり、波頭５１
ａと波底５１ｂが形成される。この形成方法としては、
ダイパッド５１のディップレス加工時に同時に形成する
ことができる。
【００３３】図８は、本発明の第５実施例を示すリード
フレームを用いた半導体装置（ＳＭＤ）の断面図であ
る。この図に示すように、電子回路が形成された半導体
チップ５２は、有機系ダイスボンド材５３で裏面に波底
５１ｂが形成されたリードフレームのダイパッド５１に
固着されており、半導体チップ５２上のパッド（図示な
し）とインナーリード５４は金属細線５５によって電気
的に接続されており、これらの部分がモールド樹脂５６
で封止されている。また、インナーリード部はモールド
樹脂５６の外部まで伸び、基板実装のためにガルウィン
グ状に加工されると共に、半田処理され、外部端子５７
が形成されている。
フレームを用いた半導体装置（ＳＭＤ）の断面図であ
る。この図に示すように、電子回路が形成された半導体
チップ５２は、有機系ダイスボンド材５３で裏面に波底
５１ｂが形成されたリードフレームのダイパッド５１に
固着されており、半導体チップ５２上のパッド（図示な
し）とインナーリード５４は金属細線５５によって電気
的に接続されており、これらの部分がモールド樹脂５６
で封止されている。また、インナーリード部はモールド
樹脂５６の外部まで伸び、基板実装のためにガルウィン
グ状に加工されると共に、半田処理され、外部端子５７
が形成されている。
【００３４】このように構成したので、ダイパッド５１
の裏面に波底５１ｂがあるため、包装材・ダイパッドの
裏面の接触が、従来の面から線になるので、包装材から
の転写を最低限に抑えることができる。なお、この実施
例においては、ダイパッド５１の全面に波状部を形成す
るようにしたが、部分的に形成するようにしてもよい。
例えば、半導体チップ搭載エリアを避けて波状部を形成
する場合には、上記第３又は第６実施例と同様の効果を
奏することができる。
の裏面に波底５１ｂがあるため、包装材・ダイパッドの
裏面の接触が、従来の面から線になるので、包装材から
の転写を最低限に抑えることができる。なお、この実施
例においては、ダイパッド５１の全面に波状部を形成す
るようにしたが、部分的に形成するようにしてもよい。
例えば、半導体チップ搭載エリアを避けて波状部を形成
する場合には、上記第３又は第６実施例と同様の効果を
奏することができる。
【００３５】本発明は、更に以下のような利用形態を有
する。 （１）第１及び第２実施例では、突起を半球状で説明し
たが、多角錐でもよく、その形状を特定するものではな
い。また、数についても同様に特定するものではない。 （２）第３及び第４実施例では、断面を半球状の溝で説
明したが、Ｖ字やＵ字形でもよく、その形状を特定する
ものではないし、個々の溝が分離していても、連続して
いてもよい。更に、ダイパッドを縦断するものや溝にこ
だわらず波状でもよい。また、数についても同様に特定
するものではない。
する。 （１）第１及び第２実施例では、突起を半球状で説明し
たが、多角錐でもよく、その形状を特定するものではな
い。また、数についても同様に特定するものではない。 （２）第３及び第４実施例では、断面を半球状の溝で説
明したが、Ｖ字やＵ字形でもよく、その形状を特定する
ものではないし、個々の溝が分離していても、連続して
いてもよい。更に、ダイパッドを縦断するものや溝にこ
だわらず波状でもよい。また、数についても同様に特定
するものではない。
【００３６】（３）第１乃至第４実施例では、突起及び
溝の形成をダイパッドのディップレス形成工程と同時に
形成する手法について述べたが、別工程で形成してもよ
いし、プレス加工のフレームであればメッキ工程前のイ
ンナーリードやダイパッド形成時の工程で形成してもよ
く、その形成方法を特定するものではない。なお、本発
明は、上記実施例に限定されるものではなく、本発明の
趣旨に基づいて種々の変形をすることが可能であり、そ
れらを本発明の範囲から排除するものではない。
溝の形成をダイパッドのディップレス形成工程と同時に
形成する手法について述べたが、別工程で形成してもよ
いし、プレス加工のフレームであればメッキ工程前のイ
ンナーリードやダイパッド形成時の工程で形成してもよ
く、その形成方法を特定するものではない。なお、本発
明は、上記実施例に限定されるものではなく、本発明の
趣旨に基づいて種々の変形をすることが可能であり、そ
れらを本発明の範囲から排除するものではない。
【００３７】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、ダイパッドの裏面
に突起を設けるようにしたので、包装材からの有機物の
転写を抑えることができ、ダイパッドの裏面とモールド
樹脂との接着性が向上し、リフロー耐性を安定化（組立
ロットによってばらつきが無い）させることができる。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、ダイパッドの裏面
に突起を設けるようにしたので、包装材からの有機物の
転写を抑えることができ、ダイパッドの裏面とモールド
樹脂との接着性が向上し、リフロー耐性を安定化（組立
ロットによってばらつきが無い）させることができる。
【００３８】（２）請求項２記載の発明によれば、ダイ
パッドの裏面の半導体チップ搭載エリアを避けて、裏面
に突起を設けるようにしたので、ダイスボンド材量を従
来手法と同量にでき、上記（１）に比べ、更にリフロー
耐性を向上させることができる。 （３）請求項３記載の発明によれば、ダイパッドの裏面
に接着性の低下を引き起こす転写が大幅に減少するた
め、ダイパッドの上面とモールド樹脂の接着性が向上
し、ＳＭＤのリフロー耐性が向上する。
パッドの裏面の半導体チップ搭載エリアを避けて、裏面
に突起を設けるようにしたので、ダイスボンド材量を従
来手法と同量にでき、上記（１）に比べ、更にリフロー
耐性を向上させることができる。 （３）請求項３記載の発明によれば、ダイパッドの裏面
に接着性の低下を引き起こす転写が大幅に減少するた
め、ダイパッドの上面とモールド樹脂の接着性が向上
し、ＳＭＤのリフロー耐性が向上する。
【００３９】（４）請求項４記載の発明によれば、ダイ
パッドの裏面に凸状うねを設けるようにしたので、包装
材からの有機物の転写を抑えることによるダイパッドの
裏面とモールド樹脂との接着性向上と、ダイパッドの剛
性向上により、リフロー耐性を向上させることができ
る。 （５）請求項５記載の発明によれば、ダイパッドの半導
体チップ搭載エリアを避けて裏面に凸状うねを設けるよ
うにしたので、ダイスボンド材量を節約することができ
るとともに、上記（４）に比べ、更にリフロー耐性を向
上させることができる。
パッドの裏面に凸状うねを設けるようにしたので、包装
材からの有機物の転写を抑えることによるダイパッドの
裏面とモールド樹脂との接着性向上と、ダイパッドの剛
性向上により、リフロー耐性を向上させることができ
る。 （５）請求項５記載の発明によれば、ダイパッドの半導
体チップ搭載エリアを避けて裏面に凸状うねを設けるよ
うにしたので、ダイスボンド材量を節約することができ
るとともに、上記（４）に比べ、更にリフロー耐性を向
上させることができる。
【００４０】（６）請求項６記載の発明によれば、ダイ
パッドに裏面に凸状うねがあるため、包装材・ダイパッ
ドの裏面の接触が従来の面から線になるので、包装材か
らの転写を最低限に抑えることができる。また、凸状う
ねが形成されるため、ダイパッドの剛性が向上し、リフ
ロー時に発生する応力に対する抗力が強くなるため、ク
ラックの発生を防止することができる。
パッドに裏面に凸状うねがあるため、包装材・ダイパッ
ドの裏面の接触が従来の面から線になるので、包装材か
らの転写を最低限に抑えることができる。また、凸状う
ねが形成されるため、ダイパッドの剛性が向上し、リフ
ロー時に発生する応力に対する抗力が強くなるため、ク
ラックの発生を防止することができる。
【００４１】（７）請求項７記載の発明によれば、ダイ
パッドに波状部を形成するようにしたので、包装材から
の有機物の転写を抑えることによるダイパットの裏面と
モールド樹脂との接着性向上と、ダイパッドの剛性向上
により、リフロー耐性を向上させることができる。 （８）請求項８記載の発明によれば、上記（３）又は
（６）と同様な効果を奏することができる。
パッドに波状部を形成するようにしたので、包装材から
の有機物の転写を抑えることによるダイパットの裏面と
モールド樹脂との接着性向上と、ダイパッドの剛性向上
により、リフロー耐性を向上させることができる。 （８）請求項８記載の発明によれば、上記（３）又は
（６）と同様な効果を奏することができる。
【図１】本発明の第１実施例を示すリードフレームのダ
イパッドの構造を示す図である。
イパッドの構造を示す図である。
【図２】本発明の第１実施例を示すリードフレームを用
いた半導体装置（ＳＭＤ）の断面図である。
いた半導体装置（ＳＭＤ）の断面図である。
【図３】本発明の第２実施例を示すリードフレームのダ
イパッドの構造を示す図である。
イパッドの構造を示す図である。
【図４】本発明の第３実施例を示すリードフレームのダ
イパッドの構造を示す図である。
イパッドの構造を示す図である。
【図５】本発明の第３実施例を示すリードフレームを用
いた半導体装置（ＳＭＤ）の断面図である。
いた半導体装置（ＳＭＤ）の断面図である。
【図６】本発明の第４実施例を示すリードフレームのダ
イパッドの構造を示す図である。
イパッドの構造を示す図である。
【図７】本発明の第５実施例を示すリードフレームのダ
イパッドの構造を示す図である。
イパッドの構造を示す図である。
【図８】本発明の第５実施例を示すリードフレームを用
いた半導体装置（ＳＭＤ）の断面図である。
いた半導体装置（ＳＭＤ）の断面図である。
【図９】従来の半導体装置（ＳＭＤ）の断面図である。
【図１０】リフローによる故障発生のメカニズムを示す
図である。
図である。
１１，２１，３１，４１，５１ リードフレームのダ
イパッド １２，３２，５２ 半導体チップ １３，３３，５３ 有機系ダイスボンド材 １４，３４，５４ インナーリード １５，３５，５５ 金属細線 １６，３６，５６ モールド樹脂 １７，３７，５７ 外部端子 １８ａ，２８ａ 凹部 １８ｂ，２８ｂ 突起 ２９，４９ 半導体チップ搭載エリア ３８ａ，４８ａ 溝 ３８ｂ，４８ｂ 凸状うね ５１ａ 波頭 ５１ｂ 波底
イパッド １２，３２，５２ 半導体チップ １３，３３，５３ 有機系ダイスボンド材 １４，３４，５４ インナーリード １５，３５，５５ 金属細線 １６，３６，５６ モールド樹脂 １７，３７，５７ 外部端子 １８ａ，２８ａ 凹部 １８ｂ，２８ｂ 突起 ２９，４９ 半導体チップ搭載エリア ３８ａ，４８ａ 溝 ３８ｂ，４８ｂ 凸状うね ５１ａ 波頭 ５１ｂ 波底
Claims (8)
- 【請求項１】 半導体チップを搭載するリードフレーム
において、ダイパッドの裏面に突起を設けるようにした
ことを特徴とするリードフレーム。 - 【請求項２】 請求項１記載のリードフレームにおい
て、前記突起を半導体チップ搭載エリア以外の部分に形
成するようにしたことを特徴とするリードフレーム。 - 【請求項３】 半導体装置において、（ａ）ダイパッド
の裏面に突起を有するリードフレームと、（ｂ）前記ダ
イパッド上に搭載される半導体チップと、（ｃ）該半導
体チップを封止するモールド樹脂とを具備するようにし
たことを特徴とする半導体装置。 - 【請求項４】 半導体チップを搭載するリードフレーム
において、ダイパッドの裏面に凸状うねを設けるように
したこたことを特徴とするリードフレーム。 - 【請求項５】 請求項４記載のリードフレームにおい
て、前記凸状うねを半導体チップ搭載エリア以外の部分
に形成するようにしたことを特徴とするリードフレー
ム。 - 【請求項６】 半導体装置において、（ａ）ダイパッド
の裏面に凸状うねを有するリードフレームと、（ｂ）前
記ダイパッド上に搭載される半導体チップと、（ｃ）該
半導体チップを封止するモールド樹脂とを具備するよう
にしたことを特徴とする半導体装置。 - 【請求項７】 半導体チップを搭載するリードフレーム
において、ダイパッドを部分的に、または全体的に断面
を波状に形成するようにしたことを特徴とするリードフ
レーム。 - 【請求項８】 半導体装置において、（ａ）ダイパッド
を部分的にまたは全体的に断面を波状にしたリードフレ
ームと、（ｂ）前記ダイパッド上に搭載される半導体チ
ップと、（ｃ）該半導体チップを封止するモールド樹脂
とを具備するようにしたことを特徴とする半導体装置。
Priority Applications (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7275820A JPH09116085A (ja) | 1995-10-24 | 1995-10-24 | リードフレーム及びそれを用いた半導体装置 |
| KR1019960047703A KR100386061B1 (ko) | 1995-10-24 | 1996-10-23 | 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임 |
| EP00110727A EP1039538A1 (en) | 1995-10-24 | 1996-10-24 | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| EP00110729A EP1039541A1 (en) | 1995-10-24 | 1996-10-24 | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| EP96117092A EP0771029A3 (en) | 1995-10-24 | 1996-10-24 | Semiconductor device with improved structure to avoid cracks and manufacturing process |
| EP01122146A EP1168440A1 (en) | 1995-10-24 | 1996-10-24 | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| EP00110728A EP1039540A1 (en) | 1995-10-24 | 1996-10-24 | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US08/736,610 US5864174A (en) | 1995-10-24 | 1996-10-24 | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
| TW087102088A TW411533B (en) | 1995-10-24 | 1996-11-04 | Semiconductor device and its manufacturing method |
| TW085113467A TW350106B (en) | 1995-10-24 | 1996-11-04 | Semiconductor elements and the manufacturing method |
| US09/165,295 US6177725B1 (en) | 1995-10-24 | 1998-10-02 | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US09/695,403 US6459145B1 (en) | 1995-10-24 | 2000-10-25 | Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor |
| US10/223,484 US6569755B2 (en) | 1995-10-24 | 2002-08-20 | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7275820A JPH09116085A (ja) | 1995-10-24 | 1995-10-24 | リードフレーム及びそれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09116085A true JPH09116085A (ja) | 1997-05-02 |
Family
ID=17560886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7275820A Withdrawn JPH09116085A (ja) | 1995-10-24 | 1995-10-24 | リードフレーム及びそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09116085A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476667B1 (ko) * | 1997-09-25 | 2005-08-10 | 삼성전자주식회사 | 리드프레임및이를이용한반도체칩패키지 |
-
1995
- 1995-10-24 JP JP7275820A patent/JPH09116085A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476667B1 (ko) * | 1997-09-25 | 2005-08-10 | 삼성전자주식회사 | 리드프레임및이를이용한반도체칩패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5864174A (en) | Semiconductor device having a die pad structure for preventing cracks in a molding resin | |
| JP2957168B2 (ja) | リードフレーム及びこれを用いた半導体パッケージ | |
| JP4860939B2 (ja) | 半導体装置 | |
| JPH09162322A (ja) | 表面実装型半導体装置とその製造方法 | |
| JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
| JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
| JPH09116085A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| US6211563B1 (en) | Semiconductor package with an improved leadframe | |
| JPH088388A (ja) | リードフレームおよびそれを用いて構成された半導体装置 | |
| KR100373891B1 (ko) | 반도체장치 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JP3003653B2 (ja) | ボールグリッドアレイ型半導体装置 | |
| JP2000124401A (ja) | 半導体装置 | |
| JP3783497B2 (ja) | 半導体素子搭載用配線テープとそれを用いた半導体装置 | |
| KR960000940Y1 (ko) | 리드 온 칩 패키지 | |
| KR0176113B1 (ko) | 내부리이드의 말단부가 수직 절곡된 리드프레임과 이를 이용한 반도체 패키지 | |
| JPH0311754A (ja) | 半導体装置 | |
| KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
| JP2003204019A (ja) | 凸型ヒートシンク付き半導体装置の製造方法及び凸型ヒートシンクの製造方法 | |
| JPH06163812A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH07235630A (ja) | リードフレーム | |
| JPH09260576A (ja) | 半導体装置 | |
| KR100268925B1 (ko) | 리드프레임및이를이용한반도체패키지 | |
| KR200141173Y1 (ko) | 리드돌출형 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |