KR100384334B1 - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR100384334B1
KR100384334B1 KR10-1999-0044652A KR19990044652A KR100384334B1 KR 100384334 B1 KR100384334 B1 KR 100384334B1 KR 19990044652 A KR19990044652 A KR 19990044652A KR 100384334 B1 KR100384334 B1 KR 100384334B1
Authority
KR
South Korea
Prior art keywords
mounting plate
chip mounting
chip
semiconductor
semiconductor chip
Prior art date
Application number
KR10-1999-0044652A
Other languages
English (en)
Other versions
KR20010037248A (ko
Inventor
이형주
장성식
정영석
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-1999-0044652A priority Critical patent/KR100384334B1/ko
Priority to JP2000015004A priority patent/JP2001077278A/ja
Priority to US09/687,049 priority patent/US6525406B1/en
Publication of KR20010037248A publication Critical patent/KR20010037248A/ko
Application granted granted Critical
Publication of KR100384334B1 publication Critical patent/KR100384334B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 다수의 입출력패드가 형성된 반도체칩(2)과; 상기 반도체칩(2)의 저면에 접착제로 접착되고, 하부 측면에는 부분에칭부(4a)가 형성된 칩탑재판(4)과; 상기 칩탑재판(4)의 모서리에서 외측으로 연장된 다수의 타이바(28)와; 상기 칩탑재판(4)의 외주연에 일정거리 이격되어 형성된 다수의 내부리드(6)와; 상기 반도체칩(2)의 입출력패드(2a)와 내부리드(6)를 전기적으로 접속하는 도전성와이어(8)와; 상기 반도체칩(2), 도전성와이어(8), 칩탑재판(4) 및 내부리드(6) 등을 봉지재로 봉지하되, 상기 칩탑재판(4) 및 내부리드(6)의 저면과 측면은 외부로 노출되도록 봉지하여 형성된 패키지몸체(10)로 이루어진 반도체패키지에 있어서, 상기 칩탑재판(4)은 상부 측면에 적어도 하나 이상의 다단 절곡부위가 형성되도록 하여 외부에서 유입된 습기의 경로가 길어질 수 있도록 하는 부분에칭부(4b)가 형성되어 이루어진 구성으로부터 칩탑재판은 상부 측면에 하나 이상으로 다단절곡 형성시켜 외부의 습기 경로를 연장시킴으로서 반도체패키지내의 분포 습기량을 줄이게 되어 결국 반도체칩이 동작하여 발생하는 고온 환경에서도 반도체 칩이 습기에 의해 크랙등의 현상을 미연에 방지하여 반도체 칩의 완활한 동작이 이루어지게 되는 효과를 갖는 반도체 패키지에 관한 것이다.

Description

반도체패키지{semiconductor package}
본 발명은 반도체패키지에 관한 것으로, 더욱 상세하게 설명하면 MLF(Micro LeadFrame)형 반도체패키지에서 습기 침투 경로를 최대한 길게 하여 습기 침투를 억제할 수 있는 반도체패키지에 관한 것이다.
최근의 전자기기 예를 들면, 휴대폰, 셀룰러 폰, 노트북 등의 마더보드에는 많은 수의 반도체칩들이 패키징되어 최소시간내에 그것들이 다기능을 수행할 수 있도록 설계되는 동시에, 전자기기 자체가 초소형화 되어 가는 추세에 있다. 이에 따라 반도체칩이 고집적화됨은 물론, 이를 패키징한 반도체패키지의 크기도 축소되고 있으며, 또한 실장밀도도 고밀도화되어 가고 있다.
이러한 추세에 따라 최근에는 반도체칩의 전기적 신호를 마더보드로 전달해줌은 물론 마더보드(mother board) 상에서 일정한 형태로 지지되도록 하는 반도체패키지의 크기가 대략 1×1mm ~ 10×10mm 내외로 개발되고 있으며, 이러한 반도체패키지의 예로서 MLF(Micro LeadFrame)형 패키지 등이 알려져 있다.
여기서 상기 MLF형 패키지(100')를 도1a 및 도1b에 도시하였다. 여기서, 도1a는 도1b의 I-I선 단면도이다.
도시된 바와 같이 상면에 다수의 입출력패드(2a)가 형성된 반도체칩(2)이 구비되어 있고, 상기 반도체칩(2)의 저면에는 접착제로 칩탑재판(4)이 접착되어 있다. 상기 칩탑재판(4)은 측면 둘레에 부분에칭부(4a)가 형성되어 있고 모서리에는 외측으로 연장되고 일정 영역의 부분에칭부가 형성된 타이바(28)가 형성되어 있다. 상기 칩탑재판(4)의 외주연에는 방사상으로 배열되어 있으며 칩탑재판(4)을 향하는 단부에 부분에칭부(6a)가 형성된 다수의 내부리드(6)가 구비되어 있다. 상기 반도체칩(2)의 입출력패드(2a)와 내부리드(6)는 도전성와이어(8)에 의해 서로 전기적으로 접속되어 있다. 계속해서 상기 반도체칩(2), 도전성와이어(8), 칩탑재판(4) 및 내부리드(6)는 봉지재로 봉지되어 소정의 패키지몸체(10)를 형성하고 있으며, 상기 칩탑재판(4), 내부리드(6) 및 타이바(28)의 저면은 패키지몸체(10) 저면으로 노출되어 있다.여기서, 상기 칩탑재판(4) 및 타이바(28)의 부분에칭부(4a), 그리고 상기 리드(6)의 부분에칭부(6a)는 상기 봉지재로 형성된 패키지몸체(10) 내측에 위치됨으로써, 외부에서 보이지 않게 되며(도1b에서 점선으로 표시된 부분), 상기 부분에칭부(4a,6a)와 패키지몸체(10)의 인터락킹(interlocking) 작용에 의해 상기 칩탑재판(4) 및 리드(6) 등이 상기 패키지몸체(10)로부터 쉽게 이탈되지 않게 된다.물론, 이러한 반도체패키지(100')는 제조 공정중 상기 타이바(28)가 칩탑재판(4)을 지지 및 고정하는 역할을 하며, 완성된 후에는 상기 내부리드(6)가 반도체칩(2)과 외부 장치(도시되지 않음) 사이의 전기적 신호를 상호 전달해주는 작용을 한다.
그러나 상기와 같은 종래의 반도체패키지는 칩탑재판(4)에서 부분에칭부(4a)가 하부 측면에만 형성되어 반도체칩(2)까지의 습기 침투 경로가 짧아 외부의 습기가 부분에칭부(4a)에서 반도체칩(2)으로 쉽게 침투하게 된다.
따라서 습기가 반도체칩 주변에 다량으로 형성되어 반도체칩 동작으로 발생하는 고온의 환경에서 습기가 기화되어 증가하므로 반도체패키지 내부에 넓게 분포된 습기로 인해 결국 반도체패키지가 크랙되거나 팝콘 현상을 일으키게 되는 문제점을 가지고 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체패키지에서 습기 침투 경로를 최대한 길게 하여 습기 침투를 억제할 수 있는 반도체패키지를 제공하는 데 있다.
도1a 및 도1b는 종래의 반도체패키지를 도시한 단면도 및 저면도이다.
도2는 본 발명에 의한 반도체패키지를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
2;반도체칩 2a;입출력패드
4;칩탑재판 4a,6a;부분에칭부
6;내부리드 8;도전성와이어
10;패키지몸체 100;반도체패키지
이하, 본 발명의 바람직한 실시예를 첨부된 도2를 참조하여 상세하게 설명하면 다음과 같으며, 종래와 동일한 구성요소는 동일한 도면 부호를 이용하기로 하고, 또한 동일한 기술 구성은 그 설명을 최소화하여 본 발명의 요지가 흐려지지 않도록 하겠다.본 발명은 도 2에서 보는 바와 같이 다수의 입출력패드가 형성된 반도체칩(2)과, 상기 반도체칩(2)의 저면에 접착제로 접착되고, 하부 측면에는 부분에칭부(4b)가 형성된 칩탑재판(4)과, 상기 칩탑재판(4)의 모서리에서 외측으로 연장된 다수의 타이바(28)와, 상기 칩탑재판(4)의 외주연에 일정거리 이격되어 형성된 다수의 내부리드(6)와, 상기 반도체칩(2)의 입출력패드(2a)와 내부리드(6)를 전기적으로 접속하는 도전성와이어(8)와, 상기 반도체칩(2), 도전성와이어(8), 칩탑재판(4) 및 내부리드(6) 등을 봉지재로 봉지하되, 상기 칩탑재판(4) 및 내부리드(6)의 저면과 측면은 외부로 노출되도록 봉지하여 형성된 패키지몸체(10)로 이루어진 반도체패키지를 기본 구성으로 하며, 이러한 구성은 종래와 동일하다.
단, 본 발명은, 상기 칩탑재판(4)의 상부 측면에도 하나 이상의 다단 절곡부위 즉, 또다른 부분에칭부(4b)가 더 형성되도록 하여 외부에서 유입된 습기의 침투 경로가 길어질 수 있도록 한 것을 특징으로 한다.즉, 칩탑재판(4)의 하부 측면에 형성된 부분에칭부(4a) 외에 그 상부 측면에 다른 부분에칭부(4b)를 더 형성함으로써, 반도체칩(2)까지의 습기 침투 경로가 길어지도록 함은 물론, 칩탑재판(4)과 패키지몸체(10) 사이의 결합력도 향상되도록 한 것이다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면, 상기 칩탑재판(4)의 상부 측면에 부분에칭부(4b)를 더 형성시킴으로서, 외부의 습기 유입 경로가 연장되도록 하고, 이러한 구성에 의해 습기가 외부에서부터 반도체칩(2)까지 도달하는 데 걸리는 시간이 연장된다. 따라서, 상기 경로를 따라 침투되는 습기의 량도 최소화된다.
즉, 본 발명의 칩탑재판(4)은 하부 측면뿐만 아니라, 상부 측면에도 부분에칭부(4a,4b)를 형성시켜 습기 침투 경로를 연장시킴으로서 반도체패키지(100)내의 습기량을 줄이게 되어 결국 반도체칩(2)이 동작하여 발생하는 고온 환경에서도 반도패키지의 크랙이나 팝콘 등의 현상을 미연에 방지하여 반도체 칩의 완활한 동작이 이루어지게 되는 것이다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기예만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
이상에서 보는 바와 같아 본 발명의 반도체 패키지 칩탑재판은 상부 측면에도 부분에칭부를 더 형성시켜 외부의 습기 경로를 연장시킴으로서 반도체패키지내의 습기량을 줄이게 되어 결국 반도체칩이 동작하여 발생하는 고온 환경에서도 반도체 칩이 습기에 의해 크랙되는 등의 현상을 미연에 방지하여 반도체 칩의 완활한 동작이 이루어지게 하는 효과를 갖는다.
더불어, 상기와 같이 칩탑재판의 상부 측면에 부분에칭부가 더 형성됨으로써 패키지몸체와 상기 칩탑재판 간에 결합력도 증강된다.

Claims (1)

  1. (정정) 다수의 입출력패드가 형성된 반도체칩(2)과; 상기 반도체칩(2)의 저면에 접착제로 접착되고, 하부 측면에는 부분에칭부(4a)가 형성된 칩탑재판(4)과; 상기 칩탑재판(4)의 모서리에서 외측으로 연장된 다수의 타이바(28)와; 상기 칩탑재판(4)의 외주연에 일정거리 이격되어 형성된 다수의 내부리드(6)와; 상기 반도체칩(2)의 입출력패드(2a)와 내부리드(6)를 전기적으로 접속하는 도전성와이어(8)와; 상기 반도체칩(2), 도전성와이어(8), 칩탑재판(4) 및 내부리드(6) 등을 봉지재로 봉지하되, 상기 칩탑재판(4) 및 내부리드(6)의 저면과 측면은 외부로 노출되도록 봉지하여 형성된 패키지몸체(10)로 이루어진 반도체패키지(100)에 있어서,
    상기 칩탑재판(4)은 상부 측면에도 외부에서 유입된 습기의 경로가 길어질 수 있도록 부분에칭부(4b)가 더 형성된 것을 특징으로 하는 반도체패키지.
KR10-1999-0044652A 1999-10-15 1999-10-15 반도체패키지 KR100384334B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-1999-0044652A KR100384334B1 (ko) 1999-10-15 1999-10-15 반도체패키지
JP2000015004A JP2001077278A (ja) 1999-10-15 2000-01-24 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
US09/687,049 US6525406B1 (en) 1999-10-15 2000-10-13 Semiconductor device having increased moisture path and increased solder joint strength

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0044652A KR100384334B1 (ko) 1999-10-15 1999-10-15 반도체패키지

Publications (2)

Publication Number Publication Date
KR20010037248A KR20010037248A (ko) 2001-05-07
KR100384334B1 true KR100384334B1 (ko) 2003-05-16

Family

ID=19615435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0044652A KR100384334B1 (ko) 1999-10-15 1999-10-15 반도체패키지

Country Status (1)

Country Link
KR (1) KR100384334B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020065729A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 반도체 패키지

Also Published As

Publication number Publication date
KR20010037248A (ko) 2001-05-07

Similar Documents

Publication Publication Date Title
KR100403142B1 (ko) 반도체패키지
KR20010037247A (ko) 반도체패키지
KR100421774B1 (ko) 반도체패키지 및 그 제조 방법
KR100355794B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR20040053902A (ko) 멀티 칩 패키지
KR20010037254A (ko) 반도체패키지
US7102241B2 (en) Leadless semiconductor package
KR100364978B1 (ko) 반도체패키지의 와이어 본딩용 클램프 및 히트블록
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR100384334B1 (ko) 반도체패키지
KR100658903B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR100355797B1 (ko) 반도체패키지 및 그 제조 방법
KR100891649B1 (ko) 반도체 패키지 제조방법
KR100337455B1 (ko) 반도체패키지
JP2002110889A (ja) 半導体装置及びその製造方法
KR100526837B1 (ko) 반도체패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100476667B1 (ko) 리드프레임및이를이용한반도체칩패키지
KR100394773B1 (ko) 반도체패키지
KR100421777B1 (ko) 반도체패키지
KR200313831Y1 (ko) 바텀리드패키지
KR20010037245A (ko) 리드프레임 및 이를 이용한 반도체패키지
KR100379082B1 (ko) 반도체패키지용 리드프레임
KR100649443B1 (ko) 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조
KR960000462Y1 (ko) 기판 반도체 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150504

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 17