KR0152574B1 - 단차 가공된 다이 패드 부분을 갖는 리드 프레임 - Google Patents

단차 가공된 다이 패드 부분을 갖는 리드 프레임

Info

Publication number
KR0152574B1
KR0152574B1 KR1019950033334A KR19950033334A KR0152574B1 KR 0152574 B1 KR0152574 B1 KR 0152574B1 KR 1019950033334 A KR1019950033334 A KR 1019950033334A KR 19950033334 A KR19950033334 A KR 19950033334A KR 0152574 B1 KR0152574 B1 KR 0152574B1
Authority
KR
South Korea
Prior art keywords
die pad
lead frame
semiconductor chip
cut
stepped
Prior art date
Application number
KR1019950033334A
Other languages
English (en)
Other versions
KR970018464A (ko
Inventor
송병석
김광수
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950033334A priority Critical patent/KR0152574B1/ko
Publication of KR970018464A publication Critical patent/KR970018464A/ko
Application granted granted Critical
Publication of KR0152574B1 publication Critical patent/KR0152574B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 봉지 수지와 리드 프레임간의 결합력을 높여서 수지와 리드 프레임의 박리 현상을 방지하고 접착제의 흘러 넘침으로 인한 패키지의 크랙을 방지함으로써 패키지의 신뢰성을 향상시키기 위한 것으로서 리드 프레임의 다이 패드의 일부분을 절단하고 절단된 부분 내에 포함되어 있는 다이 패드 부분을 단차 가공하여 반도체 칩이 부착되는 다이 패드와, 상기 반도체 칩과의 전기적인 연결을 위한 내부 및 외부 리드를 구비하는 리드 프레임에 있어서, 다이 패드는 복수개의 절단 부분을 갖고 상기 절단 부분 안쪽에 형성되어 있는 다이 패드 부분은 단차 가공되어 있는 것을 특징으로 하는 리드 프레임을 제공한다.

Description

단차 가공된 다이 패드 부분을 갖는 리드 프레임
제1A도는 한쪽면에 딤플이 형성되어 있는 다이 패드를 갖는 종래의 리드 프레임의 평면도.
제1B도는 제1A도의 선 A-A'을 따라 절단한 한쪽면에 딤플이 형성되어 있는 다이 패드를 갖는 종래의 리드 프레임의 단면도.
제2도는 관통 구멍이 형성되어 있는 다이 패드를 갖는 종래의 리드 프레임의 평면도.
제3A도는 본 발명에 따른 구조를 갖는 리드 프레임의 평면도.
제3B도는 제3A도의 리드 프레임을 선 B-B'에 따라 절단한 단면도.
제4도는 본 발명에 따른 리드 프레임을 사용한 패키지의 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 리드 프레임 3, 13, 33, 43 : 다이 패드
5, 37 : 내부 리드 7 : 외부 리드
10 : 댐플(dimple) 15 : 관통 구멍
31, 41 : 단차 가공된 다이 패드 부분 35 : 절단 부분
42 : 반도체 칩 44 : 접착제
45 : 봉지 수지 46 : 리드 프레임 리드
47 : 본딩 와이어
[발명의 배경]
본 발명은 반도체 칩의 패키지에 관한 것으로서, 보다 구체적으로 반도체 칩을 리드 프레임에 실장할 때 접착제를 흘러 넘침을 방지하고 리드 프레임과 패키지 몸체인 봉지 수지와의 결합력을 강화시킬 수 있도록 단차가 형성되어 있는 다이 패드 부분을 갖는 리드 프레임에 관한 것이다.
반도체 집적회로(IC) 칩을 패키지하는 것은 IC칩을 외부의 수분 침투나 열적 스트레스로부터 보호하고 IC칩의 신뢰성을 유지하며, 사용자가 손쉽게 IC칩을 전기적으로 연결할 수 있도록 하기 위한 것이다. 패키지는 크게 기밀 봉지(hermetic seal) 세라믹 패키지와 플라스틱 패키지로 대별되는데, 두 종류의 패키지 모두 성질이 서로 다른 재료들의 결합체이다. 예를 들어 IC 칩은 실리콘으로 반도체이며, 리드 프레임은 구리 합금이나 합금 42를 사용하고, IC 칩과 리드 프레임을 접착하는 재료은 은(Ag) 에폭시이고, 봉지 재료는 세라믹 패키지의 경우에는 세라믹이나 금속합금을 사용하고 플라스틱 패키지의 경우에는 열 경화성 수지를 사용한다.
그런데 이러한 패키지에 사용되는 여러 물질들은 열팽창계수나 기계적인 강도 등 물리적인 설질이 서로 다르기 때문에 패키지된 제품의 신뢰성에 문제점이 발생하며, 외부에서 수분 등이 침투하게 되어 불량의 원인이 될 수도 있다. 특히, 최근에 IC 칩의 용량의 증가와 기능의 향상으로 인해 많은 수의 출력핀을 요구하기 때문에 리드 프레임과 봉지 수지가 접하는 면적이 넓어진다. 이렇게 되면 리드 프레임과 봉지 수지의 열팽창 계수의 차이는 심각한 문제, 예컨대 리드 프레임 패드('다이 패드'라고도 함)와 봉지 수지가 박리(dclamination)되는 불량이 발생한다.
이러한 문제점을 해결하기 위한 것으로서 다이 패드에 딤플(dimple)을 형성하거나 관통구멍(through hole)을 뚫어 다이 패드와 봉지 수지와의 결합력을 높이는 것이 공지되어 있다.
제1도는 한쪽면에 딤플이 형성되어 있는 다이 패드를 갖는 종래의 리드 프레임을 나타낸다. 제1A도에서 종래의 리드 프레임(1)은 IC칩(도시 않음)이 실장되는 다이 패드(3)와 IC칩과 외부 소자와의 전기적인 연결을 위한 내부 리드(5) 및 외부 리드(7)를 구비하고 있다. 다이 패드(3)의 밑면에는 제1B도에 도시한 바와 같은 복수개의 딤플(10)이 형성되어 있다. 딤플(10)은 봉지 수지와 면하는 봉지 수지의 면적을 넓게하여 다이 패드와 봉지 수지와의 결합력을 높이기 위한 것이다.
그런데, 이러한 딤플(10)은 리드 프레임을 제작한 후 적절한 화학물질을 사용하여 다이 패드의 밑면에 일정한 형태와 깊이로 에칭하는 식각법(etching)으로 제작되기 때문에 대량생산에 어렵다. 반도체 소자의 생산물량이 많아지면, 리드 프레임은 스탬핑법(stamping)으로 제작되는데, 딤플(10)은 스탬핑법으로 제조될 수 없다는 단점이 있다.
이를 극복하기 위해서 다이 패드에 관통 구멍을 형성하는 방법이 있다.
제2도는 관통 구멍이 형성되어 있는 다이 패드를 갖는 종래의 리드 프레임을 도시한다. 몰딩 공정시 봉지 수지는 다이 패드(13)의 관통 구멍(15)을 통해 IC 칩(도시 않음)의 밑면과도 접촉되기 때문에 패키지 몸체와 IC 칩 및 다이 패드(13)와의 기계적인 결합력이 높아진다. 또한 관통 구멍(15)은 스탬핑법으로 한번에 제작되기 때문에 대량생산에 적합하다.
그러나, IC 칩을 다이 패드(13)에 어태치(attach)할 때 접착제를 사용하게 되는데 이 접착제가 다이 패드(13)에 형성되어 있는 관통 구멍(15)을 통해 넘치게 되면 패키지 크랙을 유발시켜 신뢰성이 저하되는 문제가 생긴다. 또한 관통 구멍을 형성할 때 봉지 수지와의 결합력을 높이기 위해서 관통 구멍 주위에 단차가공을 하게 되는데 이는 다이 패드(13)의 평탄도에 나쁜 영향을 주어서 여러 가지 문제점이 발생한다.
[발명의 요약]
따라서 본 발명의 목적은 이러한 종래의 문제점을 해결하기 위한 것으로 본 발명위 목적은 IC 칩을 다이 패드에 어태치할 때 접착제의 흘러 넘침을 방지하면서 봉지 수지와 리드 프레임간의 결합력을 높여서 패키지의 신뢰성을 유지할 수 있는 리드 프레임을 제공하는 것이다.
이러한 목적을 달성하기 위한 본 발명에 따른 리드 프레임은 다이 패드의 일정한 부분의 한면을 제외한 다음 면을 절단하고 이 부분에 다운 세트(down set) 가공을 하는 것을 특징으로 한다.
이하 도면을 참조로 본 발명의 실시예를 설명한다.
제3A도는 본 발명에 따른 구조를 갖는 리드 프레임의 평면도이다. 설명의 편의상 내부 리드(37)의 일부까지만 도시한다. 다이 패드(33)의 일정 부분(35)을 종래의 관통 구멍을 형성하는 것과 같이 스탬핑법으로 잘라낸다. 잘라낸 부분(35)의 안쪽에 있는 다이 패드 부분(31)은 단차 가공을 한다.
제3B도는 제3A도의 리드 프레임을 선 B-B'을 따라 절단한 경우의 단면도이다. 단차 가공된 다이 패드 부분(31)은 봉지 수지에 대해서 마치 닻을 내린 것과 같은 형상을 하고 있기 때문에 봉지 수지와 리드 프레임 간의 기계적인 결합 강도를 높일 수 있다. 또한 IC 칩을 다이 패드(33)에 어태치할 때 절단 부분(35)으로 접착제가 흘러 넘치더라도 단차 가공된 다이 패드 부분(31)에 의해 접착제는 다이 패드의 밑면에는 묻지 않게 된다.
제4도는 본 발명에 따른 단차 가공된 다이 패드 부분을 갖는 리드 프레임을 이용한 패키지의 단면도이다. 다이 패드(43)의 일부분은 단차에 의해 구부러진 부분(41)을 가지고 있다. 이러한 다이 패드(41, 43)에 반도체 소자(42)를 은-에폭시 등의 접착제(44)를 사용하여 실장한다. 반도체 칩(42)과 리드 프레임의 리드(46)는 본딩 와이어(47)의 의해 연결된다. 와이어에 의한 전기적인 연결이 끝나면, 봉지수지를 주입하여 패키지의 몸체(45)를 형성한다. 이때, 앞에서 설명한 바와 같이 봉지 수지는 단차 가공된 다이 패드 부분(41)과 그렇지 않은 다이 패드(43) 사이에도 충전되므로 봉지 수지와 리드 프레임 간의 결합력을 훨씬 높아져서 봉지 수지와 리드 프레임이 박리되는 문제점은 크게 개선될 수 있다. 또한 반도체 칩(42)을 다이 패드(43)에 부착할 때에도 흘러 넘친 접착제(44)가 단차 가공된 다이 패드 부분(41)이 막아 주고 있으므로 다이 패드의 밑면에는 도달하지 못하게 된다. 따라서 패키지의 크랙 발생을 줄이는 것도 가능하다.
이상 설명한 바와 같이 본 발명에서처럼 다이 패드의 일부분을 잘라내고 그 부분에 남아 있는 다이 패드 부분을 단차 가공함으로써 리드 프레임과 봉지 수지와의 결합력을 높이고 접착제의 흘러 넘침을 방지함으로써 패키지의 크랙 발생을 줄여서 신뢰성을 향상시킬 수 있다.
이상 도면을 참조로 본 발명의 실시예에 대해서 설명하였지만 본 발명은 여기에 국한되는 것을 아니고 도면에 도시되어 있는 단차 가공된 다이 패드 부분은 단지 예시적인 것이 지나지 아니하므로 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 사상이나 범위를 벗어나지 않고서도 여러 가지 변형과 수정이 가능하다는 것을 쉽게 알 수 있을 것이다.

Claims (4)

  1. 반도체 칩이 부착되는 다이 패드와, 상기 반도체 칩과의 전기적인 연결을 위한 내부 및 외부 리드를 구비하는 리드 프레임에 있어서, 상기 다이 패드는 복수개의 절단 부분을 갖고 상기 절단 부분 안쪽에 형성되어 있는 다이 패드 부분은 단차 가공되어 있는 것을 특징으로 하는 리드 프레임.
  2. 제1항에 있어서, 상기 단차 가공된 다이 패드 부분 각각은 반도체 칩이 부착되는 다이 패드 면의 반대쪽으로 형성되어 있어서 몰딩 공정시 봉지 수지가 상기 다이 패드 부분을 봉지하는 것을 특징으로 하는 리드 프레임.
  3. 제1항에 있어서, 상기 단차 가공된 다이 패드 부분들은 단차 가공되지 않은 다이 패드 부분들에 의해 연결되어 있는 것을 특징으로 하는 리드 프레임.
  4. 제1항에 있어서, 상기 복수개의 절단 부분과 단차 가공은 스탬핑법에 의한 것을 특징으로 하는 리드 프레임.
KR1019950033334A 1995-09-30 1995-09-30 단차 가공된 다이 패드 부분을 갖는 리드 프레임 KR0152574B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950033334A KR0152574B1 (ko) 1995-09-30 1995-09-30 단차 가공된 다이 패드 부분을 갖는 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033334A KR0152574B1 (ko) 1995-09-30 1995-09-30 단차 가공된 다이 패드 부분을 갖는 리드 프레임

Publications (2)

Publication Number Publication Date
KR970018464A KR970018464A (ko) 1997-04-30
KR0152574B1 true KR0152574B1 (ko) 1998-10-01

Family

ID=19428809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033334A KR0152574B1 (ko) 1995-09-30 1995-09-30 단차 가공된 다이 패드 부분을 갖는 리드 프레임

Country Status (1)

Country Link
KR (1) KR0152574B1 (ko)

Also Published As

Publication number Publication date
KR970018464A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
US6262490B1 (en) Substrate strip for use in packaging semiconductor chips
US4862246A (en) Semiconductor device lead frame with etched through holes
US7732899B1 (en) Etch singulated semiconductor package
US20060186521A1 (en) Semiconductor packages and methods for making and using same
WO2002020236A2 (en) A mold
KR20080027920A (ko) 반도체 디바이스
KR101017533B1 (ko) 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들
KR100586699B1 (ko) 반도체 칩 패키지와 그 제조 방법
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US20060043566A1 (en) Electronic component package
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
KR19980067735A (ko) 반도체 패키지의 제조방법
US10290593B2 (en) Method of assembling QFP type semiconductor device
KR0152574B1 (ko) 단차 가공된 다이 패드 부분을 갖는 리드 프레임
EP0401017B1 (en) Method of producing a post molded cavity package with internal dam bar for integrated circuit
US9691637B2 (en) Method for packaging an integrated circuit device with stress buffer
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
KR100308899B1 (ko) 반도체패키지및그제조방법
JPH08288428A (ja) 樹脂封止型半導体装置
KR100221918B1 (ko) 칩 스케일 패키지
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
KR100460072B1 (ko) 반도체패키지
KR200292411Y1 (ko) 스몰 다이패드 패키지용 리드프레임
KR200244924Y1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee