KR101647863B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101647863B1
KR101647863B1 KR1020117017108A KR20117017108A KR101647863B1 KR 101647863 B1 KR101647863 B1 KR 101647863B1 KR 1020117017108 A KR1020117017108 A KR 1020117017108A KR 20117017108 A KR20117017108 A KR 20117017108A KR 101647863 B1 KR101647863 B1 KR 101647863B1
Authority
KR
South Korea
Prior art keywords
lead
resin package
island
semiconductor chip
concave portion
Prior art date
Application number
KR1020117017108A
Other languages
English (en)
Other versions
KR20110102917A (ko
Inventor
아끼히로 고가
다로 니시오까
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20110102917A publication Critical patent/KR20110102917A/ko
Application granted granted Critical
Publication of KR101647863B1 publication Critical patent/KR101647863B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명의 반도체 장치는, 반도체 칩과, 상기 반도체 칩이 상면에 접합되는 아일런드와, 상기 아일런드의 주위에 배치되는 리드와, 상기 반도체 칩의 표면과 상기 리드의 상면 사이에 가설되는 본딩 와이어와, 상기 반도체 칩, 상기 아일런드, 상기 리드 및 상기 본딩 와이어를 일괄하여 밀봉하는 수지 패키지를 포함하고，상기 아일런드의 하면 및 상기 리드의 하면이 상기 수지 패키지의 이면에서 노출되어 있고, 상기 리드에, 하면측으로부터 오목하게 들어가고, 그 측면에서 개방되는 오목부가 형성되어 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 표면 실장형의 반도체 장치에 관한 것이다.
표면 실장형 패키지로서, 수지 패키지로부터의 리드의 연신을 없애고, 수지 패키지의 하면에 리드(아우터 리드)를 노출시킨, 소위 '논리드 패키지'가 알려져 있다.
논리드 패키지를 채용한 반도체 장치는, 반도체 칩을 리드 프레임과 함께 수지 패키지로 밀봉한 구조를 갖는다. 리드 프레임은, 금속 박판을 펀칭함으로써 형성되며, 아일런드와, 이 아일런드 주위에 배치되는 복수의 리드를 구비하고 있다. 반도체 칩은, 아일런드의 상면에 다이 본딩되어 있으며, 그 표면과 각 리드의 상면 사이에 가설되는 본딩 와이어에 의해, 각 리드와 전기적으로 접속되어 있다. 그리고, 아일런드 및 각 리드의 하면은, 수지 패키지의 이면에서 노출되어 있다.
특허 문헌 1: 일본 특허 공개 2007-95788호 공보
이와 같은 구조에서는, 각 리드는, 그 상면 및 측면과 수지 패키지와의 접합력만에 의해 수지 패키지에 유지되어 있다. 그 때문에，리드가 수지 패키지로부터 탈락할 우려가 있다.
따라서，본 발명의 목적은, 리드와 수지 패키지와의 접합 강도의 향상을 도모할 수 있는 표면 실장형의 반도체 장치를 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 반도체 장치는, 반도체 칩과, 상기 반도체 칩이 상면에 접합되는 아일런드와, 상기 아일런드의 주위에 배치되는 리드와, 상기 반도체 칩의 표면과 상기 리드의 상면 사이에 가설되는 본딩 와이어와, 상기 반도체 칩, 상기 아일런드, 상기 리드 및 상기 본딩 와이어를 일괄하여 밀봉하는 수지 패키지를 포함하고，상기 아일런드의 하면 및 상기 리드의 하면이 상기수지 패키지의 이면에서 노출되어 있고, 상기 리드에, 하면측으로부터 오목하게 들어가고, 그 측면에서 개방되는 오목부가 형성되어 있다.
이 반도체 장치에서는, 반도체 칩이 접합(다이 본딩)되는 아일런드 및 반도체 칩과 본딩 와이어에 의해 전기적으로 접속되는 리드의 각 하면이, 그들을 일괄하여 밀봉하는 수지 패키지의 이면에서 노출되어 있다. 그 때문에，상기 반도체 장치는, 배선 기판에의 표면 실장이 가능하다.
그리고, 리드에는, 그 하면측으로부터 오목하게 들어가고, 측면에서 개방되는 오목부가 형성되어 있다. 이 오목부에 수지 패키지의 재료가 들어감으로써, 리드의 주연부의 일부는, 그 상하 양측으로부터 수지 패키지에 협지된다. 이것에 의해，리드와 수지 패키지와의 접합 강도의 향상을 도모할 수 있다. 그 결과, 수지 패키지로부터의 리드의 탈락을 방지할 수 있다.
상기 오목부는, 저면에서 볼 때 원호 형상을 이루는 부분을 갖는 것이 바람직하다. 이 구성에서는, 그 원호 형상의 여러 반경 방향에서의 리드와 수지 패키지와의 접합 강도를 증가시킬 수 있다.
예를 들면, 리드의 측면이 수지 패키지의 측면에서 노출되는 구성의 경우에, 오목부가 그 노출되는 측면에서 개방되도록 형성되면，수지 패키지의 형성을 위한 성형 금형에 의해 오목부가 폐색되고, 수지 패키지의 재료가 오목부에 들어가지 않을 우려가 있다.
따라서，상기 오목부는, 리드에서의 아일런드와 대향하는 측면에서 개방되어 있는 것이 바람직하다. 이것에 의해，오목부가 성형 금형에 의해 폐색되지 않으므로, 수지 패키지의 재료를 오목부에 확실하게 들어가게 할 수 있으므로, 리드와 수지 패키지와의 접합 강도를 확실하게 향상시킬 수 있다.
또한，상기 아일런드는, 저면에서 볼 때 사각 형상을 이루고, 리드는, 저면에서 볼 때, 아일런드의 ４변과 각각 대향하는 부분에 배치되고, 그 대향하는 변과 평행한 변을 갖는 형상으로 형성되어 있어도 된다. 이 경우, 각 리드에서의 아일런드의 각 변과 대향하는 변을 갖는 측면에서 오목부가 개방되어 있는 것이 바람직하다. 이것에 의해，수지 패키지의 재료를 각 리드의 오목부에 확실하게 들어가게 할 수 있으므로, 각 리드와 수지 패키지와의 접합 강도를 확실하게 향상시킬 수 있다.
또한，저면에서 볼 때의 상기 오목부의 면적이 리드의 하면의 전체 면적의 1/2 이하인 것이 바람직하다. 이와 같은 오목부의 사이즈이면, 리드와 수지 패키지와의 접합 강도의 향상을 도모할 수 있으면서, 리드에서의 상대적으로 두꺼운 부분에 본딩 와이어를 접합시킬 수 있다. 또한，배선 기판에 대한 리드의 접촉 면적을 충분히 확보할 수 있다.
또한，상기 리드는, 수지 패키지의 측면에서 노출되는 측면을 갖고，리드에서의 그 노출되는 측면을 따르는 부분에, 해당 측면을 따르는 방향에서의 전체 폭에 걸쳐, 상기 리드의 하면측으로부터 오목하게 들어가는 오목한 홈이 형성되어 있는 것이 바람직하다. 이 오목한 홈에도 수지 패키지의 재료가 들어가므로, 리드와 수지 패키지와의 접합 강도의 한층 더한 향상을 도모할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치의 저면도.
도 2는 도 1에 도시한 반도체 장치를 절단선 Ⅱ-Ⅱ로 절단하였을 때의 모식적인 단면도.
도 3은 본 발명의 제2 실시 형태에 따른 반도체 장치의 저면도.
도 4는 본 발명의 제3 실시 형태에 따른 반도체 장치의 저면도.
도 5는 본 발명의 제4 실시 형태에 따른 반도체 장치의 저면도.
도 6은 본 발명의 제5 실시 형태에 따른 반도체 장치의 저면도.
도 7은 본 발명의 제6 실시 형태에 따른 반도체 장치의 저면도.
이하에서는, 본 발명의 실시 형태를, 첨부 도면을 참조하여 상세히 설명한다.
도 1은, 본 발명의 제1 실시 형태에 따른 반도체 장치의 저면도이다. 도 2는, 도 1에 도시한 반도체 장치를 절단선 Ⅱ-Ⅱ로 절단하였을 때의 모식적인 단면도이다.
반도체 장치(1)는, 반도체 칩(2)을 리드 프레임(3)과 함께 수지 패키지(4)에 의해 밀봉한 구조를 갖는다. 반도체 장치(1)의 외형은, 편평한 직방체형상(이 실시 형태에서는, 평면에서 볼 때 정방형상의 6면체)을 이루고 있다.
리드 프레임(3)은, 금속박판(예를 들면, 구리박판)을 펀칭함으로써 형성되고, 아일런드(5)와, 아일런드(5)의 주위에 배치되는 4개의 리드(6)를 구비하고 있다.
아일런드(5)는, 평면에서 보아 사각형상(이 실시 형태에서는, 평면에서 볼 때 정방형상)을 이루고 있다. 아일런드(5)의 하면은, 수지 패키지(4)의 이면에서 노출되어 있다.
리드(6)는, 저면에서 볼 때, 아일런드(5)의 ４변과 각각 대향하는 부분에 배치되어 있다. 각 리드(6)는, 저면에서 볼 때 사다리꼴 형상으로 형성되어 있다. 보다 구체적으로는，각 리드(6)는, 평면에서 볼 때, 아일런드(5)의 대향하는 변과 평행한 변(7)과, 수지 패키지(4)의 측면상(上)을 연장하는 변(8)과, 변(8)과 직교하고, 수지 패키지(4)의 측면과 평행하게 연장하는 변(9)과, 변(7)과 변(8, 9)을 각각 접속하는 변(10, 11)을 갖는 형상으로 형성되어 있다.
각 리드(6)에는, 리드(6)의 하면(노출면)측으로부터 오목하게 들어가고, 아일런드(5)와 대향하는 측면, 즉 변(7)을 갖는 측면에서 개방되는 저면에서 볼 때 반원형상의 오목부(12)가 형성되어 있다. 오목부(12)에는, 수지 패키지(4)의 재료가 들어간다. 오목부(12)는, 예를 들면, 케미컬 에칭 또는 헤밍(hemming) 가공에 의해 형성할 수 있다.
그리고, 각 리드(6)의 하면은, 오목부(12)를 제외하고, 수지 패키지(4)의 이면에서 노출되고, 배선 기판(도시 생략)과의 접속을 위한 외부 단자로서 기능한다. 또한，각 리드(6)의 변(8)을 갖는 측면은, 수지 패키지(4)의 측면에서 노출되어 있다.
반도체 칩(2)은, 기능 소자가 형성되어 있는 측의 표면(디바이스 형성면)을 상방을 향한 상태에서, 그 이면이 도전성 접합제를 통해서 아일런드(5)에 접합(다이 본딩)되어 있다. 반도체 칩(2)의 표면에는, 각 리드(6)와 대응하고, 패드(도시 생략)가 배선층의 일부를 표면 보호막으로부터 노출시킴으로써 형성되어 있다. 각패드에는, 본딩 와이어(13)의 일단이 접합되어 있다. 본딩 와이어(13)의 타단은, 각 리드(6)에서의 상대적으로 두꺼운 부분(오목부(12)이 형성되어 있지 않은 부분)의 상면에 접합되어 있다. 이것에 의해，반도체 칩(2)은, 본딩 와이어(13)를 통하여, 리드(6)와 전기적으로 접속되어 있다.
이상과 같이, 아일런드(5) 및 리드(6)의 각 하면이, 수지 패키지(4)의 이면에서 노출되어 있다. 그 때문에，반도체 장치(1)는, 배선 기판에의 표면 실장이 가능하다.
그리고, 각 리드(6)에는, 그 하면측에서 오목하게 들어가고, 변(7)을 갖는 측면에서 개방되는 오목부(12)가 형성되어 있다. 이 오목부(12)에 수지 패키지(4)의 재료가 들어감으로써, 각 리드(6)의 오목부(12)가 형성되어 있는 부분은, 그 상하 양측으로부터 수지 패키지(4)에 협지되어 있다. 이것에 의해，각 리드(6)와 수지 패키지(4)와의 접합 강도의 향상을 도모할 수 있다. 그 결과, 수지 패키지(4)로부터의 리드(6)의 탈락을 방지할 수 있다.
또한，오목부(12)가 변(7)을 갖는 측면에서 개방되어 있으므로, 수지 패키지(4)의 재료를 오목부(12)에 확실하게 들어가게 할 수 있다.
또한，오목부(12)가 저면에서 볼 때 반원 형상으로 형성되어 있으므로, 그 원호의 여러 반경 방향에서의 리드(6)와 수지 패키지(4)와의 접합 강도를 증가시킬 수 있다.
도 3은, 본 발명의 제2 실시 형태에 따른 반도체 장치의 저면도이다. 도 3에서, 도 1에 도시한 각 부에 상당하는 부분에는, 그들 각 부에 부여한 참조 부호와 동일한 참조 부호를 부여하고 있다. 그리고, 이하에서는, 도 3에 도시한 구성에 대하여, 도 1에 도시한 구성과의 상위점만을 설명하고, 동일한 참조 부호를 부여한 각 부의 설명을 생략한다.
도 3에 도시한 반도체 장치(31)에서는, 각 리드(6)에, 그 하면측으로부터 오목하게 들어가고, 변(7)을 갖는 측면에서 개방되는 저면에서 볼 때 직각 삼각형 형상의 오목부(32)가 형성되어 있다. 오목부(32)에는, 수지 패키지(4)의 재료가 들어간다. 오목부(32)는, 예를 들면, 케미컬 에칭 또는 헤밍 가공에 의해 형성할 수 있다.
이 구성에서도, 각 리드(6)와 수지 패키지(4)와의 접합 강도의 향상을 도모할 수 있다. 그 결과, 수지 패키지(4)로부터의 리드(6)의 탈락을 방지할 수 있다.
도 4는, 본 발명의 제3 실시 형태에 따른 반도체 장치의 저면도이다. 도 4에서, 도 1에 도시한 각 부에 상당하는 부분에는, 그들 각 부에 부여한 참조 부호와 동일한 참조 부호를 부여하고 있다. 그리고, 이하에서는, 도 4에 도시한 구성에 대하여, 도 1에 도시한 구성과의 상위점만을 설명하고, 동일한 참조 부호를 부여한 각 부의 설명을 생략한다.
도 4에 도시한 반도체 장치(41)에서는, 각 리드(6)에서의 변(8)을 갖는 부분에, 그 변(8)을 따르는 방향의 전체 폭에 걸쳐, 각 리드(6)의 하면측으로부터 오목하게 들어가는 오목한 홈(42)이 형성되어 있다.
이 구성에 의하면, 오목부(12) 및 오목한 홈(42)에 수지 패키지(4)의 재료가 들어가므로, 각 리드(6)와 수지 패키지(4)와의 접합 강도의 한창 더한 향상을 도모할 수 있다.
도 5는, 본 발명의 제4 실시 형태에 따른 반도체 장치의 저면도이다. 도 5에서, 도 1에 도시한 각 부에 상당하는 부분에는, 그들 각 부에 부여한 참조 부호와 동일한 참조 부호를 부여하고 있다. 그리고, 이하에서는, 도 5에 도시한 구성에 대하여, 도 1에 도시한 구성과의 상위점만을 설명하고, 동일한 참조 부호를 부여한 각 부의 설명을 생략한다.
도 5에 도시한 반도체 장치(51)에서는, 각 리드(6)에, 그 하면측으로부터 오목하게 들어가고, 각 변(7, 8, 9)을 갖는 측면에서 개방되는 저면에서 볼 때 반원형상의 오목부(12, 52, 53)가 형성되어 있다.
이 구성에 의하면, 오목부(12, 52, 53)에 수지 패키지(4)의 재료가 들어감으로, 각 리드(6)와 수지 패키지(4)와의 접합 강도의 한층 더한 향상을 도모할 수 있다.
도 6은, 본 발명의 제5 실시 형태에 따른 반도체 장치의 저면도이다. 도 6에서, 도 1에 도시한 각 부에 상당하는 부분에는, 그들 각 부에 부여한 참조 부호와 동일한 참조 부호를 부여하고 있다. 그리고, 이하에서는, 도 6에 도시한 구성에 대하여, 도 1에 도시한 구성과의 상위점만을 설명하고, 동일한 참조 부호를 부여한 각 부의 설명을 생략한다.
도 6에 도시한 반도체 장치(61)에서는, 각 리드(6)에, 도 1에 도시한 오목부(12)보다도 큰 사이즈의 저면에서 볼 때 반원형상의 오목부(62)가 형성되어 있다. 오목부(62)는, 그 하면측으로부터 오목하게 들어가고, 변(7)을 갖는 측면에서 개방되어 있다. 그리고, 저면에서 볼 때의 오목부(62)의 면적은, 리드(6)의 하면의 전체 면적의 약 1/2이다.
저면에서 볼 때의 오목부(62)의 면적이 리드(6)의 하면의 전체 면적의 1/2 이하이면, 리드(6)와 수지 패키지(4)와의 접합 강도의 향상을 도모할 수 있으면서, 리드(6)에서의 상대적으로 두꺼운 부분에 본딩 와이어(13)를 접합시킬 수 있다. 또한，배선 기판에 대한 리드(6)의 접촉 면적을 충분히 확보할 수 있다.
도7은, 본 발명의 제6 실시 형태에 따른 반도체 장치의 저면도이다. 도 7에서, 도 1에 도시한 각 부에 상당하는 부분에는, 그들 각 부에 부여한 참조 부호와 동일한 참조 부호를 부여하고 있다. 그리고, 이하에서는, 도 7에 도시한 구성에 대하여, 도 1에 도시한 구성과의 상위점만을 설명하고, 동일한 참조 부호를 부여한 각 부의 설명을 생략한다.
도 7에 도시한 반도체 장치(71)에서는, 아일런드(5)에, 그 하면측으로부터 오목하게 들어가고, 저면에서 볼 때, 아일런드(5)의 2개의 대각선을 따라 연장되는 홈형상의 오목부(72)가 형성되어 있다. 오목부(72)에는, 수지 패키지(4)의 재료가 들어간다. 오목부(72)는, 예를 들면, 케미컬 에칭 또는 헤밍 가공에 의해 형성할 수 있다.
오목부(72)에 수지 패키지(4)의 재료가 들어감으로써, 아일런드(5)의 오목부(72)가 형성되어 있는 부분은, 그 상하 양측으로부터 수지 패키지(4)에 협지되어 있다. 이것에 의해，아일런드(5)와 수지 패키지(4)와의 접합 강도의 향상을 도모할 수 있다. 그 결과, 수지 패키지(4)로부터의 아일런드(5)의 탈락을 방지할 수 있다.
이상, 본 발명의 제1 내지 제6 실시 형태에 대하여 설명하였지만, 제1 내지 제6 실시 형태가 적당히 조합되어 실시되어도 된다. 예를 들면, 제1 실시 형태와 제4 실시 형태가 조합됨으로써, 도 5에 도시한 3개의 오목부(12, 52, 53) 중 하나또는 2개가 저면에서 볼 때 반원형상으로 형성되고, 나머지는 저면에서 볼 때 직각 삼각형 형상으로 형성되어 있어도 된다. 또한，제2 실시 형태와 제3 실시 형태가 조합됨으로써, 각 리드(6)에, 도 3에 도시한 저면에서 볼 때 직각삼각형 형상의 오목부(32)와, 도 4에 도시한 오목한 홈(42)이 형성되어 있어도 된다．
본 발명의 실시 형태에 대해서 상세하게 설명하여 왔지만, 이들은 본 발명의 기술적 내용을 명확하게 하기 위해 이용된 구체예에 지나지 않으며, 본 발명은 이들 구체예에 한정하여 해석되어서는 안 되며, 본 발명의 정신 및 범위는 첨부의 청구의 범위에 의해서만 한정된다.
본 출원은, 2008년 12월 22일에 일본특허청에 제출된 일본 특허 출원 2008-326113호에 대응하며, 이 출원의 전체 개시는 여기에 인용에 의해 원용되는 것으로 한다.
1: 반도체 장치
2 :반도체 칩
4 :수지 패키지
5 : 아일런드
6: 리드
12: 오목부
13: 본딩 와이어
31: 반도체 장치
32: 오목부
41: 반도체 장치
42: 오목한 홈
51: 반도체 장치
52, 53, 62: 오목부
61: 반도체 장치

Claims (19)

  1. 반도체 칩과,
    상기 반도체 칩이 상면에 접합되는 아일런드와,
    상기 아일런드의 주위에 배치되는 리드와,
    상기 반도체 칩의 표면과 상기 리드의 상면 사이에 가설되는 본딩 와이어와,
    상기 반도체 칩, 상기 아일런드, 상기 리드 및 상기 본딩 와이어를 일괄하여 밀봉하는 수지 패키지를 포함하고,
    상기 아일런드의 하면 및 상기 리드의 하면이 상기 수지 패키지의 이면에서 노출되어 있고,
    상기 아일런드의 각 변은, 상기 수지 패키지의 각 변과 45도의 각도로 어긋나 있고,
    상기 리드의 하면은 제1, 제2, 제3, 제4 및 제5의 5개의 변으로 이루어져 있고,
    상기 리드의 제1 변은, 상기 반도체 칩의 변과 평행하게 형성되어 있고,
    상기 리드의 제3 변은, 상기 수지 패키지의 제1 변의 내측에서 해당 수지 패키지의 제1 변과 평행하게 형성되어 있고,
    상기 리드의 제4 변은, 상기 수지 패키지의 제2 변과 평행하게 형성되어 있는 반도체 장치.
  2. 제1항에 있어서,
    상기 리드에, 하면측으로부터 오목하게 들어가고, 그 측면에서 개방되는 오목부가 형성되어 있는 반도체 장치.
  3. 제2항에 있어서,
    상기 오목부는, 저면에서 볼 때 원호 형상을 이루는 부분을 갖고 있는 반도체 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 오목부는, 상기 리드에서의 상기 아일런드와 대향하는 측면에서 개방되어 있는 반도체 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 아일런드는, 저면에서 볼 때 사각 형상을 이루고,
    상기 리드는, 저면에서 볼 때, 상기 아일런드의 ４변과 각각 대향하는 부분에 배치되고, 그 대향하는 변과 평행한 변을 갖는 형상으로 형성되어 있는 반도체 장치.
  6. 제2항 또는 제3항에 있어서,
    상기 오목부의 저면에서 볼 때의 면적이 상기 리드의 하면의 전체 면적의 1/2 이하인 반도체 장치.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 리드는, 상기 수지 패키지의 측면에서 노출되는 측면을 갖고,
    상기 리드에서의 그 노출되는 측면을 따르는 부분에, 해당 측면을 따르는 방향에서의 전체 폭에 걸쳐, 상기 리드의 하면측으로부터 오목하게 들어가는 오목한 홈이 형성되어 있는 반도체 장치.
  8. 반도체 칩과,
    상기 반도체 칩이 상면에 접합되는 아일런드와,
    상기 아일런드의 주위에 배치되는 리드와,
    상기 반도체 칩의 표면과 상기 리드의 상면 사이에 가설되는 본딩 와이어와,
    상기 반도체 칩, 상기 아일런드, 상기 리드 및 상기 본딩 와이어를 일괄하여 밀봉하는 수지 패키지를 포함하고,
    상기 리드는, 상기 수지 패키지의 코너부에 배치되고,
    상기 아일런드는, 상기 수지 패키지의 각 변의 중앙부에 상기 반도체 칩의 코너부가 대향하도록, 상기 수지 패키지의 상기 각 변에 대하여 45도의 각도로 경사져 배치되고,
    상기 아일런드의 하면 및 상기 리드의 하면이 상기 수지 패키지의 이면에서 노출되어 있고,
    상기 아일런드의 각 변은, 상기 수지 패키지의 각 변과 45도의 각도로 어긋나 있고,
    상기 리드의 하면은 제1, 제2, 제3, 제4 및 제5의 5개의 변으로 이루어져 있고,
    상기 리드의 제1 변은, 상기 반도체 칩의 변과 평행하게 형성되어 있고,
    상기 리드의 제3 변은, 상기 수지 패키지의 제1 변의 내측에서 해당 수지 패키지의 제1 변과 평행하게 형성되어 있고,
    상기 리드의 제4 변은, 상기 수지 패키지의 제2 변과 평행하게 형성되어 있는 반도체 장치.
  9. 제8항에 있어서,
    상기 리드에, 하면측으로부터 오목하게 들어가고, 그 측면에서 개방되는 오목부가 형성되어 있는 반도체 장치.
  10. 제9항에 있어서,
    상기 오목부는, 저면에서 볼 때 원호 형상을 이루는 부분을 갖고 있는 반도체 장치.
  11. 제9항 또는 제10항에 있어서,
    상기 오목부는, 상기 리드에서의 상기 아일런드와 대향하는 측면에서 개방되어 있는 반도체 장치.
  12. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 아일런드는, 저면에서 볼 때 사각 형상을 이루고,
    상기 리드는, 저면에서 볼 때, 상기 아일런드의 4변과 각각 대향하는 부분에 배치되고, 그 대향하는 변과 평행한 변을 갖는 형상으로 형성되어 있는 반도체 장치.
  13. 제9항 또는 제10항에 있어서,
    상기 오목부의 저면에서 볼 때의 면적이 상기 리드의 하면의 전체 면적의 1/2 이하인 반도체 장치.
  14. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 리드는, 상기 수지 패키지의 측면에서 노출되는 측면을 갖고,
    상기 리드에서의 그 노출되는 측면을 따르는 부분에, 해당 측면을 따르는 방향에서의 전체 폭에 걸쳐, 상기 리드의 하면측으로부터 오목하게 들어가는 오목 한 홈이 형성되어 있는 반도체 장치.
  15. 제5항에 있어서,
    상기 리드는, 상기 수지 패키지의 변과 평행한 변을 더 갖는 반도체 장치.
  16. 제8항에 있어서,
    상기 아일런드의 상기 하면의 한 변은, 상기 수지 패키지의 한 변의 절반보다도 짧은 반도체 장치.
  17. 제9항에 있어서,
    상기 오목부는, 상기 리드를 형성하는 복수의 변에 형성된 복수의 오목부를 포함하는 반도체 장치.
  18. 제9항에 있어서,
    상기 아일런드는 오목부를 가지며, 상기 아일런드의 오목부는 상기 리드의 오목부와는 형상이 상이한 반도체 장치.
  19. 제8항에 있어서,
    상기 아일런드는, 그 대각선을 따라 신장되는 홈 형상의 오목부를 갖는 반도체 장치.
KR1020117017108A 2008-12-22 2009-12-02 반도체 장치 KR101647863B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008326113A JP5649277B2 (ja) 2008-12-22 2008-12-22 半導体装置
JPJP-P-2008-326113 2008-12-22

Publications (2)

Publication Number Publication Date
KR20110102917A KR20110102917A (ko) 2011-09-19
KR101647863B1 true KR101647863B1 (ko) 2016-08-11

Family

ID=42287156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117017108A KR101647863B1 (ko) 2008-12-22 2009-12-02 반도체 장치

Country Status (5)

Country Link
US (8) US8502359B2 (ko)
JP (1) JP5649277B2 (ko)
KR (1) KR101647863B1 (ko)
CN (1) CN202285233U (ko)
WO (1) WO2010073497A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5649277B2 (ja) 2008-12-22 2015-01-07 ローム株式会社 半導体装置
US9530167B2 (en) * 2011-08-12 2016-12-27 Facebook, Inc. Coefficients attribution for different objects based on natural language processing
US9269690B2 (en) 2013-12-06 2016-02-23 Nxp B.V. Packaged semiconductor device with interior polygonal pads
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
JP6652117B2 (ja) 2017-11-29 2020-02-19 日亜化学工業株式会社 樹脂パッケージおよび発光装置
CN108807329A (zh) * 2018-05-02 2018-11-13 泰州友润电子科技股份有限公司 一种便于封装加工的多载型引线框架

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218284A (ja) * 2002-01-22 2003-07-31 Yamaha Corp 半導体素子及びその製造方法
JP2005150629A (ja) * 2003-11-19 2005-06-09 Rohm Co Ltd リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH686325A5 (de) 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
JPH08222663A (ja) 1995-02-13 1996-08-30 Calsonic Corp ヒートシンク
JPH08222683A (ja) * 1995-02-17 1996-08-30 Hitachi Cable Ltd 半導体装置用リードフレームおよび半導体装置
JP4390317B2 (ja) * 1999-07-02 2009-12-24 株式会社ルネサステクノロジ 樹脂封止型半導体パッケージ
CN1321455C (zh) 2001-04-13 2007-06-13 雅马哈株式会社 半导体器件和封装及其制造方法
US6524886B2 (en) * 2001-05-24 2003-02-25 Advanced Semiconductor Engineering Inc. Method of making leadless semiconductor package
TWI338358B (en) 2003-11-19 2011-03-01 Rohm Co Ltd Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
US6984878B2 (en) * 2004-05-24 2006-01-10 Advanced Semiconductor Engineering, Inc. Leadless leadframe with an improved die pad for mold locking
JP4980600B2 (ja) * 2005-09-27 2012-07-18 旭化成エレクトロニクス株式会社 磁気センサ
US7741704B2 (en) * 2006-10-18 2010-06-22 Texas Instruments Incorporated Leadframe and mold compound interlock in packaged semiconductor device
US7821113B2 (en) * 2008-06-03 2010-10-26 Texas Instruments Incorporated Leadframe having delamination resistant die pad
JP5649277B2 (ja) * 2008-12-22 2015-01-07 ローム株式会社 半導体装置
JP5220714B2 (ja) * 2009-09-18 2013-06-26 セイコーインスツル株式会社 樹脂封止型半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218284A (ja) * 2002-01-22 2003-07-31 Yamaha Corp 半導体素子及びその製造方法
JP2005150629A (ja) * 2003-11-19 2005-06-09 Rohm Co Ltd リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置

Also Published As

Publication number Publication date
US20120018896A1 (en) 2012-01-26
US20140225243A1 (en) 2014-08-14
US9887150B2 (en) 2018-02-06
US8502359B2 (en) 2013-08-06
US20170287817A1 (en) 2017-10-05
US20160225700A1 (en) 2016-08-04
US9607932B2 (en) 2017-03-28
US20130285250A1 (en) 2013-10-31
US20180122726A1 (en) 2018-05-03
JP2010147421A (ja) 2010-07-01
JP5649277B2 (ja) 2015-01-07
KR20110102917A (ko) 2011-09-19
US9035436B2 (en) 2015-05-19
US20150179554A1 (en) 2015-06-25
US8742552B2 (en) 2014-06-03
US9793195B1 (en) 2017-10-17
US9337128B2 (en) 2016-05-10
WO2010073497A1 (ja) 2010-07-01
US10014241B2 (en) 2018-07-03
US20170179006A1 (en) 2017-06-22
CN202285233U (zh) 2012-06-27

Similar Documents

Publication Publication Date Title
US10978379B2 (en) Semiconductor device with island and associated leads
KR101647863B1 (ko) 반도체 장치
KR20140100904A (ko) 반도체 장치
JP5283946B2 (ja) 半導体装置およびそれに用いる複合リードフレーム
KR20080029260A (ko) 플래나 스택 패키지
KR20080041433A (ko) 칩 스택 패키지
KR20060133802A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 4