KR20030001032A - 멀티 스택형 패키지의 실장 구조 - Google Patents

멀티 스택형 패키지의 실장 구조 Download PDF

Info

Publication number
KR20030001032A
KR20030001032A KR1020010037349A KR20010037349A KR20030001032A KR 20030001032 A KR20030001032 A KR 20030001032A KR 1020010037349 A KR1020010037349 A KR 1020010037349A KR 20010037349 A KR20010037349 A KR 20010037349A KR 20030001032 A KR20030001032 A KR 20030001032A
Authority
KR
South Korea
Prior art keywords
package
board
mounting
mounting groove
stacked
Prior art date
Application number
KR1020010037349A
Other languages
English (en)
Inventor
이내원
이승한
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR1020010037349A priority Critical patent/KR20030001032A/ko
Publication of KR20030001032A publication Critical patent/KR20030001032A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 멀티 스택형 패키지의 실장 구조에 관한 것으로, 특히 보드에 적어도 크기가 다른 2개 이상의 패키지가 실장된 구조에 있어서, 보드에 실장되는 제 1패키지와, 제 1패키지 상부에 소정 간격 떨어져 보드에 실장되며 제 1패키지의 탑재 홈을 갖는 제 2패키지를 포함하여 이루어진다. 여기서 제 2패키지의 탑재 홈은 다이 어태치 패들이 돌출되지 않고 제 1패키지의 상부면이 제 2패키지의 바닥과 접촉되지 않도록 하는 높이를 갖도록 한다. 그러므로, 본 발명은 보드의 실장 영역에 다수개의 패키지를 스택형 구조로 실장할 수 있기 때문에 보드의 실장 효율성을 높일 수 있다.

Description

멀티 스택형 패키지의 실장 구조{MOUNT STRUCTURE OF MULTI STACK TYPE PACKAGE}
본 발명은 반도체 패키지에 관한 것으로서, 특히 크기가 다른 패키지를 적층해서 실장할 수 있어 보드의 실장율을 높이는 멀티 스택형 패키지의 실장 구조에 관한 것이다.
집적회로가 들어 있는 칩을 다이(die)라고 하는데, 이것의 입출력 및 전원 단자들을 외부와 전기적으로 연결하고 습기나 먼지 등의 주위 환경으로부터 보호할뿐만 아니라, 기계적인 충격에도 잘 견딜 수 있도록 하는 공정을 패키징이라 한다.
패키징 기술은 완성된 집적회로 패키지를 인쇄회로기판(Printed Circuit Board)에 장착시키는 조립 공정을 빠르고 정확하게 할 뿐만 아니라 전체적인 필요 면적과 공간을 최대한 줄일 수 있도록 연구, 개발되어 가고 있다. 패키지는 사용되는 재료와 PCB에 실장시키는 형태에 따라 구분할 수 있다. 칩이 봉합된 패키지는 전기적으로 외부와 연결할 수 있는 핀과 칩을 장착시킬 수 있는 구조물인 리드 프레임, 리드 프레임과 본딩 패드를 연결하는 선, 칩을 장착하는 패들(paddle) 및 봉합 물질로 구성된다.
도 1은 일반적인 패키지의 실장 구조를 나타낸 평면도이다. 도 2는 일반적인 패키지의 실장 구조를 나타낸 수직도이다.
일반적으로 서로 다른 크기를 갖는 제 1패키지(12)와 제 2패키지(14)를 보드(10)에 함께 실장하고자 할 경우 각각의 제 1 및 제 2패키지(12, 14)는 보드(10)의 각 실장 영역에서 실장된다. 이와 같이 패키지마다 실장 영역을 분리하여 보드에 실장할 경우 일정 크기를 갖는 보드에 실장해야 할 패키지 개수가 한계가 있었다. 이로 인해, 종래 기술의 패키지 실장 방법은 각각의 실장 영역에는하나의 패키지만을 실장할 수밖에 없으므로 보드의 실장 효율성을 매우 낮아지고 이로 인하여 많은 수의 패키지를 실장할 경우 보드의 크기가 커지게 되었다.
이러한 문제점을 개선하고자 하나의 패키지내에 여러개의 칩을 적층(stacking)하는 스택 패키지가 사용되었다. 그러나, 스택 패키지의 경우에는 신규 장비를 투자해야 하는 원가 상승의 부담이 있었고 어셈블리 공정 중에 불량이 발생할 경우 여러개의 칩을 모두 손실할 수 있는 문제점이 있었다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 보드에 제 1패키지를 실장하고 패키지 바닥이 오목한 탑재홈을 구비하여 제 1패키지 상부에서 소정 거리 떨어져 보드에 제 2패키지를 실장함으로써 보드의 실장 영역에 다수개의 패키지를 스택형 구조로 실장할 수 있기 때문에 보드의 실장 효율성을 높일 수 있는 멀티 스택형 패키지의 실장 구조를 제공하고자 한다.
이러한 목적을 달성하기 위하여 본 발명은 보드에 적어도 크기가 다른 2개 이상의 패키지가 실장된 구조에 있어서, 보드에 실장되는 제 1패키지와, 상기 제 1패키지 상부에 소정 간격 떨어져 보드에 실장되며 제 1패키지의 탑재 홈을 갖는 제 2패키지를 포함하여 이루어진다.
도 1은 일반적인 패키지의 실장 구조를 나타낸 평면도,
도 2는 일반적인 패키지의 실장 구조를 나타낸 수직도,
도 3은 본 발명에 따른 멀티 스택형 패키지의 실장 구조를 나타낸 평면도,
도 4a 및 도 4b는 본 발명의 일실시예 또는 다른 실시예에 따라 멀티 스택형 패키지의 실장 구조를 나타낸 수직도들,
도 5a 내지 도 5c는 본 발명에 따른 멀티 스택형 패키지에서 상부 패키지의 전면, 측면, 평면을 나타낸 도면들,
도 6a 및 도 6b는 본 발명에 따른 멀티 스택형 패키지의 제작 과정을 나타낸 공정 순서도.
＜도면의 주요부분에 대한 부호의 설명＞
100 : 보드 102 : 제 2패키지
102c : 탑재 홈 104 : 제 1패키지
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 3은 본 발명에 따른 멀티 스택형 패키지의 실장 구조를 나타낸 평면도이다. 도 3을 참조하면, 본 발명은 보드(100)의 실장 영역에 적어도 2개 이상의 크기가 다른 패키지(102, 104)를 적층한 멀티 스택형 구조로 실장하기 때문에 패키지 하나가 실장되어야 할 영역에서 여러개의 패키지가 실장되기 때문에 보드의 실장 효율성을 높인다.
도 4a 및 도 4b는 본 발명의 일실시예 또는 다른 실시예에 따라 멀티 스택형 패키지의 실장 구조를 나타낸 수직도들이다.
도 4a를 참조하면, 본 발명의 일 실시예는 보드(100)에 실장되는 제 1패키지(104)와, 제 1패키지(104) 상부에 소정 간격 떨어져 보드(100)에 실장되며 제 1패키지(104)의 탑재 홈(102c)을 갖는 제 2패키지(102)를 포함한 멀티 스택형 패키지 구조를 갖는다. 이때, 제 2패키지(102)의 탑재 홈(102c)은 다이 어태치 패들(die attach paddle)이 돌출되지 않고 제 1패키지(104)의 상부면이 제 2패키지(102)의 바닥과 접촉되지 않도록 하는 높이를 갖는다. 여기서, 제 1패키지(104) 및 제 2패키지(102)는 SMD(Surface Mount Device) 형태를 갖는다.
도 4b를 참조하면, 본 발명의 다른 실시예는 일 실시예와 동일한 구성으로 이루어지나, 제 2패키지(102)가 SMD인 반면에 제 1패키지(104)가 BGA(Ball Grid Array) 형태를 갖는다.
또한 본 발명의 또 다른 실시예는 도면에 도시하지 않았지만, 제 2패키지(102) 상부에 소정 간격 떨어져 보드(100)에 실장되며 제 2패키지(102)의 탑재 홈(102c)을 갖는 하부 패키지를 더 포함하고, 하부 패키지와 하부 패키지 상부에 소정 간격 떨어져 보드(100)에 실장되며 하부 패키지의 탑재 홈을 갖는 상부패키지가 반복적으로 적층해서 보드(100)의 실장 영역에 4개 이상 적층된 멀티 스택형 패키지를 실장할 수 있다.
도 5a 내지 도 5c는 본 발명에 따른 멀티 스택형 패키지에서 상부 패키지의 전면, 측면, 평면을 나타낸 도면들이다.
도 5a 및 도 5b는 상부 패키지, 예를 들어 제 2패키지(102)의 전면 및 측면 구조를 나타낸 것이다. 제 2패키지(102)는 중앙 몸체(102a)에 오목하게 파인 탑재 홈(102c)이 형성되어 있다. 그리고 탑재 홈(102c)의 가장자리는 라운딩 형태의 테이퍼 모양으로 이루어진다. 미설명된 도면 부호 102b는 리드 프레임을 나타낸 것이다.
도 5c에 도시된 바와 같이, 본 발명의 제 2패키지(102)는 도면 부호 102d를 제외한 모든 부분을 오목하게 몰딩하여 탑재 홈(102c)을 형성한다.
그리고, 제 2패키지(102)의 높이는 바람직하게 탑재 홈(102c) 깊이(d2)와 스탠드 오프(stand off)의 길이(d3)를 더한 것이다. 여기서 스탠드 오프는 제 1패키지(104)의 리드 프레임 끝단과 패키지 바닥의 길이이다.
제 1패키지(104)의 결정은 제 2패키지(102)의 하부 두께에 따라서 결정된다. 제 1패키지(104)의 전체 두께는 다음 표 1과 같이 정한다.
번호 설명 치수(예)
1 몰드 바닥 두께(최소) 최소값 적용(1.40)
2 리드 프레임 다운 세트(최대) 최대값 적용(0.20)
3 다이 패드 틸트(최대) 최대값 적용(0.20)
4 깊이(최대) 바닥 두께-다운셋-패들 틸트(1.00)
5 스탠드 오프(최소) 최소값 적용(0.25)
6 깊이(4)+스탠드 오프(5) 제 2패키지 높이= 깊이+ 스탠드 오프(1.25)
본 발명에 따른 멀티 스택형 패키지의 실장 구조에 있어서, 제 1패키지(104)는 표 1의 항목중 6번을 만족하는 패키지 형태이면 충분하다. 그리고, 제 2패키지(102)는 6번을 만족하는 패키지 두께를 갖는 로우 프로파일 패키지어야 한다. 만약 제 2패키지(102)의 높이는 제 1패키지의(104) 바닥 두께가 1.40㎜일 경우 최대 1.25㎜을 초과하지 않는 모든 종류의 패키지가 가능하다. 이에 따라, 제 2패키지(102)의 높이는 제 2패키지 높이= 깊이+ 스탠드 오프와 같이 정의한다.
또한, 본 발명의 제 2패키지(102)의 터미널 길이는 제 1패키지(104)의 탑재 홈(102c) 바닥의 길이를 초과해서는 않된다. 단, 제 2패키지(102)의 전체 높이가 제 1패키지(104)의 스탠드 오프보다 적을 경우 표 1의 규격을 따르지 않아도 된다.
도 6a 및 도 6b는 본 발명에 따른 멀티 스택형 패키지의 제작 과정을 나타낸 공정 순서도이다. 이를 참조하여 본 발명의 2개 스택형 패키지의 실장방법을 설명하면 다음과 같다.
우선, 도 6a에 도시된 바와 같이, 제 1패키지(104)를 보드(100)에 실장한다. 그리고 도 6b에 도시된 바와 같이, 상기 제 1패키지(104)가 실장된 보드 영역(100)에 제 2패키지(102)를 실장하는데, 제 2패키지(102)의 바닥이 오목하게 패인 탑재 홈에 제 1패키지(104)의 상부가 탑재되도록 위치시킨다.
이상 설명한 바와 같이, 본 발명은 보드의 실장 영역에 다수개의 패키지를 스택형 구조로 실장할 수 있기 때문에 보드의 실장 효율성을 높여서 시스템의 소형화와 고집적화를 이룰 수 있다.
본 발명은 일반적인 플라스틱 패키지 공정과 장비를 대부분 이용하기 때문에 종래 스택형 패키지 제조 공정시 요구되는 새로운 장비 및 공정으로 인해 야기되는 불량률을 줄일 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (7)

  1. 보드에 적어도 크기가 다른 2개 이상의 패키지가 실장된 구조에 있어서,
    상기 보드에 실장되는 제 1패키지와, 상기 제 1패키지 상부에 소정 간격 떨어져 상기 보드에 실장되며 상기 제 1패키지의 탑재 홈을 갖는 제 2패키지를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지의 실장 구조.
  2. 제 1항에 있어서, 상기 제 2패키지의 탑재 홈은 다이 어태치 패들이 돌출되지 않고 상기 제 1패키지의 상부면이 상기 제 2패키지의 바닥과 접촉되지 않도록 하는 높이를 갖는 것을 특징으로 하는 멀티 스택형 패키지의 실장 구조.
  3. 제 1항에 있어서, 상기 제 2패키지의 높이는 상기 탑재 홈 깊이와, 상기 제 1패키지의 리드 프레임 끝단과 패키지 바닥의 길이를 더한 것을 특징으로 하는 멀티 스택형 패키지의 실장 구조.
  4. 제 1항에 있어서, 상기 제 1패키지는 SMD 또는 BGA 형태인 것을 특징으로 하는 멀티 스택형 패키지의 실장 구조.
  5. 제 1항에 있어서, 상기 제 2패키지는 SMD 형태인 것을 특징으로 하는 멀티 스택형 패키지의 실장 구조.
  6. 제 1항에 있어서, 상기 제 2패키지의 탑재 홈의 가장자리는 라운딩 형태의 테이퍼 모양인 것을 특징으로 하는 멀티 스택형 패키지의 실장 구조.
  7. 제 1항에 있어서, 상기 제 2패키지 상부에 소정 간격 떨어져 상기 보드에 실장되며 상기 제 2패키지의 탑재 홈을 갖는 하부 패키지를 더 포함하고, 상기 하부 패키지와 상기 하부 패키지 상부에 소정 간격 떨어져 상기 보드에 실장되며 상기 하부 패키지의 탑재 홈을 갖는 상부 패키지가 반복적으로 적층된 것을 특징으로 하는 멀티 스택형 패키지의 실장 구조.
KR1020010037349A 2001-06-28 2001-06-28 멀티 스택형 패키지의 실장 구조 KR20030001032A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037349A KR20030001032A (ko) 2001-06-28 2001-06-28 멀티 스택형 패키지의 실장 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037349A KR20030001032A (ko) 2001-06-28 2001-06-28 멀티 스택형 패키지의 실장 구조

Publications (1)

Publication Number Publication Date
KR20030001032A true KR20030001032A (ko) 2003-01-06

Family

ID=27711691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037349A KR20030001032A (ko) 2001-06-28 2001-06-28 멀티 스택형 패키지의 실장 구조

Country Status (1)

Country Link
KR (1) KR20030001032A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816750B2 (en) 2007-07-24 2010-10-19 Aptina Imaging Corporation Thin semiconductor die packages and associated systems and methods
KR101041491B1 (ko) * 2008-09-04 2011-06-17 김진중 조명 및 방범 기능을 구비한 화분
US10074599B2 (en) 2007-07-24 2018-09-11 Micron Technology, Inc. Semiconductor dies with recesses, associated leadframes, and associated systems and methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01176950U (ko) * 1988-06-01 1989-12-18
JPH02239651A (ja) * 1989-03-13 1990-09-21 Hitachi Ltd 半導体装置およびその実装方法
KR930014914A (ko) * 1991-12-24 1993-07-23 김광호 반도체 패키지
JPH11243175A (ja) * 1998-02-25 1999-09-07 Rohm Co Ltd 複合半導体装置
KR20010058586A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 반도체패키지 및 이를 이용한 실장방법
KR20020077712A (ko) * 2001-04-02 2002-10-14 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01176950U (ko) * 1988-06-01 1989-12-18
JPH02239651A (ja) * 1989-03-13 1990-09-21 Hitachi Ltd 半導体装置およびその実装方法
KR930014914A (ko) * 1991-12-24 1993-07-23 김광호 반도체 패키지
JPH11243175A (ja) * 1998-02-25 1999-09-07 Rohm Co Ltd 複合半導体装置
KR20010058586A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 반도체패키지 및 이를 이용한 실장방법
KR20020077712A (ko) * 2001-04-02 2002-10-14 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816750B2 (en) 2007-07-24 2010-10-19 Aptina Imaging Corporation Thin semiconductor die packages and associated systems and methods
US10074599B2 (en) 2007-07-24 2018-09-11 Micron Technology, Inc. Semiconductor dies with recesses, associated leadframes, and associated systems and methods
US10431531B2 (en) 2007-07-24 2019-10-01 Micron Technology, Inc. Semiconductor dies with recesses, associated leadframes, and associated systems and methods
KR101041491B1 (ko) * 2008-09-04 2011-06-17 김진중 조명 및 방범 기능을 구비한 화분

Similar Documents

Publication Publication Date Title
KR100753415B1 (ko) 스택 패키지
US7402911B2 (en) Multi-chip device and method for producing a multi-chip device
US20070035015A1 (en) Stack structure with semiconductor chip embedded in carrier
US5227995A (en) High density semiconductor memory module using split finger lead frame
US20090146284A1 (en) Molded Leadless Packages and Assemblies Having Stacked Molded Leadless Packages
KR20040014156A (ko) 반도체장치
KR20190017096A (ko) 반도체 패키지
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
KR20030001032A (ko) 멀티 스택형 패키지의 실장 구조
US20020043709A1 (en) Stackable integrated circuit
KR20020043395A (ko) 반도체 패키지
KR20010061886A (ko) 적층 칩 패키지
CN108630670B (zh) 一种封装模块及堆叠封装结构
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
KR100464561B1 (ko) 반도체 패키지 및 이것의 제조방법
US10867946B2 (en) Semiconductor chip, printed circuit board, multi-chip package including the semiconductor chip and printed circuit board, and method of manufacturing the multi-chip package
KR100376884B1 (ko) 스택 패키지
KR100373149B1 (ko) 반도체 패키지
KR20070067379A (ko) 적층형 패키지
KR100650763B1 (ko) 적층형 패키지
KR100843205B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
KR20080061604A (ko) 멀티칩 패키지
KR20060128376A (ko) 칩 스택 패키지
KR100650731B1 (ko) 스택 패키지
KR100444173B1 (ko) 입방체형 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application