JP2011066294A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011066294A
JP2011066294A JP2009217113A JP2009217113A JP2011066294A JP 2011066294 A JP2011066294 A JP 2011066294A JP 2009217113 A JP2009217113 A JP 2009217113A JP 2009217113 A JP2009217113 A JP 2009217113A JP 2011066294 A JP2011066294 A JP 2011066294A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
adhesive
support plate
dicing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009217113A
Other languages
English (en)
Inventor
Kinichi Kumagai
欣一 熊谷
Takao Nishimura
隆雄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009217113A priority Critical patent/JP2011066294A/ja
Publication of JP2011066294A publication Critical patent/JP2011066294A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

【課題】半導体基板に対する損傷を抑制する。
【解決手段】半導体基板の第1主面に支持板を接着し(ステップS2)、支持板が接着された半導体基板の第1主面と反対側の第2主面を研削し(ステップS3)、支持板の接着面の反対側の主面から支持板と共に半導体基板をダイシングする(ステップS4)。さらに、ダイシングされた、支持板が接着された半導体基板を第2接着剤を介して回路基板に搭載し、第2接着剤を硬化し第1接着剤の接着力を低下させて、回路基板に搭載された半導体基板からダイシングされた支持板を剥離して(ステップS5)、半導体装置が製造される。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関する。
電子機器の高機能化、高速動作化のために、当該電子機器に具備される半導体装置並びに当該半導体装置に搭載される半導体素子に対しても、より高集積化、小型化、薄型化が求められている。
一般に、半導体装置を製造するためには、まず、所謂ウェーハプロセスにより、半導体基板(ウェーハ)の一方の主面に所望の電子回路を含む半導体素子が複数個形成される。次いで、当該半導体基板に対し、切断・分離処理を施して当該半導体素子を個片化する所謂ダイシング処理がなされる。
ここで半導体素子の薄型化を行うために、当該ダイシング処理に先行して、当該半導体基板の裏面、即ち半導体素子が形成されていない他方の主面に対して裏面研削処理、所謂バックグラインド(Back Grind)(薄化)処理が行われる。
当該バックグラインド処理では、まず当該半導体基板の一方の主面(電子回路形成面)に研削用表面保護テープを貼付する。そして、当該半導体基板を裏返し、バックグラインド装置(詳細は図示せず)の所定のテーブル上に配置する。
しかる後、テーブルを回転させながら、バックグラインドホイールによって、半導体基板の裏面を研削し、当該半導体基板を所望の厚さにし、薄型化を実行することができる。
次いで、ダイシング処理を行うために、まずは、バックグラインド処理が終了した半導体基板の裏面に対し、粘着性フィルム材を貼付して、当該半導体基板の表面から、研削用表面保護テープを剥離・除去する。
そして、被処理半導体基板は、粘着性フィルム材を介してダイシング処理装置(詳細は図示せず)における処理テーブル上に配置され、高速回転するダイシングブレードにより、切断・分離されて個片化され、個々の薄型化された半導体素子が得られる。
ところが、半導体基板を個片化する際には、ダイシングブレードからの衝撃と、粘着性フィルム材の揚動とにより、個々の半導体素子に欠け・クラックが発生してしまうことがある。特に、厚さが100μm以下に薄型化された半導体基板をダイシングする場合には、個々の半導体素子に欠け・クラックが発生する確率が格段に高くなる。
そこで、薄型化された半導体基板でも欠け・クラックが発生しないような様々なダイシング処理が提案されている。
例えば、半導体基板のダイシング処理の実施時から、個片化された個々の半導体素子を回路基板に実装するまでの間、半導体基板及び半導体素子を支持板で補強することで、製造工程の途中の半導体素子に欠け・クラックの発生が抑制される(例えば、特許文献1を参照)。
他の例としては、電子回路が形成された半導体基板の表面に溝を形成した後で、当該表面に接着剤層を貼着することにより、個々の半導体素子に欠け・クラックの発生が抑制される(例えば、特許文献2を参照)。
特開平11−074230号公報 特開2001−156027号公報
ところが、支持板で半導体基板及び半導体素子を補強する方法では、ダイシングする際に、露出された半導体基板がダイシングブレードにより、切断・分離されて個片化されるため、結局、個々の半導体素子に欠け・クラックが発生してしまう。
また、溝が形成された半導体基板の表面に接着剤層を貼着する方法では、個々の半導体素子の張り替え工程が必要になるため、半導体素子の位置ずれによるその後の工程で破損が生じる可能性がある。また、ピックアップ工程後に半導体素子が単体で取り扱われるため、取り扱い中に半導体素子に割れが生じてしまう恐れがある。
本発明の一観点によれば、半導体基板の第1主面に支持板を接着し、前記支持板が接着された前記半導体基板の前記第1主面と反対側の第2主面を研削し、前記支持板の接着面の反対側の主面から前記支持板と共に前記半導体基板をダイシングする、半導体装置の製造方法が提供される。
開示の半導体装置の製造方法によれば、半導体基板に生じる損傷を抑制して半導体装置を製造することができる。
半導体装置形成フローの一例を示す図である。 ラミネート工程及びバックグラインド処理工程の一例を示す図である。 図2のバックグラインド処理工程を説明するための図である。 マウント工程及びダイシング処理工程の一例を示す図である。 図4のダイシング処理工程を説明するための図である。 ダイボンディング工程及び支持板剥離工程の一例を示す図である。 ワイヤボンディング工程、樹脂封止工程及びはんだボール付け工程の一例を示す図である。 半導体基板に接着する支持板を説明するための図である。 半導体装置形成に用いる支持板及び接着剤の組み合わせを説明するための表である。 実施例1に係る低誘電率層の形成工程、レーザグルービング工程及びラミネート工程を示す図である。 図10のレーザグルービング工程を説明するための図である。 低誘電率層のダイシングブレードによるダイシング処理工程を説明するための図である。 実施例2に係るダイボンディング工程及び支持板剥離工程を示す図である。
図1は、半導体装置形成フローの一例を示す図である。また、半導体装置形成フローの各工程を図2〜図7に示す。
以下、図1〜図7を参照して、半導体装置形成フローの一例について説明する。
はじめに、ウェーハプロセスによって半導体基板に所望の電子回路を含む半導体素子を複数個形成する(図1:ステップS1)。
当該ウェーハプロセスによる半導体素子の形成の一例の概要について説明する。
まず、シリコンで構成される半導体基板上に、酸化膜及び窒化膜を形成して、さらに、フォトレジストを塗布し、露光及び現像してフォトレジストパターンを形成する。フォトレジストパターンをマスクとして、窒化膜及び酸化膜を選択的に除去する。
フォトレジストパターンをアッシングして除去して、窒化膜をマスクとして半導体基板上に酸化膜を選択的に成長させる。マスクとして用いた窒化膜及び当該窒化膜の下の酸化膜を除去して、露出した半導体基板にゲート絶縁膜、さらには多結晶シリコン膜を成長させる。
再び、フォトレジストグラフィ工程で形成したフォトレジストパターンをマスクとして、ゲート電極パターンを加工形成する。ゲート電極パターンをマスクとして、イオン注入を行い、ソース/ドレイン領域を導入し、さらに、層間絶縁膜を成長させる。
フォトリソグラフィ工程により開口した電極引き出し用のコンタクト穴にアルミニウム膜を堆積して、さらにアルミニウム膜を加工して配線パターンを形成する。全面に絶縁膜を形成して、電極が主面に形成された所望の電子回路を含む半導体素子が半導体基板上に複数個形成される。
なお、当該半導体素子が形成された半導体基板に対して、プローブカードにより各半導体素子の電気的な特性の評価を行うことができる。当該特性評価により、個々の半導体素子が所定の特性を有しているか否かを判定して、判定の結果により、良品と不良品との峻別を行うことができる。
上記のようにして当該半導体素子の形成後、当該半導体基板の半導体素子形成面に対して支持板を接着(ラミネート)して、支持板を接着した状態で半導体基板の裏面(支持板の接着面と反対側)の研削(バックグラインド)処理を行う。
図2はラミネート工程及びバックグラインド処理工程の一例を示す図であって、図2(A)は半導体基板3に対するラミネート工程、図2(B)は半導体基板3に対するバックグラインド処理工程をそれぞれ示している。また、図3は図2のバックグラインド処理工程を説明するための図である。
まず、図2(A)に示されるように、半導体素子が複数個形成された半導体基板3の主面A1に、支持板1を第1接着剤2を介して接着する(図1:ステップS2)。
ここで支持板1について説明する。
図8は半導体基板に接着する支持板を説明するための図である。なお、図8(A)は支持板1が透光性を有する場合、図8(B)は支持板1aが透光性を有さない場合をそれぞれ示している。
半導体基板3に接着した支持板1は、図8(A)に示されるように、半導体基板3(または後述する半導体基板3a)と同じ径であって、支持板1及び第1接着剤2はそれぞれ透光性を有する材料により構成されている。このため、支持板1を介して半導体素子3bのパターンを視認することができる。また、第1接着剤2は、支持板1に対して厚さが10μm以下であってできる限り薄く塗布されることが望ましい。なお、第1接着剤2の構成材料については後述するが、例えば、熱可塑性を有する材料により構成されている。
また、支持板1に代えて、透光性を有さない支持板1aを適用しても構わない。この場合には、図8(B)に示されるように、半導体基板3(または後述する半導体基板3a)よりも径が小さく、支持板1aの周囲に半導体素子3bのパターンの一部が露出されている。なお、この場合の第1接着剤2の構成材料についても後述するが、例えば、熱可塑性を有する材料により構成されており、透光性を有する材料であるとは限らない。
なお、図2〜図7では、図8(A)に示される場合を例示して説明している。
次いで、支持板1が第1接着剤2を介して接着された半導体基板3の裏面A2、即ち支持板1が接着されていない側の面に対してバックグラインド処理が行われる(図1:ステップS3)。
図3のバックグラインド処理装置20は、対象物が載置されて回転するテーブル21と、当該テーブル21とは個別に回転し、当該テーブル21上の対象物に対向する面にポリッシングパッド等の研磨材が設置されたバックグラインドホイール22とを有する。また、バックグラインド処理装置20は、テーブル21の回転と、バックグラインドホイール22の回転及び移動とを制御する図示しない制御装置を具備する。
バックグラインド処理に際しては、まず、図3に示されるように、当該バックグラインド処理装置20のテーブル21上に支持板1が接着された当該半導体基板3を裏返して配置する。
しかる後、テーブル21を回転させながら、回転するバックグラインドホイール22を半導体基板3の裏面A2に押し当てて、半導体基板3の裏面A2全体を均一に研削する。このように、支持板1を接着した状態で半導体基板3の研削が行われると、半導体基板3は支持板1により支持されるため、半導体基板3は安定して研削されて、また、反りが抑制される。
当該バックグラインド処理により、図2(B)に示されるように、二点鎖線で表される研削前の半導体基板3の厚さから所望の厚さ、例えば50μm未満の厚さまで研削された半導体基板3aが得られる。
上記のように支持板1を接着した半導体基板3aの裏面A2を研削した後は、支持板1が接着された状態で半導体基板3aをダイシングして、半導体基板3aから半導体素子を個片化する(図1:ステップS4)。
図4はマウント工程及びダイシング処理工程の一例を示す図である。なお、図4(A)は半導体基板3aのダイシング用フィルムへの貼付工程、図4(B)は半導体基板3aに対するダイシング処理工程をそれぞれ示している。
まず、支持板1が接着された半導体基板3aのダイシング処理を行うにあたり、図4(A)に示されるように、ダイシング用フィルム4を当該半導体基板3aに、その裏面A2側から貼付する。当該ダイシング用フィルム4は、例えば、紫外線照射または加熱によって剥離する紫外線硬化型フィルムを適用することができる。
当該ダイシング用フィルム4の貼付後、図4(B)に示されるように、当該半導体基板3aを、支持板1側から支持板1と共にダイシング処理を行って、切断・分離されて個片化された個々の半導体素子3bが得られる。
なお、半導体基板3aに透光性を有する支持板1が接着されている場合(図8(A)を参照)には、半導体基板3aのダイシングラインを支持板1を介して視認しながら、当該ダイシングラインに基づいてダイシング処理を行うことができる。
また、半導体基板3aに透光性を有さない支持板1aが接着されている場合(図8(B)を参照)には、支持板1aの周囲にはみ出した半導体基板3aのダイシングラインに基づいてダイシング処理を行うことができる。
上記いずれの場合においても、当該ダイシング処理の際には、ダイシング用フィルム4を切断しないようにダイシングブレードが制御される。
ところが、当該ダイシング処理を行う際に、支持板1を含めた半導体基板3aを1回で切断しようとすると、ダイシング処理によるダメージ及びダイシングされた支持板1からのダメージが直接半導体基板3aに伝わる可能性がある。半導体基板3aにダメージが伝わると、半導体基板3aは薄型化されていることもあり、半導体基板3aに欠け・クラック等の損傷が生じる可能性が高い。
そこで、半導体基板3aにダメージを与えずに、半導体基板3aを安定して切断・分離して個片化するために、以下に説明するように2回に分けたダイシングを行う。
図5は図4のダイシング処理工程を説明するための図である。なお、図5(A)は半導体基板3aに対する1回目のダイシング処理工程を、図5(B)は半導体基板3aに対する2回目のダイシング処理工程をそれぞれ説明するための拡大図である。
まず、1回目のダイシング処理として、図5(A)に示されるように、支持板1に対して、幅a(第1の幅)のダイシングブレードで、深さαまで研削して、切削溝C1を形成する。なお、幅aは例えば30〜50μm程度であって、深さαは、支持板1の厚さ内に収まる深さである。また、切削溝C1の底部から、半導体基板3aの底部までの深さβが所定の深さ、例えば50μm以上確保されるようにダイシング処理を行う。
次いで、2回目のダイシング処理として、図5(B)に示されるように、幅aよりも小さい幅b(第2の幅)のダイシングブレードで、切削溝C1の底部から半導体基板3aが切断される深さβまで研削して、切削溝C2を形成する。これにより、半導体基板3aが切断・分離されて個片化された半導体素子3bが得られる。なお、幅aよりも小さい幅bは例えば20〜25μm程度である。また、当該ダイシング処理の際には、既述の通り、ダイシング用フィルム4を切断しないようにダイシングブレードの切り込み深さが制御される。
上記のダイシング処理方法において、まず、1回目のダイシング処理では、幅bよりも大きい幅aのダイシングブレードが用いられるために、2回目よりもダイシング処理によるダメージは大きく、支持板1はそのダメージを受けてしまう。しかし、支持板1がダメージを受けるものの、半導体基板3aまではダイシング処理によるダメージを受けない。さらに、1回目のダイシング処理後には、半導体基板3aの厚さを含めて所定量の深さβが確保されているため、半導体基板3aに十分な剛性が保持される。また、ダイシングブレードの回転速度が2回目の場合と等しいのであれば、2回目のダイシングブレードの幅bよりもダイシングブレードの幅aが大きな1回目の方が支持板1の研削を短時間で行うことができ、製造コストを削減することができる。
また、2回目のダイシング処理では、幅aよりも小さい幅bのダイシングブレードが用いられるために、ダイシングブレードの回転速度が1回目と等しいのであれば、研削に時間を要する。しかし、ダイシングブレードの幅bが幅aよりも小さいために、ダイシング処理による半導体基板3aに対するダメージは小さくなる。
したがって、幅を異ならせて2回のダイシング処理を行うことで、薄型化された半導体基板3aに剛性を保持させて、さらに、半導体基板3aに対するダイシング処理によるダメージを低減できる。そして、半導体基板3aを切断・分離して個片化された、欠け・クラック等の損傷の無い半導体素子3bを複数個形成することができる。
上記のように支持板1を接着した半導体基板3aから個片化して半導体素子3bを複数個形成した後は、半導体素子3bのダイボンディングを行う(図1:ステップS5)。
図6はダイボンディング工程及び支持板剥離工程の一例を示す図である。なお、図6(A)は半導体素子3bの回路基板5への移送工程、図6(B)は半導体素子3bから支持板1の剥離工程をそれぞれ示している。
なお、回路基板5は、ガラス・エポキシ樹脂等の絶縁性基板の片面或いは両面に、銅からなる導電層、並びに有機絶縁物層或いは無機絶縁物層からなる絶縁層が積層されて形成された多層配線構造を有し、配線基板、支持基板、或いはインターポーザーとも称される。
まず、ダイシングされた支持板1が接着された半導体素子3bを、図示しないピックアップ処理装置のダイコレット(真空吸着治具)30による支持板1の上部の吸着摘出(ピックアップ)により、当該ダイシング用フィルム4から分離して、所定の回路基板5に移送する。なお、半導体素子3bをピックアップする際には、半導体素子3bの電気的な特性評価の結果に基づいて良品のみを峻別することができる。
移送された半導体素子3bを、図6(A)に示されるように、回路基板5に塗布されたペースト状(またはフィルム状)のダイボンド材である第2接着剤6上に位置合わせを行って、矢印X1方向に降下して、第2接着剤6を介して回路基板5に搭載する。なお、第2接着剤6の構成材料については後述するが、例えば、熱硬化性を有する材料により構成されている。
このように半導体素子3bは支持板1と共に移送されるため、半導体素子3bは薄型化されてはいるものの、取り扱い性が向上して、半導体素子3bを容易に移送することが可能となる。さらに、半導体素子3bは支持板1が接着されて剛性が保持されているため、半導体素子3bは回路基板5に搭載する際の回路基板5及び第2接着剤6からの荷重を受けても欠け・割れ等の損傷の発生が抑制される。
次いで、ダイコレット30が降下して半導体素子3bを第2接着剤6を介して回路基板5に搭載させた状態で、加熱して第2接着剤6を硬化させると共に、熱可塑性の第1接着剤2の接着力を弱化させる。ダイコレット30を矢印X2方向に移送させ始めると、第1接着剤2が半導体素子3bから剥離する。ダイコレット30を矢印X2方向にさらに移送させると、図6(B)に示されるように、支持板1及び第1接着剤2が半導体素子3bから完全に分離して、回路基板5に対して半導体素子3bのみがダイボンディングされる。
なお、上記で説明した、第1接着剤2及び第2接着剤6の具体例については後述する。
このように回路基板5に半導体素子3bをダイボンディングした後は、ワイヤボンディング及び樹脂封止等を行う。
図7は、ワイヤボンディング工程、樹脂封止工程及びはんだボール付け工程の一例を示す図である。なお、図7(A)は半導体素子3bと回路基板5とのワイヤボンディング工程、図7(B)は半導体素子3bと回路基板5との樹脂封止工程及びはんだボール付け工程をそれぞれ示している。
まず、図7(A)に示されるように、半導体素子3bの電極(図示せず)と、回路基板5に半導体素子3bのそれぞれの電極(図示せず)に対応して配設された電極端子(図示せず)との間を、ボンディングワイヤ7により接続する(図1:ステップS6)。
次いで、回路基板5上の半導体素子3bを、半導体素子3bと回路基板5とを接続するボンディングワイヤ7と共に、封止樹脂8により一括して樹脂封止する。そして、図7(B)に示されるように、半導体素子3bの配置に対応して回路基板5の他方の主面(裏面)に配設された電極端子に、外部接続用電極端子としてはんだボール9を配設して、半導体装置10を得ることができる(図1:ステップS7)。
上記の半導体装置の製造方法では、半導体基板3の半導体素子3bの形成面に第1接着剤2を介して支持板1を接着して、薄型化した半導体基板3aに対して、支持板1側から支持板1と共に2回に分けてダイシング処理を行った。
これにより、薄型化された半導体基板3aに剛性を保持させることができ、さらに、半導体基板3aに対する、ダイシング処理によるダメージを低減できる。そして、半導体基板3aを切断・分離して個片化された、欠け・クラック等の損傷の発生が抑制された半導体素子3bを複数個形成することができる。
また、このようなダイシング処理が行われた半導体素子3bは支持板1の移送と共に移送されるため、半導体素子3bの取り扱い性が向上する。このため、薄型化された半導体素子3bを回路基板5に容易に移送することが可能となる。さらに、半導体素子3bは支持板1が接着されて剛性が保持されているため、半導体素子3bは回路基板5に搭載する際の回路基板5及び第2接着剤6からの荷重を受けても欠け・割れ等の損傷の発生が抑制される。
次に、上記半導体装置の製造方法において第1接着剤2及び第2接着剤6の具体例について説明する。
図9は半導体装置形成に用いる支持板及び接着剤の組み合わせを説明するための表である。以下、図9の表を参照しながら第1接着剤2及び第2接着剤6について説明する。
透光性を有する支持板1または透光性を有さない支持板1aのいずれかを半導体基板3に対して適用するかに基づいて、第1接着剤2及び第2接着剤6を構成する材料が選択される。
まず、透光性を有する支持板1を適用する場合について説明する(図9(A)〜(C)を参照)。なお、透光性を有する支持板1は、図8(A)で示されたように、接着する半導体基板3と同じ径であって、半導体基板3を覆うことができる。
この場合、第1接着剤2には、熱可塑性を有し、透明である、ポリイミド系樹脂等が適用される。また、第2接着剤6には、熱硬化性を有する、エポキシ系樹脂またはフェノール系樹脂等が適用される(図9(A)を参照)。
このような材料の組み合わせを選択することにより、まず、半導体基板3aに対してダンシング処理を行う際に、半導体素子3bのダイシングラインを支持板1及び支持板1に塗布した第1接着剤2を介して視認できる。このため、ダイシングラインに沿って半導体基板3aに対して正確にダイシング処理を行うことができる。
また、ダイコレット30を降下して半導体素子3bを第2接着剤6を介して回路基板5に搭載させた後に、加熱することで第2接着剤6を硬化させると共に第1接着剤2を剥離させることが可能となる。これにより、図6(B)に示されるように、支持板1及び第1接着剤2を半導体素子3bから完全に分離することができ、回路基板5に対して半導体素子3bのみをダイボンディングすることができる。
別の組み合わせとして、上記の第1接着剤2に、熱可塑性を有するポリイミド系樹脂に代わって、光硬化性を有するアクリル系樹脂等を適用させることもできる(図9(B)を参照)。
このような材料の組み合わせを選択することにより、支持板1を光硬化性の第1接着剤2を介して半導体基板3に接着後、所定の波長の光を照射するだけで、透光性の支持板1を介して第1接着剤2を短時間で容易に硬化させることができる。
また、ダイコレット30を降下して半導体素子3bを第2接着剤6を介して回路基板5に搭載させた後に加熱していくと、第2接着剤6は硬化すると共に、第1接着剤2が融点に達する。そして、半導体素子3bが第2接着剤6に固着された状態で第1接着剤2を剥離させることが可能となる。これにより、図6(B)に示されるように、支持板1及び第1接着剤2を半導体素子3bから完全に分離することができ、回路基板5に対して半導体素子3bのみをダイボンディングすることができる。
また、別の組み合わせとして、第1接着剤2に光硬化性を有するアクリル系樹脂等を適用させると共に、第2接着剤6に熱可塑性のポリイミド系樹脂等を適用させることもできる(図9(C)を参照)。
なお、この場合には、密着性を生じさせる温度に差をつけるために、第2接着剤6のガラス転移温度は第1接着剤2よりも高いものを選択する。
このような材料の組み合わせを選択することにより、上記と同様に、所定の波長の光を照射することのみにより、透光性の支持板1を介して第1接着剤2を短時間で容易に硬化させることができる。
また、ダイコレット30を降下して半導体素子3bを第2接着剤6を介して回路基板5に搭載させた後に加熱していくと、第2接着剤6がガラス転移温度に達する前に第1接着剤2がガラス転移温度に達する。このため、半導体素子3bが第2接着剤6に固着された状態で第1接着剤2を剥離させることが可能となる。これにより、図6(B)に示されるように、支持板1及び第1接着剤2を半導体素子3bから完全に分離することができ、回路基板5に対して半導体素子3bのみをダイボンディングすることができる。
次に、透光性を有さない支持板1aを適用する場合について説明する。なお、透光性を有さない支持板1aは、図8(B)で示されたように、接着する半導体基板3aよりも径を小さくしている。このため、支持板1aの周囲にはみ出した半導体素子3bのダイシングラインに基づいてダイシング処理を行うことができる。
この場合、第1接着剤2には、熱可塑性を有するポリイミド系樹脂等が適用される。また、第2接着剤6には、熱硬化性を有する、エポキシ系樹脂またはフェノール系樹脂等が適用される(図9(D)を参照)。
このような材料の組み合わせを選択することにより、ダイコレット30を降下して半導体素子3bを第2接着剤6を介して回路基板5に搭載させた後に、加熱することで第2接着剤6を硬化させると共に第1接着剤2を剥離させることが可能となる。これにより、図6(B)に示されるように、支持板1及び第1接着剤2を半導体素子3bから完全に分離することができ、回路基板5に対して半導体素子3bのみをダイボンディングすることができる。
なお、第1接着剤2は、支持板1,1aに対して厚さが10μm以下であってできる限り薄く塗布されることが望ましい。
上記のように、半導体基板3に接着させる支持板1,1aの透光性の有無に応じて第1接着剤2及び第2接着剤6の構成材料の組み合わせを適宜選択することができる。
次に、上記の図1の半導体装置の製造方法を踏まえて、半導体基板に低誘電率(low−k)層を形成する場合について説明する。
<実施例1>
図10は実施例1に係る低誘電率層の形成工程、レーザグルービング工程及びラミネート工程を示す図である。なお、図10(A)は半導体基板3に低誘電率層11の形成工程、図10(B)は低誘電率層11に対するレーザグルービング工程、図10(C)は半導体基板3に対するラミネート工程をそれぞれ示している。
まず、半導体基板3に対して半導体素子3bの形成後(図1:ステップS1)、当該半導体基板3の半導体素子3bの形成面に対して、図10(A)に示されるように、低誘電率層11を形成する。
低誘電率層11には、例えば、無機材料としてはシリコン酸炭化系等、有機材料としてはテフロン(登録商標)系等が用いられる。低誘電率層11を半導体基板3の半導体素子3b上に形成することにより、寄生容量が低減されて、微細化による配線容量の増大が防止される。
次いで、半導体基板3の半導体素子3b上に形成された低誘電率層11に、図10(B)に示されるように、レーザグルービングを行って低誘電率層11の一部を除去して、低誘電率層11aを形成する。
低誘電率層11の一部を除去するための当該レーザグルービングまたはダイシングブレードをそれぞれ用いた場合について以下に説明する。
図11は図10のレーザグルービング工程を説明するための図である。なお、図11(A)はレーザによるダイシング処理工程を、図11(B)はダイシング後の低誘電率層11aをそれぞれ拡大して示している。
まず、所定のダイシングラインに沿って、図11(A)に示されるように、レーザ40を低誘電率層11に照射する。
次いで、図11(B)に示されるように、レーザ40の熱によりダイシングラインに沿って低誘電率層11が溶解・気化されて切削溝C3が形成されて、低誘電率層11aが形成される。
これに対して、レーザグルービングに代わり、ダイシングブレードによる低誘電率層のダイシングについて説明する。
図12は低誘電率層のダイシングブレードによるダイシング処理工程を説明するための図である。なお、図12(A)はダイシングブレードによるダイシング処理工程を、図12(B)はダイシング後の低誘電率層11aをそれぞれ示している。
まず、所定のダイシングラインに沿って、図12(A)に示されるように、高速回転するダイシングブレード50で低誘電率層11を切り込む。
次いで、図12(B)に示されるように、ダイシングブレードよりダイシングラインに沿って低誘電率層11に切削溝C4が形成されて、低誘電率層11aが形成される。この時、低誘電率層11aに層間剥離並びに欠けが生じてしまう。低誘電率層11aがこのような状態で形成された半導体装置の信頼性並びに機能等は低下してしまう。
このようにレーザグルービングを行うことで、比較的脆いとされる低誘電率層11に対して層間剥離並びに欠け等を生じさせずに、切削溝C3に沿って低誘電率層11のみを除去することが可能となる。
次いで、図10(C)に示されるように、半導体基板3のレーザグルービングによって加工された低誘電率層11aの形成面に対して、支持板1を第1接着剤2を介して接着する(図1:ステップS2)。
以後の工程は、上記図1で説明したステップS3からステップS7に沿って所定の工程を行うことにより、低誘電率層11aを備えた半導体装置が形成される。
このような半導体装置の製造方法では、低誘電率層11のダイシングにレーザグルービングを行った。これにより、低誘電率層11に対して層間剥離並びに欠け等を生じさせずに、ダイシングを行うことができた。
また、半導体基板3の半導体素子3bの形成面に第1接着剤2を介して支持板1を接着して、薄型化した半導体基板3aに対して、支持板1側から支持板1と共に2回に分けてダイシング処理を行った。
これにより、薄型化された半導体基板3aに剛性を保持させることができ、さらに、半導体基板3aに対する、ダイシング処理によるダメージを低減できる。そして、半導体基板3aを切断・分離して個片化された、欠け・クラック等の損傷の無い半導体素子3bを複数個形成することができる。
また、このようなダイシング処理が行われた半導体素子3bは支持板1の移送と共に移送されるため、半導体素子3bの取り扱い性が向上する。このため、薄型化された半導体素子3bを回路基板5に容易に移送することが可能となる。さらに、半導体素子3bは支持板1が接着されて剛性が保持されているため、半導体素子3bは回路基板5に搭載する際の回路基板5及び第2接着剤6からの荷重を受けても欠け・割れ等の損傷の発生が抑制される。
なお、実施例1の第1接着剤2及び第2接着剤6は図9に示した第1接着剤及び第2接着剤の組み合わせの材料を適用させることができる。
<実施例2>
実施例2では、第2接着剤6を用いずに、ダイボンド材が配設されたフィルムを利用する場合について説明する。
図13は実施例2に係るダイボンディング工程及び支持板剥離工程を示す図である。なお、図13(A)は半導体素子3bの回路基板5への移送工程、図13(B)は半導体素子3bから支持板1の剥離工程をそれぞれ示している。
図1に示すステップS1〜S3に沿って所定の工程を行った後、ダイボンド材が配設されたフィルムとして、例えば、DAF(Die Attach Film:ダイ・アタッチ・フィルム)を、バックグラインドされた半導体基板3aの裏面A2に貼付する。さらに、半導体基板3aをDAFを介してダイシング用フィルム4にさらに貼付する。
なお、当該DAFは、第1接着剤2よりもガラス転移温度が高く、または熱硬化性を有することが望ましい。即ち、当該DAFは、ダイシング用フィルム4に対する接着剤としての機能を有し、また、当該DAFと共にダイシングされた半導体素子3bを、第2接着剤6を用いずに、回路基板5に固着させることが可能である。
当該DAFを介してダイシング用フィルム4に貼付された、支持板1が接着された半導体基板3aにダイシング処理を行って、切断・分離されて個片化された個々の半導体素子3bが得られる(図1:ステップS4)。
図13(A)に示されるように、ダイコレット30が矢印X1方向に降下して半導体素子3bをDAF6aを介して回路基板5に搭載させた状態で、加熱してDAF6aを硬化させると共に、熱可塑性の第1接着剤2の接着力を弱化させる。
次いで、ダイコレット30を矢印X2方向に移送させ始めると、第1接着剤2が半導体素子3bから剥離する。ダイコレット30を矢印X2方向にさらに移送させると、図13(B)に示されるように、支持板1及び第1接着剤2が半導体素子3bから完全に分離して、回路基板5に対して半導体素子3bのみがDAF6aによりダイボンディングされる(図1:ステップS5)。
以後の工程は、上記図1で説明したステップS6,S7に沿って所定の工程を行うことにより、上記と同様に半導体装置が形成される。
なお、実施例2では、第1接着剤2は熱可塑性を有する場合について説明したが、この場合に限らず、第1接着剤2は図9に示した組み合わせに基づいた材料を適用させることができる。
(付記1) 半導体基板の第1主面に支持板を接着し、
前記支持板が接着された前記半導体基板の前記第1主面と反対側の第2主面を研削し、
前記支持板の接着面の反対側の主面から前記支持板と共に前記半導体基板をダイシングする、
ことを特徴とする半導体装置の製造方法。
(付記2) 前記半導体基板のダイシングにおいて、
前記支持板の前記主面を第1の幅でダイシングして切削溝を形成し、
前記切削溝に対し前記第1の幅よりも狭い第2の幅で前記支持板と共に前記半導体基板をダイシングする、
ことを特徴とする付記1記載の半導体装置の製造方法。
(付記3) 前記半導体基板の前記第1主面に第1接着剤を介して前記支持板を接着し、
ダイシングされた、前記支持板が接着された前記半導体基板を第2接着剤を介して回路基板に搭載し、
前記第2接着剤を硬化し前記第1接着剤の接着力を低下させて、前記回路基板に搭載された前記半導体基板からダイシングされた前記支持板を剥離する、
ことを特徴とする付記2記載の半導体装置の製造方法。
(付記4) 前記支持板は透光性を有し、前記支持板は前記半導体基板の前記第1主面の全面を覆って接着されることを特徴とする付記3記載の半導体装置の製造方法。
(付記5) 前記第1接着剤は光硬化性を、前記第2接着剤は熱硬化性をそれぞれ有することを特徴とする付記4記載の半導体装置の製造方法。
(付記6) 前記第1接着剤はアクリル系樹脂、前記第2接着剤はエポキシ系樹脂またはフェノール系樹脂であることを特徴とする付記5記載の半導体装置の製造方法。
(付記7) 前記第1接着剤は光硬化性を、前記第2接着剤は前記第1接着剤よりもガラス転移温度が高く、熱可塑性をそれぞれ有することを特徴とする付記4記載の半導体装置の製造方法。
(付記8) 前記第1接着剤はアクリル系樹脂、前記第2接着剤はポリイミド系樹脂であることを特徴とする付記7記載の半導体装置の製造方法。
(付記9) 前記半導体基板の前記第1主面に支持板を接着し、
所定波長の光を照射して前記第1接着剤を硬化させる、
ことを特徴とする付記5または7に記載の半導体装置の製造方法。
(付記10) 前記支持板の径は前記半導体基板よりも小さいことを特徴とする付記3記載の半導体装置の製造方法。
(付記11) 前記第1接着剤は熱可塑性を、前記第2接着剤は熱硬化性をそれぞれ有することを特徴とする付記4または10に記載の半導体装置の製造方法。
(付記12) 前記第1接着剤はポリイミド系樹脂、前記第2接着剤はエポキシ系樹脂またはフェノール系樹脂であることを特徴とする付記11記載の半導体装置の製造方法。
(付記13) 前記支持板が接着された前記半導体基板を前記第2接着剤を介して回路基板に搭載して、
前記第1接着剤の接着力が低下する温度以上に加熱する、
ことを特徴とする付記5、7または11のいずれか1項に記載の半導体装置の製造方法。
(付記14) 前記半導体基板の前記第1主面に第1接着剤を介して前記支持板を接着し、
研削された前記半導体基板の前記第2主面にフィルム状の第2接着剤を配設し、
ダイシングされた、前記支持板が接着された前記半導体基板を前記第2接着剤を介して回路基板に搭載し、
前記第2接着剤を硬化し前記第1接着剤の接着力を低下させて、前記回路基板に搭載された前記半導体基板からダイシングされた前記支持板を剥離する、
ことを特徴とする付記2記載の半導体装置の製造方法。
1,1a 支持板
2 第1接着剤
3,3a 半導体基板
3b 半導体素子
4 ダイシング用フィルム
5 回路基板
6 第2接着剤
6a DAF
7 ボンディングワイヤ
8 封止樹脂
9 はんだボール
10 半導体装置
11,11a 低誘電率層
20 バックグラインド処理装置
21 テーブル
22 バックグラインドホイール
30 ダイコレット
40 レーザ
50 ダイシングブレード
C1,C2,C3,C4 切削溝
X1,X2 矢印

Claims (5)

  1. 半導体基板の第1主面に支持板を接着し、
    前記支持板が接着された前記半導体基板の前記第1主面と反対側の第2主面を研削し、
    前記支持板の接着面の反対側の主面から前記支持板と共に前記半導体基板をダイシングする、
    ことを特徴とする半導体装置の製造方法。
  2. 前記半導体基板のダイシングにおいて、
    前記支持板の前記主面を第1の幅でダイシングして切削溝を形成し、
    前記切削溝に対し前記第1の幅よりも狭い第2の幅で前記支持板と共に前記半導体基板をダイシングする、
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記半導体基板の前記第1主面に第1接着剤を介して前記支持板を接着し、
    ダイシングされた、前記支持板が接着された前記半導体基板を第2接着剤を介して回路基板に搭載し、
    前記第2接着剤を硬化し前記第1接着剤の接着力を低下させて、前記回路基板に搭載された前記半導体基板からダイシングされた前記支持板を剥離する、
    ことを特徴とする請求項2記載の半導体装置の製造方法。
  4. 前記支持板は透光性を有し、前記支持板は前記半導体基板の前記第1主面の全面を覆って接着されることを特徴とする請求項3記載の半導体装置の製造方法。
  5. 前記第1接着剤は熱可塑性を、前記第2接着剤は熱硬化性をそれぞれ有することを特徴とする請求項4記載の半導体装置の製造方法。
JP2009217113A 2009-09-18 2009-09-18 半導体装置の製造方法 Pending JP2011066294A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009217113A JP2011066294A (ja) 2009-09-18 2009-09-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009217113A JP2011066294A (ja) 2009-09-18 2009-09-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011066294A true JP2011066294A (ja) 2011-03-31

Family

ID=43952213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009217113A Pending JP2011066294A (ja) 2009-09-18 2009-09-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011066294A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105821A (ja) * 2011-11-11 2013-05-30 Disco Abrasive Syst Ltd チップの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105821A (ja) * 2011-11-11 2013-05-30 Disco Abrasive Syst Ltd チップの製造方法
TWI582843B (zh) * 2011-11-11 2017-05-11 Disco Corp The manufacturing method of the attached wafer
KR101893617B1 (ko) * 2011-11-11 2018-10-04 가부시기가이샤 디스코 칩의 제조 방법

Similar Documents

Publication Publication Date Title
CN102163559B (zh) 堆叠装置的制造方法及装置晶片处理方法
TWI229890B (en) Semiconductor device and method of manufacturing same
TWI239581B (en) Semiconductor device and method of manufacturing the same
CN101740415B (zh) 集成电路结构及其形成方法
CN102844861B (zh) 对用于裸片翘曲减少的组装的ic封装衬底的tce补偿
US8796076B2 (en) Stacked semiconductor devices and fabrication method/equipment for the same
JP4848153B2 (ja) 半導体装置の製造方法
JP5289484B2 (ja) 積層型半導体装置の製造方法
US20120315710A1 (en) Method for producing reconstituted wafers and method for producing semiconductor devices
JP2004207306A (ja) 半導体装置およびその製造方法
JP2011181822A (ja) 半導体装置の製造方法
JP2010118373A (ja) 半導体装置の製造方法
JP2007048958A (ja) 半導体装置の製造方法および半導体装置
JP2008028325A (ja) 半導体装置の製造方法
JP5902114B2 (ja) 半導体装置及びその製造方法
WO2020094096A1 (zh) 超薄来料封装方法
JP6440291B2 (ja) 半導体装置及びその製造方法
TWI578452B (zh) 積體電路封裝及其製造方法
JP2004165277A (ja) 電子部品実装構造及びその製造方法
JP7208847B2 (ja) チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
JP2009272512A (ja) 半導体装置の製造方法
JP2012114214A (ja) 半導体装置及びその製造方法
CN111370360A (zh) 基底贴膜方法及封装方法
CN111128749A (zh) 使用可光刻键合材料的晶圆级封装方法
US20100112786A1 (en) Method of manufacturing semiconductor device