KR20120053967A - 반도체 장치용 접착 필름 및 반도체 장치 - Google Patents

반도체 장치용 접착 필름 및 반도체 장치 Download PDF

Info

Publication number
KR20120053967A
KR20120053967A KR1020110120099A KR20110120099A KR20120053967A KR 20120053967 A KR20120053967 A KR 20120053967A KR 1020110120099 A KR1020110120099 A KR 1020110120099A KR 20110120099 A KR20110120099 A KR 20110120099A KR 20120053967 A KR20120053967 A KR 20120053967A
Authority
KR
South Korea
Prior art keywords
adhesive
film
layer
semiconductor
semiconductor device
Prior art date
Application number
KR1020110120099A
Other languages
English (en)
Inventor
다이스께 우엔다
다께시 마쯔무라
고이찌 이노우에
미끼 모리따
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20120053967A publication Critical patent/KR20120053967A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 1개의 반도체 칩으로부터 방출되는 전자파가 동일 패키지 내에 있는 다른 반도체 칩, 실장되어 있는 기판, 인접하는 디바이스, 패키지 등에 영향을 주는 것을 저감하는 것을 목적으로 한다.
이를 해결하기 위하여, 접착제층과 전자파 실드층을 갖는 반도체 장치용 접착 필름이며, 반도체 장치용 접착 필름을 투과한 전자파의 감쇠량이 50MHz 내지 20GHz 범위의 주파수 영역 중 적어도 일부에서 3dB 이상인 반도체 장치용 접착 필름을 제공한다.

Description

반도체 장치용 접착 필름 및 반도체 장치{ADHESIVE FILM FOR SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조에 사용되는 반도체 장치용 접착 필름에 관한 것이다. 또한, 본 발명은 당해 반도체 장치용 접착 필름을 갖는 반도체 장치에 관한 것이다.
최근, 반도체 장치의 미세화, 고기능화 요구에 대응하기 위해, 반도체 칩(반도체 소자) 주요면의 전역에 배치된 전원 라인의 배선 폭이나 신호 라인간의 간격이 좁게 되어 있다. 이 때문에, 임피던스의 증가나, 이종 노드의 신호 라인간에서의 신호의 간섭이 발생하여, 반도체 칩의 동작 속도, 동작 전압 여유도, 내정전 파괴 강도 등에 있어서, 충분한 성능의 발휘를 저해하는 요인이 되고 있다.
종래, 상기의 문제를 해결하기 위해, 반도체 칩을 적층한 패키지 구조가 제안되어 있다(예를 들어, 특허문헌 1 및 특허문헌 2 참조).
한편, 최근의 전자 부품의 다양화에 수반하여, 반도체 칩으로부터 방출되는 전자파(노이즈)의 주파수 영역도 다양해졌고, 상기한 패키지 구조와 같이 반도체 소자를 적층한 경우, 1개의 반도체 칩으로부터 방출되는 전자파가, 다른 반도체 칩, 기판, 인접하는 디바이스, 패키지 등에 악영향을 미칠 가능성이 있다.
특허문헌 3에는, 전기 절연층과 페라이트층으로 이루어지는 적층체의 최외측의 양면에 점착층을 갖는 반도체 소자 접착용 전자파 차단 시트가 개시되어 있다. 또한, 특허문헌 3에는, 당해 반도체 소자 접착용 전자파 차단 시트에 의해, 전기 신호의 누설을 페라이트층의 자기 손실 특성에 의해 감쇠시키는 것이 기재되어 있다.
또한, 특허문헌 4에는, 다이 패드와 반도체 칩의 이면 사이에 제1 자기 실드재가 배치되고, 상기 반도체 칩의 주면 상에 제2 자기 실드재가 배치된 반도체 장치가 개시되어 있다. 또한, 특허문헌 4에는, 상기 반도체 장치는 외부 자계에 대한 내성이 향상되어 있는 것이 기재되어 있다.
일본 특허 공개 소55-111151호 공보 일본 특허 공개 제2002-261233호 공보 일본 특허 제41333637호 공보 일본 특허 공개 제2010-153760호 공보
특허문헌 3의 반도체 소자 접착용 전자파 차단 시트는, 전자파를 차단하는 페라이트층의 두께를 100nm 내지 10㎛로 하는 것이다. 그러나 앞서 기재된 두께로는 주파수가 100kHz 이상인 전자파에 대해서는 실질적인 차단 효과가 없고, 전자파 실드재로서의 충분한 역할을 하지 않고 있다.
또한, 특허문헌 4에는 반도체 장치의 적층 구조가 개시되어 있을 뿐이며, 어느 주파수 영역의 전자파를 어떤 수단에 의해 차단하는지에 대해서 개시되어 있지 않다.
본원 발명자들은 상기 종래의 문제점을 해결하기 위하여, 반도체 장치용 접착 필름 및 당해 반도체 장치용 접착 필름을 갖는 반도체 장치에 대해서 검토하였다. 그 결과, 하기의 구성을 채용함으로써 1개의 반도체 칩으로부터 방출되는 전자파가, 동일 패키지 내에 있는 다른 반도체 칩, 실장되어 있는 기판, 인접하는 디바이스, 패키지 등에 영향을 주는 것을 저감할 수 있는 것을 발견하여 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 따른 반도체 장치용 접착 필름은 접착제층과, 전자파 실드층을 갖는 반도체 장치용 접착 필름이며, 상기 반도체 장치용 접착 필름을 투과한 전자파의 감쇠량이 50MHz 내지 20GHz 범위의 주파수 영역 중 적어도 일부에서 3dB 이상인 것을 특징으로 한다.
상기 구성에 의하면, 반도체 장치용 접착 필름을 투과한 전자파의 감쇠량이 50MHz 내지 20GHz라는 비교적 높은 주파수 영역 중 적어도 일부에서 3dB 이상이며, 전자파가 효율적으로 차단된다. 따라서, 1개의 반도체 소자로부터 방출되는 전자파가 다른 반도체 소자, 기판, 인접하는 디바이스, 패키지 등에 영향을 주는 것을 저감할 수 있다. 또한, 휴대 단말기(예를 들어, 휴대 전화기)나, 전자 요금 수수(Electronic Toll Collection, ETC) 시스템에 있어서는, 비교적 높은 주파수대(예를 들어, 2GHz대, 5.8GHz대)가 사용되고 있는 점에서, 통신시에 발생하는 칩으로부터의 노이즈도 높은 주파수대가 된다. 따라서 상기 구성에 의하면, 특히 이러한 높은 주파수대의 전자파를 효율적으로 차단할 수 있다.
또한, 본 발명에 따른 반도체 장치는 피착체와 반도체 소자를 갖는 반도체 장치이며, 상기 과제를 해결하기 위해 상기에 기재된 반도체 장치용 접착 필름이 상기 피착체와 상기 반도체 소자 사이에 설치되어 있는 것을 특징으로 한다.
또한, 본 발명에 따른 다른 반도체 장치는, 2개 이상의 반도체 소자를 갖는 반도체 장치이며, 상기한 과제를 해결하기 위해 상기에 기재된 반도체 장치용 접착 필름이 1개의 반도체 소자와 다른 반도체 소자 사이에 설치되어 있는 것을 특징으로 한다.
또한, 본 발명에 따른 다른 반도체 장치는, 피착체 상에 반도체 소자가 플립 칩 접속된 반도체 장치이며, 상기한 과제를 해결하기 위해 상기에 기재된 반도체 장치용 접착 필름이 상기 반도체 소자 상에 설치되어 있는 것을 특징으로 한다.
도 1은 본 발명의 일 실시 형태에 따른 다이본드 필름을 도시하는 단면 모식도.
도 2는 본 발명의 다른 실시 형태에 따른 다이본드 필름을 도시하는 단면 모식도.
도 3은 도 2에 도시한 다이본드 필름이 적층된 다이싱?다이본드 필름의 일례를 도시하는 단면 모식도.
도 4는 도 2에 도시한 다이본드 필름이 적층된 다른 다이싱?다이본드 필름의 일례를 도시하는 단면 모식도.
도 5는 도 3에 도시한 다이싱?다이본드 필름에서의 다이본드 필름을 통해서 반도체 칩을 실장한 예를 도시하는 단면 모식도.
도 6은 도 3에 도시한 다이싱?다이본드 필름에서의 다이본드 필름을 통해서 반도체 칩을 3차원 실장한 예를 도시하는 단면 모식도.
도 7은 플립 칩형 반도체 이면용 필름을 사용한 플립 칩형 반도체 장치의 일례를 도시하는 단면 모식도.
도 8은 실시예 1에 관한 반도체 장치용 접착 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
도 9는 실시예 2에 관한 반도체 장치용 접착 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
도 10은 실시예 3에 관한 반도체 장치용 접착 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
도 11은 실시예 4에 관한 반도체 장치용 접착 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
도 12는 실시예 5에 관한 반도체 장치용 접착 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
도 13은 실시예 6에 관한 반도체 장치용 접착 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
도 14는 비교예 1에 관한 반도체 장치용 접착 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
도 15는 비교예 2에 관한 반도체 장치용 접착 필름의 전자파 감쇠량(dB)의 측정 결과를 나타내는 그래프.
본 발명의 반도체 장치용 필름은, 반도체 장치에 사용되는 것이며, 예를 들어 다이본드 필름, 플립 칩형 반도체 이면용 필름, 웨이퍼 레벨 패키지 제조 시에 반도체 웨이퍼에 부착하는 필름 등으로서 사용할 수 있다. 이하에서는 우선, 반도체 장치용 필름이 다이본드 필름인 경우에 대해서 설명한다.
(다이본드 필름)
도 1은 본 발명의 일 실시 형태에 따른 다이본드 필름을 도시하는 단면 모식도이며, 도 2는 다른 실시 형태에 따른 다이본드 필름을 도시하는 단면 모식도이다. 도 1에 도시한 바와 같이, 다이본드 필름(40)은, 접착제층(30) 상에 전자파 실드층(31)이 적층된 구성을 갖는다. 또한, 본 발명에 따른 다이본드 필름은, 도 2에 도시하는 다이본드 필름(41)과 같이, 전자파 실드층(31) 상에 접착제층(32)이 더 적층된 구성이어도 좋다. 또한, 본 발명에 따른 다이본드 필름은 접착제층과 전자파 실드층을 갖고 있으면, 다이본드 필름(40), 다이본드 필름(41)에 한정되지 않고, 예를 들어 접착제층 및 전자파 실드층 이외의 다른 층을 갖는 것이어도 좋다.
다이본드 필름(40, 41)은 다이본드 필름(40, 41)을 투과한 전자파의 감쇠량이, 50MHz 내지 20GHz 범위의 주파수 영역 중 적어도 일부에서 3dB이상이다. 상기 주파수 영역은 80MHz 내지 19GHz 범위에 있는 것이 바람직하고, 100MHz 내지 18GHz 범위에 있는 것이 보다 바람직하다. 또한, 상기 감쇠량은 4dB 이상인 것이 바람직하고, 5dB 이상인 것이 보다 바람직하다. 다이본드 필름(40, 41)을 투과한 전자파의 감쇠량이 50MHz 내지 20GHz라는 비교적 높은 주파수 영역 중 적어도 일부에서 3dB 이상이므로 전자파가 효율적으로 차단된다. 따라서, 1개의 반도체 소자로부터 방출되는 전자파가, 다른 반도체 소자, 기판, 인접하는 디바이스, 패키지 등에 영향을 주는 것을 보다 저감할 수 있다.
전자파 실드층(31)으로서는, 도전층, 유전체층, 자성체층을 들 수 있다. 상기 도전층으로서는, 무기 도전 재료나 유기 도전 재료를 갖는 층을 들 수 있다. 상기 무기 도전 재료로서는 Li, Na, K, Rb, Cs, Ca, Sr, Ba, Ra, Be, Mg, Zn, Cd, Hg, Al, Ga, In, Y, La, Ce, Pr, Nd, Sm, Eu, Ti, Zr, Sn, Hf, Pb, Th, Fe, Co, N, V, Nb, Ta, Cr, Mo, W, U, Mn, Re, Cu, Ag, Au, Ru, Rh, Pd, Os, Ir, Pt로 이루어진 군으로부터 선택되는 적어도 1개 이상의 금속 원소, 상기 금속 원소의 산화물, 상기 금속 원소의 합금 등을 들 수 있다. 상기 유기 도전 재료로서는, 폴리아세틸렌, 폴리파라페닐렌, 폴리아닐린, 폴리티오펜, 폴리파라페닐렌비닐렌, 폴리피롤 등을 들 수 있다. 상기 유기 도전 재료는, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 또한, 상기 무기 도전 재료와 상기 유기 도전 재료를 병용하여 사용할 수 있다. 상기 도전층은 금속박이나 증착막과 같이 도전 재료만으로 이루어지는 층이어도 좋고, 상기 무기 도전 재료나 유기 도전 재료가 수지에 배합된 층이어도 좋다. 상기 도전층 중에서도 도전율이 10×101 내지 10×107S/m의 범위에 있는 것이 바람직하고, 5×102 내지 5×107S/m의 범위에 있는 것이 보다 바람직하고, 10×102 내지 1×107S/m의 범위에 있는 것이 더욱 바람직하다. 상기 도전층은, 반사 손실에 의해 전자파를 감쇠시킬 수 있다. 금속박이란, 상기 무기 도전 재료로 이루어지는 것을 말하며, 예를 들어 상기 무기 도전 재료를 얇게(예를 들어, 0.1 내지 100㎛ 정도) 늘려서 제조되는 것을 의미한다.
상기 유전체층에 사용하는 재료로서는, 특별히 한정되지 않지만, 폴리에틸렌, 폴리에스테르, 폴리스티렌, 폴리이미드, 폴리카르보네이트, 폴리아미드, 폴리술폰, 폴리에테르술폰, 폴리염화비닐, 에폭시 등의 합성 수지나, 폴리이소프렌 고무, 폴리스티렌?부타디엔 고무, 폴리부타디엔 고무, 클로로프렌 고무, 아크릴로니트릴?부타디엔 고무(NBR), 부틸 고무, 아크릴 고무, 에틸렌?프로필렌 고무, 실리콘 고무 등의 각종 합성 고무 재료를 들 수 있다. 또한, 이들 수지에 카본, 산화티타늄, 알루미나, 티타늄산바륨, 로셀염 등의 무기 재료를 첨가한 것을 들 수 있다. 상기 유전체층 중에서도 비유전율이 1.0 내지 4000의 범위에 있는 것이 바람직하고, 1.0 내지 1000의 범위에 있는 것이 보다 바람직하고, 1.0 내지 100의 범위에 있는 것이 더욱 바람직하다. 상기 유전체층은, 유전 손실에 의해 전자파를 감쇠시킬 수 있다.
상기 자성체층에 사용하는 자성 입자로서는, 특별히 한정되지 않지만, 헤마타이트(Fe2O3), 마그네타이트(Fe3O4), 또한 화학식: MFe2O4나, MO?nFe2O3(양쪽 식 중, M은 2가의 금속 입자이며, Mn, Co, Ni, Cu, Zn, Ba, Mg 등을 들 수 있다. 또한, n은 양수이다. 그리고, M은 반복 시에 있어서 동종이어도 좋고 이종이어도 좋다)로 표시되는 각종 페라이트, 규소 강분, 퍼멀로이(Fe-Ni 합금), Co기 아몰퍼스 합금, 센더스트(Fe-Al-Si 합금), 알팜, 수퍼맬로이, 뮤메탈, 퍼멘터, 퍼민바 등의 각종 금속분이나 그의 합금분, 자성분 등을 사용할 수 있다. 또한, 히타치 긴조꾸(주)사제의 파인메트(finemet)(등록 상표)를 사용할 수 있다. 이들은 단독으로 혹은 2종 이상 함께 사용할 수 있다. 상기 자성체층은, 상기 자성 입자가 수지에 배합된 층으로 할 수 있다. 상기 자성체층은, 자성 손실에 의해 전자파를 감쇠시킬 수 있다. 또한, 전자파 실드층(31)으로서, 도전 재료(상기 유기 도전 재료, 상기 무기 도전 재료)와, 상기 자성 입자를 배합한 층으로 함으로써, 보다 전자파 차단 효과를 발휘시킬 수 있다.
전자파 실드층(31)의 두께는, 특별히 한정되지 않고 0.001 내지 10000㎛의 범위 내에서 선택할 수 있고, 바람직하게는 0.005 내지 900㎛, 보다 바람직하게는 0.01 내지 800㎛이다. 단, 전자파 실드층(31)의 두께는, 유전체층 또는 자성체층에 의해, 전자파 실드 특성을 갖게 하는 경우에는, 실드하는 전자파의 주파수에 따라 두께는 상이하다. 일반적으로는, 실드하는 전자파의 파장(λ)의 1/4 이상이 바람직하다.
접착제층(30)과 전자파 실드층(31)의 180도 박리 강도 및 접착제층(32)과 전자파 실드층(31)의 180도 박리 강도는, 0.5N/10mm 이상인 것이 바람직하고, 보다 바람직하게는 0.8N/10mm 이상이며, 더욱 바람직하게는 1.0N/10mm 이상이다. 상기 180도 박리 강도를 0.5N/10mm 이상으로 함으로써, 층간 박리가 일어나기 어려워져, 수율의 향상을 도모할 수 있다.
상기 180도 박리 강도는, 이하와 같이 하여 측정할 수 있다. 우선, 접착제층을 점착 테이프(닛토덴코(주)제, BT-315)로 배접하고, 10×100mm로 잘라낸다. 이어서, 전자파 실드층을 점착 테이프(닛토덴코(주)제, BT-315)로 배접하고, 10×100mm로 잘라낸다. 그리고, 잘라낸 접착제층과 전자파 실드층을 라미네이터(MCK제, MRK-600)를 사용하여, 50℃, 0.5MPa, 10mm/초의 조건 하에서 접합한다. 그 후, 상온(25℃) 환경 하에서 20분 방치하여, 시험편을 얻는다. 이어서, 접착제층과 전자파 실드층의 180도 박리력을, 인장 시험기(시마즈 세이사꾸쇼제, AGS-J)를 사용하여 측정한다.
접착제층(30, 32)을 구성하는 접착제 조성물로서는, 열가소성 수지와 열경화성 수지를 병용한 것을 들 수 있다. 접착제층(30)과 접착제층(32)은, 동일한 조성이어도 좋고, 상이한 조성이어도 좋다.
상기 열경화성 수지로서는, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지, 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 사용되는 것이면 특별히 한정되지 않고, 예를 들어 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화 비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 이관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 혹은 글리시딜아민형 등의 에폭시 수지가 사용된다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 크고, 내열성 등이 우수하기 때문이다.
또한, 상기 에폭시 수지는 상온에서 고형인 것과 상온에서 액체인 것 2종류를 병용하여 사용할 수 있다. 상온에서 고형인 에폭시 수지에 대하여, 상온에서 액상인 에폭시 수지를 가함으로써, 필름을 형성했을 때의 취약성을 개선할 수 있고, 작업성을 향상시킬 수 있다.
또한, 상기 페놀 수지는 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀 아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5 내지 2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
상기 열가소성 수지로서는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높고, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는 특별히 한정되는 것은 아니고, 탄소수 30 이하, 특히 탄소수 4 내지 18의 직쇄 혹은 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체(아크릴 공중합체) 등을 들 수 있다. 상기 알킬기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기, 또는 도데실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 단량체로서는, 특별히 한정되는 것은 아니라, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 단량체, 무수 말레산 혹은 무수 이타콘산 등과 같은 산 무수물 단량체, (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 단량체, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체를 들 수 있다.
상기 열경화성 수지의 배합 비율로서는, 소정 조건 하에서 가열했을 때에 접착제층(30, 32)이 열경화형으로서의 기능을 발휘하는 정도이면 특별히 한정되지 않지만, 5 내지 60중량％ 범위 내인 것이 바람직하고, 10 내지 50중량％ 범위 내인 것이 보다 바람직하다.
또한, 접착제층(30, 32)을 구성하는 접착제 조성물로서는, 상술한 바와 같이, 폴리이미드 수지를 열경화성 폴리이미드 수지, 또는 열가소성 폴리이미드 수지로서 다른 수지와 함께 사용하는 것 외, 단체(單體)로 사용할 수도 있다. 폴리이미드 수지는 일반적으로 그의 전구체인 폴리아미드산을 탈수 축합(이미드화)해서 얻어지는 내열성 수지이다. 폴리아미드산은 디아민 성분과 산 무수물 성분을 실질적으로 등몰비로 적당한 유기 용매 중에서 반응시켜서 얻을 수 있다.
상기 디아민으로서는, 예를 들어 지방족 디아민이나 방향족 디아민을 들 수 있다. 지방족 디아민으로서는, 예를 들어 에틸렌디아민, 헥사메틸렌디아민, 1,8-디아미노옥탄, 1,10-디아미노데칸, 1,12-디아미노도데칸, 4,9-디옥사-1,12-디아미노도데칸, 1,3-비스(3-아미노프로필)-1,1,3,3-테트라메틸디실록산(α,ω-비스아미노프로필테트라메틸디실록산) 등을 들 수 있다. 지방족 디아민의 분자량은, 통상 50 내지 1,000,000, 바람직하게는 100 내지 30,000이다.
상기 방향족 디아민으로서는, 예를 들어 4,4'-디아미노디페닐에테르, 3,4'-디아미노디페닐에테르, 3,3'-디아미노디페닐에테르, m-페닐렌디아민, p-페닐렌디아민, 4,4'-디아미노디페닐프로판, 3,3'-디아미노디페닐메탄, 4,4'-디아미노디페닐술피드, 3,3'-디아미노디페닐술피드, 4,4'-디아미노디페닐술폰, 3,3'-디아미노디페닐술폰, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)벤젠, 1,3-비스(3-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)-2,2-디메틸프로판, 4,4'-디아미노벤조페논 등을 들 수 있다.
상기 산 무수물로서는 다양한 것을 사용할 수 있지만, 예를 들어 테트라카르복실산 이무수물을 들 수 있다. 상기 테트라카르복실산 이무수물로서는, 예를 들어 3,3',4,4'-비페닐테트라카르복실산 이무수물, 2,2',3,3'-비페닐테트라카르복실산 이무수물, 3,3',4,4'-벤조페논테트라카르복실산 이무수물, 2,2',3,3'-벤조페논 테트라카르복실산 이무수물, 4,4'-옥시디프탈산 이무수물, 2,2-비스(2,3-디카르복시페닐)헥사플루오로프로판 이무수물, 2,2-비스(3,4-디카르복시페닐)헥사플루오로프로판 이무수물(6FDA), 비스(2,3-디카르복시페닐)메탄 이무수물, 비스(3,4-디카르복시페닐)메탄 이무수물, 비스(2,3-디카르복시페닐)술폰 이무수물, 비스(3,4-디카르복시페닐)술폰 이무수물, 피로멜리트산 이무수물, 에틸렌글리콜비스트리멜리트산 이무수물 등을 들 수 있다. 이들은 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.
상기 디아민과 상기 산 무수물을 반응시키는 용제로서는, 특별히 제한되지 않지만, 예를 들어 N,N-디메틸아세트아미드, N-메틸-2-피롤리돈, N,N-디메틸포름아미드, 시클로펜타논 등을 들 수 있다. 이들은 원재료나 수지의 용해성을 조정하기 위해 톨루엔이나, 크실렌 등의 비극성 용제와 적절히 혼합해서 사용할 수 있다.
폴리아미드산을 이미드화하는 방법으로는, 예를 들어 가열 이미드화법, 공비 탈수법, 화학적 이미드화법 등을 들 수 있다. 그 중에서도 가열 이미드화법이 바람직하고, 가열 온도는 150℃ 이상이 바람직하다. 또한, 가열 이미드화법에 있어서는, 수지의 산화 열화를 방지하기 위해, 질소 분위기 하 및 진공 중 등 불활성의 분위기 하에서 처리하는 것이 바람직하다. 이에 의해, 수지 중에 남은 휘발 성분을 완전히 제거할 수 있다.
상기 테트라카르복실산 이무수물과 상기 디아민을 반응시키는 경우에 있어서, 특히 부타디엔 아크릴로니트릴 공중합체 골격을 포함하는 디아민을 사용하는 경우에는, 100℃ 이상의 온도에서 반응시키는 것이 바람직하다. 이에 의해, 겔화를 방지할 수 있다.
접착제층(30, 32)은 필요에 따라, 접착제층(30, 32)의 구성 재료로서 열경화 촉매를 사용해도 좋다. 그 배합 비율로는 유기 성분 100중량부에 대하여 0.01 내지 5중량부 범위 내가 바람직하고, 0.05 내지 3중량부 범위 내가 보다 바람직하며, 0.1 내지 1중량부 범위 내가 특히 바람직하다. 배합 비율을 0.01중량부 이상으로 함으로써, 열경화 후의 접착력을 양호하게 발현시킬 수 있다. 한편, 배합 비율을 5중량부 이하로 함으로써, 보존성의 저하를 억제할 수 있다.
상기 열경화 촉매로서는 특별히 한정되지 않고, 예를 들어 이미다졸계 화합물, 트리페닐포스핀계 화합물, 아민계 화합물, 트리페닐보란계 화합물, 트리할로겐 보란계 화합물 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 이미다졸계 화합물로서는, 2-메틸이미다졸(상품명;2MZ), 2-운데실이미다졸(상품명;C11Z), 2-헵타데실이미다졸(상품명;C17Z), 1,2-디메틸이미다졸(상품명;1.2DMZ), 2-에틸-4-메틸이미다졸(상품명;2E4MZ), 2-페닐이미다졸(상품명;2PZ), 2-페닐-4-메틸이미다졸(상품명;2P4MZ), 1-벤질-2-메틸이미다졸(상품명;1B2MZ), 1-벤질-2-페닐이미다졸(상품명;1B2PZ), 1-시아노에틸-2-메틸이미다졸(상품명;2MZ-CN), 1-시아노에틸-2-운데실이미다졸(상품명;C11Z-CN), 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트(상품명;2PZCNS-PW), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명;2MZ-A), 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진(상품명;C11Z-A), 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명;2E4MZ-A), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진 이소시아누르산 부가물(상품명;2MA-OK), 2-페닐-4,5-디히드록시메틸이미다졸(상품명;2PHZ-PW), 2-페닐-4-메틸-5-히드록시메틸이미다졸(상품명;2P4MHZ-PW) 등을 들 수 있다(모두 시꼬꾸 가세(주)제).
상기 트리페닐포스핀계 화합물로서는 특별히 한정되지 않고 예를 들어, 트리페닐포스핀, 트리부틸포스핀, 트리(p-메틸페닐)포스핀, 트리(노닐페닐)포스핀, 디페닐톨릴포스핀 등의 트리오르가노포스핀, 테트라페닐포스포늄브로마이드(상품명;TPP-PB), 메틸트리페닐포스포늄(상품명;TPP-MB), 메틸트리페닐포스포늄클로라이드(상품명;TPP-MC), 메톡시메틸트리페닐포스포늄(상품명;TPP-MOC), 벤질트리페닐포스포늄클로라이드(상품명;TPP-ZC) 등을 들 수 있다(모두 홋코 가가꾸사제). 또한, 상기 트리페닐포스핀계 화합물로서는, 에폭시 수지에 대하여 실질적으로 비용해성을 나타내는 것이 바람직하다. 에폭시 수지에 대하여 비용해성이면, 열경화가 과도하게 진행하는 것을 억제할 수 있다. 트리페닐포스핀 구조를 갖고, 또한 에폭시 수지에 대하여 실질적으로 비용해성을 나타내는 열경화 촉매로서는, 예를 들어 메틸트리페닐포스포늄(상품명;TPP-MB) 등을 예시할 수 있다. 또한, 상기 「비용해성」이란, 트리페닐포스핀계 화합물로 이루어지는 열경화 촉매가 에폭시 수지로 이루어지는 용매에 대하여 불용성인 것을 의미하고, 보다 상세하게는 온도 10 내지 40℃의 범위에서 10중량％ 이상 용해하지 않는 것을 의미한다.
상기 트리페닐보란계 화합물로서는 특별히 한정되지 않고 예를 들어, 트리(p-메틸페닐)보란 등을 들 수 있다. 또한, 트리페닐보란계 화합물로서는, 또한 트리페닐포스핀 구조를 갖는 것도 포함된다. 당해 트리페닐포스핀 구조 및 트리페닐보란 구조를 갖는 화합물로서는 특별히 한정되지 않고 예를 들어, 테트라페닐포스포늄테트라페닐보레이트(상품명;TPP-K), 테트라페닐포스포늄테트라-p-톨릴보레이트(상품명;TPP-MK), 벤질트리페닐포스포늄테트라페닐보레이트(상품명;TPP-ZK), 트리페닐포스핀트리페닐보란(상품명;TPP-S) 등을 들 수 있다(모두 홋코 가가꾸사제).
상기 아미노계 화합물로서는 특별히 한정되지 않고 예를 들어, 모노에탄올아민 트리플루오로보레이트(스텔라 케미파(주)제), 디시안디아미드(나카라이테스크(주)제) 등을 들 수 있다.
상기 트리할로겐보란계 화합물로서는 특별히 한정되지 않고 예를 들어, 트리클로로보란 등을 들 수 있다.
접착제층(30, 32)을 미리 어느 정도 가교 시켜 둔 경우에는, 제작 시에 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로 첨가시켜 둘 수 있다. 이에 의해, 고온 하에서의 접착 특성을 향상시켜, 내열성 개선을 도모할 수 있다.
상기 가교제로는 종래 공지된 것을 채용할 수 있다. 특히, 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로는 상기한 중합체 100중량부에 대하여, 통상 0.05 내지 7중량부로 하는 것이 바람직하다. 가교제의 양이 7중량부보다 많으면, 접착력이 저하하므로 바람직하지 않다. 한편, 0.05중량부 보다 적으면 응집력이 부족하므로 바람직하지 않다. 또한, 이와 같은 폴리이소시아네이트 화합물과 함께, 필요에 따라 에폭시 수지 등의 다른 다관능성 화합물을 함께 포함시켜도 좋다.
또한, 접착제층(30, 32)에는 그 용도에 따라서 필러를 적절히 배합할 수 있다. 필러의 배합은 도전성 부여나 열전도성 향상, 탄성률 조절 등을 가능하게 한다. 상기 필러로서는 무기 필러 및 유기 필러를 들 수 있으나, 취급성의 향상, 열전도성의 향상, 용융 점도 조정, 틱소트로피성 부여 등의 특성의 관점에서, 무기 필러가 바람직하다. 상기 무기 필러로서는 특별히 제한은 없고, 예를 들어 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 산화알루미늄, 질화알루미늄, 붕산알루미늄 위스커, 질화붕소, 결정질 실리카, 비정질 실리카 등을 들 수 있다. 이들은, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 열전도성 향상의 관점에서는 산화알루미늄, 질화알루미늄, 질화붕소, 결정질 실리카, 비정질 실리카가 바람직하다. 또한, 상기 각 특성의 밸런스가 좋다는 관점에서 결정질 실리카, 또는 비정질 실리카가 바람직하다. 또한, 도전성의 부여, 열전도성 향상 등의 목적으로, 무기 필러로서 도전성 물질(도전 필러)을 사용하여도 좋다. 도전 필러로서는 은, 알루미늄, 금, 동, 니켈, 도전성 합금 등을 구 형상, 바늘 형상, 플레이크 형상으로 만든 금속분, 알루미나 등의 금속 산화물, 아몰퍼스 카본 블랙, 그래파이트 등을 들 수 있다.
상기 필러의 평균 입경은 0.005 내지 10㎛로 할 수 있다. 상기 필러의 평균 입경을 0.005㎛ 이상으로 함으로써, 피착체로의 습윤성 및 접착성을 양호하게 할 수 있다. 또한, 10㎛ 이하로 함으로써, 상기 각 특성의 부여를 위해서 첨가한 필러의 효과를 충분하게 할 수 있으며, 내열성을 확보할 수 있다. 또한, 필러의 평균 입경은 예를 들어 광도식의 입도 분포계(호리바(HORIBA)제, 장치명;LA-910)에 의해 구한 값이다.
또한, 접착제층(30, 32)에는 상기 필러 이외에 필요에 따라서 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는 예를 들어 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다. 상기 난연제로서는, 예를 들어 삼산화안티몬, 오산화안티몬, 브롬화에폭시 수지 등을 들 수 있다. 이들은, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 실란 커플링제로서는, 예를 들어 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 이온 트랩제로서는 예를 들어 히드로탈사이트류, 수산화 비스무트 등을 들 수 있다. 이들은, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
다이본드 필름(40, 41)의 두께(전자파 실드층 및 접착제층을 포함하는 총 두께)는 특별히 한정되지 않지만, 예를 들어 1 내지 10000㎛의 범위에서 선택할 수 있고, 바람직하게는 2 내지 900㎛, 보다 바람직하게는 3 내지 800㎛이다.
접착제층(30, 32)의 두께는 특별히 한정되지 않지만, 다이본드 필름(40, 41)의 두께가 상기 범위 내가 되도록 선택할 수 있고, 예를 들어 1 내지 200㎛, 바람직하게는 2 내지 150㎛, 보다 바람직하게는 3 내지 100㎛이다.
본 실시 형태에 관한 다이본드 필름은, 다이싱 필름 상에 적층시킴으로써 다이싱?다이본드 필름으로서 사용할 수 있다. 상기 다이싱 필름으로서는 특별히 한정되지 않고 예를 들어, 기재 상에 점착제층이 적층된 것을 채용할 수 있다. 이하, 상술한 실시 형태에 따른 다이본드 필름을 다이싱 필름 상에 적층시킨 다이싱?다이본드 필름에 대해서 설명한다.
(다이싱?다이본드 필름)
도 3은, 도 2에 도시한 다이본드 필름이 적층된 다이싱?다이본드 필름의 일례를 도시하는 단면 모식도이다. 도 4는, 도 2에 도시한 다이본드 필름이 적층된 다른 다이싱?다이본드 필름의 일례를 도시하는 단면 모식도이다.
도 3에 도시한 바와 같이, 다이싱?다이본드 필름(10)은, 다이싱 필름(11) 상에 다이본드 필름(41)이 적층된 구성을 갖는다. 다이싱 필름(11)은 기재(1) 상에 점착제층(2)을 적층하여 구성되어 있고, 다이본드 필름(41)은 점착제층(2)상에 설치되어 있다. 또한 본 발명은 도 4에 도시하는 다이싱?다이본드 필름(12)과 같이, 워크 부착 부분에만 다이본드 필름(41')을 형성한 구성이어도 좋다.
상기 기재(1)는 자외선 투과성을 갖는 것을 사용할 수 있고, 다이싱?다이본드 필름(10, 12)의 강도 모체가 되는 것이다. 예를 들어 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프롤렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르(랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카르보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 섬유, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다.
또한 기재(1)의 재료로서는, 상기 수지의 가교체 등의 중합체를 들 수 있다. 상기 플라스틱 필름은, 비연신으로 사용해도 좋고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 사용해도 좋다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그 기재(1)를 열수축시킴으로써 점착제층(2)과 다이본드 필름(41, 41')의 접착 면적을 저하시켜 반도체 칩(반도체 소자)의 회수의 용이화를 도모할 수 있다.
기재(1)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해, 관용의 표면 처리, 예를 들어 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들어, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다. 상기 기재(1)는, 동종 또는 이종의 것을 적절하게 선택해서 사용할 수 있고, 필요에 따라 수종을 블렌드한 것을 사용할 수 있다.
기재(1)의 두께는 특별히 제한되지 않고 적절하게 결정할 수 있지만, 일반적으로는 5 내지 200㎛ 정도이다.
점착제층(2)의 형성에 사용하는 점착제로서는 특별히 제한되지 않고, 예를 들어 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제를 사용할 수 있다. 상기 감압성 점착제로서는, 반도체 웨이퍼나 유리 등 오염을 꺼리는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 중합체를 베이스 중합체로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 중합체로서는 예를 들어 (메트)아크릴산알킬에스테르(예를 들어 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1 내지 30, 특히 탄소수 4 내지 18의 직쇄상 또는 분지쇄상의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르(예를 들어, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 사용한 아크릴계 중합체 등을 들 수 있다. 또한, (메트)아크릴산에스테르란, 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하고, 본 발명의 (메트)란 모두 마찬가지의 의미이다.
상기 아크릴계 중합체는 응집력, 내열성 등의 개질을 목적으로 하여 필요에 따라, 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함하고 있어도 좋다. 이러한 단량체 성분으로서는, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 단량체; 무수 말레산, 무수 이타콘산 등의 산 무수물 단량체; (메트) 아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트) 아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 단량체 성분은, 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 단량체의 사용량은, 전체 단량체 성분의 40중량％ 이하가 바람직하다.
또한, 상기 아크릴계 중합체는, 가교시키기 위해서 다관능성 단량체 등도 필요에 따라 공중합용 단량체 성분으로서 포함할 수 있다. 이러한 다관능성 단량체로서, 예를 들어 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리트리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들 다관능성 단량체도 1종 또는 2종 이상 사용할 수 있다. 다관능성 단량체의 사용량은 점착 특성 등의 점에서, 전체 단량체 성분의 30중량％ 이하가 바람직하다.
상기 아크릴계 중합체는, 단일 단량체 또는 2종 이상의 단량체 혼합물을 중합하여 얻어진다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어떠한 방식으로도 행할 수 있다. 청정 피착체에 대한 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점으로부터 아크릴계 중합체의 수 평균 분자량은 바람직하게는 30만 이상, 더욱 바람직하게는 40만 내지 300만 정도이다.
또한, 상기 점착제에는 베이스 중합체인 아크릴계 중합체 등의 수 평균 분자량을 높이기 위해서, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가해 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은 가교해야 할 베이스 중합체와의 밸런스에 의해, 또한, 점착제로서의 사용 용도에 의해 적절히 결정된다. 일반적으로는 상기 베이스 중합체 100중량부에 대하여, 5중량부 정도 이하, 또한 0.1 내지 5중량부로 배합하는 것이 바람직하다. 또한, 점착제에는 필요에 따라 상기 성분 외에, 종래 공지된 각종 점착 부여제, 노화 방지제 등의 첨가제를 사용해도 좋다.
점착제층(2)은 방사선 경화형 점착제에 의해 형성할 수 있다. 방사선 경화형 점착제는, 자외선 등의 방사선의 조사에 의해 가교도를 증대시켜서 그 점착력을 용이하게 저하시킬 수 있고, 도 4에 도시하는 점착제층(2)의 워크 부착 부분에 대응하는 부분(2a)만을 방사선 조사함으로써 다른 부분(2b)과의 점착력의 차를 둘 수 있다.
또한, 도 4에 도시하는 다이본드 필름(41')에 맞춰서 방사선 경화형 점착제층(2)을 경화시킴으로써, 점착력이 현저하게 저하된 상기 부분(2a)을 용이하게 형성할 수 있다. 경화되고, 점착력이 저하된 상기 부분(2a)에 다이본드 필름(41')이 부착되기 때문에, 점착제층(2)의 상기 부분(2a)과 다이본드 필름(41')의 계면은, 픽업 시에 용이하게 박리되는 성질을 갖는다. 한편, 방사선을 조사하지 않고 있는 부분은 충분한 점착력을 갖고 있으며, 상기 부분(2b)을 형성한다.
전술한 바와 같이, 도 3에 도시하는 다이싱?다이본드 필름(10)의 점착제층(2)에 있어서, 미경화의 방사선 경화형 점착제에 의해 형성되어 있는 상기 부분(2b)은 다이본드 필름(41)과 점착하고, 다이싱할 때의 유지력을 확보할 수 있다. 이와 같이 방사선 경화형 점착제는 칩 형상 워크(반도체 칩 등)를 기판 등의 피착체에 고착하기 위한 다이본드 필름(41)을, 접착?박리의 밸런스 좋게 지지할 수 있다. 도 4에 도시하는 다이싱?다이본드 필름(11)의 점착제층(2)에 있어서는, 상기 부분(2b)이 웨이퍼 링을 고정할 수 있다.
방사선 경화형 점착제는, 탄소-탄소 이중 결합 등의 방사선 경화성 관능기를 갖고, 또한 점착성을 나타내는 것을 특별히 제한 없이 사용할 수 있다. 방사선 경화형 점착제로는, 예를 들어 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화형 점착제를 예시할 수 있다.
배합하는 방사선 경화성의 단량체 성분으로는, 예를 들어 우레탄 올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨모노히드록시펜타(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트 등을 들 수 있다. 또한 방사선 경화성 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카르보네이트계, 폴리부타디엔계 등 다양한 올리고머를 들 수 있고, 그 분자량이 100 내지 30000 정도의 범위인 것이 적당하다. 방사선 경화성 단량체 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라, 점착제층의 점착력을 저하할 수 있는 양을 적절하게 결정할 수 있다. 일반적으로는 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 5 내지 500중량부, 바람직하게는 40 내지 150중량부 정도이다.
또한, 방사선 경화형 점착제로서는 상기 설명한 첨가형의 방사선 경화형 점착제 외에, 베이스 중합체로서, 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 사용한 내재형의 방사선 경화형 점착제를 들 수 있다. 내재형의 방사선 경화형 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없고, 또는 많게는 포함하지 않기 때문에 경시적으로 올리고머 성분 등이 점착제 재중을 이동하지 않고, 안정된 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 중합체는, 탄소-탄소 이중 결합을 갖고, 또한 점착성을 갖는 것을 특별히 제한 없이 사용할 수 있다. 이러한 베이스 중합체로서는, 아크릴계 중합체를 기본 골격으로 하는 것이 바람직하다. 아크릴계 중합체의 기본 골격으로는, 상기 예시한 아크릴계 중합체를 들 수 있다.
상기 아크릴계 중합체에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 중합체 측쇄에 도입하는 것이 분자 설계가 용이하다. 예를 들어, 미리 아크릴계 중합체에 관능기를 갖는 단량체를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기 조합의 예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이함 때문에, 히드록실기와 이소시아네이트기의 조합이 적합하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 중합체를 생성하는 것과 같은 조합이면, 관능기는 아크릴계 중합체와 상기 화합물의 어느 측에 있어도 좋지만, 상기한 바람직한 조합에서는, 아크릴계 중합체가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예를 들어 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 중합체로서는 상기 예시의 히드록시기 함유 단량체나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 사용된다.
상기 내재형의 방사선 경화형 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 중합체(특히 아크릴계 중합체)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않는 정도에서 상기 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상 베이스 중합체 100중량부에 대하여 30중량부의 범위 내이며, 바람직하게는 0 내지 10중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시킨 경우에는 광중합 개시제를 함유시킨다. 광중합 개시제로서는, 예를 들어 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물;메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐클로라이드 등의 방향족 술포닐클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄포퀴논; 할로겐화 케톤; 아실포스핀옥시드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 0.05 내지 20중량부 정도이다.
또한 방사선 경화형 점착제로서는 예를 들어 일본 특허 공개 소60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광중합성 화합물과 카르보닐 화합물, 유기 황 화합물, 과산화물, 아민, 오늄염계 화합물 등의 광중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
상기 방사선 경화형의 점착제층(2) 중에는, 필요에 따라 방사선 조사에 의해 착색하는 화합물을 함유시킬 수도 있다. 방사선 조사에 의해 착색하는 화합물을 점착제층(2)에 포함시킴으로써 방사선 조사된 부분만을 착색할 수 있다. 즉, 도 3에 도시하는 워크 부착 부분(3a)에 대응하는 부분(2a)을 착색할 수 있다. 따라서 점착제층(2)에 방사선이 조사되었는지 여부가 육안에 의해 즉시 판명될 수 있어 워크 부착 부분(3a)을 인식하기 쉽고, 워크의 접합이 용이하다. 또한 광센서 등에 의해 반도체 소자를 검출할 때에, 그 검출 정밀도가 높아지고, 반도체 소자의 픽업 시에 오동작이 발생하는 경우가 없다.
방사선 조사에 의해 착색하는 화합물은 방사선 조사 전에는 무색 또는 담색이지만, 방사선 조사에 의해 유색이 되는 화합물이다. 이러한 화합물의 바람직한 구체예로서는 류코 염료를 들 수 있다. 류코 염료로서는 관용의 트리페닐메탄계, 플루오란계, 페노티아진계, 아우라민계, 스피로피란계의 것이 바람직하게 사용된다. 구체적으로는 3-[N-(p-톨릴아미노)]-7-아닐리노플루오란, 3-[N-(p-톨릴)-N-메틸아미노]-7-아닐리노플루오란, 3-[N-(p-톨릴)-N-에틸아미노]-7-아닐리노플루오란, 3-디에틸아미노-6-메틸-7-아닐리노플루오란, 크리스탈바이올렛락톤, 4,4',4"-트리스디메틸아미노트리페닐메탄올, 4,4',4"-트리스디메틸아미노트리페닐메탄 등을 들 수 있다.
이들 류코 염료와 함께 바람직하게 사용되는 현색제로는, 종래부터 사용되고 있는 페놀 포르말린 수지의 초기 중합체, 방향족 카르복실산 유도체, 활성 백토 등의 전자 수용체를 들 수 있고, 또한 색조를 변화시키는 경우에는 여러 가지 공지된 발색제를 조합해서 사용할 수도 있다.
이와 같은 방사선 조사에 의해 착색하는 화합물은, 일단 유기 용매 등에 용해된 후에 방사선 경화형 접착제 중에 포함시켜도 좋고, 또한 미분말 형상으로 당해 점착제 중에 포함시켜도 좋다. 이 화합물의 사용 비율은 점착제층(2) 중에 10중량％ 이하, 바람직하게는 0.01 내지 10중량％, 더욱 바람직하게는 0.5 내지 5중량％인 것이 바람직하다. 상기 화합물의 비율이 10중량％를 초과하면, 점착제층(2)에 조사되는 방사선이 이 화합물에 너무 흡수되어버리기 때문에, 점착제층(2)의 상기 부분(2a)의 경화가 불충분해지고, 충분히 점착력이 저하하지 않는 경우가 있다. 한편, 충분히 착색시키기 위해서는 상기 화합물의 비율을 0.01중량％ 이상으로 하는 것이 바람직하다.
점착제층(2)을 방사선 경화형 점착제에 의해 형성하는 경우에는, 점착제층(2)에 있어서의 상기 부분(2a) 점착력＜그 외의 부분(2b)의 점착력이 되도록 점착제층(2)의 일부를 방사선 조사해도 좋다.
상기 점착제층(2)에 상기 부분(2a)을 형성하는 방법으로서는 지지 기재(1)에 방사선 경화형의 점착제층(2)을 형성한 후, 상기 부분(2a)에 부분적으로 방사선을 조사해 경화시키는 방법을 들 수 있다. 부분적인 방사선 조사는 워크 부착 부분(3a) 이외의 부분(3b) 등에 대응하는 패턴을 형성한 포토마스크를 통해서 행할 수 있다. 또한, 스폿적으로 자외선을 조사해 경화시키는 방법 등을 들 수 있다. 방사선 경화형의 점착제층(2)의 형성은 세퍼레이터 상에 설치한 것을 지지 기재(1) 상에 전사함으로써 행할 수 있다. 부분적인 방사선 경화는 세퍼레이터 상에 설치한 방사선 경화형의 점착제층(2)에 행할 수도 있다.
또한, 점착제층(2)을 방사선 경화형 점착제에 의해 형성하는 경우에는, 지지 기재(1)의 적어도 편면의 워크 부착 부분(3a)에 대응하는 부분 이외의 부분 전부 또는 일부가 차광된 것을 사용하고, 이것에 방사선 경화형의 점착제층(2)을 형성한 후에 방사선 조사하고, 워크 부착 부분(3a)에 대응하는 부분을 경화시켜, 점착력을 저하시킨 상기 부분(2a)을 형성할 수 있다. 차광 재료로서는 지지 필름 상에서 포토마스크가 될 수 있는 것을 인쇄나 증착 등으로 제작할 수 있다. 이러한 제조 방법에 의하면, 효율적으로 다이싱?다이본드 필름(10)을 제조할 수 있다.
또한, 방사선 조사 시에 산소에 의한 경화 저해가 일어나는 경우에는 방사선 경화형의 점착제층(2)의 표면으로부터 임의의 방법으로 산소(공기)를 차단하는 것이 바람직하다. 예를 들어, 상기 점착제층(2)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 중에서 자외선 등의 방사선 조사를 행하는 방법 등을 들 수 있다.
점착제층(2)의 두께는 특별히 한정되지 않지만, 칩 절단면의 절결 방지나 접착층의 고정 유지의 양립성 등의 점에서, 1 내지 50㎛ 정도가 바람직하다. 바람직하게는 2 내지 30㎛, 또한 5 내지 25㎛가 바람직하다.
다이싱?다이본드 필름(10, 12)의 다이본드 필름(41, 41')은, 세퍼레이터에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는, 실사용에 제공할 때까지 다이본드 필름(41, 41')을 보호하는 보호재로서의 기능을 갖고 있다. 또한 세퍼레이터는, 또한 점착제층(2)에 다이본드 필름(41, 41')을 전사할 때의 지지 기재로서 사용할 수 있다. 세퍼레이터는 다이싱?다이본드 필름의 다이본드 필름(41, 41') 상에 워크를 부착할 때에 박리된다. 세퍼레이터로서는 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌 및 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등도 사용가능하다.
(다이본드 필름의 제조 방법)
다이본드 필름(40, 41)의 제조 방법에 대해서 설명한다. 우선, 접착제층(30)의 형성 재료인 접착제 조성물 용액을 제작한다. 당해 접착제 조성물 용액에는 상기 접착제 조성물 외에 필요에 따라, 필러나 각종 첨가제 등이 배합되어 있어도 좋다.
다음으로, 접착제 조성물 용액을 기재 세퍼레이터 상에 소정 두께가 되도록 도포해서 도포막을 형성한 후, 상기 도포막을 소정 조건 하에서 건조시켜, 접착제층(30)을 형성한다. 도포 방법으로서는 특별히 한정되지 않고 예를 들어, 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는, 예를 들어 건조 온도 70 내지 160℃, 건조 시간 1 내지 5분간의 범위 내에서 행해진다.
이어서, 전자파 실드층(31)을 접착제층(30) 상에 형성한다. 전자파 실드층(31)은 상기한 재료를 사용하여, 스퍼터링법이나, CVD법, 진공 증착법 등의 증착법이나, 도금법, 침지법, 도포 시공법 등에 의해 형성할 수 있다. 또한, 전자파 실드층(31)은, 예를 들어 상기한 재료를 미리 필름 형상으로 한 것(예를 들어, 금속박)을 접착제층(30)에 압착하여 형성할 수도 있다. 이상에 의해, 다이본드 필름(40)을 얻을 수 있다.
또한, 전자파 실드층(31) 상에 접착제층(32)을 추가로 형성함으로써, 다이본드 필름(41)을 얻을 수 있다. 접착제층(32)은, 접착제층(32)을 형성하기 위한 형성 재료(접착제 조성물)를 박리지 상에 소정 두께로 되도록 도포하여, 소정 조건 하에서 도포층을 더 형성한다. 이 도포층을 전자파 실드층(31) 상에 전사함으로써, 다이본드 필름(41)을 형성한다. 또한, 전자파 실드층(31) 상에 형성 재료를 직접 도포한 후, 소정 조건 하에서 건조시킴으로써도 접착제층(32)을 형성할 수 있다.
(다이싱?다이본드 필름의 제조 방법)
다음으로 다이싱?다이본드 필름의 제조 방법에 대해, 다이싱?다이본드 필름(10)을 예로 해서 설명한다. 우선, 기재(1)는 종래 공지된 제막 방법에 의해 제막할 수 있다. 당해 제막 방법으로는, 예를 들어 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
이어서, 기재(1) 상에 점착제 조성물 용액을 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건 하에서 건조시켜(필요에 따라 가열 가교시켜), 점착제층(2)을 형성한다. 도포 방법으로서는 특별히 한정되지 않고 예를 들어, 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로는, 예를 들어 건조 온도 80 내지 150℃, 건조 시간 0.5 내지 5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 상에 점착제 조성물을 도포해서 도포막을 형성한 후, 상기 건조 조건에서 도포막을 건조시켜서 점착제층(2)을 형성해도 좋다. 그 후, 기재(1) 상에 점착제층(2)을 세퍼레이터와 함께 접합한다. 이에 의해, 다이싱 필름(11)이 제작된다.
다음으로 미리 제조한 다이본드 필름(41)의 접착제층(32)과 점착제층(2)이 접합면이 되도록 하여 양자를 접합한다. 접합은, 예를 들어 압착에 의해 행할 수 있다. 이때, 라미네이트 온도는 특별히 한정되지 않고 예를 들어 30 내지 50℃가 바람직하고, 35 내지 45℃가 보다 바람직하다. 또한, 선압은 특별히 한정되지 않고, 예를 들어 0.1 내지 20kgf/cm가 바람직하고, 1 내지 10kgf/cm가 보다 바람직하다. 이어서, 접착제층 상의 기재 세퍼레이터를 박리하여 본 실시 형태에 따른 다이싱?다이본드 필름(10)이 얻어진다. 또한, 점착제층(2) 상에 접착제층(30), 전자파 실드층(31), 접착제층(32)을 순차적으로 직접 형성함으로써도, 다이싱?다이본드 필름(10)을 얻을 수 있다. 이 경우, 접착제층(30), 전자파 실드층(31), 접착제층(32)의 형성 방법은, 상기한 다이본드 필름의 제조 방법과 마찬가지로 하면 된다.
(반도체 장치의 제조 방법)
본 발명의 다이싱?다이본드 필름(10, 12)은 다이본드 필름(41, 41') 상에 임의로 설치된 세퍼레이터를 적절하게 박리하여, 다음과 같이 사용된다. 이하에서는 도 5를 참조하면서 다이싱?다이본드 필름(10)을 사용한 경우를 예로 설명한다. 도 5는, 도 3에 도시한 다이싱?다이본드 필름에 있어서의 다이본드 필름을 통해서 반도체 칩을 실장한 예를 도시하는 단면 모식도이다.
우선, 다이싱?다이본드 필름(10)에 있어서의 다이본드 필름(41)의 반도체 웨이퍼 부착 부분(3a) 상에 반도체 웨이퍼(4)를 압착하고, 이것을 접착 유지시켜서 고정한다(부착 공정). 본 공정은, 압착 롤 등의 가압 수단에 의해 가압하면서 행한다. 마운트 시의 부착 온도는 특별히 한정되지 않고 예를 들어 20 내지 80℃ 범위 내인 것이 바람직하다.
다음으로 반도체 웨이퍼(4)의 다이싱을 행한다. 이에 의해, 반도체 웨이퍼(4)를 소정의 크기로 절단해서 개편화하여 반도체 칩(5)을 제조한다. 다이싱은, 예를 들어 반도체 웨이퍼(4)의 회로면측으로부터 통상의 방법을 따라 행해진다. 또한, 본 공정에서는, 예를 들어 다이싱?다이본드 필름(10)까지 절입을 행하는 풀컷이라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 사용하는 다이싱 장치로는 특별히 한정되지 않고 종래 공지된 것을 사용할 수 있다. 또한, 반도체 웨이퍼는, 다이싱?다이본드 필름(10)에 의해 접착 고정되어 있으므로, 칩 절결이나 칩 비산을 억제할 수 있고, 반도체 웨이퍼(4)의 파손도 억제할 수 있다. 이때, 다이본드 필름(41)을 구성하는 전자파 실드층(31)이 증착법에 의해 형성된 증착막일 경우에는, 블레이드 다이싱 시에 절삭 부스러기가 생기기 어려워, 반도체 칩의 오염을 방지할 수 있다. 또한, 블레이드의 손상을 억제할 수 있다.
다음으로 다이싱?다이본드 필름(10)에 접착 고정된 반도체 칩을 박리하기 위해서, 반도체 칩(5)의 픽업을 행한다. 픽업 방법으로는 특별히 한정되지 않고 종래 공지된 다양한 방법을 채용할 수 있다. 예를 들어, 개개의 반도체 칩(5)을 다이싱?다이본드 필름(10)측으로부터 니들에 의해 밀어 올리고, 밀어올려진 반도체 칩(5)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다.
여기에서 픽업은, 점착제층(2)이 자외선 경화형일 경우, 상기 점착제층(2)에 자외선을 조사한 후에 행한다. 이에 의해, 점착제층(2)의 다이본드 필름(41)에 대한 점착력이 저하하고, 반도체 칩(5)의 박리가 용이해진다. 그 결과, 반도체 칩(5)을 손상시키지 않고 픽업이 가능하게 된다. 자외선 조사 시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않고 적절히 필요에 따라 설정하면 된다. 또한, 자외선 조사에 사용하는 광원으로는 전술한 것을 사용할 수 있다.
픽업한 반도체 칩(5)은, 다이본드 필름(41)을 통해서 피착체(6)에 접착 고정한다(다이본드). 피착체(6)로서는 리드 프레임, TAB 필름, 기판 또는 별도 제작한 반도체 칩 등을 들 수 있다. 접착체(6)는 예를 들어 용이하게 변형되는 변형형 피착체이어도 좋고, 변형이 어려운 비변형형 피착체(반도체 웨이퍼 등)이어도 좋다.
상기 기판으로서는 종래 공지된 것을 사용할 수 있다. 또한, 상기 리드 프레임으로서는 Cu 리드 프레임, 42 얼로이(Alloy) 리드 프레임 등의 금속 리드 프레임 및 유리에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등으로 이루어지는 유기 기판을 사용할 수 있다. 그러나 본 발명은 이것에 한정되는 것은 아니라, 반도체 소자를 마운트하고, 반도체 소자와 전기적으로 접속해서 사용 가능한 회로 기판도 포함된다.
접착제층(30, 32)은 열경화형이므로, 가열 경화에 의해 반도체 칩(5)을 피착체(6)에 접착 고정하고, 내열 강도를 향상시킨다. 가열 온도는 80 내지 200℃, 바람직하게는 100 내지 175℃, 보다 바람직하게는 100 내지 140℃에서 행할 수 있다. 또한, 가열 시간은 0.1 내지 24시간, 바람직하게는 0.1 내지 3시간, 보다 바람직하게는 0.2 내지 1시간으로 행할 수 있다. 또한, 접착제층(30, 32)을 통해서 반도체 칩(5)이 기판 등에 접착 고정된 것은, 리플로우 공정에 제공할 수 있다.
접착제층(30, 32)의 열경화 후의 반도체 칩에 대한 전단 접착력은, 175℃의 조건 하에서 0.2MPa 이상 5MPa 이하인 것이 바람직하다. 접착제층(30, 32)의 전단 접착력이 0.2MPa 이상이면, 와이어 본딩 공정 시에 당해 공정에서의 초음파 진동이나 가열에 의해 접착제층(30, 32)과 반도체 칩(5) 또는 피착체(6)와의 접착면에서 전단 변형이 발생하는 일이 적다. 즉, 와이어 본딩 시의 초음파 진동에 의해 반도체 소자가 움직이는 경우가 적고, 이에 의해 와이어 본딩의 성공률이 저하하는 것을 방지한다.
또한, 본 발명에 따른 반도체 장치의 제조 방법은 접착제층(30, 32)의 가열 처리에 의한 열경화 공정을 거치지 않고 와이어 본딩을 하고, 또한 반도체 칩(5)을 밀봉 수지로 밀봉하고, 당해 밀봉 수지를 후경화해도 된다. 이 경우, 접착제층(30, 32)의 가고착 시의 전단 접착력은, 피착체(6)에 대하여 0.2MPa 이상인 것이 바람직하고, 보다 바람직하게는 0.2 내지 10MPa이다. 접착제층(30, 32)의 가고착 시의 전단 접착력이 적어도 0.2MPa 이상이면 가열 공정을 거치지 않고 와이어 본딩 공정을 행해도, 당해 공정에서의 초음파 진동이나 가열에 의해 접착제층(30, 32)과 반도체 칩(5) 또는 피착체(6)와의 접착면에서 전단 변형이 발생하는 경우가 적다. 즉, 와이어 본딩 시의 초음파 진동에 의해 반도체 소자가 움직이는 경우가 적고, 이에 의해 와이어 본딩의 성공률이 저하하는 것을 방지한다.
상기 와이어 본딩은, 피착체(6)의 단자부(내측 리드)의 선단과 반도체 칩(5) 상의 전극 패드(도시하지 않음)를 본딩 와이어(7)로 전기적으로 접속하는 공정이다(도 5 참조). 상기 본딩 와이어(7)로서는 예를 들어 금선, 알루미늄선 또는 동선 등이 사용된다. 와이어 본딩을 행할 때의 온도는 80 내지 250℃, 바람직하게는 80 내지 220℃의 범위 내에서 행해진다. 또한, 그 가열 시간은 수초 내지 수분간 행해진다. 결선은, 상기 온도 범위 내가 되도록 가열된 상태에서, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행해진다. 본 공정은, 접착제층(30, 32)의 열경화를 행하지 않고 실행해도 된다.
상기 밀봉 공정은, 밀봉 수지(8)에 의해 반도체 칩(5)을 밀봉하는 공정이다(도 5 참조). 본 공정은, 피착체(6)에 탑재된 반도체 칩(5)이나 본딩 와이어(7)를 보호하기 위해서 행해진다. 본 공정은, 밀봉용의 수지를 금형에서 성형하여 행한다. 밀봉 수지(8)로서는, 예를 들어 에폭시계의 수지를 사용한다. 수지 밀봉 시의 가열 온도는, 통상 175℃에서 60 내지 90초간 행해지지만, 본 발명은 이것에 한정되지 않고, 예를 들어 165 내지 185℃에서 수분간 경화할 수 있다. 이에 의해, 밀봉 수지를 경화시키고, 다이본드 필름(41)을 통해서 반도체 칩(5)과 피착체(6)를 고착시킨다. 즉, 본 발명에 있어서는, 후술하는 후경화 공정이 행해지지 않는 경우에 있어서도 본 공정에서 다이본드 필름(41)에 의한 고착이 가능하고, 제조 공정수의 감소 및 반도체 장치의 제조 기간 단축에 기여할 수 있다.
상기 후경화 공정에 있어서는, 상기 밀봉 공정에서 경화 부족 밀봉 수지(8)를 완전히 경화시킨다. 밀봉 공정에서 접착제층(30, 32)이 완전히 열경화 하고 있지 않은 경우에서도, 본 공정에서 밀봉 수지(8)와 함께 접착제층(30, 32)의 완전한 열경화가 가능하게 된다. 본 공정에서의 가열 온도는, 밀봉 수지의 종류에 따라 다르지만, 예를 들어 165 내지 185℃의 범위 내이며, 가열 시간은 0.5 내지 8시간 정도이다. 이상에 의해, 다이본드 필름(41)(반도체 장치용 접착 필름)이 피착체(6)와 반도체 칩(5) 사이에 설치된 반도체 장치가 얻어진다.
또한, 다이본드 필름(41)은, 도 6에 도시한 바와 같이 복수의 반도체 칩을 적층하여 3차원 실장을 하는 경우에도 적절하게 사용할 수 있다. 도 6은, 도 3에 도시한 다이싱?다이본드 필름에서의 다이본드 필름을 통해서 반도체 칩을 3차원 실장한 예를 도시하는 단면 모식도이다. 도 6에 나타내는 3차원 실장의 경우, 우선 반도체 칩과 같은 크기가 되도록 잘라낸 1개의 다이본드 필름(41)을 피착체(6) 상에 다이본드한 후, 다이본드 필름(41)을 통해서 반도체 칩(5)을, 그 와이어 본드면이 상측이 되도록 하여 다이본드한다. 다음으로, 다른 다이본드 필름(41)을 반도체 칩(5)의 전극 패드 부분을 피해서 붙인다. 또한, 다른 반도체 칩(15)을 다른 다이본드 필름(41) 상에 그 와이어 본드면이 상측이 되도록 하여 다이본드한다.
다음으로, 다이본드 필름(41)의 열경화를 행하고, 그 후 와이어 본딩 공정을 행한다. 이에 의해 반도체 칩(5) 및 다른 반도체 칩(15)에서의 각각의 전극 패드와 피착체(6)를 본딩 와이어(7)로 전기적으로 접속한다.
이어서 밀봉 수지(8)에 의해 반도체 칩(5) 등을 밀봉하는 밀봉 공정을 행하고, 밀봉 수지를 경화시킨다. 또한, 밀봉 공정 후, 후경화 공정을 행해도 좋다. 이상에 의해, 다이본드 필름(41)(반도체 장치용 접착 필름)이 반도체 칩(5)과 다른 반도체 칩(15) 사이에 설치된 반도체 장치가 얻어진다.
반도체 칩의 3차원 실장의 경우, 반도체 칩(5, 15)과 피착체(6)를 접속하는 본딩 와이어(7)의 수가 많아지기 때문에, 와이어 본딩 공정에 소비되는 시간이 장시간화되는 경향이 있고, 고온에 장시간 노출되게 된다. 그러나 다이본드 필름(41)에 의하면, 고온에 장시간 노출되었을 경우에도 열경화 반응의 진행을 억제할 수 있게 된다.
다이싱 필름(41)과 반도체 웨이퍼(3)(반도체 칩(5))의 180도 박리 강도는, 0.5N/10mm 이상인 것이 바람직하고, 보다 바람직하게는 1.0N/10mm 이상이며, 더욱 바람직하게는 1.5N/10mm 이상이다. 상기 180도 박리 강도를 0.5N/10mm 이상으로 함으로써, 층간 박리가 일어나기 어려워져 수율의 향상을 도모할 수 있다.
상기 180도 박리 강도는, JIS Z0237에 따라 이하와 같이 측정할 수 있다. 우선, 접착제층을 점착 테이프(닛토덴코(주)제, BT-315)로 배접하고, 10×100mm로 잘라낸다. 이어서, 잘라낸 접착제층을 반도체 웨이퍼에 부착한다. 부착은 50℃의 핫플레이트 상에서 2kg의 롤러를 한번 왕복시켜 행한다. 그 후, 상온(25℃) 환경 하에 20분 방치하여 시험편을 얻는다. 이어서, 접착제층과 반도체 웨이퍼의 180도 박리력을, 인장 시험기(시마즈 세이사꾸쇼제, AGS-J)를 사용하여 측정한다.
상술한 실시 형태에서는, 본 발명의 반도체 장치용 접착 필름이 다이본드 필름(40, 41)일 경우에 대해서 설명했지만, 본 발명의 반도체 장치용 접착 필름은, 플립 칩형 반도체 이면용 필름이어도 좋다. 이하, 본 발명의 반도체 장치용 필름이 플립 칩형 반도체 이면용 필름인 경우에 대해서 설명한다.
도 7은, 플립 칩형 반도체 이면용 필름을 사용한 플립 칩형 반도체 장치의 일례를 도시하는 단면 모식도이다. 도 7에 도시한 바와 같이, 플립 칩형 반도체 장치(50)에 있어서, 플립 칩형 반도체 이면용 필름(44)은 반도체 칩(5)의 이면에 형성되어 있다. 반도체 칩의 이면이란 회로가 형성된 면과는 반대측 면을 의미한다. 플립 칩형 반도체 이면용 필름(44)의 조성 및 제조 방법은, 예를 들어 다이본드 필름(40)과 마찬가지로 할 수 있다. 반도체 칩(5)은, 도 7에 도시된 바와 같이, 피착체(6)에 플립 칩 본딩 방식(플립 칩 실장 방식)에 의해 고정되어 있다. 구체적으로는 반도체 칩(5)이, 반도체 칩(5)의 회로면(표면, 회로 패턴 형성면, 전극 형성면 등으로도 칭해진다)이 피착체(6)와 대향하는 형태로 피착체(6)에 통상의 방법에 따라 고정되어 있다. 예를 들어, 반도체 칩(5)의 회로면측에 형성되어 있는 범프(51)를 피착체(6)의 접속 패드에 피착된 접합용 도전재(땜납 등)(61)에 접촉시켜 가압하면서 도전재를 용융시킴으로써, 반도체 칩(5)이 피착체(6)에 고정되어 있다. 플립 칩형 반도체 이면용 필름(44)의 반도체 칩(5)의 이면으로의 부착은, 반도체 칩(5)을 피착체(6) 상에 플립 칩 접속한 후라도 좋고, 반도체 웨이퍼(4)의 다이싱 후, 반도체 칩(5)을 피착체(6) 상에 플립 칩 접속하기 전이어도 좋다. 플립 칩형 반도체 장치(50)는 플립 칩형 반도체 이면용 필름(44)(반도체 장치용 접착 필름)이 반도체 칩(5) 상에 설치되어 있는 반도체 장치이다.
플립 칩형 반도체 이면용 필름(44)과 반도체 칩(5)의 180도 박리 강도는, 0.5N/10mm 이상인 것이 바람직하고, 보다 바람직하게는 1.0N/10mm 이상이며, 더욱 바람직하게는 1.5N/10nm 이상이다. 상기 180도 박리 강도를 0.5N/10mm 이상으로 함으로써 층간 박리가 일어나기 어려워져, 수율의 향상을 도모할 수 있다.
상기 180도 박리 강도는, JIS Z0237에 따라 이하와 같이 측정할 수 있다. 우선, 접착제층을 점착 테이프(닛토덴코(주)제, BT-315)로 배접하고, 10×100mm로 잘라낸다. 다음으로 잘라낸 접착제층을 반도체 웨이퍼에 부착한다. 부착은 50℃의 핫플레이트 상에서 2kg의 롤러를 한번 왕복시켜 행한다. 그 후, 상온(25℃) 환경 하에서 20분 방치하여 시험편을 얻는다. 계속해서, 접착제층과 반도체 웨이퍼와의 180도 박리력을, 인장 시험기(시마즈 세이사꾸쇼제, AGS-J)를 사용하여 측정한다.
상술한 실시 형태에서는 전자파 실드층(31)이 1층인 경우에 대해서 설명하였다. 그러나, 본 발명에 있어서, 전자파 실드층은 1층에 한정되지 않고, 2층 이상이어도 된다. 전자파 실드층이 2층 이상인 경우, 그 층 구성으로서는 특별히 한정되지 않는다. 예를 들어, 복수의 전자파 실드층이 다른 층을 개재시키지 않고 적층되어 있어도 좋고, 복수의 전자파 실드층이 다른 층(예를 들어, 접착제층)을 개재하여 적층되어 있어도 좋다. 전자파 실드층이 2층 이상이면, 전자파를 우선 1개의 전자파 실드층에 의해 감쇠시킬 수 있고, 또한 다른 전자파 실드층에 의해 감쇠시킬 수 있다.
[실시예]
이하에, 본 발명의 적합한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은 특별히 한정적인 기재가 없는 한은, 본 발명의 요지를 그들에만 한정한다는 취지가 아니다. 또한, 이하에서 부라는 것은 중량부를 의미한다.
(실시예 1)
<접착제층 A의 제작>
하기 (a) 내지 (f)를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
(a) 아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 중합체(네가미 고교(주)제, 파라클론 W-197CM) 100부
(b) 에폭시 수지 1(JER(주)제, 에피코트 1004) 242부
(c) 에폭시 수지 2(JER(주)제, 에피코트 827) 220부
(d) 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 489부
(e) 구 형상 실리카(애드마텍스(주)제, SO-25R) 660부
(f) 열경화 촉매(시꼬꾸 가세(주)제, C11-Z) 3부
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 60㎛의 접착제층 A를 제작했다.
<접착제층 B의 제작>
하기 (a) 내지 (d)를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
(a) 아크릴산에스테르계 중합체(나가세 캠텍사제, SG-80H) 100부
(b) 에폭시 수지(DIC(주)제, HP-7200H) 10부
(c) 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 10부
(d) 구 형상 실리카(애드마텍스(주)제, SO-25R) 63부
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 10㎛의 접착제층 B를 제작했다.
<반도체 장치용 접착 필름의 제작>
접착제층 A와 접착제층 B 사이에, 두께가 20㎛인 알루미늄박(도요 알루미늄(주)사제)을, 80℃, 부착 압력 0.3MPa, 부착 속도 10mm/초의 조건에서 접합하여, 두께 90㎛의 반도체 장치용 접착 필름을 제작했다. 또한, 알루미늄박은, 전자파 실드층으로서 기능을 갖는다.
(실시예 2)
<반도체 장치용 접착 필름의 제작>
접착제층 A와 접착제층 B 사이에, 두께가 38㎛인 SUS304(스테인리스강)박을, 80℃, 부착 압력 0.3MPa, 부착 속도 10mm/초의 조건에서 접합하여, 두께 108㎛의 반도체 장치용 접착 필름을 제작했다. 또한, SUS304박은 전자파 실드층으로서 기능을 갖는다.
(실시예 3)
<반도체 장치용 접착 필름의 제작>
스퍼터 장치(울박(ULVAC)사제, SH-550)를 사용하여, 접착제층 A 상에 두께 500nm의 알루미늄층을 스퍼터법에 의해 형성했다. 스퍼터 조건은 이하와 같이 실시하였다.
(스퍼터 조건)
타깃 : 알루미늄
방전 출력 : DC 600W (출력 밀도 3.4W/cm2)
계내 압력 : 0.56Pa
Ar 유량 : 40sccm
기판 온도 : 비가열
성막 속도 : 20nm/min
다음으로 알루미늄층 상에 접착제층 B를, 80℃, 부착 압력 0.3MPa, 부착 속도 10mm/초의 조건에서 접합하여, 두께 70.5㎛의 반도체 장치용 접착 필름을 제작하였다. 또한, 알루미늄층은 전자파 실드층으로서 기능을 갖는다.
(실시예 4)
<반도체 장치용 접착 필름의 제작>
접착제층 A와 접착제층 B 사이에, 두께가 20㎛인 니켈박을, 80℃, 부착 압력 0.3MPa, 부착 속도 10mm/초의 조건에서 접합하여, 두께 90㎛의 반도체 장치용 접착 필름을 제작했다. 또한, 니켈박은 전자파 실드층으로서 기능을 갖는다.
(실시예 5)
<반도체 장치용 접착 필름의 제작>
접착제층 A와 접착제층 B 사이에, 두께가 12㎛인 동박을 80℃, 부착 압력 0.3MPa, 부착 속도 10mm/초의 조건에서 접합하여, 두께 82㎛의 반도체 장치용 접착 필름을 제작하였다. 또한, 동박은 전자파 실드층으로서 기능을 갖는다.
(실시예 6)
<반도체 장치용 접착 필름의 제작>
두께 50㎛의 PET(폴리에틸렌테레프탈레이트) 필름을 양측에 갖는, 두께 18㎛의 파인메트(finemet)층이 형성된 필름(히타치 긴조꾸(주)사제, FP-FT-5M)(이하, 「파인메트 필름」이라고도 함)을 준비했다. 또한, 파인메트층은 Fe를 주성분으로 하여, 이것에 Si(규소)와 B(붕소) 및 미량의 Cu(구리)와 Nb(니오븀)를 첨가한 조성의 고온 융액을 약 100만℃/초로 급냉 고화한 아몰퍼스(비정질) 얇은 띠이다.
이어서, 접착제층 A와 접착제층 B 사이에, 상기 파인메트 필름을, 80℃, 부착 압력 0.3MPa, 부착 속도 10mm/초의 조건에서 접합하여, 두께 188㎛의 반도체 장치용 접착 필름을 제작하였다. 이때, 접착제층 A와 PET 필름이 대향하고, 접착제층 B와 파인메트층이 대향하도록 접합했다. 또한, 파인메트층은, 전자파 실드층으로서 기능을 갖는다.
(비교예 1)
알루미늄박을 사용하지 않은 것 이외는, 실시예 1과 마찬가지로 하여 접착제층 A와 접착제층 B를 접합하여, 본 비교예에 관한 반도체 장치용 필름을 제작했다.
(비교예 2)
<반도체 장치용 접착 필름의 제작>
두께 38㎛의 PET 필름 상에, 두께 3㎛의 페라이트층이 형성된 필름을 준비했다. 비교예 2에 관한 페라이트층은, 페라이트 도금법으로 제작한 NiZn 페라이트로 이루어지는 층이다.
이어서, 접착제층 A와 접착제층 B 사이에, 상기 페라이트 필름을, 80℃, 부착 압력 0.3MPa, 부착 속도 10mm/초의 조건에서 접합하여, 두께 111㎛의 반도체 장치용 접착 필름을 제작하였다. 이때, 접착제층 A와 PET 필름이 대향하고, 접착제층 B와 페라이트층이 대향하도록 접합했다.
<전자파 감쇠량(dB)의 측정>
실시예 및 비교예에 관한 반도체 장치용 접착 필름의 전자파 감쇠량(dB)을 자계 프로브법으로 행하였다. 구체적으로는, 우선 스펙트럼 애널라이저(아드반테스트(Advantest)제, R3172)를 사용하여, 주파수 13MHz 내지 3GHz의 디지털 신호를 특성 임피던스 50Ω의 MSL 선로에 입력하고, 선로 상 1㎜에 발생하는 자계 강도(dB)를 자계 프로브(NEC 엔지니어링제, CP-2S)를 사용하여 측정했다. 이어서, 실시예 및 비교예에 관한 반도체 장치용 접착 필름을 MSL 선로 상에 두고, 자계 강도(dB)를 측정하였다. 그리고 MSL 선로 상에 아무것도 없는 상태의 측정값과, 반도체 장치용 접착 필름을 MSL 선로 상에 둔 상태의 측정값을 비교하여, 그 차를 13MHz 내지 3GHz 범위에서의 전자파 감쇠량(dB)으로 했다. 측정 결과를 표 1에 나타내었다. 또한, 표 1에 나타낸 측정 결과를 그래프화한 것을 도 8 내지 도 15에 도시한다. 도 8 내지 도 13은, 각각 실시예 1 내지 실시예 6의 측정 결과를 나타내는 그래프이며, 도 14, 도 15는, 각각 비교예 1, 비교예 2의 측정 결과를 나타내는 그래프이다.
Figure pat00001
1: 기재
2: 점착제층
4: 반도체 웨이퍼
5: 반도체 칩
6: 피착체
7: 본딩 와이어
8: 밀봉 수지
10, 12: 다이싱?다이본드 필름
11: 다이싱 필름
15: 반도체 칩
30, 32: 접착제층
31: 전자파 실드층
40, 41, 41': 다이본드 필름(반도체 장치용 접착 필름)
44: 플립 칩형 반도체 이면용 필름(반도체 장치용 접착 필름)
50: 플립 칩형 반도체 장치

Claims (4)

  1. 접착제층과, 전자파 실드층을 갖는 반도체 장치용 접착 필름이며,
    상기 반도체 장치용 접착 필름을 투과한 전자파의 감쇠량이 50MHz 내지 20GHz 범위의 주파수 영역 중 적어도 일부에서 3dB 이상인 것을 특징으로 하는 반도체 장치용 접착 필름.
  2. 피착체와 반도체 소자를 갖는 반도체 장치이며,
    제1항에 기재된 반도체 장치용 접착 필름이 상기 피착체와 상기 반도체 소자 사이에 설치되어 있는 것을 특징으로 하는 반도체 장치.
  3. 2개 이상의 반도체 소자를 갖는 반도체 장치이며,
    제1항에 기재된 반도체 장치용 접착 필름이, 1개의 반도체 소자와 다른 반도체 소자 사이에 설치되어 있는 것을 특징으로 하는 반도체 장치.
  4. 피착체 상에 반도체 소자가 플립 칩 접속된 반도체 장치이며,
    제1항에 기재된 반도체 장치용 접착 필름이, 상기 반도체 소자 상에 설치되어 있는 것을 특징으로 하는 반도체 장치.
KR1020110120099A 2010-11-18 2011-11-17 반도체 장치용 접착 필름 및 반도체 장치 KR20120053967A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-258074 2010-11-18
JP2010258074 2010-11-18

Publications (1)

Publication Number Publication Date
KR20120053967A true KR20120053967A (ko) 2012-05-29

Family

ID=46063574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110120099A KR20120053967A (ko) 2010-11-18 2011-11-17 반도체 장치용 접착 필름 및 반도체 장치

Country Status (5)

Country Link
US (1) US20120126381A1 (ko)
JP (1) JP2012124466A (ko)
KR (1) KR20120053967A (ko)
CN (2) CN103996672A (ko)
TW (1) TW201226521A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10506186B2 (en) 2015-11-12 2019-12-10 Sony Corporation Solid-state imaging device and solid-state imaging apparatus

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6144868B2 (ja) * 2010-11-18 2017-06-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法
US20140363637A1 (en) * 2013-06-06 2014-12-11 The Boeing Company Heating Layer for Film Removal
JP2015015304A (ja) * 2013-07-03 2015-01-22 信越ポリマー株式会社 電磁波シールドフィルム、電磁波シールドフィルム付きフレキシブルプリント配線板、電子機器およびそれらの製造方法
KR102163708B1 (ko) * 2014-04-18 2020-10-12 에스케이하이닉스 주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
TWI552278B (zh) * 2014-06-06 2016-10-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US20160057897A1 (en) * 2014-08-22 2016-02-25 Apple Inc. Shielding Can With Internal Magnetic Shielding Layer
KR101725748B1 (ko) 2014-09-30 2017-04-10 다츠다 덴센 가부시키가이샤 전자 부품의 패키지의 쉴드용 도전성 도료 및 이것을 이용한 쉴드 패키지의 제조 방법
JP6872313B2 (ja) 2015-10-13 2021-05-19 リンテック株式会社 半導体装置および複合シート
KR102497577B1 (ko) 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
KR20180034771A (ko) * 2016-09-27 2018-04-05 삼성디스플레이 주식회사 마스크 조립체, 이를 포함하는 증착 장치, 및 마스크 조립체의 제조방법
CN106505074A (zh) * 2016-11-24 2017-03-15 南通沃特光电科技有限公司 一种图像传感器的制造方法
CN106373973B (zh) * 2016-11-24 2019-11-05 江苏骏龙光电科技股份有限公司 一种抗干扰图像传感器
EP3598862A4 (en) * 2017-03-13 2020-12-16 Maxell Holdings, Ltd. ELECTROMAGNETIC WAVE ABSORPTION SHEET
US20200010739A1 (en) * 2018-07-06 2020-01-09 Swift Textile Metalizing LLC Lightweight rf shielding conductive elastomeric tape
JP2020072110A (ja) * 2018-10-29 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
KR102156189B1 (ko) * 2018-11-30 2020-09-16 주식회사 포스코 전기강판 및 그 제조 방법
JP2022510692A (ja) 2018-12-06 2022-01-27 アナログ ディヴァイスィズ インク パッシブデバイスアセンブリを備えた集積デバイスパッケージ
WO2020118102A1 (en) 2018-12-06 2020-06-11 Analog Devices, Inc. Shielded integrated device packages
CN110762205A (zh) * 2019-10-23 2020-02-07 上海海洋大学 一种深海浮力材料应变测量的密封防护结构及制作方法
KR20210143586A (ko) * 2020-05-20 2021-11-29 쓰리엠 이노베이티브 프로퍼티즈 캄파니 복수의 자성 금속 입자들을 포함하는 다층 테이프 및 전자 어셈블리
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4880683A (en) * 1981-12-28 1989-11-14 Minnesota Mining And Manufacturing Company Hot-tackifying adhesive tape
US4804568A (en) * 1984-10-03 1989-02-14 Ricoh Company, Ltd. Electromagnetic shielding material
JPH01130595A (ja) * 1987-11-17 1989-05-23 Ricoh Co Ltd 電磁シールド積層体
FI117224B (fi) * 1994-01-20 2006-07-31 Nec Tokin Corp Sähkömagneettinen häiriönpoistokappale, ja sitä soveltavat elektroninen laite ja hybridimikropiirielementti
JP2001308574A (ja) * 2000-04-25 2001-11-02 Tokin Corp Ｅｓｄ抑制シート
US6768654B2 (en) * 2000-09-18 2004-07-27 Wavezero, Inc. Multi-layered structures and methods for manufacturing the multi-layered structures
JP2003124236A (ja) * 2001-10-09 2003-04-25 Mitsui Chemicals Inc 接着材料およびそれらを用いたスタックパッケージ
CN100388873C (zh) * 2003-03-25 2008-05-14 信越聚合物株式会社 电磁波噪声抑制体、具有电磁波噪声抑制功能的物品及其制造方法
JP4133637B2 (ja) * 2003-07-11 2008-08-13 三井化学株式会社 半導体素子接着用電磁波遮断シートおよび半導体装置
JP4161911B2 (ja) * 2004-01-30 2008-10-08 ソニー株式会社 集積回路装置
EP2591912A1 (en) * 2006-02-20 2013-05-15 Daicel Chemical Industries, Ltd. Multilayer assembly and composite material comprising same
CN101426331A (zh) * 2007-10-31 2009-05-06 富葵精密组件(深圳)有限公司 多层电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10506186B2 (en) 2015-11-12 2019-12-10 Sony Corporation Solid-state imaging device and solid-state imaging apparatus

Also Published As

Publication number Publication date
CN102569263B (zh) 2016-01-20
CN102569263A (zh) 2012-07-11
CN103996672A (zh) 2014-08-20
JP2012124466A (ja) 2012-06-28
US20120126381A1 (en) 2012-05-24
TW201226521A (en) 2012-07-01

Similar Documents

Publication Publication Date Title
KR101927531B1 (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 플립 칩형 반도체 이면용 필름의 제조 방법 및 반도체 장치
KR20120053967A (ko) 반도체 장치용 접착 필름 및 반도체 장치
KR101140512B1 (ko) 열경화형 다이본드 필름
KR101688236B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
JP5174092B2 (ja) ダイシングシート付き接着フィルム及びその製造方法
KR20120053968A (ko) 다이본드 필름, 다이싱?다이본드 필름, 다이본드 필름의 제조 방법 및 다이본드 필름을 갖는 반도체 장치
US20110084408A1 (en) Thermosetting die-bonding film
KR20110116993A (ko) 다이싱 테이프 일체형 반도체 이면용 필름
JP6101492B2 (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
KR20120104109A (ko) 다이 본드 필름 및 그 용도
JP5580730B2 (ja) ダイシング・ダイボンドフィルム及び半導体素子
KR20130000343A (ko) 적층 필름 및 그 사용 방법
KR20130000344A (ko) 반도체 장치의 제조 방법
JP5828881B2 (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP2012142368A (ja) ダイシング・ダイボンドフィルム及び半導体素子
KR20130066519A (ko) 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법
KR20140005794A (ko) 반도체 장치용 접착제 조성물, 반도체 장치용 접착 필름, 다이싱 필름을 갖는 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
TWI648369B (zh) 切晶黏晶膜、半導體裝置之製造方法及半導體裝置
KR20120011822A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
JP2018098231A (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP5911284B2 (ja) 積層シート、及び、積層シートを用いた半導体装置の製造方法
JP2015122421A (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法
JP2015122422A (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP6312422B2 (ja) ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP2017092365A (ja) ダイシングテープ一体型接着シート、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid