KR102497577B1 - 반도체 패키지의 제조방법 - Google Patents

반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR102497577B1
KR102497577B1 KR1020150181883A KR20150181883A KR102497577B1 KR 102497577 B1 KR102497577 B1 KR 102497577B1 KR 1020150181883 A KR1020150181883 A KR 1020150181883A KR 20150181883 A KR20150181883 A KR 20150181883A KR 102497577 B1 KR102497577 B1 KR 102497577B1
Authority
KR
South Korea
Prior art keywords
mold
layer
film
shielding
shielding film
Prior art date
Application number
KR1020150181883A
Other languages
English (en)
Other versions
KR20170073801A (ko
Inventor
유혜인
김영석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150181883A priority Critical patent/KR102497577B1/ko
Priority to US15/355,476 priority patent/US9929131B2/en
Publication of KR20170073801A publication Critical patent/KR20170073801A/ko
Priority to US15/889,957 priority patent/US10147713B2/en
Application granted granted Critical
Publication of KR102497577B1 publication Critical patent/KR102497577B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명의 실시예에 따른 반도체 패키지의 제조방법을 제공한다. 반도체 패키지의 제조방법은 스트립(strip) 상태의 기판 상에 복수개의 반도체 칩들을 실장하고, 상기 반도체 칩들을 덮는 몰드막을 형성하고, 상기 반도체 칩들을 각각 포함하는 단위 패키지들이 서로 분리되도록 상기 몰드막 및 상기 기판을 커팅하고, 그리고, 상기 분리된 단위 패키지들 각각의 상기 몰드막 상에 차폐층을 형성하는 것을 포함하고, 상기 단위 패키지들 각각의 상기 몰드막은 측면들, 상면 및 모서리 영역들을 가지고, 상기 모서리 영역들과 만나는 상기 측면들의 제 1 모서리와 상기 모서리 영역들과 만나는 상기 상면의 제 2 모서리 각각은 곡률반경을 가진다.

Description

반도체 패키지의 제조방법{A method of manufacturing semiconductor package}
본 발명은 반도체 패키지에 관한 것으로, 몰드막의 모서리가 라운드진 반도체 패키지의 제조방법에 관한 것이다.
모바일 시장이 더욱 확대되면서 전자기기에서 발생하는 전자파에 대한 연구가 활발해지고 있다. 각종 전자기기에 실장된 반도체 패키지들로부터 전자파가 발산되면, 그 주변에 실장된 반도체 패키지에까지 영향을 미칠 수 있다. 이러한 전자파의 간섭으로 인하여 전자장치 자체에 회로기능 약화 및 동작 불량 등의 기능 장애 및 고장을 유발하게 된다.
더욱이, 반도체 패키지의 고속화와 고집적화의 요구에 부응하여 여러 종류의 패키지가 개발되고 있으나, 전자파에 의하여 회로기능 약화 및 동작 불량 등의 기능 장애 및 고장이 발생되고 있다.
본 발명의 기술적 과제는 차폐층이 배치된 반도체 패키지를 제공할 수 있다.
본 발명의 기술적 과제는 모서리가 라운드진 몰드막 상에 차폐 필름을 전사하는 반도체 패키지의 제조방법을 제공할 수 있다.
본 발명의 실시예에 따른 반도체 패키지의 제조방법을 제공한다. 반도체 패키지의 제조방법은 스트립(strip) 상태의 기판 상에 복수개의 반도체 칩들을 실장하고, 상기 반도체 칩들을 덮는 몰드막을 형성하고, 상기 반도체 칩들을 각각 포함하는 단위 패키지들이 서로 분리되도록 상기 몰드막 및 상기 기판을 커팅하고, 그리고, 상기 분리된 단위 패키지들 각각의 상기 몰드막 상에 차폐층을 형성하는 것을 포함하고, 상기 단위 패키지들 각각의 상기 몰드막은 측면들, 상면 및 모서리 영역들을 가지고, 상기 모서리 영역들과 만나는 상기 측면들의 제 1 모서리와 상기 모서리 영역들과 만나는 상기 상면의 제 2 모서리 각각은 곡률반경을 가진다.
일 예에 의하여, 상기 차폐층을 형성하는 것은, 상기 분리된 단위 패키지들 각각의 상기 몰드막 상에 차폐 필름을 제공하고, 상기 차폐 필름 상에 열판을 제공하고, 그리고, 상기 열판에서 상기 몰드막을 향하여 열과 압력을 가해 상기 차폐 필름을 상기 몰드막 상에 전사시키는 것을 포함한다.
일 예에 의하여, 상기 몰드막 상에 상기 차폐 필름을 전사시키는 것은, 상기 열판에 제공된 복수개의 구멍들을 통해 상기 열판에서 상기 차폐 필름을 향해 공기를 배출하여 압력을 가하는 것이다.
일 예에 의하여, 상기 열판은 상기 차폐 필름이 유동성을 가지도록 상기 차폐 필름을 가열한다.
일 예에 의하여, 상기 제 1 모서리는, 제 1 곡률반경을 가지도록 라운드진 상부 영역, 및 상기 기판의 수직방향과 제 1 각도로 기울어진 하부 영역을 포함한다.
일 예에 의하여, 상기 제 2 모서리는 제 2 곡률반경을 가지고, 상기 제 1 곡률반경은 상기 제 2 곡률반경보다 크다.
일 예에 의하여, 상기 제 1 모서리는 제 1 곡률반경을 가지도록 라운드지고, 상기 제 2 모서리는 제 2 곡률반경을 가지고, 상기 제 1 곡률반경은 제 2 곡률반경보다 크다.
일 예에 의하여, 상기 차폐층은, 상기 몰드막 상에 배치되는 접착층 및 상기 접착층 상에 배치되는 금속층을 포함하고, 상기 금속층은 니켈(Ni), 코발트(Co), 구리(Cu), 금(Au), 주철(Cast Iron), 규소철(Silicon Iron), 철(Fe), 뮤 합금(Mumetal), 퍼멀로이(Permalloy), 슈퍼멀로이(Supermalloy), 페라이트(Ferrite), 나노펌(Nanoperm), 탄소강(Carbon steel) 및 마텐자이트계 스테인리스강(Martensitic Stainless Steel) 중 적어도 하나이다.
일 예에 의하여, 상기 차폐층을 형성하는 것은, 상기 몰드막의 상기 상면, 상기 측면들 및 상기 모서리 영역들 및 상기 기판의 측면을 덮도록 상기 차폐 필름을 전사한다.
일 예에 의하여, 상기 하부 영역은 상기 반도체 칩의 상면보다 높은 레벨을 가진다.
본 발명의 실시예에 따라 반도체 패키지의 제조방법을 제공한다. 반도체 패키지의 제조방법은 기판 상에 실장된 반도체 칩 및 상기 반도체 칩을 덮는 몰드막이 형성된 복수개의 패키지를 챔버 내에 제공하고, 상기 챔버 상에 차폐 필름이 하면에 부착된 열판을 제공하고, 상기 열판과 상기 챔버를 접촉시켜 상기 챔버 내를 진공상태로 만들고, 그리고, 상기 열판에 제공된 구멍들을 통해 상기 차폐 필름에 공기를 주입하여 상기 차폐 필름을 상기 몰드막 상에 전사하는 것을 포함한다.
일 예에 의하여, 상기 기판의 하면에 외부 단자가 제공되고, 상기 기판의 하면과 상기 외부 단자를 덮는 보호막을 형성하여 상기 외부 단자를 보호한다.
일 예에 의하여, 상기 차폐 필름을 전사하는 것은, 상기 열판의 상기 구멍들을 통해 공기를 주입하여 상기 챔버 내의 압력을 증가시키고, 상기 차폐 필름은 압력에 의해 상기 몰드막 상에 밀착되어 차폐층을 형성하는 것을 포함하고, 상기 차폐 필름은 상기 몰드막의 상기 상면, 상기 측면들 및 상기 모서리 영역들 및 상기 기판의 측면을 덮는다.
일 예에 의하여, 상기 열판은 상기 차폐 필름이 유동성을 가지도록 상기 차폐 필름을 가열하고, 상기 전사된 차폐 필름은 상기 몰드막 상에서 경화되어 차폐층을 형성하는 것을 포함한다.
일 예에 의하여, 상기 복수개의 패키지들을 서로 연결하는 상기 차폐 필름을 커팅하여 상기 복수개의 패키지들를 서로 분리하는 것을 더 포함한다.
본 발명의 실시예에 따르면, 차폐층을 포함하는 반도체 패키지를 제공하여 차폐층에 흡수되는 전자파를 반도체 패키지 외부로 방출시킬 수 있다.
본 발명의 실시예에 따르면, 모서리가 라운드진 몰드막을 제공하여 몰드막 상에 제공되는 차폐층에 결함이 발생하는 것을 방지할 수 있다. 또한, 몰드막 상에 차폐 필름을 전사하는 방법으로 차폐층을 형성하여, 몰드막과 차폐층 사이에 보이드(void)가 발생하는 것을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 나타내는 측면도이다.
도 2a는 본 발명의 실시예에 따른 몰드막을 나타내는 사시도이다.
도 2b는 본 발명의 실시예에 따른 몰드막을 나타내는 평면도이다.
도 2c는 본 발명의 실시예에 따른 몰드막을 나타내는 측면도이다.
도 3은 도 1의 A영역을 확대한 단면도이다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 패키지를 제조하는 방법을 나타내는 측면도들이다.
도 5a 내지 도 5e는 본 발명의 실시예에 따라 차폐층을 형성하는 방법을 나타내는 도면들이다.
도 6a는 본 발명의 실시예에 따른 반도체 패키지를 나타내는 측면도이다.
도 6b은 본 발명의 실시예에 따른 몰드막을 나타내는 사시도이다.
도 6c는 본 발명의 실시예에 따른 몰드막을 나타내는 평면도이다.
도 6d는 본 발명의 실시예에 따른 몰드막을 나타내는 측면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함되는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 나타내는 측면도이다.
도 1을 참조하면, 반도체 패키지(1)는 기판(100), 반도체 칩(200), 몰드막(300) 및 차폐층(400)을 포함할 수 있다.
기판(100)은 상면(100a)과 그 반대면인 하면(100b)을 가지는 인쇄회로기판(PCB)일 수 있다. 기판(100)은 그라운드 패턴(102)을 노출하는 측면(100c)을 가질 수 있다. 기판(100)의 상면(100a)에는 연결패드(104)가 제공될 수 있고, 기판(100)의 하면(100b) 상에 외부단자들(106)이 제공될 수 있다. 예를 들어, 외부단자들(106)은 솔더볼일 수 있다. 외부단자들(106)은 주석(Sn), 은(Ag), 구리(Cu), 니켈(Ni), 비스무트(Bi), 인듐(In), 안티모니(Sb) 또는 세륨(Ce) 중 적어도 하나 이상을 포함하는 합금일 수 있다.
반도체 칩(200)은 기판(100)의 상면(100a) 상에 실장될 수 있다. 반도체 칩(200a)은 기판(100)과 접촉하는 제 1 반도체 칩(200a)과 제 1 반도체 칩(200a) 상에 배치되는 제 2 반도체 칩(200b)을 포함할 수 있다. 제 1 반도체 칩(200a)과 제 2 반도체 칩(200b)은 기판(100) 상에 와이어 본딩될 수 있다 제 1 반도체 칩(200a)과 제 2 반도체 칩(200b)은 로직 칩, 메모리 칩, 혹은 이들의 조합일 수 있다. 기판(100)의 상면(100a)과 제 1 반도체 칩(200a) 사이에는 제 1 접착층(210a)이 제공될 수 있고, 제 1 반도체 칩(200a)과 제 2 반도체 칩(200b) 사이에는 제 2 접착층(210b)이 제공될 수 있다.
반도체 칩(200)을 기판(100) 상에 실장하는 방식은 본 발명의 실시예에 제한되지 않고 많은 변형이 가능할 수 있다. 가령, 접착 테이프를 사용하는 대신에 플립 칩(flip-chip)의 범프를 통해 반도체 칩(200)과 기판(100)을 서로 전기적으로 연결할 수 있다. 또한, 복수의 반도체 칩(200)이 수직으로 적층된 구조일 경우, 내부에 형성된 쓰루 실리콘 비아(TSV)를 통해 반도체 칩(200a)과 기판(100)을 서로 전기적으로 연결할 수 있다.
몰드막(300)은 기판(100)의 상면(100a) 및 반도체 칩(200)을 덮을 수 있다. 몰드막(300)은 측면들(310), 상면(330) 및 모서리 영역들(350)을 가질 수 있다. 몰드막(300)의 모서리 영역(350)은 라운드질 수 있다. 몰드막(300)은 에폭시 몰딩 컴파운드(EMC) 같은 절연성 고분자 물질을 포함할 수 있다.
차폐층(400)은 몰드막(300) 상에 제공될 수 있다. 차폐층(400)은 몰드막(300)의 측면들(310), 상면(330) 및 모서리 영역들(350)을 덮을 수 있고, 기판(100)의 측면(100c)을 덮을 수 있다. 차폐층(400)은 기판(100)의 측면(100c)으로 노출된 그라운드 패턴(102)과 연결될 수 있다. 차폐층(400)은 예를 들어, 자성체인 도전 물질을 포함할 수 있고, 도전 물질은 금속일 수 있다. 예를 들어, 도전 물질은 니켈(Ni), 코발트(Co), 구리(Cu), 금(Au), 주철(Cast Iron), 규소철(Silicon Iron), 철(Fe), 뮤합금(Mumetal), 퍼멀로이(Permalloy), 슈퍼멀로이(Supermalloy), 페라이트(Ferrite), 나노펌(Nanoperm), 탄소강(Carbon steel) 및 마텐자이트계 스테인리스강(Martensitic Stainless Steel) 등을 포함할 수 있다.
몰드막(300)의 모서리 영역들(350)이 라운드짐에 따라, 몰드막(300)과 차폐층(400) 사이에 발생할 수 있는 보이드(void)를 방지할 수 있고, 몰드막(300)의 모서리에서 차페층(400)이 손상되는 것을 방지할 수 있다.
차폐층(400)은 모바일 기기 및 컴퓨터 등 전자파에 민감한 전자 기기의 전자파 방출을 막을 수 있다. 차폐층(400)은 기판(100)의 그라운드 패턴(102)과 접촉하여 전자기적 폐회로를 구성할 수 있다. 차폐층(400)은 기판(100)의 그라운드 패턴(102)과 전기적으로 연결되어 흡수한 전자파를 외부로 방출시킬 수 있다. 또한, 차폐층(400)은 도전성 물질로 이루어지므로, 반도체 패키지(1)에서 발생하는 열을 용이하게 방출할 수 있다.
도 2a는 본 발명의 실시예에 따른 몰드막을 나타내는 사시도이고, 도 2b는 본 발명의 실시예에 따른 몰드막을 나타내는 평면도이고, 도 2c는 본 발명의 실시예에 따른 몰드막을 나타내는 측면도이다.
도 2a를 참조하면, 몰드막(300)은 측면들(310), 상면(330) 및 모서리 영역(350)을 포함할 수 있다. 측면들(310)과 상면(330)은 플랫한 면일 수 있고, 모서리 영역(350)은 곡면일 수 있다. 모서리 영역(350)은 두 개의 측면들(310)과 상면(330)이 만나는 영역일 수 있다. 측면들(310) 및 상면(330)은 모서리 영역(350)을 통해 연결될 수 있다.
모서리 영역(350)은 측면들(310)과 만나는 두 개의 제 1 모서리들(352) 및 상면(330)과 만나는 제 2 모서리(354)를 가질 수 있다. 제 1 모서리들(352)의 각각은 제 1 곡률반경(R1)을 가지도록 라운드질 수 있다. 제 1 모서리들(352)의 각각은 제 1 지점(P1)에서 상면(330)을 향해 연장될 수 있다. 제 1 지점(P1)은 두 개의 제 1 모서리들(352)이 서로 만나는 지점일 수 있다. 제 2 모서리(354)는 제 2 곡률반경(R2)을 가지도록 라운드질 수 있다. 제 1 곡률반경(R1)은 제 2 곡률반경(R2)보다 클 수 있다.
하나의 측면(310)과 상면(330)이 만나는 모서리(357)는 라운드질 수 있다. 모서리(357)는 제 3 곡률반경(R3)을 가질 수 있다. 제 3 곡률반경(R3)은 제 1 곡률반경(R1) 및 제 2 곡률반경(R2)보다 미소한 값을 가질 수 있다.
도 2b 및 도 2c를 참조하면, 제 1 모서리(352)는 제 1 곡률반경(R1)을 가지도록 라운드질 수 있다. 제 1 모서리(352)의 높이(h)에 따라 제 1 곡률반경(R1)은 변할 수 있다. 예를 들어, 제 1 모서리(352)의 높이(h)가 커질수록 제 1 곡률반경(R1)은 커질 수 있다.
제 2 모서리(354)는 제 2 곡률반경(R2)을 가지도록 라운드질 수 있다. 제 1 모서리(352)의 높이(h)에 따라 제 2 곡률반경(R2)은 변할 수 있다. 예를 들어, 제 1 모서리(352)의 높이(h)가 커질수록 제 2 곡률반경(R2)은 커질 수 있다. 제 2 곡률반경(R2)은 제 1 곡률반경(R2)보다 작을 수 있다.
제 1 지점(P1)은 제 1 높이(h1)를 가질 수 있다. 제 2 반도체 칩(200b)의 상면은 제 2 높이(h2)를 가질 수 있고, 와이어(250)의 최상부는 제 3 높이(h3)를 가질 수 있다. 제 1 지점(P1)은 제 2 반도체 칩(200b)의 상면보다 높은 레벨을 가질 수 있고, 와이어(250)의 최상부보다 높은 높이를 가질 수 있다. 즉, 제 1 높이(h1)는 제 2 높이(h2)와 제 3 높이(h3)보다 큰 높이를 가질 수 있다.
도 3은 도 1의 A영역을 확대한 단면도이다.
도 3을 참조하면, 차폐층(400)은 접착층(410), 증착 프라이머(420) 및 금속층(430)을 포함할 수 있다. 접착층(410)은 폴리에스테르, 폴리우레탄, 아크릴, EVA(ethylene co-vinyl acetate) 또는 PVAc(polyvinyl acetate) 를 포함할 수 있다. 접착층(410)을 통해 금속층(430)과 몰드막(300)을 접착시킬 수 있다. 금속층(430)은 예를 들어, 자성체인 도전 물질을 포함할 수 있고, 도전 물질은 금속일 수 있다. 예를 들어, 도전 물질은 니켈(Ni), 코발트(Co), 구리(Cu), 금(Au), 주철(Cast Iron), 규소철(Silicon Iron), 철(Fe), 뮤 합금(Mumetal), 퍼멀로이(Permalloy), 슈퍼멀로이(Supermalloy), 페라이트(Ferrite), 나노펌(Nanoperm), 탄소강(Carbon steel) 및 마텐자이트계 스테인리스강(Martensitic Stainless Steel) 중 적어도 하나 이상을 포함할 수 있다. 접착층(410)과 금속층(430) 사이에는 각 층간의 밀착력을 확보하기 위해 증착 프라이머(420)가 제공될 수 있다. 증착 프라이머(420)는 접착층(410)과 금속층(430) 사이 및/또는 금속층(430) 상부에 배치될 수 있고, 증착 프라이머(420) 없이 접착층(410)과 금속층(430)만 몰드막(300) 상에 배치될 수 있다. 증착 프라이머(420)는 우레탄계 또는 아크릴계일 수 있다. 구체적으로, 증착 프라이머(420)는 주제, 경화제 및 용제로 구성될 수 있다. 주제는 수산기를 가지는 불포화화합물(unsaturated compound), 불포화카르본산에스테르 (unsaturated carbonic acid ester), 불포화카르본산(unsaturated carbonic acid), 불포화탄화수소(unsaturated hydrocarbon), 비닐에스테르(vinyl ester) 및 할로겐화비닐(halogenated vinyl) 중 어느 하나일 수 있다. 경화제는 이소시아네이트기를 가지는 물질일 수 있다. 용제는 경화제를 녹일 수 있는 물질일 수 있다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 패키지를 제조하는 방법을 나타내는 측면도들이다. 설명의 간략을 위해 중복되는 내용의 기재는 생략한다.
도 4a를 참조하면, 그라운드 패턴들(102) 및 연결 패드들(104)을 가지는 스트립(strip) 상태의 기판(100)을 제공할 수 있다. 기판(100)은 상면(100a) 및 그 반대면인 하면(100b)을 포함할 수 있다. 기판(100)의 하면(100a) 상에 외부단자들(106)을 형성할 수 있다.
도 4b를 참조하면, 기판(100) 상에 복수개의 반도체 칩들(200)이 실장될 수 있다. 반도체 칩들(200)은 제 1 반도체 칩(200a) 및 제 2 반도체 칩(200b)을 포함할 수 있다. 반도체 칩들(200) 각각은 제 1 반도체 칩들200a) 및 제 2 반도체 칩(200b)을 포함할 수 있다. 제 1 반도체 칩(200a)은 기판(100) 상에 배치될 수 있고, 제 2 반도체 칩(200b)은 제 1 반도체 칩(200a) 상에 배치될 수 있다. 제 1 반도체 칩(200a) 및 제 2 반도체 칩(200b)은 각각 서로 이격되어 배치될 수 있다. 제 1 반도체 칩(200a) 및 제 2 반도체 칩(200b)은 와이어들(250)을 통해 기판(100)과 전기적으로 연결될 수 있다. 와이어들(250)은 제 1 반도체 칩들(200a) 및 제 2 반도체 칩들(200b)과 연결패드들(104)을 전기적으로 연결할 수 있다.
도 4c를 참조하면, 기판(100) 상에 서로 이격되어 적층된 복수개의 반도체 칩들(200)이 서로 분리되도록 기판(100)을 커팅할 수 있다. 기판(100)은 쏘우 블레이드(saw blade) 혹은 레이저 커팅(LASER cutting)을 통해 커팅될 수 있다. 개별화된 기판(100)은 그라운드 패턴(102)을 노출하는 측면(100c)을 가질 수 있다. 개별화된 기판(100) 상에 몰드막(300)을 형성할 수 있다. 몰드막(300)은 측면들(310), 상면(330) 및 모서리 영역들(350)을 포함할 수 있다. 몰드막(300)은 금형을 제공하고, 금형 내에 물딩 물질을 주입하여 형성될 수 있다. 예를 들어, 몰딩 물질은 에폭시 몰딩 컴파운드(EMC) 같은 절연성 고분자 물질을 포함할 수 있다.
도 4d를 참조하면, 몰드막(300)을 덮는 차폐층(400)을 형성할 수 있다. 차폐층(400)은 몰드막(300)의 측면들(310), 상면(330) 및 모서리 영역들(350)을 덮을 수 있고, 기판(100)의 측면(100c)을 덮을 수 있다. 차폐층(400)은 스퍼터링(sputtering) 공정, 메탈 스프레이(spray) 공정, 전해 도금 공정, 무전해 도금 공정 및 차폐 필름 전사 공정 등을 통해 형성될 수 있다. 차폐층(400)은 예를 들어, 자성체인 도전 물질을 포함할 수 있고, 도전 물질은 금속일 수 있다. 예를 들어, 도전 물질은 니켈(Ni), 코발트(Co), 구리(Cu), 금(Au), 주철(Cast Iron), 규소철(Silicon Iron), 철(Fe), 뮤 합금(Mumetal), 퍼멀로이(Permalloy), 슈퍼멀로이(Supermalloy), 페라이트(Ferrite), 나노펌(Nanoperm), 탄소강(Carbon steel) 및 마텐자이트계 스테인리스강(Martensitic Stainless Steel) 등을 포함할 수 있다. 차폐층(400)을 형성하는 공정을 통해 도 1의 반도체 패키지들(1)을 제조할 수 있다.
도 5a 내지 도 5e는 본 발명의 실시예에 따라 차폐층을 형성하는 방법을 나타내는 도면들이다. 도 5a 내지 도 5e는 차폐 필름 전사 공정을 통해 차폐층을 형성하는 방법을 나태내는 도면들이다. 설명의 간략을 위해 중복되는 내용의 기재는 생략한다.
도 5a를 참조하면, 몰드막(300)이 형성된 복수개의 기판들(100)을 챔버(10) 내에 배치된 지그(12) 상에 배치시킬 수 있다. 기판들(100)의 하면들(100b)에는 외부단자들(106)을 덮는 보호막(500)이 형성될 수 있다. 챔버(10) 상에는 차폐 필름 이송장치(20)가 제공될 수 있다. 차폐 필름 이송장치(20)는 차폐 필름(450)이 챔버(10)의 개구된 영역을 덮도록 차폐 필름(450)을 펼칠 수 있다.
도 5b를 참조하면, 차폐 필름(450) 상에 열판(30)이 제공될 수 있다. 열판(30)은 복수개의 구멍들(32)을 포함할 수 있다. 구멍들(32)을 통해 차폐 필름(450)이 배치되는 방향과 반대방향으로 공기를 배출하여, 열판(30)과 차폐 필름(450)을 밀착시킬 수 있다. 열판(30)은 약 120°의 공정온도로 차폐 필름(450)을 가열할 수 있다. 가열된 차폐 필름(450)은 유동적일 수 있다.
도 5c를 참조하면, 차폐 필름(450)이 밀착된 열판(30)과 차폐 필름 이송장치(20)를 하강시켜 챔버(10)의 개구된 영역을 덮을 수 있다. 열판(30)과 차폐 필름 이송장치(20)로 챔버(10)의 개구된 영역을 막아 챔버(10)를 밀폐시킬 수 있다. 챔버(10) 내부는 펌프(P)를 통해 진공상태가 될 수 있다.
도 5d를 참조하면, 구멍들(32)을 통해 챔버(10) 내로 공기를 내보내 차폐 필름(450)을 전사시킬 수 있다. 구멍들(32)을 통해 공기를 유입함에 따라, 챔버(10) 내의 압력은 최대 2.4MPa까지 상승할 수 있다. 챔버(10) 내에 압력이 가해짐에 따라 차폐 필름(450)은 몰드막(300) 상에 밀착될 수 있다. 차폐 필름(450)은 몰드막들(300) 사이 및 기판들(100)의 측면들(100c) 사이에 제공될 수 있다.
도 5e를 참조하면, 열판(30)과 차폐 필름 이송장치(20)를 상승시켜, 챔버(10) 내의 압력이 대기압과 동일하도록 할 수 있다. 몰드막들(300)을 덮지 않는 차폐 필름(450)은 커팅하여 제거할 수 있다. 이를 통해, 몰드막(300) 각각의 측면들(310), 상면(330) 및 모서리 영역들(350)을 덮는 차폐층(400)을 형성할 수 있다. 기판들(100)의 하면들(100b)에 제공된 보호막(500)을 제거하여 도 1의 반도체 패키지들(1)을 형성할 수 있다.
본 발명의 실시예에 따르면, 모서리 영역들(350)을 가지는 몰드막(300) 상에 차폐 필름(450)을 전사하여 차폐층(400)을 형성함에 따라, 차폐층(400)과 몰드막(300) 사이에 보이드(void)가 발생하는 것을 방지할 수 있다.
도 6a는 본 발명의 실시예에 따른 반도체 패키지를 나타내는 측면도이고, 도 6b는 본 발명의 실시예에 따른 몰드막을 나타내는 사시도이고, 도 6c는 본 발명의 실시예에 따른 몰드막을 나타내는 평면도이고, 도 6d는 본 발명의 실시예에 따른 몰드막을 나타내는 측면도이다. 설명의 간략을 위해 중복되는 내용의 기재는 생략한다.
도 6a 내지 도 6d를 참조하면, 몰드막(300)은 측면들(310), 상면(330) 및 모서리 영역들(350)을 포함할 수 있다. 모서리 영역들(350)의 각각은 측면들(310)과 만나는 두 개의 제 1 모서리들(352) 및 상면(330)과 만나는 제 2 모서리(354)를 가질 수 있다. 제 1 모서리들(352) 각각은 상부 영역(352a) 및 하부 영역(352b)을 포함할 수 있다. 상부 영역(352a)은 상면(330)과 인접할 수 있다. 상부 영역(352a)은 제 1 곡률반경(R1)을 가지도록 라운드질 수 있다. 제 1 모서리들(352)의 높이(h)에 따라 제 1 곡률반경(R1)은 변할 수 있다. 예를 들어, 제 1 모서리들(352)의 높이(h)가 커질수록 제 1 곡률반경(R1)은 커질 수 있다. 하부 영역(352b)은 기판(100)에서 차폐층(400)을 향하는 수직방향과 소정의 각도로 기울어진 상태로 연장될 수 있다. 예를 들어, 하부 영역(352b)은 수직방향과 0° 초과 60° 이하의 각도로 기울어질 수 있다. 제 1 영역들(352)은 제 2 지점(P2)에서 상면(330)을 향해 연장될 수 있다. 제 2 지점(P2)은 제 1 영역들(352)이 서로 만나는 지점일 수 있다. 제 2 모서리(354)은 제 2 곡률반경(R2)을 가지도록 라운드질 수 있다. 제 2 곡률반경(R2)은 제 1 곡률반경(R1)보다 작을 수 있다. 제 1 모서리들(352)의 높이(h)에 따라 제 2 곡률반경(R2)은 변할 수 있다. 예를 들어, 제 1 모서리들(352)의 높이(h)가 커질수록 제 2 곡률반경(R2)은 커질 수 있다.
제 2 지점(P2)은 제 4 높이(h4)를 가질 수 있다. 제 2 반도체 칩(200b)의 상면은 제 2 높이(h2)를 가질 수 있고, 와이어(250)의 최상부는 제 3 높이(h3)를 가질 수 있다. 제 2 지점(P2)은 제 2 반도체 칩(200b)의 상면보다 높은 레벨을 가질 수 있고, 와이어(250)의 최상부보다 높은 높이를 가질 수 있다. 즉, 제 4 높이(h4)는 제 2 높이(h2)와 제 3 높이(h3)보다 큰 높이를 가질 수 있다.
하나의 측면(310)과 상면(330)이 만나는 모서리들(357)은 라운드질 수 있다. 모서리들(357)은 제 3 곡률반경(R3)을 가질 수 있다. 제 3 곡률반경(R3)은 제 1 곡률반경(R1) 및 제 2 곡률반경(R2)보다 미소한 값을 가질 수 있다.
상술한 예와 달리, 제 2 곡률반경(R2)은 제 1 곡률반경(R1)과 같거나 클 수 있다.

Claims (10)

  1. 스트립(strip) 상태의 기판 상에 복수개의 반도체 칩들을 실장하고;
    상기 반도체 칩들을 덮는 몰드막을 형성하고;
    상기 반도체 칩들을 각각 포함하는 단위 패키지들이 서로 분리되도록 상기 몰드막 및 상기 기판을 커팅하고; 그리고
    상기 분리된 단위 패키지들 각각의 상기 몰드막 상에 차폐층을 형성하는 것을 포함하고,
    상기 단위 패키지들 각각의 상기 몰드막은 측면들, 상면 및 모서리 영역들을 가지고,
    상기 모서리 영역들과 만나는 상기 측면들의 제 1 모서리와 상기 모서리 영역들과 만나는 상기 상면의 제 2 모서리 각각은 제 1 및 제 2 곡률반경을 가지고,
    상기 제 1 곡률반경은 상기 제 2 곡률반경보다 크고,
    상기 차폐층은 상기 몰드막에 밀착되는 반도체 패키지의 제조방법.
  2. 제 1 항에 있어서,
    상기 차폐층을 형성하는 것은:
    상기 분리된 단위 패키지들 각각의 상기 몰드막 상에 차폐 필름을 제공하고;
    상기 차폐 필름 상에 열판을 제공하고; 그리고
    상기 열판에서 상기 몰드막을 향하여 열과 압력을 가해 상기 차폐 필름을 상기 몰드막 상에 전사시키는 것;
    을 포함하는 반도체 패키지의 제조방법.
  3. 제 2 항에 있어서,
    상기 몰드막 상에 상기 차폐 필름을 전사시키는 것은:
    상기 열판에 제공된 복수개의 구멍들을 통해 상기 열판에서 상기 차폐 필름을 향해 공기를 배출하여 압력을 가하는 것인 반도체 패키지의 제조방법.
  4. 제 1 항에 있어서,
    상기 제 1 모서리는:
    상기 제 1 곡률반경을 가지도록 라운드진 상부 영역; 및
    상기 기판의 수직방향과 제 1 각도로 기울어진 하부 영역을 포함하는 반도체 패키지의 제조방법.
  5. 제 4 항에 있어서,
    상기 제 1 각도는 0° 초과 60° 이하의 값을 가지는 반도체 패키지의 제조방법.
  6. 제 1 항에 있어서,
    상기 모서리 영역들의 각각은 상기 측면들이 만나는 제 1 지점에서 상기 상면을 향해 연장되고,
    상기 제 1 지점의 높이는 상기 반도체 칩의 높이보다 높은 반도체 패키지의 제조방법.
  7. 제 1 항에 있어서,
    상기 차폐층은:
    상기 몰드막 상에 배치되는 접착층; 및
    상기 접착층 상에 배치되는 금속층을 포함하고,
    상기 금속층은 니켈(Ni), 코발트(Co), 구리(Cu), 금(Au), 주철(Cast Iron), 규소철(Silicon Iron), 철(Fe), 뮤 합금(Mumetal), 퍼멀로이(Permalloy), 슈퍼멀로이(Supermalloy), 페라이트(Ferrite), 탄소강(Carbon steel) 및 마텐자이트계 스테인리스강(Martensitic Stainless Steel) 중 적어도 하나인 반도체 패키지의 제조방법.
  8. 기판 상에 실장된 반도체 칩 및 상기 반도체 칩을 덮는 몰드막을 포함하는 복수개의 단위 패키지들을 챔버 내에 제공하고;
    상기 챔버 상에 차폐 필름이 하면에 부착된 열판을 제공하고;
    상기 열판과 상기 챔버를 접촉시켜 상기 챔버를 밀폐하고; 그리고
    상기 열판에 제공된 구멍들을 통해 상기 차폐 필름을 향하여 공기를 배출하여 상기 차폐 필름을 상기 몰드막 상에 밀착되도록 전사하는 것을 포함하되,
    상기 몰드막은 상면과 두 개의 측면들이 만나는 모서리 영역을 갖고,
    상기 모서리 영역은 곡면인 반도체 패키지의 제조방법.
  9. 제 8 항에 있어서,
    상기 차폐 필름을 전사하는 것은:
    상기 열판의 상기 구멍들을 통해 공기를 배출하여 상기 챔버 내의 압력을 증가시키고; 그리고
    상기 차폐 필름은 압력에 의해 상기 몰드막 상에 밀착되어 차폐층을 형성하는 것을 포함하고,
    상기 차폐 필름은 상기 몰드막의 상기 상면, 상기 측면들 및 상기 모서리 영역들 및 상기 기판의 측면을 덮는 반도체 패키지의 제조방법.
  10. 제 8 항에 있어서,
    상기 복수개의 단위 패키지들을 서로 연결하는 상기 차폐 필름을 커팅하여 상기 복수개의 단위 패키지들를 서로 분리하는 것을 더 포함하는 반도체 패키지의 제조방법.
KR1020150181883A 2015-12-18 2015-12-18 반도체 패키지의 제조방법 KR102497577B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150181883A KR102497577B1 (ko) 2015-12-18 2015-12-18 반도체 패키지의 제조방법
US15/355,476 US9929131B2 (en) 2015-12-18 2016-11-18 Method of fabricating a semiconductor package having mold layer with curved corner
US15/889,957 US10147713B2 (en) 2015-12-18 2018-02-06 Semiconductor package having mold layer with curved corner and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150181883A KR102497577B1 (ko) 2015-12-18 2015-12-18 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20170073801A KR20170073801A (ko) 2017-06-29
KR102497577B1 true KR102497577B1 (ko) 2023-02-10

Family

ID=59067143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150181883A KR102497577B1 (ko) 2015-12-18 2015-12-18 반도체 패키지의 제조방법

Country Status (2)

Country Link
US (2) US9929131B2 (ko)
KR (1) KR102497577B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016111512A1 (en) * 2015-01-09 2016-07-14 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US10103125B2 (en) 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
JP6999350B2 (ja) * 2017-10-05 2022-01-18 株式会社ディスコ パッケージ基板の加工方法
US11450580B2 (en) * 2019-12-24 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
CN111524876A (zh) * 2020-05-06 2020-08-11 苏州容思恒辉智能科技有限公司 一种具有屏蔽结构的半导体封装及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162636A (ja) * 2014-02-28 2015-09-07 東洋インキＳｃホールディングス株式会社 電子部品モジュールの製造方法

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4909901A (en) 1987-09-28 1990-03-20 James River Corporation EMI and RFI shielding and antistatic materials and processes for producing the same
US5164897A (en) 1989-06-21 1992-11-17 Techpower, Inc. Automated method for selecting personnel matched to job criteria
US5060114A (en) 1990-06-06 1991-10-22 Zenith Electronics Corporation Conformable pad with thermally conductive additive for heat dissipation
US5043534A (en) 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
US5311019A (en) 1992-04-14 1994-05-10 Loral Electro-Optical Systems, Inc. Pyroelectric hybridized long-wave infrared laser radiation detector assembly
US5598034A (en) 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
TW344043B (en) 1994-10-21 1998-11-01 Hitachi Ltd Liquid crystal display device with reduced frame portion surrounding display area
DE29514398U1 (de) * 1995-09-07 1995-10-19 Siemens AG, 80333 München Abschirmung für Flachbaugruppen
JP2760342B2 (ja) 1996-05-31 1998-05-28 日本電気株式会社 電子部品パッケージ用キャップ、電子部品パッケージ製造用モールド金型およびこれらの製造方法
US6908665B2 (en) 1999-07-06 2005-06-21 Northwest Coatings L.L.C. Radiation-cured, laminated flexible packaging material
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
US6187613B1 (en) 1999-11-04 2001-02-13 Industrial Technology Research Institute Process for underfill encapsulating flip chip driven by pressure
US20030062610A1 (en) 2001-09-28 2003-04-03 Kovacs Alan L. Multilayer thin film hydrogen getter
TW517368B (en) 2002-01-22 2003-01-11 Via Tech Inc Manufacturing method of the passivation metal on the surface of integrated circuit
US20040080917A1 (en) 2002-10-23 2004-04-29 Steddom Clark Morrison Integrated microwave package and the process for making the same
WO2004093506A2 (en) 2003-04-15 2004-10-28 Wavezero, Inc. Electomagnetic interference shielding for a printed circuit board
US6926288B2 (en) 2003-06-02 2005-08-09 Bose Corporation Electromagnetic interference filter
JP4133637B2 (ja) 2003-07-11 2008-08-13 三井化学株式会社 半導体素子接着用電磁波遮断シートおよび半導体装置
EP1786329A1 (en) 2004-08-16 2007-05-23 Abr, Llc Rfid transducer alignment system
US7202552B2 (en) 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
US7147447B1 (en) 2005-07-27 2006-12-12 Texas Instruments Incorporated Plastic semiconductor package having improved control of dimensions
US8335084B2 (en) 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
GB0516968D0 (en) 2005-08-18 2005-09-28 Dunwilco 1198 Ltd Process
WO2008045109A2 (en) 2005-12-19 2008-04-17 University Of Virginia Patent Foundation Conducting nanotubes or nanostructures based composites, method of making them and applications
US20080014678A1 (en) 2006-07-14 2008-01-17 Texas Instruments Incorporated System and method of attenuating electromagnetic interference with a grounded top film
KR100744143B1 (ko) 2006-07-27 2007-08-01 삼성전자주식회사 필름 배선 기판과 이를 이용한 반도체 칩 패키지 및 평판표시 장치
US20080128890A1 (en) 2006-11-30 2008-06-05 Advanced Semiconductor Engineering, Inc. Chip package and fabricating process thereof
US7576415B2 (en) 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
US20110316117A1 (en) 2007-08-14 2011-12-29 Agency For Science, Technology And Research Die package and a method for manufacturing the die package
US20090085231A1 (en) 2007-09-28 2009-04-02 Chin-Tien Chiu Method of reducing memory card edge roughness by particle blasting
TW200933859A (en) 2008-01-17 2009-08-01 En-Min Jow Electromagnetic shilding structure and method for multi-chip package module
JP2009220311A (ja) 2008-03-13 2009-10-01 Mitsubishi Plastics Inc ポリエステルフィルム
KR100877551B1 (ko) 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8013404B2 (en) 2008-10-09 2011-09-06 Shandong Gettop Acoustic Co. Ltd. Folded lead-frame packages for MEMS devices
US20100206378A1 (en) 2009-02-13 2010-08-19 Miasole Thin-film photovoltaic power system with integrated low-profile high-efficiency inverter
US8199045B1 (en) 2009-04-13 2012-06-12 Exelis Inc. Nickel nanostrand ESD/conductive coating or composite
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
TWI489610B (zh) 2010-01-18 2015-06-21 矽品精密工業股份有限公司 具電磁遮蔽之封裝結構之製法
TWI404187B (zh) 2010-02-12 2013-08-01 矽品精密工業股份有限公司 能避免電磁干擾之四方形扁平無引腳封裝結構及其製法
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8576574B2 (en) 2010-04-21 2013-11-05 Stmicroelectronics Pte Ltd. Electromagnetic interference shielding on semiconductor devices
KR101678055B1 (ko) 2010-06-15 2016-11-22 삼성전자 주식회사 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지
TW201209937A (en) 2010-08-27 2012-03-01 Powertech Technology Inc Method for manufacturing chip package
JP2012124466A (ja) 2010-11-18 2012-06-28 Nitto Denko Corp 半導体装置用接着フィルム、及び、半導体装置
US20120229977A1 (en) 2011-03-11 2012-09-13 S B E, Inc. Coaxial Capacitor Bus Termination
KR20130035620A (ko) 2011-09-30 2013-04-09 삼성전자주식회사 Ｅｍｉ 쉴드된 반도체 패키지 및 ｅｍｉ 쉴드된 기판 모듈
US20130249763A1 (en) 2012-03-26 2013-09-26 Sen-Kung Hsu Communication antenna for thin-film mobile device
US20130265117A1 (en) 2012-04-06 2013-10-10 Stanley Yu Tao Ng Rf and high-speed data cable
KR101362753B1 (ko) 2012-05-14 2014-02-14 한국세라믹기술원 무소결 페라이트 세라믹 후막을 이용한 전자파 차폐시트
JPWO2013183671A1 (ja) 2012-06-08 2016-02-01 日立化成株式会社 半導体装置の製造方法
KR20140057982A (ko) 2012-11-05 2014-05-14 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR101546452B1 (ko) 2013-03-12 2015-08-25 와이엠티 주식회사 습식 도금을 이용한 전사용 전자파 차폐 필름의 제조방법
KR102041265B1 (ko) 2013-05-02 2019-11-27 삼성전자주식회사 Ｅｍｉ 차폐기능과 방열 기능을 가지는 반도체 패키지
TW201503509A (zh) 2013-07-11 2015-01-16 Aptos Technology Inc 內嵌式封裝體製程及其結構
KR102163707B1 (ko) 2013-11-14 2020-10-08 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 테스트 방법
KR20150073350A (ko) 2013-12-23 2015-07-01 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
US9455228B2 (en) 2014-01-03 2016-09-27 Apple Inc. Self-shielded components and methods for making the same
KR20160040927A (ko) * 2014-10-06 2016-04-15 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9704811B1 (en) * 2015-12-22 2017-07-11 Intel Corporation Perforated conductive material for EMI shielding of semiconductor device and components
US9847304B2 (en) * 2015-12-24 2017-12-19 Intel Corporation Electronic device packages with conformal EMI shielding and related methods
US10163810B2 (en) * 2015-12-26 2018-12-25 Intel Corporation Electromagnetic interference shielding for system-in-package technology

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162636A (ja) * 2014-02-28 2015-09-07 東洋インキＳｃホールディングス株式会社 電子部品モジュールの製造方法

Also Published As

Publication number Publication date
KR20170073801A (ko) 2017-06-29
US9929131B2 (en) 2018-03-27
US10147713B2 (en) 2018-12-04
US20170179098A1 (en) 2017-06-22
US20180158810A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
KR102497577B1 (ko) 반도체 패키지의 제조방법
TWI778381B (zh) 具有電磁干擾遮蔽的半導體裝置
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
KR100702968B1 (ko) 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법
US20140291821A1 (en) Semiconductor package having grounding member and method of manufacturing the same
US9837331B1 (en) Semiconductor device having overlapped via apertures
CN107978569B (zh) 芯片封装结构及其制造方法
US7825499B2 (en) Semiconductor package and trenched semiconductor power device using the same
US9824979B2 (en) Electronic package having electromagnetic interference shielding and associated method
US11908805B2 (en) Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
US20160035698A1 (en) Stack package
KR20100095268A (ko) 반도체 패키지 및 그 제조 방법
US11621233B2 (en) Semiconductor package including an electromagnetic shield and method of fabricating the same
CN102456648A (zh) 封装基板及其制法
US7709941B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
TWI447888B (zh) 具有凹部之半導體結構及其製造方法
KR20240023415A (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
US20210143021A1 (en) Method for fabricating electronic package
US20110298124A1 (en) Semiconductor Structure
KR101086964B1 (ko) 반도체 패키지의 제조 방법
CN102751203A (zh) 半导体封装结构及其制作方法
TWI662664B (zh) 半導體固定用磁性帶
CN111883508B (zh) 覆晶封装基板及其制法
KR20170040840A (ko) 반도체 패키지의 제조방법
KR20220078131A (ko) 하이브리드 반도체 장치 및 이를 포함하는 전자 기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right