JP6999350B2 - パッケージ基板の加工方法 - Google Patents

パッケージ基板の加工方法 Download PDF

Info

Publication number
JP6999350B2
JP6999350B2 JP2017194993A JP2017194993A JP6999350B2 JP 6999350 B2 JP6999350 B2 JP 6999350B2 JP 2017194993 A JP2017194993 A JP 2017194993A JP 2017194993 A JP2017194993 A JP 2017194993A JP 6999350 B2 JP6999350 B2 JP 6999350B2
Authority
JP
Japan
Prior art keywords
package substrate
protective tape
division
package
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017194993A
Other languages
English (en)
Other versions
JP2019068013A (ja
Inventor
秉得 張
ヨンソク キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2017194993A priority Critical patent/JP6999350B2/ja
Priority to US16/149,201 priority patent/US11183464B2/en
Publication of JP2019068013A publication Critical patent/JP2019068013A/ja
Application granted granted Critical
Publication of JP6999350B2 publication Critical patent/JP6999350B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、パッケージ基板の加工方法に関する。
一般に、携帯電話等の携帯通信機器に用いられる半導体パッケージには、通信特性の悪影響を防止するために外部への電磁ノイズの漏洩を抑制することが求められている。このため、半導体パッケージにシールド機能を持たせる必要があり、シールド機能を持った半導体パッケージとして、インターポーザ基板上に搭載された半導体チップを封止剤で封止し、封止剤層の外面に沿ってシールド層を形成したものが知られている。シールド層の形成方法として、スパッタ法、スプレー塗布法、ＣＶＤ（chemical Vapor Deposition）法、インクジェット法、スクリーン印刷法等が提案されている（例えば、特許文献１参照）。
特開２０１２－０３９１０４号公報
ところで、パッケージ基板は保護テープ（ダイシングテープ）上で分割予定ラインに沿って加工されることで個々の半導体パッケージに分割される。このとき、洗浄によってパッケージ基板の上面の加工屑は取り除かれるが、保護テープの粘着層にも加工屑が付着しているため、保護テープ上に加工屑が残存する場合がある。加工屑にはメタル配線等の金属粉が含まれているため、保護テープに金属粉が残った状態でスパッタ法等のプラズマ処理に入ると、異常放電が生じてシールド層の形成が妨げられると共に品質が低下するという問題があった。
本発明はかかる点に鑑みてなされたものであり、保護テープへの金属粉の付着を抑えて、プラズマ処理における異常放電の発生を防止することができるパッケージ基板の加工方法を提供することを目的の１つとする。
本発明の一態様のパッケージ基板の加工方法は、配線基材上に形成された交差する分割予定ラインで区画された領域に複数チップが配設され封止剤で一括封止されたパッケージ基板の加工方法であって、該配線基材側に保護テープを貼着し該保護テープの外周部を環状フレームによって支持するパッケージ基板支持ステップと、該パッケージ基板支持ステップを実施した後に、分割工具で該保護テープの途中まで切り込み該分割予定ラインに沿って加工し個々の半導体パッケージに分割する分割ステップと、該分割ステップを実施した後に、複数の該半導体パッケージの該封止剤上面及び側壁に導電性のシールド層を形成するシールド層形成ステップと、を備え、該保護テープは、該パッケージ基板及び外周の該環状フレームに貼着する箇所のみ粘着層を有し、該分割ステップにおいては、該パッケージ基板外周の該保護テープの粘着層の粘着性を低減又は無い状態で該分割工具で加工を行い、分割時に飛散する該配線基材の金属粉の該保護テープの粘着層への付着を低減することを特徴とする。また、本発明の一態様のパッケージ基板の加工方法は、配線基材上に形成された交差する分割予定ラインで区画された領域に複数チップが配設され封止剤で一括封止されたパッケージ基板の加工方法であって、該配線基材側に保護テープを貼着し該保護テープの外周部を環状フレームによって支持するパッケージ基板支持ステップと、該パッケージ基板支持ステップを実施した後に、少なくとも該パッケージ基板外周の該保護テープの粘着層を全面覆うように水溶性樹脂を塗布する水溶性樹脂塗布ステップと、該水溶性樹脂塗布ステップを実施した後に、分割工具で該保護テープの途中まで切り込み該分割予定ラインに沿って加工し個々の半導体パッケージに分割する分割ステップと、該分割ステップを実施した後に、該水溶性樹脂を除去する水溶性樹脂除去ステップと、該水溶性樹脂除去ステップを実施した後に、複数の該半導体パッケージの該封止剤上面及び側壁に導電性のシールド層を形成するシールド層形成ステップと、を備え、該分割ステップにおいては、該パッケージ基板外周の該保護テープの粘着層の粘着性を低減又は無い状態で該分割工具で加工を行い、分割時に飛散する該配線基材の金属粉の該保護テープの粘着層への付着を低減することを特徴とする。
この構成によれば、パッケージ基板外周の保護テープの粘着性が低減又は粘着性が無いため、半導体パッケージの分割時に配線基材の金属粉が飛散しても、パッケージ基板外周の保護テープへの金属粉の付着が低減される。プラズマ処理によってシールド層を形成する際に、保護テープに残った金属粉による異常放電の発生が抑えられる。よって、異常放電によってシールド層の形成が妨げられることがなく、シールド層を良好に形成することができる。
本発明の一態様のパッケージ基板の加工方法において、該保護テープは、粘着層を備え、該パッケージ基板支持ステップと該分割ステップとの間に、該パッケージ基板の外周の露呈している粘着層に紫外線を照射することで、該パッケージ基板外周の該保護テープの粘着層への付着を低減させる紫外線照射ステップを備える。
本発明の一態様のパッケージ基板の加工方法において、該パッケージ基板支持ステップと該分割ステップとの間に、該保護テープ側をチャックテーブルに保持し、先端がＶ形状に形成された切削ブレードを該封止剤側から厚み方向途中まで切り込み該分割予定ラインに対応する領域に沿って切削し、該封止剤上面から切削溝底に向かって傾斜した側壁を備えるようにＶ溝を形成するＶ溝形成ステップを備える。
本発明の一態様の保護テープは、配線基材上に形成された交差する分割予定ラインで区画された領域に複数チップが配設され封止剤で一括封止されたパッケージ基板の加工に使用される保護テープであって、テープ基材の上面には、環状フレームによって支持される外周部及び該パッケージ基板が貼着される中央部に粘着領域が設けられると共に、該外周部及び該中央部以外に非粘着領域が設けられ、プラズマ処理に対する耐性を有することを特徴とする。
本発明によれば、パッケージ基板外周の保護テープの粘着性を低減又は粘着性を無くすことで、プラズマ処理によるシールド層の形成時に金属粉による異常放電を抑えてシールド層を良好に形成することができる。
本実施の形態の半導体パッケージの断面模式図である。 比較例の半導体パッケージの製造方法の説明図である。 パッケージ基板の第１の加工方法の説明図である。 パッケージ基板の第１の加工方法の説明図である。 パッケージ基板の第１の加工方法の説明図である。 パッケージ基板の第２の加工方法の説明図である。 パッケージ基板の第３の加工方法の説明図である。 試験体に設けたシールド層の厚みを示す図である。 試験体の側面の傾斜角とシールド層の厚みとの関係を示す図である。 半導体パッケージの変形例を示す図である。 半導体パッケージの変形例を示す図である。 半導体パッケージの変形例を示す図である。 分割ステップの変形例を示す図である。 Ｖブレードの変形例を示す図である。
以下、添付図面を参照して、本実施の形態のパッケージ基板の加工方法について説明する。図１は、本実施の形態の半導体パッケージの断面模式図である。図２は、比較例の半導体パッケージの製造方法の説明図である。なお、以下の実施の形態はあくまでも一例を示すものであり、各ステップ間に他のステップを備えてもよいし、ステップの順序を適宜入れ換えてもよい。
図１に示すように、半導体パッケージ１０は、いわゆるＥＭＩ（Electro-Magnetic Interference）で遮断を要する全てのパッケージの半導体装置であり、外面のシールド層１６によって周囲への電磁ノイズの漏洩を抑制するように構成されている。シールド層１６の内側では、配線基板（配線基材）１１の上面に実装された半導体チップ（チップ）１２が樹脂層（封止剤）１３で封止され、配線基板１１の下面にバンプ１４が配設されている。配線基板１１には、半導体チップ１２に接続される電極やグランドライン１７を含む各種配線が形成されている。
半導体チップ１２は、半導体基板上のデバイス毎に半導体ウェーハを個片化して形成され、配線基板１１の所定の位置にマウントされている。また、パッケージ側面（側壁）２３にはパッケージ上面（封止剤上面）２２から下方に向かって外側に広がるような傾斜面２５が形成されており、この傾斜面２５に対してスパッタ法等によって上方からシールド層１６が形成されている。一般的な半導体パッケージの鉛直なパッケージ側面とは異なり、パッケージ側面２３の傾斜面２５がシールド層１６の形成方向に対して斜めに交差しているため、傾斜面２５にシールド層１６が形成され易くなっている。
ところで、図２Ａの比較例に示すように、パッケージ基板１１１が保護テープ１１２を介して環状フレーム１１４に支持され、切削ブレード１１６によるダイシング等によってパッケージ基板１１１が個々の半導体パッケージ１１０に分割されている。通常の保護テープ１１２は全面に粘着層１１３が設けられているため、パッケージ基板１１１のカット時に飛散した金属粉１１９が保護テープ１１２の粘着層１１３に付着する。パッケージ基板１１１上の金属粉であれば、加工中の洗浄水の噴き付けや加工後の洗浄処理によって取り除かれるが、保護テープ１１２の粘着層１１３に付着した金属粉１１９までは十分に取り除かれない。
保護テープ１１２に金属粉１１９が残ったままでは、半導体パッケージ１１０にシールド層を形成する際に、プラズマ処理時の異常放電によって成膜処理が妨げられると共に成膜品質が低下する。さらに、通常の保護テープ１１２はプラズマ耐性を有さないため、パッケージ基板１１１の分割時とプラズマ処理で同じテープを使用することはできない。このため、分割用の保護テープ１１２とプラズマ処理用の保護テープ１１５（図２Ｂ参照）を個別に用意して、パッケージ基板１１１の分割時とプラズマ処理時とでテープを貼り替えることで、プラズマ処理時の異常放電を防止すると共にテープの劣化を抑えている。
図２Ｂに示すように、半導体パッケージ１１０の裏面を保護テープ１１２から保護テープ１１５に貼り替える場合には、半導体パッケージ１１０の表面に別の保護テープ１１７を貼着して、２回に分けて保護テープを貼り替えなければならない。このため、テープコストが増大すると共に、貼り替え回数（転写回数）の増加によって半導体パッケージ１１０のパッケージ間隔が変化してしまう。また、図２Ｃに示すように、プラズマ処理時にチャンバ内でパッケージ基板１１１の周囲をマスキングすることで異常放電を防止できるが、パッケージ基板１１１毎にマスク１１８のサイズを変更しなければならない。
そこで、本実施の形態では、パッケージ基板１５の分割からプラズマ処理までの一連の処理を同一の保護テープで実施できるように、保護テープへの金属粉の付着を抑えた状態で分割すると共に、プラズマ処理に対する耐性に優れた保護テープを採用している。保護テープへの金属粉の付着を抑えることでプラズマ処理による異常放電が抑えられ、保護テープの耐性によってプラズマ処理による保護テープの劣化が抑えられる。また、テープの貼り替え作業が生じないため、テープコストが低減されると共にパッケージ間隔に変化が生じることがない。
ここで、パッケージ基板１５の周囲で保護テープの粘着性を低減する方法として、ＵＶ照射法、特殊テープ使用法、ソフトマスク形成法の３つの方法が検討されている。ＵＶ照射法は、パッケージ基板１５をマスクにして保護テープ３０に紫外線を照射して、パッケージ基板１５の周囲の粘着層への付着を低減する方法である（図４Ａ参照）。特殊テープ使用法は、パッケージ基板１５の周囲に粘着層が無い特殊テープ５０を使用する方法である（図６参照）。ソフトマスク形成法は、パッケージ基板１５の周囲に水溶性樹脂を塗布して保護テープ６０上にソフトマスク６４を形成して粘着性を無くす方法である（図７参照）。
先ず、図３から図５を参照して、ＵＶ照射法を採用した第１の加工方法について説明する。図３から図５は、パッケージ基板の第１の加工方法の説明図である。なお、図３Ａはマウントステップ、図３Ｂは基板作成ステップ、図３Ｃはパッケージ基板支持ステップのそれぞれ一例を示す図である。図４Ａ及び図４Ｂは紫外線照射ステップ、図４ＣはＶ溝形成ステップのそれぞれ一例を示す図である。図５Ａは分割ステップ、図５Ｂ及び図５Ｃはシールド層形成ステップのそれぞれ一例を示す図である。
図３Ａに示すように、先ずマウントステップが実施される。マウントステップでは、配線基板１１の表面が交差する分割予定ラインで格子状に区画されており、区画された複数の領域に複数の半導体チップ１２が配設される。配線基板１１内にはグランドライン１７等の配線が形成され、配線基板１１の下面にはバンプ１４が配設されている。この場合、半導体チップ１２の上面の電極にワイヤ１９の一端が接続され、配線基板１１の表面の電極１８にワイヤ１９の他端が接続される。なお、ワイヤボンディングに限らず、半導体チップ１２の下面の電極を配線基板１１の表面の電極に直接接続するフリップチップボンディングが実施されてもよい。
図３Ｂに示すように、マウントステップが実施された後に基板作成ステップが実施される。基板作成ステップでは、複数の半導体チップ１２がマウントされた配線基板１１の表面側に封止剤５９が供給され、各半導体チップ１２が封止剤５９で一括封止されてパッケージ基板１５（図３Ｃ参照）が作成される。この場合、半導体チップ１２が実装された配線基板１１の下面が保持治具（不図示）に保持されており、配線基板１１の上面を覆うように枠型５６が配置されている。枠型５６の上壁には注入口５７が開口しており、注入口５７の上方には封止剤５９の供給ノズル５８が位置付けられている。
そして、供給ノズル５８から注入口５７を通じて配線基板１１の上面に封止剤５９が供給されて半導体チップ１２が封止される。この状態で、封止剤５９が加熱又は乾燥されることで硬化されて、配線基板１１の上面に樹脂層１３（図３Ｃ参照）を形成したパッケージ基板１５が作成される。なお、封止剤５９には、硬化性を有するものが用いられ、エポキシ樹脂、シリコーン樹脂、ウレタン樹脂、不飽和ポリエステル樹脂、アクリルウレタン樹脂、又はポリイミド樹脂等から選択することができる。また、封止剤５９は液状に限らず、シート状、パウダー状の樹脂を使用することもできる。このようにして、配線基板１１上の複数の半導体チップ１２が一括で封止される。なお、パッケージ基板１５が予め用意されている場合には、マウントステップ、基板作成ステップを省略してもよい。
図３Ｃに示すように、基板作成ステップが実施された後にパッケージ基板支持ステップが実施される。パッケージ基板支持ステップでは、環状フレーム２０の中央を塞ぐように保護テープ３０が貼着され、この保護テープ３０にパッケージ基板１５の配線基板１１側が貼着される。これにより、保護テープ３０の外周部が環状フレーム２０によって支持され、保護テープ３０を介してパッケージ基板１５が環状フレーム２０の内側に位置付けられる。保護テープ３０は、いわゆるダイシングテープであり、テープ基材３１の上面に粘着層３２を積層して形成されている。なお、粘着層３２として紫外線硬化型の粘着層が使用されてもよいし、紫外線硬化型以外の粘着層が使用されてもよい。
なお、保護テープ３０は、全体として、後段のシールド層形成ステップのプラズマ処理に対する耐性を有する材料で形成されることが好ましい。プラズマ処理に対する耐性とは、耐プラズマ性、耐熱性、耐真空性を含むプラズマ耐性を示している。保護テープ３０のテープ基材３１は、１５０度－１７０度の耐熱温度の材料で形成されることが好ましく、例えば、ポリエチレンナフタレート樹脂、ポリイミド樹脂から選択することができる。環状フレーム２０は、上面視リング状に形成されていてもよいし、上面視矩形枠状に形成されていてもよい。また、パッケージ基板支持ステップは、マウンタ等の専用装置によって機械的に実施されてもよいし、オペレータの手作業によって実施されてもよい。
図４Ａに示すように、パッケージ基板支持ステップが実施された後に紫外線照射ステップが実施される。紫外線照射ステップでは、保護テープ３０の粘着層３２が紫外線硬化型の場合には、光源３６として高圧水銀ランプが使用される。パッケージ基板１５の上方に光源３６が位置付けられ、光源３６から保護テープ３０の粘着層３２に向けて波長３５０ｎｍの紫外線が照射される。このとき、パッケージ基板１５及び環状フレーム２０によって紫外線が遮られ、パッケージ基板１５の外周から露呈している粘着層３２に紫外線が照射される。パッケージ基板１５の外周の粘着層３２が硬化することで粘着性が低減され、パッケージ基板１５の分割時に保護テープ３０の粘着層３２への金属粉２９（図４Ｃ参照）の付着が抑えられている。
このように、パッケージ基板１５及び環状フレーム２０がマスクとして機能することで、パッケージ基板１５及び環状フレーム２０に対する粘着層３２の粘着性を低減させることなく、粘着層３２の露呈箇所の粘着性だけを低減させることができる。紫外線の照射量は、保護テープ３０の粘着層３２を完全に硬化させる必要はなく、保護テープ３０の粘着層３２の少なくとも表面の粘着性を低下させることができればよい。保護テープ３０の粘着層３２に対する紫外線の照射は一度に実施される構成に限られず、パッケージ基板１５の分割前と分割後の２回に分けて実施されてもよい。
また、紫外線照射ステップでは、保護テープ３０の粘着層３２が紫外線硬化型以外の場合には、光源３６として低圧水銀ランプが使用される。この場合、光源３６から保護テープ３０の粘着層３２に向けて波長約１８５ｎｍの紫外線と波長約２５４ｎｍの紫外線が同時に照射される。波長約１８５ｎｍの紫外線によって大気中の酸素分子が酸素原子に分解され、酸素原子同士が結合することでオゾンが生成される。さらに、波長約２５４ｎｍの紫外線によってオゾンが分解されて励起状態の活性酸素が発生する。活性酸素が撥水性の汚染物質に結合することで、撥水性の汚染物質がＨ２Ｏ、ＣＯ２等になって気化して粘着層３２の濡れ性が向上される。また、粘着層３２の表面は紫外線の照射によって分子の結合が分解されており、この表面に周囲の活性酸素が結び付くことで、粘着層３２の表面が親水性に改質される。粘着層３２の表面から撥水性の汚染物質が除去されると共に、粘着層３２の表面が親水性に改質されるため、パッケージ基板１５の分割時に保護テープ３０の粘着層３２への金属粉２９の付着が抑えられる。
また、紫外線照射ステップは、粘着テープ３０の裏面側から表面側の粘着層３２に紫外線が照射されてもよい。この場合、粘着テープ３０の裏面には、パッケージ基板１５及び環状フレーム２０の貼着面に紫外線が照射されないようにマスクが設けられる。このような構成でも、粘着層３２を硬化させたり、粘着層３２の表面を親水性に改質させたりして、粘着層３２への金属粉２９の付着を低減できる。
なお、パッケージ基板１５の下部エッジ３７から紫外線が入り込むと、下部エッジ３７の粘着性が低下してパッケージ基板１５の外周部分に浮きが生じる場合がある。この場合、上記したようにパッケージ基板１５の分割前と分割後に分けて紫外線を照射し、パッケージ基板１５の外周部分に浮きが生じない程度に初回の紫外線の照射量を抑えてもよい。また、図４Ｂに示すように、パッケージ基板１５全体をハードマスク３８によってマスキングすることで、パッケージ基板１５の外周部分から紫外線が入り込みを防止してもよい。なお、ハードマスクは紫外線を遮蔽可能なものであれば特に材料は限定されない。
図４Ｃに示すように、紫外線照射ステップが実施された後にＶ溝形成ステップが実施される。Ｖ溝形成ステップでは、ダイヤモンド砥粒等が結合剤で固められて、先端がＶ形状の円板状に成形された切削ブレード（以下、Ｖブレード４１と称する）が使用される。パッケージ基板１５の配線基板１１側が保護テープ３０を介してチャックテーブル（不図示）に保持され、Ｖブレード４１がパッケージ基板１５の分割予定ラインに位置合わせされる。そして、パッケージ基板１５の外側でＶブレード４１がパッケージ基板１５の厚み方向途中までの深さまで降ろされ、Ｖブレード４１に対してパッケージ基板１５が水平方向に切削送りされる。
Ｖブレード４１で樹脂層（封止剤）１３側からパッケージ基板１５の厚み方向の途中まで切り込まれ、分割予定ラインに対応する領域に沿ってハーフカットされる。これにより、樹脂層１３の上面から切削溝底に向かって傾斜した側壁を備えるようにＶ溝４２が形成される。このとき、Ｖブレード４１で配線基板１１まで切り込まれることで、配線等の金属粉２９がパッケージ基板１５の周囲の保護テープ３０上にも飛散する。パッケージ基板１５の周囲の保護テープ３０の粘着層３２は粘着性が低減されているため、粘着層３２に金属粉２９が付着することがなく、加工中の切削水の噴射や加工後の洗浄によって金属粉２９が除去される。
なお、本実施の形態では、Ｖブレード４１の先端が尖ったＶ字形状に形成されたが、この構成に限定されない。Ｖブレード４１の先端は、パッケージ基板１５に対してＶ溝４２を形成可能な形状であればよい。例えば、図１４に示すように、Ｖブレード４９の先端が平坦なＶ字形状に形成されていてもよい。よって、切削ブレードの先端がＶ字形状とは、切削ブレードの先端まで尖った完全なＶ字形状に限らず、切削ブレードの先端が平坦な略Ｖ字形状を含む形状である。また、Ｖブレードの先端のＶ字面は直線的に傾斜している必要はなく、僅かに丸みを帯びていてもよい。
図５Ａに示すように、Ｖ溝形成ステップが実施された後に分割ステップが実施される。分割ステップでは、ダイヤモンド砥粒等が結合剤で固められて、Ｖブレード４１よりも幅が狭く、先端が矩形状の円板状に成形された切削ブレード（以下、ストレートブレード４６（分割工具）と称する）が使用される。ストレートブレード４６はチャックテーブル上のパッケージ基板１５のＶ溝４２に位置合わせされる。そして、パッケージ基板１５の外側でストレートブレード４６が保護テープ３０の厚み方向途中までの深さまで降ろされ、ストレートブレード４６に対してパッケージ基板１５が水平方向に切削送りされる。
ストレートブレード４６で保護テープ３０の途中まで切り込まれ、分割予定ラインに沿ってパッケージ基板１５がフルカットされる。これにより、Ｖ溝４２の溝底から保護テープ３０に向かって矩形溝４７が形成され、パッケージ基板１５が個々の半導体パッケージ１０に分割される。このとき、分割ステップ中に配線等の金属粉２９がパッケージ基板１５の周囲の保護テープ３０にも飛散する。パッケージ基板１５の周囲の保護テープ３０の粘着層３２は粘着性が低減されているため、粘着層３２に金属粉２９が付着することがなく、加工中の切削水の噴射や加工後の洗浄によって金属粉２９が除去される。
図５Ｂに示すように、分割ステップが実施された後にシールド層形成ステップが実施される。シールド層形成ステップでは、複数の半導体パッケージ１０のパッケージ外面に導電性材料でシールド層１６が形成される。この場合、各半導体パッケージ１０が保護テープ３０を介してプラズマ装置（不図示）内に搬入され、所定の形成条件で各半導体パッケージ１０に対して上方からスパッタ等のプラズマ処理によって導電性材料が成膜される。これにより、各半導体パッケージ１０のパッケージ外面に所望の厚みでシールド層１６が形成される。
このとき、図５Ｃに示すように、パッケージ側面２３の傾斜面２５がパッケージ上面２２から下方に向かって外側に広がっており、傾斜面２５がシールド層１６の形成方向（鉛直方向）に対して斜めに交差している。よって、半導体パッケージ１０にシールド層１６を形成する際に、パッケージ上面２２だけでなくパッケージ側面２３の傾斜面２５にも、十分なシールド効果が発揮できる厚みでシールド層１６が形成される。また、保護テープ３０上に金属粉２９が残存していないため（図５Ｂ参照）、プラズマ処理時に異常放電が生じることもない。さらに、保護テープ３０がプラズマ処理に対して耐性を有しているため、プラズマ処理によって保護テープ３０が劣化することがない。
また、パッケージ側面２３の鉛直面２６やパッケージ間の溝底４８にもシールド層１６が形成されるため、保護テープ３０から半導体パッケージ１０をピックアップする際に、半導体パッケージ１０の下部にシールド層１６でバリが生じる場合がある。この場合、シールド層１６の成膜条件に加えて、パッケージ間のアスペクト比（縦横比）を調整することで、半導体パッケージ１０のバリの発生を抑えることが可能である。パッケージ間のアスペクト比は、ストレートブレード４６（図５Ａ参照）の幅寸法及び切り込み量によって調整することが可能である。
パッケージ間のアスペクト比は、パッケージ側面２３の傾斜面２５の下端から保護テープ３０に切り込んだ溝底４８までの深さをＹｍｍ、パッケージ側面２３の鉛直面２６の対向間隔をＸｍｍとした際にＹ／Ｘで表される。パッケージ側面２３の鉛直面２６の下側やパッケージ間の溝底４８はアスペクト比の影響を受け易く、アスペクト比が高くなるのに伴ってシールド層１６が薄くなる。アスペクト比を高めることで、アスペクト比が影響し難い傾斜面２５にシールド層１６が適度な厚みで形成され、アスペクト比が影響し易い鉛直面２６の下側や溝底４８にシールド層１６が薄く形成されてバリの発生が抑えられる。
また、配線基板１１のグランドライン１７は、パッケージ側面２３の傾斜面２５の下側で外部に露出している。傾斜面２５の下側で適度な厚みのシールド層１６にグランドライン１７が接続されるため、半導体パッケージ１０で生じた電磁ノイズがグランドライン１７を通じて半導体パッケージ１０外に逃がされる。なお、パッケージ側面２３の鉛直面２６の下側ではシールド層１６が薄くなるが、配線基板１１の多数の配線（不図示）によって電磁ノイズがカットされている。したがって、半導体パッケージ１０の周囲の電子部品への電磁ノイズの漏洩が全体的に防止される。
なお、配線基板１１のグランドライン１７は、シールド層１６に接続されていればよく、パッケージ側面２３の鉛直面２６でシールド層１６に接続されてもよい。また、シールド層１６は、銅、チタン、ニッケル、金等のうち一つ以上の導電性材料によって厚さ数μｍ以上の金属層であり、スパッタ法、イオンプレーディング法、プラズマＣＶＤ（chemical Vapor Deposition）法等のプラズマ処理によって形成されてもよい。このようにして、パッケージ上面２２及びパッケージ側面２３がシールド層１６でカバーされた半導体パッケージ１０が製造される。
このように、第１の加工方法では、パッケージ基板１５及び環状フレーム２０をマスクにして保護テープ３０に紫外線を照射することで、保護テープ３０の露呈部分の粘着性を低減している。このため、Ｖ溝形成ステップ及び分割ステップで保護テープ３０への金属粉２９の付着を抑えて、シールド層形成工程で異常放電を防止できる。また、保護テープ３０がプラズマ処理に対する耐性を持っているため、シールド層形成工程で保護テープ３０の劣化を抑えることができる。パッケージ基板１５の加工方法の一連の処理に同一の保護テープ３０を用いることができ、テープコストが低減されると共にパッケージ間隔が変わることがない。
次に、図６を参照して、特殊テープ使用法を採用した第２の加工方法について説明する。第２の加工方法は、紫外線照射ステップを実施する代わりに、保護テープとしてパッケージ基板の周囲に粘着層が無い特殊テープを使用する点についてのみ第１の加工方法と相違している。したがって、紫外線照射ステップ以外の各ステップは第１の加工方法と同じであるため説明を省略し、相違点となる保護テープについて説明する。図６Ａ－図６Ｄは、パッケージ基板の第２の加工方法の説明図である。
図６Ａに示すように、第２の加工方法では、保護テープとして、パッケージ基板１５及び環状フレーム２０に貼着する箇所にのみ粘着層５２、５４を有する特殊テープ５０が使用される。特殊テープ５０はプラズマ処理に対する耐性を有しており、シールド層形成ステップでテープの劣化が抑えられている。テープ基材５１の上面には、環状フレーム２０に支持される外周部に粘着層５２、パッケージ基板１５が貼着される中央部に粘着層５４が設けられ、環状フレーム２０及びパッケージ基板１５の間の露呈部分に粘着層が設けられていない。このため、パッケージ基板１５の周囲に金属粉２９が飛散しても、特殊テープ５０に金属粉２９が付着することがなく、加工中の切削水の噴射や加工後の洗浄によって金属粉２９が除去される。
なお、図６Ｂに示すように、特殊テープ５０としてテープ基材５１と粘着層５２、５４を一体にした一体型テープが使用されてもよいし、図６Ｃに示すように、テープ基材５１に対して粘着層５２、５４を追加する貼り合せ型テープが使用されてもよい。貼り合せ型テープの場合には、離型紙５３からテープ基材５１に粘着層５２を移し替えて特殊テープ５０が形成される。また、図６Ｄに示すように、離型紙５３からパッケージ基板１５に粘着層５４を移し替えて、粘着層５４付きのパッケージ基板１５を保護テープ５５の非粘着領域に貼着してもよい。このような構成でも、テープへの金属粉２９の付着を防止することができる。
また、特殊テープ５０は、テープ基材５１の上面に環状フレーム２０に支持される外周部とパッケージ基板１５が貼着される中央部に粘着領域が設けられ、外周部及び中央部以外に非粘着領域が設けられる構成であればよい。ここで、非粘着領域は、完全に粘着性が無い領域に限定されず、金属粉２９が付着しない程度に粘着性が低減された領域でもよい。すなわち、粘着領域は、少なくとも非粘着領域よりも金属粉２９に対する粘着性が高い領域であり、非粘着領域は、少なくとも粘着領域よりも金属粉２９に対する粘着性が低い領域を含む概念である。
このように、第２の加工方法では、パッケージ基板１５の周囲に粘着層が存在しない特殊テープ５０を使用することで、特殊テープ５０への金属粉２９の付着を抑えている。このため、第１の加工方法と同様にシールド層形成工程で異常放電が防止されている。また、特殊テープ５０がプラズマ処理に対する耐性を持っているため、シールド層形成工程で特殊テープ５０の劣化が抑えられ、パッケージ基板１５の加工方法の一連の処理に同一の特殊テープ５０を用いることが可能になっている。
次に、図７を参照して、ソフトマスク形成法を採用した第３の加工方法について説明する。第３の加工方法は、紫外線照射ステップを実施する代わりに、水溶性樹脂塗布ステップと水溶性樹脂除去ステップとを実施する点についてのみ第１の加工方法と相違している。したがって、紫外線照射ステップ以外の各ステップは第１の加工方法と同じであるため説明を省略し、相違点となる溶性樹脂塗布ステップと水溶性樹脂除去ステップについて説明する。図７Ａ－図７Ｃは、パッケージ基板の第３の加工方法の説明図である。
図７Ａに示すように、パッケージ基板支持ステップが実施された後に水溶性樹脂塗布ステップが実施される。水溶性樹脂塗布ステップでは、スピンナーテーブル（不図示）上にパッケージ基板１５が載置され、パッケージ基板１５の上方に樹脂ノズル６３が位置付けられる。パッケージ基板１５が回転されながら、樹脂ノズル６３から水溶性樹脂が垂らされることで、遠心力によってパッケージ基板１５及び保護テープ６０の露出部分に水溶性樹脂が広げられる。これにより、パッケージ基板１５外周の保護テープ６０の粘着層６２全面を覆うように水溶性樹脂が塗布される。
そして、水溶性樹脂が硬化することで、パッケージ基板１５の周囲で保護テープ６０上にソフトマスク６４が形成される。水溶性樹脂としては、例えば、紫外線硬化温水膨潤タイプの株式会社スリーボンド製の商品名「３０Ｙ－６３２Ｄ－３」が使用されてもよい。この水溶性樹脂は、紫外線の照射によって硬化し、９０度前後の温水に浸漬されることで膨潤する。このため、後段のＶ溝形成ステップや分割ステップで、ソフトマスク６４に２０度前後の洗浄水が噴き付けられても、加工途中で保護テープ６０からソフトマスク６４が剥離することがない。
図７Ｂに示すように、分割ステップが実施された後に水溶性樹脂除去ステップが実施される。水溶性樹脂除去ステップでは、パッケージ基板１５が温水に浸漬され、ソフトマスク６４（水溶性樹脂）が膨潤することで除去される。このとき、ソフトマスク６４に付着した金属粉２９もソフトマスク６４と共に除去されるため、保護テープ６０上に金属粉２９が残ることがない。また、水溶性樹脂除去ステップでは、パッケージ基板１５及び保護テープ６０からソフトマスク６４を除去可能であればよく、温水を吹き付けることでソフトマスク６４を除去してもよい。
なお、図７Ｃに示すように、水溶性樹脂塗布ステップは、少なくともパッケージ基板１５の外周の保護テープ６０の粘着層６２全体を水溶性樹脂で覆う構成であればよく、環状フレーム２０及びパッケージ基板１５の間の露呈部分にのみ水溶性樹脂を塗布してもよい。この場合、パッケージ基板１５をハードマスクでマスキングしながら水溶性樹脂を塗布することで、保護テープ６０の露呈部分にのみ水溶性樹脂を塗布することができる。また、水溶性樹脂は、上記のスピンコート法で塗布される構成に限定されず、スプレー塗布法、インクジェット法、スクリーン印刷法によって塗布されてもよい。
このように、第３の加工方法では、パッケージ基板１５の周囲に水溶性樹脂でソフトマスク６４を形成することで、保護テープ６０の露呈部分への金属粉２９の付着を防止している。このため、第１、第２の加工方法と同様にシールド層形成工程で異常放電が防止されている。また、保護テープ６０がプラズマ処理に対する耐性を持っているため、シールド層形成工程で保護テープ３０の劣化が抑えられ、パッケージ基板１５の加工方法の一連の処理に同一の保護テープ６０を用いることが可能になっている。
続いて、半導体パッケージの側面の傾斜角度とシールド層との関係について説明する。図８は、試験体に設けたシールド層の厚みを示す図である。図９は、試験体の側面の傾斜角とシールド層の厚みとの関係を示す図である。
図８に示すように、側面７２の傾斜角度θを変えた複数の試験体７０を用意し、１８０℃、８×１０－４Ｐａの条件下でイオンプレーティング法によってシールド層を形成した。側面７２の傾斜角度θは、９０°、８２°、６８°、６０°、４５°とした。また、上面７１に形成された上部シールド層７３、側面７２に形成された側部シールド層７４に分けて、走査型電子顕微鏡の観察画像に基づいて上部シールド層７３、側部シールド層７４の厚みｔ１、ｔ２を測定した。上部シールド層７３及び側部シールド層７４の厚みｔ１、ｔ２は、次式（１）に示すステップカバレッジ（step coverage）の値として算出し、この値と傾斜角度θの関係を図９にまとめた。
（１）
step coverage＝（ｔ２／ｔ１）×１００
この結果、傾斜角度θが９０°から小さくなるにつれてステップカバレッジの値が徐々に大きくなり、傾斜角度θが４５°になるとステップカバレッジの値が１００％になった。具体的には、傾斜角度θが４５°になるように設定した場合、上部シールド層７３の厚みｔ１と側部シールド層７４の厚みｔ２が一致し、試験体７０の上面７１及び側面７２に均一な厚みのシールド層が確認された。また、発明者の実験によれば、ステップカバレッジの値が５０％を下回ると、側部シールド層７４の成膜に時間を要し、プロセスコストが増大するため、ステップカバレッジの値が５０％以上となる範囲が好ましい。したがって、半導体パッケージの側面の傾斜角度θは４５°以上かつ８２°以下であることが好ましい。
以上のように、本実施の形態のパッケージ基板１５の加工方法によれば、パッケージ基板１５の外周の保護テープ３０、５０、６０の粘着性が低減又は粘着性が無いため、半導体パッケージ１０の分割時に配線基板１１の金属粉２９が飛散しても、パッケージ基板１５の外周の保護テープ３０、５０、６０への金属粉２９の付着が低減される。プラズマ処理によってシールド層１６を形成する際に、保護テープ３０に残った金属粉２９による異常放電の発生が抑えられる。よって、異常放電によってシールド層１６の形成が妨げられることがなく、シールド層１６を良好に形成することができる。
なお、本実施の形態では、パッケージ基板に対してＶ溝形成ステップが実施された後に分割ステップが実施される構成にしたが、Ｖ溝形成ステップを実施せずに分割ステップが実施されてもよい。すなわち、図１０Ａに示すように、半導体パッケージ８０のパッケージ側面が鉛直面８１になっていてもよい。
また、本実施の形態では、Ｖ溝によって半導体パッケージのパッケージ側面に傾斜を設ける構成にしたが、この構成に限定されない。図１０Ｂに示すように、半導体パッケージ８３のパッケージ側面に段差８４を設けてもよいし、図１０Ｃに示すように、半導体パッケージ８６のパッケージ側面に湾曲面８７を設けてもよい。
また、本実施の形態においては、配線基板に１つの半導体チップを実装した半導体パッケージを例示したが、この構成に限定されない。配線基板に複数の半導体チップを実装した半導体パッケージを製造してもよい。例えば、図１１Ａに示すように、配線基板９１に複数（例えば、３つ）の半導体チップ９２ａ－９２ｃを実装し、半導体チップ９２ａ－９２ｃをまとめてシールドした半導体パッケージ９０を製造するようにしてもよい。この場合、パッケージ単位でパッケージ基板にＶ溝が形成され、パッケージ単位で半導体パッケージ基板が分割される。なお、半導体チップ９２ａ－９２ｃは同一機能を有してもよいし、異なる機能を有してもよい。
また、図１１Ｂに示すように、配線基板に複数（例えば、２つ）の半導体チップ９７ａ、９７ｂを実装し、半導体チップ９７ａ、９７ｂを個別にシールドした半導体パッケージ９５を製造するようにしてもよい。この場合、チップ単位でパッケージ基板にＶ溝が形成され、パッケージ単位でパッケージ基板が分割される。なお、半導体チップ９７ａ、９７ｂは同一機能を有してもよいし、異なる機能を有してもよい。
また、本実施の形態では、半導体チップがワイヤを介して配線基板の電極にワイヤボンディングされた半導体パッケージを製造する構成について説明したが、この構成に限定されない。図１２に示すように、半導体パッケージ１００は、半導体チップ１０２が配線基板１０１の電極に直接接続されてフリップチップボンディングされていてもよい。
また、本実施の形態では、分割ステップでストレートブレードが使用される構成にしたが、この構成に限定されない。例えば、図１３Ａに示すように、分割工具としてレーザアブレーション用の加工ヘッド１０５を用いてパッケージ基板１５を分割するようにしてもよい。また、図１３Ｂに示すように、分割工具として総型砥石１０６を用いて、パッケージ基板１５にＶ溝を形成する同時に分割するようにしてもよい。また、総型砥石１０６の代わりにマルチブレードが使用されてもよい。
また、本実施の形態では、半導体パッケージ基板に対するＶ溝の形成と半導体パッケージ基板の分割が同一の装置で実施されてもよいし、別々の装置で実施されてもよい。
また、半導体パッケージは、携帯電話等の携帯通信機器に用いられる構成に限らず、カメラ等の他の電子機器に用いられてもよい。
また、パッケージ基板は、シールド層が形成可能なワークであれば特に限定されない。例えば、ＣＳＰ（Chip Size Package）、ＷＬＣＳＰ（Wafer Level Chip Size Package）、ＥＭＩ（Electro Magnetic Interference）、ＳＩＰ（System In Package）、ＦＯＷＬＰ（Fan Out Wafer Level Package）用の各種基板が用いられてもよい。ＦＯＷＬＰ基板の場合には、再配線層上に厚みの異なる複数チップを実装する構成にしてもよい。したがって、配線基材は、ＰＣＢ基板等の配線基板に限定されず、ＦＯＷＬＰ基板の再配線層を含む概念である。
また、本実施の形態及び変形例を説明したが、本発明の他の実施の形態として、上記各実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本発明の実施の形態は上記の各実施の形態及び変形例に限定されるものではなく、本発明の技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらには、技術の進歩又は派生する別技術によって、本発明の技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、本発明の技術的思想の範囲内に含まれ得る全ての実施形態をカバーしている。
また、本実施の形態では、本発明をパッケージ基板の加工方法に適用した構成について説明したが、シールド層が形成される他の加工対象の加工方法に適用することも可能である。
以上説明したように、本発明は、保護テープへの金属粉の付着を抑えて、プラズマ処理における異常放電の発生を防止することができるという効果を有し、特に、携帯通信機器に用いられるパッケージ基板の加工方法に有用である。
１０ ：半導体パッケージ
１１ ：配線基板
１２ ：半導体チップ
１５ ：パッケージ基板
１６ ：シールド層
２０ ：環状フレーム
２２ ：パッケージ上面（封止剤上面）
２３ ：パッケージ側面（側壁）
２９ ：金属粉
３０、５０、６０ ：保護テープ
３１、５１、６１ ：テープ基材
３２、５２、６２ ：粘着層
４１ ：Ｖブレード
４２ ：Ｖ溝
４６ ：ストレートブレード（分割工具）
５９ ：封止剤
６４ ：ソフトマスク
１０５：加工ヘッド（分割工具）
１０６：総型砥石（分割工具）

Claims (3)

  1. 配線基材上に形成された交差する分割予定ラインで区画された領域に複数チップが配設され封止剤で一括封止されたパッケージ基板の加工方法であって、
    該配線基材側に保護テープを貼着し該保護テープの外周部を環状フレームによって支持するパッケージ基板支持ステップと、
    該パッケージ基板支持ステップを実施した後に、分割工具で該保護テープの途中まで切り込み該分割予定ラインに沿って加工し個々の半導体パッケージに分割する分割ステップと、
    該分割ステップを実施した後に、複数の該半導体パッケージの該封止剤上面及び側壁に導電性のシールド層を形成するシールド層形成ステップと、を備え、
    該保護テープは、該パッケージ基板及び外周の該環状フレームに貼着する箇所のみ粘着層を有し、
    該分割ステップにおいては、該パッケージ基板外周の該保護テープの粘着層の粘着性を低減又は無い状態で該分割工具で加工を行い、分割時に飛散する該配線基材の金属粉の該保護テープの粘着層への付着を低減することを特徴とするパッケージ基板の加工方法。
  2. 配線基材上に形成された交差する分割予定ラインで区画された領域に複数チップが配設され封止剤で一括封止されたパッケージ基板の加工方法であって、
    該配線基材側に保護テープを貼着し該保護テープの外周部を環状フレームによって支持するパッケージ基板支持ステップと、
    該パッケージ基板支持ステップを実施した後に、少なくとも該パッケージ基板外周の該保護テープの粘着層を全面覆うように水溶性樹脂を塗布する水溶性樹脂塗布ステップと、
    該水溶性樹脂塗布ステップを実施した後に、分割工具で該保護テープの途中まで切り込み該分割予定ラインに沿って加工し個々の半導体パッケージに分割する分割ステップと、
    該分割ステップを実施した後に、該水溶性樹脂を除去する水溶性樹脂除去ステップと、
    該水溶性樹脂除去ステップを実施した後に、複数の該半導体パッケージの該封止剤上面及び側壁に導電性のシールド層を形成するシールド層形成ステップと、を備え、
    該分割ステップにおいては、該パッケージ基板外周の該保護テープの粘着層の粘着性を低減又は無い状態で該分割工具で加工を行い、分割時に飛散する該配線基材の金属粉の該保護テープの粘着層への付着を低減することを特徴とするパッケージ基板の加工方法。
  3. 該パッケージ基板支持ステップと該分割ステップとの間に、該保護テープ側をチャックテーブルに保持し、先端がＶ形状に形成された切削ブレードを該封止剤側から厚み方向途中まで切り込み該分割予定ラインに対応する領域に沿って切削し、該封止剤上面から切削溝底に向かって傾斜した側壁を備えるようにＶ溝を形成するＶ溝形成ステップを備える、請求項１または請求項２記載のパッケージ基板の加工方法。
JP2017194993A 2017-10-05 2017-10-05 パッケージ基板の加工方法 Active JP6999350B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017194993A JP6999350B2 (ja) 2017-10-05 2017-10-05 パッケージ基板の加工方法
US16/149,201 US11183464B2 (en) 2017-10-05 2018-10-02 Package substrate processing method and protective tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017194993A JP6999350B2 (ja) 2017-10-05 2017-10-05 パッケージ基板の加工方法

Publications (2)

Publication Number Publication Date
JP2019068013A JP2019068013A (ja) 2019-04-25
JP6999350B2 true JP6999350B2 (ja) 2022-01-18

Family

ID=65993454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017194993A Active JP6999350B2 (ja) 2017-10-05 2017-10-05 パッケージ基板の加工方法

Country Status (2)

Country Link
US (1) US11183464B2 (ja)
JP (1) JP6999350B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289378B2 (en) 2019-06-13 2022-03-29 Wolfspeed, Inc. Methods for dicing semiconductor wafers and semiconductor devices made by the methods
KR20220014685A (ko) 2020-07-29 2022-02-07 삼성전기주식회사 전자 소자 패키지 및 이의 제조방법
CN115466576B (zh) * 2022-08-29 2023-11-17 青岛歌尔微电子研究院有限公司 Uv胶带、bga磁控溅射封装方法和bga电子产品

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048876A (ja) 2005-08-09 2007-02-22 Renesas Technology Corp 半導体装置の製造方法
JP2009054679A (ja) 2007-08-24 2009-03-12 Lintec Corp ウェハ加工用シート
JP2012019022A (ja) 2010-07-07 2012-01-26 Murata Mfg Co Ltd 電子部品モジュールの製造方法
JP2012039104A (ja) 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
JP2014175853A (ja) 2013-03-08 2014-09-22 Seiko Instruments Inc パッケージ、圧電振動子、発振器、電子機器及び電波時計
JP2015119029A (ja) 2013-12-18 2015-06-25 株式会社ディスコ パッケージ基板の加工方法
JP2015176950A (ja) 2014-03-14 2015-10-05 株式会社ディスコ ウェーハの加工方法
JP2016100586A (ja) 2014-11-26 2016-05-30 株式会社ディスコ パッケージ基板の分割方法
JP2016136559A (ja) 2015-01-23 2016-07-28 株式会社ディスコ 被加工物の切削方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5857974A (en) * 1997-01-08 1999-01-12 Endosonics Corporation High resolution intravascular ultrasound transducer assembly having a flexible substrate
JP4326519B2 (ja) * 2005-03-31 2009-09-09 日東電工株式会社 保護テープ剥離方法およびこれを用いた装置
US20080315376A1 (en) * 2007-06-19 2008-12-25 Jinbang Tang Conformal EMI shielding with enhanced reliability
KR20120131530A (ko) * 2011-05-25 2012-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5886821B2 (ja) * 2013-01-04 2016-03-16 ピーエスケー インコーポレイテッド 基板処理装置及び方法
KR20160040927A (ko) * 2014-10-06 2016-04-15 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102497577B1 (ko) * 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048876A (ja) 2005-08-09 2007-02-22 Renesas Technology Corp 半導体装置の製造方法
JP2009054679A (ja) 2007-08-24 2009-03-12 Lintec Corp ウェハ加工用シート
JP2012019022A (ja) 2010-07-07 2012-01-26 Murata Mfg Co Ltd 電子部品モジュールの製造方法
JP2012039104A (ja) 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
JP2014175853A (ja) 2013-03-08 2014-09-22 Seiko Instruments Inc パッケージ、圧電振動子、発振器、電子機器及び電波時計
JP2015119029A (ja) 2013-12-18 2015-06-25 株式会社ディスコ パッケージ基板の加工方法
JP2015176950A (ja) 2014-03-14 2015-10-05 株式会社ディスコ ウェーハの加工方法
JP2016100586A (ja) 2014-11-26 2016-05-30 株式会社ディスコ パッケージ基板の分割方法
JP2016136559A (ja) 2015-01-23 2016-07-28 株式会社ディスコ 被加工物の切削方法

Also Published As

Publication number Publication date
US11183464B2 (en) 2021-11-23
JP2019068013A (ja) 2019-04-25
US20190109094A1 (en) 2019-04-11

Similar Documents

Publication Publication Date Title
JP7093210B2 (ja) 板状物の加工方法
JP6974960B2 (ja) 半導体パッケージの製造方法
US10211164B2 (en) Semiconductor package manufacturing method
TWI720240B (zh) 半導體封裝的製造方法
JP6999350B2 (ja) パッケージ基板の加工方法
JP6955918B2 (ja) 基板の加工方法
KR102334782B1 (ko) 반도체 패키지의 제조 방법
JP2008066653A (ja) ウェーハ処理方法およびウェーハ処理装置
JP6971093B2 (ja) マルチブレード、加工方法
JP7075791B2 (ja) 半導体パッケージの製造方法
JP6887326B2 (ja) 半導体パッケージの形成方法
JP7171138B2 (ja) デバイスチップの製造方法
JP6866038B2 (ja) パッケージデバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211222

R150 Certificate of patent or registration of utility model

Ref document number: 6999350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150