KR101678055B1 - 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지 - Google Patents

전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR101678055B1
KR101678055B1 KR1020100056754A KR20100056754A KR101678055B1 KR 101678055 B1 KR101678055 B1 KR 101678055B1 KR 1020100056754 A KR1020100056754 A KR 1020100056754A KR 20100056754 A KR20100056754 A KR 20100056754A KR 101678055 B1 KR101678055 B1 KR 101678055B1
Authority
KR
South Korea
Prior art keywords
electromagnetic wave
semiconductor chip
generate
antenna pattern
film substrate
Prior art date
Application number
KR1020100056754A
Other languages
English (en)
Other versions
KR20110136627A (ko
Inventor
유재욱
최경세
최윤석
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100056754A priority Critical patent/KR101678055B1/ko
Priority to US13/083,931 priority patent/US8513781B2/en
Publication of KR20110136627A publication Critical patent/KR20110136627A/ko
Application granted granted Critical
Publication of KR101678055B1 publication Critical patent/KR101678055B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

전자파 간섭(electromagnetic interference)을 능동적으로 감소시킬 수 있는 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지에 관해 개시한다. 이를 위해 본 발명은, 제 1 반도체 칩의 제 1 전자파와 동일한 주파수 대역, 변조 모드, 및 방향성을 가지고 제 1 전자파의 위상과 반대의 위상을 가지는 제 2 전자파를 생성하도록 구성된 안테나 패턴을 가지는 필름 기판을 포함하는 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지를 제공한다.

Description

전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지{Device for removing electromagnetic interference and semiconductor package having the same}
본 발명은 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지에 관한 것으로, 더욱 상세하게는 전자파 간섭(electromagnetic interference)을 능동적으로 감소시킬 수 있는 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지에 관한 것이다.
최근 반도체 패키지의 구동 주파수가 증가함에 따라, 전자파 간섭(electromagnetic interference, EMI)의 문제가 발생하고 있다. 상기 전자파 간섭은 인접 반도체 패키지와 같은 전자 장치의 동작에 간섭을 일으켜, 이들의 오동작을 유발시킨다. 따라서 상기 오동작을 방지하기 위해 전자 장치에 대한 최대 허용 전자파 간섭의 방출에 대한 규정이 제정되고 있고, 전자 장치를 설계하는데 있어서 상기 규정들은 필수적으로 고려되어야 한다.
본 발명이 해결하고자 하는 과제는, 능동적으로 전자파 간섭을 제거할 수 있는 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지를 제공하는 것이다.
본 발명의 일 태양에 의한 반도체 패키지가 제공된다. 상기 반도체 패키지는, 제 1 전자파를 생성하는 적어도 하나의 제 1 반도체 칩, 상기 제 1 반도체 칩의 외부에 위치하는 전자파 간섭(electromagnetic interference) 제거 장치를 포함하고, 상기 전자파 간섭 제거 장치는 상기 제 1 전자파의 위상과 반대의 위상을 가지는 제 2 전자파를 생성하도록 구성될 수 있다.
상기 반도체 패키지의 일 예에 의하면, 상기 제 1 전자파 및 상기 제 2 전자파는 서로 동일한 주파수 대역, 변조 모드, 및 방향성을 가질 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 전자파 간섭 제거 장치는, 상기 제 1 반도체 칩을 봉지하는 봉지재, 상기 봉지재 상에 위치하며, 안테나 패턴을 포함하는 필름 기판, 및 상기 제 2 전자파를 생성하기 위한 변조 신호를 생성하고, 상기 변조 신호를 상기 안테나 패턴에 전달하도록 구성된 구동 회로를 포함할 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 반도체 패키지는 상기 구동 회로가 구현된 제 2 반도체 칩을 더 포함하고, 상기 제 2 반도체 칩은 상기 필름 기판 상에 탑재될 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 필름 기판은 상기 구동 회로와 전기적으로 연결된 적어도 하나의 비아 콘택을 더 포함하고, 상기 비아 콘택은, 상기 봉지재에 의해 노출된 리드 프레임 또는 스루 몰드 비아(through mold via, TMV)와 접촉할 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 반도체 패키지는 상기 필름 기판과 상기 제 1 반도체 칩을 고정시키는 고정부를 더 포함할 수 있다. 또한, 상기 필름 기판은, 베이스 필름, 및 상기 베이스 필름과 상기 봉지재 사이에 개재된 제 1 접착층을 포함하고, 상기 안테나 패턴은 상기 베이스 필름의 일면 상에 배치될 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 필름 기판은, 상기 안테나 패턴을 덮는 제 2 접착층, 및 상기 제 2 접착층 상에 배치된 보호층을 더 포함할 수 있다. 또한, 상기 안테나 패턴은 상기 제 1 전자파의 방향성과 실질적으로 동일한 방향성을 가지는 상기 제 2 전자파를 생성하도록 구성될 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 구동 회로는, 상기 제 1 전자파의 주파수 대역과 동일한 주파수 대역을 가지는 발진 신호를 생성하도록 구성된 발진부, 및 상기 발진 신호를 기초로, 상기 안테나 패턴의 상기 제 2 전자파를 생성하기 위한 상기 변조 신호를 생성하도록 구성된 변조부를 포함할 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 발진부는 복수개의 발진부를 포함하고, 상기 구동 회로는 상기 복수개의 발진부 중 적어도 하나의 발진부를 선택하도록 구성된 제 1 선택부를 더 포함할 수 있다. 마찬가지로 상기 변조부는 복수개의 변조부를 포함하고, 상기 구동 회로는 상기 복수개의 변조부 중 적어도 하나의 변조부를 선택하도록 구성된 제 2 선택부를 더 포함할 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 발진부는, 제 1 주파수를 가지는 제 1 신호를 생성하도록 구성된 크리스털 발진기(crystal oscillator), 파라미터 전압에 따라 상기 제 1 주파수보다 높은 제 2 주파수 를 가지는 제 2 신호를 생성하도록 구성된 전압-제어 발진기(voltage-controlled oscillator), 상기 제 2 신호를 상기 제 1 주파수를 가지는 비교 신호로 변환하는 분주기(divider), 상기 제 1 신호의 위상과 상기 비교 신호의 위상차에 따른 펄스 신호를 발생시키는 위상 감지기(phase detector), 및 상기 펄스 신호를 상기 파라미터 전압으로 변환하도록 구성된 펄스-전압 변환기를 포함할 수 있다.
본 발명의 다른 태양에 의한 반도체 패키지가 제공된다. 상기 반도체 패키지는, 제 1 전자파를 생성하는 적어도 하나의 제 1 반도체 칩, 상기 제 1 반도체 칩을 봉지하는 봉지재, 및 상기 봉지재 상에 위치하며, 제 2 전자파를 생성하도록 구성된 안테나 패턴을 포함하는 필름 기판, 및 상기 필름 기판 상에 탑재된 제 2 반도체 칩을 포함하고, 상기 제 2 전자파는, 상기 제 1 반도체 칩의 상기 제 1 전자파의 주파수 대역, 변조 모드 및 방향성과 동일한 주파수 대역, 변조 모드 및 방향성을 가지고, 상기 제 1 전자파의 위상과 반대의 위상을 가지며, 상기 제 2 반도체 칩은, 상기 제 2 전자파를 생성하기 위한 변조 신호를 생성하고, 상기 변조 신호를 상기 안테나 패턴에 전달하도록 구성될 수 있다.
상기 반도체 패키지의 일 예에 의하면, 상기 반도체 패키지는 보드 상에 탑재되기 위한 것으로서, 상기 안태나 패턴의 형상은 상기 보드의 종류에 따라 결정될 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 제 2 반도체 칩은, 상기 제 1 전자파의 주파수 대역과 동일한 주파수 대역을 가지는 발진 신호를 생성하도록 구성된 복수개의 발진부 및 상기 발진 신호를 기초로, 상기 제 1 전자파의 변조 모드와 동일한 변조 모드 및 상기 제 1 전자파의 위상과 반대되는 위상을 가지는 상기 변조 신호를 생성하도록 구성된 복수개의 변조부를 포함할 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 제 2 반도체 칩은, 상기 보드 종류에 따라 제 1 어드레스 및 제 2 어드레스를 생성하도록 구성된 어드레스 생성부, 상기 제 1 어드레스에 따라 상기 복수개의 발진부 중 적어도 하나의 발진부를 선택하도록 구성된 제 1 선택부, 및 상기 제 2 어드레스에 따라 상기 복수개의 변조부 중 적어도 하나의 변조부를 선택하도록 구성된 제 2 선택부를 더 포함할 수 있다.
본 발명의 일 태양에 의한 전자파 간섭 제거 장치가 제공된다. 상기 전자파 간섭 제거 장치는, 제 1 반도체 칩의 제 1 전자파와 동일한 주파수 대역, 변조 모드, 및 방향성을 가지고 상기 제 1 전자파의 위상과 반대의 위상을 가지는 제 2 전자파를 생성하도록 구성된 안테나 패턴을 가지는 필름 기판을 포함할 수 있다.
상기 전자파 간섭 제거 장치의 일 예에 의하면, 상기 전자파 간섭 제거 장치는 상기 필름 기판 상에 탑재된 반도체 칩을 더 포함하고, 상기 반도체 칩은 상기 제 2 전자파를 생성하기 위한 변조 신호를 생성하고, 상기 변조 신호를 상기 안테나 패턴에 전달하도록 구성될 수 있다.
상기 전자파 간섭 제거 장치의 다른 예에 의하면, 상기 필름 기판은, 제 1 면 및 상기 제 1 면과 반대되고 상부에 상기 안테나 패턴이 배치된 제 2 면을 포함하는 베이스 필름, 상기 제 1 면 상에 배치되는 제 1 접착층, 상기 제 2 면 상에 배치되며 상기 안테나 패턴을 덮는 제 2 접착층, 및 상기 제 2 접착층 상에 배치된 보호층을 더 포함할 수 있다.
본 발명의 실시예들에 따른 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지는, 패키지 외부에서 발생되는 EMI 전자파를 능동적으로 제거할 수 있다. 즉, 상기 EMI 전자파와 동일한 주파수 대역, 변조 모드, 및 방향성을 가지고 위상이 반대되는 전자파를 생성하여 상기 EMI 전자파를 상쇄시킬 수 있다.
나아가 본 발명의 실시예들에 따른 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지의 경우, 상기 EMI 전자파가 실장 환경에 따라 서로 다른 주파수 대역, 변조 모드, 위상 및 방향성을 가지더라도, 보드 정보에 따른 발진부 및 변조부를 선택함으로써 동일한 주파수 대역, 변조 모드, 및 반대되는 위상을 가지는 전자파가 생성될 수 있다.
또한 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지는, 안테나 패턴이 탈부착이 가능한 테이프 타입의 필름 기판 상에 구현되므로, 실장 환경 등의 조건 변경에 따라 새로운 안테나 패턴의 디자인이 용이하게 적용될 수 있다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 전자파 간섭 제거 장치를 개략적으로 나타낸 평면도이다.
도 2는 도 1의 A-A'에 따른 단면도이다.
도 3은 도 1의 필름 상에 반도체 칩이 탑재된 모습을 나타낸 단면도이다.
도 4는 도 1의 전자파 간섭 제거 장치가 다수 개 구비된 필름 기판을 개략적으로 나타낸 평면도이다.
도 5는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다.
도 6은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 패키지 내 구동 회로를 개략적으로 나타낸 블록도이다.
도 7은 구동 회로 내 변조부를 더욱 구체적으로 나타낸 구동 회로의 블록도이다.
도 8 은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다.
도 9 및 도 10 은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지를 개략적으로 나타낸 단면도들이다.
도 11은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다.
도 12는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지의 구동 회로의 블록도이다.
도 13은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지의 동작 방식을 설명하기 위한 흐름도이다.
도 14는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지의 동작 방식을 설명하기 위한 테이블이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 “포함한다(comprise)” 및/또는 “포함하는(comprising)”은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 “및/또는”은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열의 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 전자파 간섭 제거 장치의 필름 기판(50)를 개략적으로 나타낸 평면도이다. 도 2는 도 1의 A-A'에 따른 단면도이다. 도 3은 도 1의 필름 기판(50) 상에 반도체 칩(200)이 탑재된 전자파 간섭 제거 장치(100)를 나타낸 단면도이다.
도 1 내지 도 3을 참조하여, 본 발명의 기술적 사상에 의한 실시예들에 따른 필름 기판(50) 및 구동 회로(300)를 포함하는 전자파 간섭 제거 장치(100)와 전자파 간섭 제거 장치(100)의 제조방법을 설명하기로 한다.
도 1 및 도 2를 참조하면, 필름 기판(50)은 경성(rigid) 필름 기판(50) 또는 연성(flexible) 필름 기판(50)일 수 있다. 필름 기판(50)을 형성하기 위해, 먼저 베이스 필름(10)이 제공된다. 베이스 필름(10)은 고온 안정성 및 절연 효과가 뛰어나며, 상온에서는 경성을 지니지만 고온에서는 유연한 특성을 가지는 소재를 포함할 수 있다. 예를 들어, 베이스 필름(10)은 폴리이미드(polyimide) 필름, 폴리에스테르(polyester) 필름, 폴리아미드(polyamide) 필름일 수 있다.
베이스 필름(10)의 제 1 면 상에 제 1 접착층(20)을 형성한다. 제 1 접착층(20)은 상용화된 공지의 유리 테이프, 실리콘 테이프, 테프론 테이프, 스테인리스 호일 테이프 등과 같은 고온 테이프일 수 있다. 또한, 제 1 접착층(20)은 산화 알루미늄, 질화 알루미늄, 실리콘 산화물, 베릴륨 산화물을 포함하는 테이프일 수도 있다.
제 1 접착층(20)의 형성 이전 또는 이후에, 베이스 필름(10)의 제 2 면 상에 안테나 패턴(25) 및 배선 패턴(26)을 형성한다. 안테나 패턴(25) 및 배선 패턴(26)은 도전성 물질을 사용한 프린팅(printing) 법, 젯팅(jetting) 법, 또는 임프린팅(imprinting) 법을 이용하여 형성될 수 있다. 이후 배선 패턴(26)의 적어도 일측 단부 상에 범프 패드(27)를 형성한다. 범프 패드(27)는 도팅(dotting) 법을 사용하여 형성될 수 있다.
이후 안테나 패턴(25), 배선 패턴(26) 및 범프 패드(27)를 덮는 제 2 접착층(30)을 형성한다. 제 2 접착층은 제 1 접착층과 동일하거나 다른 물질을 포함할 수 있다. 제 2 접착층(30)은 안테나 패턴(25), 배선 패턴(26) 및 범프 패드(27)를 보호하면서도 소정의 열과 압력에 의해 범프 패드(27)의 상부로부터 밀려날 수 있고, 따라서 솔더 볼과 같은 반도체 칩(200)의 도전 부재(205)와 범프 패드(27)가 전기적으로 연결될 수 있다. 이후 제 2 접착층(30) 상에 보호층(40)을 형성한다. 보호층(40)은 제 2 접착층(30)과의 접착 및 탈착이 용이한 물질을 포함할 수 있다.
선택적으로, 베이스 필름(10) 및 제 2 접착층(30)을 관통하는 제 1 비아 콘택(15)이 추가적으로 형성될 수 있다. 예를 들어, 제 1 비아 콘택(15)은 전원 신호를 수신하고, 상기 전원 신호를 구동 회로(300)에 전달할 수 있다.
도 3을 참조하면, 필름 기판(50) 상에 반도체 칩(200)이 탑재된다. 예를 들어, 필름 기판(50)은 봉지재(도 5의 550) 상에 고정될 수 있고, 필름 기판(50)을 봉지재(도 5의 550) 상에 고정시키기 이전 또는 이후에 반도체 칩(200)의 도전 부재(205)와 범프 패드(27)를 전기적으로 연결시킴으로써, 반도체 칩(200)이 필름 기판(50) 상에 탑재될 수 있다.
반도체 칩(200)은 변조 신호를 상기 안테나 패턴(25)에 전달하도록 구성된 구동 회로(300)를 포함할 수 있다. 상기 변조 신호는 전자파 간섭을 제거하기 위한 전자파를 생성하는데 사용된다. 상기 구동 회로(300)에 대해서는 도 6 및 도 7에서 더욱 자세히 설명하기로 한다.
도 4는 도 1의 전자파 간섭 제거 장치(100)가 다수 개 구비된 필름 기판(50)을 개략적으로 나타낸 평면도이다.
도 4를 참조하면, 필름 기판(50)은 다수개의 유닛 셀들(UC)을 포함할 수 있다. 유닛 셀들(UC)은 서로 동일한 패턴으로 형성될 수 있다. 유닛 셀들(UC)은 서로 분리되어 각각 전자파 간섭 제거에 이용될 수 있다. 또한 다수개의 유닛 셀들(UC)을 포함하는 필름 기판(50)은 편리한 취급을 위해 롤(roll) 형태로 감아 관리되거나 운반될 수 있다.
도 5는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 패키지(700)를 개략적으로 나타낸 단면도이다.
도 5를 참조하면, 제 1 반도체 칩(500)이 탑재된 기판(600) 상에 전자파 간섭 제거 장치(100)가 배치된다. 더욱 구체적으로, 전자파 간섭 제거 장치(100) 내 필름 기판(50)의 제 1 접착층(20)이 제 1 반도체 칩(500)을 봉지하는 봉지재(550) 상에 부착됨으로써, 전자파 간섭 제거 장치(100)가 제 1 반도체 칩(500) 상에서 고정될 수 있다. 즉, 전자파 간섭 장치(100)는 제 1 반도체 칩(500)의 외부에 위치할 수 있고, 더욱 구체적으로 전자파 간섭 장치(100)가 탈부착이 가능한 테이프 타입의 필름 기판(50) 상에 구현되므로, 실장 환경 등의 조건 변경에 따라 새로운 전자파 간섭 장치의 디자인이 용이하게 적용될 수 있다.
기판(600) 상에 탑재된 제 1 반도체 칩(500)은 동작 동안 특정 주파수 대역, 변조 모드, 방향성, 및 위상을 가지는 제 1 전자파를 생성할 수 있다. 상기 제 1 전자파는 인접 반도체 칩(미도시) 또는 인접 반도체 패키지(미도시)의 동작에 간섭을 일으켜 오동작을 유발할 수 있다. 그러나 전자파 간섭 제거 장치(100)가 제 1 전자파와 동일한 주파수 대역, 변조 모드, 및 방향성을 가지고, 제 1 전자파와 반대의 위상을 가지는 제 2 전자파를 생성함으로써, 제 1 전자파에 의한 주변 장치들과의 간섭 현상이 제거될 수 있다.
주변 장치들과의 간섭 현상을 제거할 수 있는 제 2 전자파를 생성할 수 있도록, 전자파 간섭 제거 장치(100)는 안테나 패턴(25)을 포함하는 필름 기판(50) 및 안테나 패턴(25)을 구동시키기 위한 구동 회로(300)를 포함할 수 있다.
필름 기판(50)이 안테나 패턴(25), 배선 패턴(26), 범프 패드(27), 베이스 필름(10), 제 1 접착층(20), 제 2 접착층(30), 보호층(40) 등을 포함할 수 있음은 도 1 내지 도 4에서 설명한 바와 같다. 따라서 이하 중복되는 설명은 생략하기로 한다.
구동 회로(300)는 제 2 전자파를 생성하기 위한 변조 신호를 생성할 수 있다. 또한, 구동 회로(300)는 생성된 상기 변조 신호를 안테나 패턴(25)에 전달할 수 있고, 안테나 패턴(25)은 상기 변조 신호에 따라 제 2 전자파를 생성할 수 있다. 구동 회로(300)는 필름 기판(50) 상에 탑재된 제 2 반도체 칩(200)에서 구현될 수 있다.
제 1 비아 콘택(15)은 기판(600)과 전기적으로 연결될 수 있다. 따라서 제 1 비아 콘택(15)은 기판(600)의 외부 단자(610)로부터 전원 신호를 수신하고, 상기 전원 신호를 전자파 간섭 제거 장치(100)의 구동 회로(300)에 전달할 수 있다. 예를 들어 구동 회로(300)가 제 2 반도체 칩(200)에서 구현된 경우, 제 1 비아 콘택(15)으로부터 수신된 상기 전원 신호는 범프 패드(27) 및 제 2 반도체 칩(200)의 도전 부재(205)를 통해 제 2 반도체 칩(200) 내 구동 회로(300)로 전달될 수 있다.
도 6은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 패키지(700) 내 구동 회로(300)를 개략적으로 나타낸 블록도이다. 도 7은 구동 회로(300) 내 발진부(380)를 더욱 구체적으로 나타낸 구동 회로(300)의 블록도이다.
도 6을 참조하면, 구동 회로(300)는 제 1 전자파와 동일한 주파수 대역, 변조 모드를 가지고 제 1 전자파와 반대되는 위상을 가지는 제 2 전자파를 생성하기 위한 변조 신호를 생성하여 안테나 패턴(25)에 전달할 수 있다. 안테나 패턴(25)은 상기 변조 신호를 수신하여 제 1 전자파와 동일한 방향성을 가지는 제 2 전자파를 생성할 수 있다. 따라서 제 1 전자파와 동일한 주파수 대역, 변조 모드 및 방향성을 가지고, 반대되는 위상을 가진 제 2 전자파와 제 1 전자파가 상쇄됨으로써 간섭 현상을 개선시킬 수 있다.
더욱 구체적으로, 구동 회로(300)는 발진부(380) 및 변조부(390)를 포함할 수 있다. 발진부(380)는 제 1 전자파의 주파수 대역과 동일한 주파수 대역을 가지는 발진 신호를 생성하도록 구성될 수 있다. 변조부(390)는 상기 발진 신호를 기초로, 안테나 패턴(25)의 제 2 전자파를 생성하기 위한 변조 신호를 생성할 수 있다. 즉, 변조부(390)는 제 1 전자파와 동일한 변조 모드 및 반대되는 위상을 가지는 제 2 전자파를 생성하기 위한 변조 신호를 생성하도록 구성될 수 있다.
안테나 패턴(25)은 변조 신호를 수신하여, 제 1 전자파와 동일한 방향성을 가지는 제 2 전자파를 생성할 수 있다. 비록 도면의 경우 미앤더(meander) 형태의 메탈 패턴으로 안테나 패턴(25)의 구조가 도시되어 있지만, 본 발명은 이에 한정되는 것은 아니며, 제 1 전자파와 동일한 방향성을 가질 수 있도록 안테나 패턴(25)의 구조가 변형될 수 있다.
도 7을 참조하면, 발진부(380)는 크리스털 발진기(310), 전압-제어 발진기(340), 분주기(350), 위상 감지기(320) 및 펄스-전압 변환기(330)를 포함할 수 있다.
크리스털 발진기(310)는 저주파수인 제 1 주파수를 가지는 제 1 신호를 안정적으로 생성하는 진동자일 수 있다. 전압-제어 발진기(340)는 파라미터 전압에 따라 고주파수의 제 2 신호를 생성하도록 구성될 수 있다. 즉, 전압-제어 발진기(voltage-controlled oscillator, 340)는 제 1 주파수보다 높은 제 2 주파수를 가지는 제 2 신호를 생성하도록 구성될 수 있다.
분주기(divider, 350)는 제 2 신호를 제 1 주파수를 가지는 비교 신호로 변환하도록 구성된다. 제 2 주파수를 가지는 제 2 신호가 제 1 주파수를 가지는 비교 신호로 변환되면, 위상 감지기(320)는 비교 신호와 제 1 신호의 위상차를 비교한다. 위상 감지기(320)는 상기 위상차에 따른 펄스 신호를 발생시키도록 구성될 수 있다.
펄스-전압 변환기(330)는 상기 펄스 신호를 수신하여 전압-제어 발진기(340)를 제어하기 위한 파라미터 전압으로 변환시키도록 구성될 수 있다. 상기 파라미터 전압에 의해, 전압-제어 발진기(340)는 일정한 위상과 주파수를 가지는 고주파 신호인 제 2 신호를 생성할 수 있다.
도 8 은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지(700)를 개략적으로 나타낸 단면도이다. 이 실시예에 따른 반도체 패키지(700)는, 전술한 도 5의 반도체 패키지(700)를 일부 변형한 것이다. 이하 두 실시예들에서 중복되는 설명은 생략하기로 한다.
도 8을 참조하면, 제 1 반도체 칩(500)은 복수 개일 수 있으며, 이들이 적층된 구조일 수 있다. 이 경우 안테나 패턴(25)은 복수개의 제 1 반도체 칩(500)들이 생성하는 제 1 전자파와 반대되는 위상의 제 2 전자파를 생성할 수 있다. 따라서 전자파 제거 장치에 의해 복수개의 제 1 반도체 칩(500)들이 생성하는 전자파 간섭 현상이 개선될 수 있다. 또한, 반도체 패키지(700)는 필름 기판(50)과 기판(600)을 고정시키는 고정부(650)를 더 포함할 수도 있다.
도 9 및 도 10 은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지(700)를 개략적으로 나타낸 단면도이다. 이 실시예에 따른 반도체 패키지(700)는, 전술한 도 5의 반도체 패키지(700)를 일부 변형한 것이다. 이하 두 실시예들에서 중복되는 설명은 생략하기로 한다.
도 9 및 도 10을 참조하면, 제 1 비아 콘택(15)은 봉지재(550)에 의해 노출된 리드 프레임(560) 또는 스루 몰드 비아(through mold via, 570)와 접촉할 수 있다. 즉, 도 5에서 제 1 비아 콘택(15)이 기판(600)과 전기적으로 연결된 것과 대조적으로, 제 1 비아 콘택(15)은 봉지재(550) 내 리드 프레임(560) 또는 스루 몰드 비아(570)와의 전기적 연결을 통하여 기판(600)으로부터 전원 신호를 수신할 수 있다.
도 11은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지(700)를 개략적으로 나타낸 단면도이다. 또한 도 12는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지(700)의 구동 회로(300)의 블록도이다. 이 실시예들에 따른 구동 회로(300) 및 반도체 패키지(700)는, 전술한 도 5의 반도체 패키지(700) 및 도 7의 구동 회로(300)를 일부 변형한 것이다. 이하 두 실시예들에서 중복되는 설명은 생략하기로 한다.
도 11 및 도 12를 참조하면, 구동 회로(300) 내 발진부(380A, 380B, 380C) 및 변조부(390A, 390B, 390C)는 복수 개일 수 있다. 즉, 제 1 전자파의 주파수 대역과 동일한 주파수 대역을 가지는 발진 신호를 생성하기 위해, 구동 회로(300)는 복수개의 발진부(380)를 포함할 수 있다. 또한 구동 회로(300)는 제 1 선택부(385)를 더 포함할 수 있으며, 제 1 선택부(385)는 제 1 어드레스에 따라 복수개의 발진부(380) 중 적어도 하나의 발진부를 선택하도록 구성될 수 있다.
발진부(380)와 마찬가지로, 구동 회로(300)는 제 1 전자파의 주파수 대역과 동일한 변조 모드 및 제 1 전자파의 위상과 반대되는 위상을 가지는 변조 신호를 생성하기 위해 복수개의 변조부(390)를 포함할 수 있다. 또한 구동 회로(300)는 제 2 선택부(395)를 더 포함할 수 있으며, 제 2 선택부(395)는 제 2 어드레스에 따라 복수개의 변조부(390) 중 적어도 하나의 변조부를 선택하도록 구성될 수 있다.
더욱 구체적으로, 제 1 반도체 칩(500)을 탑재하는 기판(600)은 보드(800) 상에 탑재될 수 있다. 이 경우 제 1 반도체 칩(500)과 전기적으로 연결된 보드(800)는 제 1 반도체 칩(500)의 전자파 간섭 특성에 영향을 미칠 수 있고, 따라서 제 1 전자파의 주파수 대역, 변조 모드, 위상 및 방향성은 보드(800)의 종류에 따라 결정될 수 있다.
따라서 이 경우 구동 회로(300)는 어드레스 생성부(370)를 더 포함하여, 보드(800)의 종류에 따라 생성될 수 있는 서로 다른 제 1 전자파를 상쇄시킬 수 있다. 예를 들어, 어드레스 생성부(370)는 보드 정보에 따라 복수개의 발진부들(380) 및 변조부들(390)을 선택적으로 동작시킬 수 있는 제 1 어드레스 및 제 2 어드레스를 생성하도록 구성될 수 있다.
따라서 어드레스 생성부(370)는 보드 정보를 기초로, 제 1 전자파의 주파수 대역과 동일한 주파수 대역을 가지는 발진 신호를 생성하기 위한 제 1 어드레스 신호를 생성할 수 있다. 또한, 어드레스 생성부(370)는 보드 정보를 기초로, 제 1 전자파의 변조 모드와 동일한 변조 모드 및 제 1 전자파의 위상과 반대되는 위상을 가지는 변조 신호를 생성하기 위한 제 2 어드레스 신호를 생성할 수 있다.
이 경우 필름 기판(50)은 보드(800)로부터 보드 정보로 수신할 수 있는 제 2 비아 콘택(17)을 더 포함할 수 있다. 즉, 제 2 비아 콘택(17)은 기판(600)의 외부 단자(610)로부터 보드 정보를 수신하고, 상기 보드 정보를 전자파 간섭 제거 장치(100)의 구동 회로(300)에 전달할 수 있다.
도 13 및 도 14는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지(700)의 동작 방식을 설명하기 위한 흐름도 및 테이블이다.
도 12, 도 13 및 도 14를 참조하면, 예를 들어 반도체 패키지(700)가 A사 보드(800A)에 탑재될 경우, 제 1 반도체 칩(500)은 800~900Mhz의 주파수 대역을 가지고, 제 1 변조 방식으로 변조되며, 균일한 방사형으로 전파되고 직선 편파(linear polarization) 특성을 가지는 제 1 전자파를 생성할 수 있다. 이 경우 어드레스 생성부(370)는 A사 보드(800A)의 보드 정보에 따라, 제 1 발진부(380)를 동작시키기 위한 제 1 어드레스 신호를 생성하여 제 1 선택부(385)에 전달할 수 있다(S910). 또한 어드레스 생성부(370)는 제 1 변조부(390)를 동작시키기 위한 제 2 어드레스를 생성하여 제 2 선택부(395)에 전달할 수 있다(S920).
따라서 제 1 선택부(385) 및 제 2 선택부(395)에 의해 제 1 발진부(380) 및 제 1 변조부(390)가 선택된다(S930, S940). 또한 균일한 방사형으로 전파되고 직선 편파 특성을 가지는 전자파를 생성할 수 있는 제 1 패턴을 포함하는 안테나 패턴(25A)이 구현된 필름 기판(50)이 반도체 패키지(700) 상에 부착된다. 결국 구동 회로(300)에 의해 발진 신호 및 변조 신호가 생성되고(S950, S960), 안테나 패턴(25A)에 의해 제 1 전자파와 동일한 주파수 대역, 변조 모드, 및 방향성을 가지고, 제 1 전자파와 반대의 위상을 가지는 제 2 전자파가 생성되어(S970), 제 1 전자파에 의한 간섭 현상이 상쇄될 수 있다.
또한 반도체 패키지(700)가 B사 보드(800B)에 탑재될 경우, 제 1 반도체 칩(500)은 1.3~1.4Ghz의 주파수 대역을 가지고, 제 1 변조 방식으로 변조되며, 보드(800)와 수직한 방향으로 전파되고 직선 편파 특성을 가지는 제 1 전자파를 생성할 수 있다. 이 경우 어드레스 생성부(370)는 B사 보드(800)의 보드 정보에 따라, 제 2 발진부(380)를 동작시키기 위한 제 1 어드레스 신호를 생성하여 제 1 선택부(385)에 전달할 수 있다(S910). 또한 어드레스 생성부(370)는 제 1 변조부(390)를 동작시키기 위한 제 2 어드레스를 생성하여 제 2 선택부(395)에 전달할 수 있다(S920).
따라서 제 1 선택부(385) 및 제 2 선택부(395)에 의해 제 2 발진부(380) 및 제 1 변조부(390)가 선택된다(S930, S940). 또한 보드(800)와 수직한 방향으로 전파되고 직선 편파 특성을 가지는 전자파를 생성할 수 있는 제 2 패턴을 포함하는 안테나 패턴(25B)이 구현된 필름 기판(50)이 반도체 패키지(700) 상에 부착된다. 결국 구동 회로(300)에 의해 발진 신호 및 변조 신호가 생성되고(S950, S960), 안테나 패턴(25B)을 통해 제 1 전자파에 의한 간섭 현상이 상쇄될 수 있다(S970).
마찬가지로 반도체 패키지(700)가 C사 보드(800C)에 탑재될 경우, 제 1 반도체 칩(500)은 800~900Mhz 의 주파수 대역을 가지고, 제 2 변조 방식으로 변조되며, 보드(800)와 수직한 방향으로 전파되고 원형 편파(circular polarization) 특성을 가지는 제 1 전자파를 생성할 수 있다. 이 경우 어드레스 생성부(370)는 B사 보드(800)의 보드 정보에 따라, 제 1 발진부(380)를 동작시키기 위한 제 1 어드레스 신호를 생성하여 제 1 선택부(385)에 전달할 수 있다(S910). 또한 어드레스 생성부(370)는 제 2 변조부(390)를 동작시키기 위한 제 2 어드레스를 생성하여 제 2 선택부(395)에 전달할 수 있다(S920).
따라서 제 1 선택부(385) 및 제 2 선택부(395)에 의해 제 1 발진부(380) 및 제 2 변조부(390)가 선택된다(S930, S940). 또한 보드(800)와 수직한 방향으로 전파되고 원형 편파 특성을 가지는 전자파를 생성할 수 있는 제 3 패턴을 포함하는 안테나 패턴(25C)이 구현된 필름 기판(50)이 반도체 패키지(700) 상에 부착된다. 결국 구동 회로(300)에 의해 발진 신호 및 변조 신호가 생성되고(S950, S960), 안테나 패턴(25C)을 통해 제 1 전자파에 의한 간섭 현상이 상쇄될 수 있다(S970).
더욱 구체적으로, 패키지 외부에서 발생되는 EMI 전자파를 측정하고, 상기 EMI 전자파와 동일한 주파수 대역, 변조 모드, 및 방향성을 가지고 위상이 반대되는 전자파를 생성하여 상기 EMI 전자파를 상쇄시킬 수 있다. 나아가 상기 EMI 전자파는 실장 환경에 따라 서로 다른 주파수 대역, 변조 모드, 위상 및 방향성을 가지더라도, 보드 정보에 따른 발진부 및 변조부를 선택함으로써 동일한 주파수 대역, 변조 모드, 및 반대되는 위상을 가지는 전자파가 생성될 수 있다. 또한 안테나 패턴이 탈부착이 가능한 테이프 타입의 필름 기판 상에 구현되므로, 실장 환경 등의 조건 변경에 따라 새로운 안테나 패턴의 디자인이 용이하게 적용될 수 있다. 즉 안테나 패턴의 형상이 보드의 종류에 따라 결정될 수 있으므로, 주변 장치들과의 간섭 현상이 효율적으로 제거될 수 있다.
본 발명을 명확하게 이해시키기 위해 첨부한 도면의 각 부위의 형상은 예시적인 것으로 이해하여야 한다. 도시된 형상 외의 다양한 형상으로 변형될 수 있음에 주의하여야 할 것이다. 도면들에 기재된 동일한 번호는 동일한 요소를 지칭한다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (10)

  1. 제 1 전자파를 생성하는 적어도 하나의 제 1 반도체 칩; 및
    상기 제 1 반도체 칩의 외부에 위치하는 전자파 간섭(electromagnetic interference) 제거 장치를 포함하고,
    상기 전자파 간섭 제거 장치는 상기 제 1 전자파의 위상과 반대의 위상을 가지는 제 2 전자파를 생성하도록 구성되고,
    상기 제 1 반도체 칩의 상부로 제공되며, 안테나 패턴을 포함하는 필름 기판; 및
    상기 제 2 전자파를 생성하기 위한 변조 신호를 생성하고, 상기 변조 신호를 상기 안테나 패턴에 전달하도록 구성된 구동 회로를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 전자파 및 상기 제 2 전자파는 서로 동일한 주파수 대역, 변조 모드, 및 방향성을 가지는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 전자파 간섭 제거 장치는, 상기 제 1 반도체 칩과 상기 필름 기판 사이에 형성되어 상기 제 1 반도체 칩을 봉지하는 봉지재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 구동 회로가 구현된 제 2 반도체 칩을 더 포함하고,
    상기 제 2 반도체 칩은 상기 필름 기판 상에 탑재된 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 필름 기판은,
    서로 반대되는 제 1 면 및 제 2 면을 가지는 베이스 필름; 및
    상기 베이스 필름의 제 1 면 상에 형성된 제 1 접착층을 포함하고,
    상기 안테나 패턴은 상기 베이스 필름의 제 2 면 상에 배치된 것을 특징으로 하는 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 필름 기판은,
    상기 안테나 패턴을 덮는 제 2 접착층; 및
    상기 제 2 접착층 상에 배치된 보호층을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 구동 회로는,
    상기 제 1 전자파의 주파수 대역과 동일한 주파수 대역을 가지는 발진 신호를 생성하도록 구성된 발진부; 및
    상기 발진 신호를 기초로, 상기 안테나 패턴의 상기 제 2 전자파를 생성하기 위한 상기 변조 신호를 생성하도록 구성된 변조부를 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 제 1 전자파를 생성하는 적어도 하나의 제 1 반도체 칩;
    상기 제 1 반도체 칩을 봉지하는 봉지재;
    상기 봉지재 상에 위치하며, 제 2 전자파를 생성하도록 구성된 안테나 패턴을 포함하는 필름 기판; 및
    상기 필름 기판 상에 탑재된 제 2 반도체 칩을 포함하고,
    상기 제 2 전자파는, 상기 제 1 반도체 칩의 상기 제 1 전자파의 주파수 대역, 변조 모드 및 방향성과 동일한 주파수 대역, 변조 모드 및 방향성을 가지고, 상기 제 1 전자파의 위상과 반대의 위상을 가지며,
    상기 제 2 반도체 칩은, 상기 제 2 전자파를 생성하기 위한 변조 신호를 생성하고, 상기 변조 신호를 상기 안테나 패턴에 전달하도록 구성된 것을 특징으로 하는 반도체 패키지
  9. 제 8 항에 있어서,
    상기 반도체 패키지는 보드 상에 탑재되기 위한 것으로서,
    상기 안테나 패턴의 형상은 상기 보드의 종류에 따라 결정되는 것을 특징으로 하는 반도체 패키지.
  10. 제 8 항에 있어서,
    상기 반도체 패키지는 보드 상에 탑재되기 위한 것으로서,
    상기 제 2 반도체 칩은,
    상기 제 1 전자파의 주파수 대역과 동일한 주파수 대역을 가지는 발진 신호를 생성하도록 구성된 복수개의 발진부; 및
    상기 발진 신호를 기초로, 상기 제 1 전자파의 변조 모드와 동일한 변조 모드 및 상기 제 1 전자파의 위상과 반대되는 위상을 가지는 상기 변조 신호를 생성하도록 구성된 복수개의 변조부를 포함하고,
    상기 제 2 반도체 칩은,
    상기 보드의 종류에 따라 제 1 어드레스 및 제 2 어드레스를 생성하도록 구성된 어드레스 생성부;
    상기 제 1 어드레스에 따라 상기 복수개의 발진부 중 적어도 하나의 발진부를 선택하도록 구성된 제 1 선택부; 및
    상기 제 2 어드레스에 따라 상기 복수개의 변조부 중 적어도 하나의 변조부를 선택하도록 구성된 제 2 선택부를 더 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020100056754A 2010-06-15 2010-06-15 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지 KR101678055B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100056754A KR101678055B1 (ko) 2010-06-15 2010-06-15 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지
US13/083,931 US8513781B2 (en) 2010-06-15 2011-04-11 Device for removing electromagnetic interference and semiconductor package including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100056754A KR101678055B1 (ko) 2010-06-15 2010-06-15 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110136627A KR20110136627A (ko) 2011-12-21
KR101678055B1 true KR101678055B1 (ko) 2016-11-22

Family

ID=45095734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100056754A KR101678055B1 (ko) 2010-06-15 2010-06-15 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지

Country Status (2)

Country Link
US (1) US8513781B2 (ko)
KR (1) KR101678055B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018118672A1 (en) * 2016-12-22 2018-06-28 Synaptics Incorporated Capacitive sensing active electromagnetic emission cancellation
US11029349B2 (en) 2016-12-22 2021-06-08 Synaptics Incorporated Capacitive sensing active electromagnetic emission cancellation

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754854B2 (en) * 2012-10-11 2017-09-05 Infineon Technologies Ag Semiconductor device having sensing functionality
KR102077608B1 (ko) * 2013-09-26 2020-02-17 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 스택 패키지
US9269673B1 (en) * 2014-10-22 2016-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
KR102497577B1 (ko) 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
US9871005B2 (en) * 2016-01-07 2018-01-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20210086332A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 터치 표시 장치
KR20220080429A (ko) 2020-12-07 2022-06-14 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220127624A (ko) 2021-03-11 2022-09-20 에스케이하이닉스 주식회사 이미지 센싱 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202312A1 (en) 2005-03-09 2006-09-14 Fujitsu Limited Radio-frequency module for communication and method of manufacturing the same
JP2009081175A (ja) * 2007-09-25 2009-04-16 Hitachi Ltd 多層配線基板
JP2009246400A (ja) 2004-01-28 2009-10-22 Panasonic Corp モジュール及びこれを用いた実装構造体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536833A (ja) * 1991-08-01 1993-02-12 Matsushita Electron Corp 半導体装置
JP2004111600A (ja) 2002-09-18 2004-04-08 Mitac Internatl Corp Ｉｃに内蔵されたｅｍｉ消去回路
KR20050095736A (ko) 2004-03-27 2005-09-30 엘지전자 주식회사 디지털칩의 전자파 노이즈 저감 장치
US7444174B2 (en) * 2004-08-31 2008-10-28 Research In Motion Limited Mobile wireless communications device with reduced interfering energy into audio circuit and related methods
US7542005B2 (en) * 2005-05-31 2009-06-02 Farrokh Mohamadi Tunable integrated antenna
US8478344B2 (en) * 2006-06-21 2013-07-02 Broadcom Corporation Power recovery circuit based on partial standing waves
US7423607B2 (en) * 2006-09-28 2008-09-09 Farrokh Mohamadi Switching power amplifier and DAC for an electronically-scanned array
US7973730B2 (en) * 2006-12-29 2011-07-05 Broadcom Corporation Adjustable integrated circuit antenna structure
JP2008218989A (ja) * 2007-02-09 2008-09-18 Semiconductor Energy Lab Co Ltd 半導体装置
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR100867505B1 (ko) * 2007-09-19 2008-11-07 삼성전기주식회사 적층형 칩 커패시터 실장용 회로기판 및 적층형 칩커패시터를 구비한 회로기판 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246400A (ja) 2004-01-28 2009-10-22 Panasonic Corp モジュール及びこれを用いた実装構造体
US20060202312A1 (en) 2005-03-09 2006-09-14 Fujitsu Limited Radio-frequency module for communication and method of manufacturing the same
JP2009081175A (ja) * 2007-09-25 2009-04-16 Hitachi Ltd 多層配線基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018118672A1 (en) * 2016-12-22 2018-06-28 Synaptics Incorporated Capacitive sensing active electromagnetic emission cancellation
US11029349B2 (en) 2016-12-22 2021-06-08 Synaptics Incorporated Capacitive sensing active electromagnetic emission cancellation

Also Published As

Publication number Publication date
US20110304364A1 (en) 2011-12-15
KR20110136627A (ko) 2011-12-21
US8513781B2 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
KR101678055B1 (ko) 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지
KR101434003B1 (ko) 반도체 패키지 및 그 제조 방법
US10321572B2 (en) Electronic package including cavity defined by resin and method of forming same
JP4408832B2 (ja) 半導体装置
US7701728B2 (en) Electronic component module and radio comunications equipment
US7436055B2 (en) Packaging method of a plurality of chips stacked on each other and package structure thereof
US11545952B2 (en) Electronic package including cavity formed by removal of sacrificial material from within a cap
US8729651B2 (en) Semiconductor device, method of manufacturing thereof, signal transmission/reception method using such semiconductor device, and tester apparatus
KR101319195B1 (ko) 분파기
US7453703B2 (en) Electronic component module having electronic component with piezoelectric device
JP6368091B2 (ja) モジュール
TWI403097B (zh) High frequency module and trusted device
US9502377B2 (en) Semiconductor package and fabrication method thereof
US11594519B2 (en) Semiconductor device
US20220304151A1 (en) High durability solder terminals
US20150187676A1 (en) Electronic component module
CN106373926B (zh) 封装结构及屏蔽件与其制法
JP2003218315A (ja) 半導体装置
JP2008263077A (ja) 半導体装置および電子装置
JP2013141097A (ja) 高周波モジュール、及び該高周波モジュールを備えた電子機器
KR101535914B1 (ko) 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템
JP2005123728A (ja) アンテナ共用器およびそれを用いた無線端末
JP2004172247A (ja) 半導体装置
KR20140015607A (ko) 반도체 패키지 및 그 제조 방법
KR100568276B1 (ko) 다중모드 수정진동자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant