KR20140015607A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20140015607A
KR20140015607A KR1020140001278A KR20140001278A KR20140015607A KR 20140015607 A KR20140015607 A KR 20140015607A KR 1020140001278 A KR1020140001278 A KR 1020140001278A KR 20140001278 A KR20140001278 A KR 20140001278A KR 20140015607 A KR20140015607 A KR 20140015607A
Authority
KR
South Korea
Prior art keywords
substrate
encapsulation
unit
forming
semiconductor
Prior art date
Application number
KR1020140001278A
Other languages
English (en)
Inventor
유도재
윤정호
박철균
한명우
이정언
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140001278A priority Critical patent/KR20140015607A/ko
Publication of KR20140015607A publication Critical patent/KR20140015607A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 안테나가 일체형으로 형성되는 반도체 패키지 및 그 제조 방법에 관한 것이다.
본 발명에 따른 반도체 패키지는 반도체 칩; 상기 반도체 칩을 봉지하는 봉지부; 상기 봉지부의 상부면에 형성되는 상부 기판과 상기 봉지부의 하부면에 형성되는 하부 기판을 포함하는 기판부; 상기 봉지부 또는 상기 기판부에 형성되며 상기 반도체 칩과 전기적으로 연결되는 안테나부; 및 상기 봉지부를 관통하여 형성되는 비아 접속부; 를 포함하며, 상기 반도체 칩은 상기 안테나부를 통해 밀리미터파 대역의 고주파를 송수신하고, 상기 안테나부와 상기 반도체 칩은 상기 비아 접속부를 통해 전기적으로 연결되며, 상기 안테나부는 상기 상부 기판의 외부면에 형성되고, 상기 상부 기판은 다층 기판이며, 상기 안테나부는 상기 상부 기판의 여러 층에 다수의 방사체가 형성될 수 있다.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 안테나가 일체형으로 형성되는 반도체 패키지 및 그 제조 방법에 관한 것이다.
차세대 정보통신서비스를 위한 주파수 자원으로 30GHz 이상의 초고주파 자원인 밀리미터파 대역의 주파수가 적극 검토되고 있다.
이 대역의 주파수는 광대역특성을 이용하여 많은 양의 정보를 빠른 속도로 전달할 수 있고, 대기 중의 전파감쇄가 커서 인접지역에서 서로 간섭을 받지 않고 동일한 주파수 대역을 사용할 수 있다는 주파수 재이용의 장점이 있기 때문에 많은 연구자들 사이에서 관심의 대상이 되고 있다.
이에 따라 밀리미터파 주파수를 이용한 정보통신 서비스 및 시스템의 개발과 여기에 요구되는 각종의 소자부품에 대한 연구와 개발이 진행되고 있다.
이러한 밀리미터파 대역에는 안테나와 반도체 칩 사이의 전기적인 연결 거리가 매주 중요하다. 즉, 안테나와 반도체 칩 사이의 거리가 멀어지면 손실이 커지기 때문에, 밀리미터파 대역(특히 60GHz 대역)의 안테나는 반도체 칩과 전기적으로 가깝게 연결되는 것이 바람직하다.
이를 위해 종래에는 반도체 칩이 내장된 반도체 패키지와 매우 인접한 위치에 안테나를 배치하고, 안테나와 반도체 패키지가 최단 거리로 전기적으로 연결되도록 구성하고 있다.
이러한 종래의 경우 반도체 패키지와 안테나를 각각 별도로 제작한 후, 기판에 실장하여 전기적으로 연결하는 공정이 수행되어야 하므로, 제조 공정이 복잡하다는 단점이 있다.
따라서 안테나와 반도체 패키지의 거리를 보다 근접하게 배치할 수 있는 구조가 요구되고 있으며, 더하여 공정을 단순화할 수 있는 제조 방법이 요구되고 있다.
본 발명은 안테나와 반도체 칩 사이의 전기적인 거리를 최소화하면서 제작이 용이한 반도체 패키지를 제공하는 것을 목적으로 한다.
또한 본 발명의 다른 목적은 반도체 제조 공정을 이용하여 제조 공정을 단순화할 수 있는 반도체 패키지의 제조 방법을 제공하는 데에 있다.
또한 본 발명의 다른 목적은 반도체 제조 공정을 이용하여 반도체 패키지를 소형 및 박형으로 제조할 수 있는 반도체 패키지의 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 반도체 패키지는 반도체 칩; 상기 반도체 칩을 봉지하는 봉지부; 상기 봉지부의 상부면에 형성되는 상부 기판과 상기 봉지부의 하부면에 형성되는 하부 기판을 포함하는 기판부; 상기 봉지부 또는 상기 기판부에 형성되며 상기 반도체 칩과 전기적으로 연결되는 안테나부; 및 상기 봉지부를 관통하여 형성되는 비아 접속부; 를 포함하며, 상기 반도체 칩은 상기 안테나부를 통해 밀리미터파 대역의 고주파를 송수신하고, 상기 안테나부와 상기 반도체 칩은 상기 비아 접속부를 통해 전기적으로 연결되며, 상기 안테나부는 상기 상부 기판의 외부면에 형성되고, 상기 상부 기판은 다층 기판이며, 상기 안테나부는 상기 상부 기판의 여러 층에 다수의 방사체가 형성될 수 있다.
또한 본 발명의 실시예에 따른 반도체 패키지는 반도체 칩; 상기 반도체 칩을 봉지하는 봉지부; 상기 봉지부의 적어도 어느 한 면에 형성되는 기판부; 및 상기 봉지부 또는 상기 기판부에 형성되며 상기 반도체 칩과 전기적으로 연결되는 안테나부; 를 포함하며, 상기 안테나부는 상기 봉지부의 외부면에 형성된 홈에 형성될 수 있다.
그리고 본 발명의 실시예에 따른 반도체 패키지는 반도체 칩; 상기 반도체 칩을 봉지하는 봉지부; 상기 봉지부의 적어도 어느 한 면에 형성되는 기판부; 및 상기 봉지부 또는 상기 기판부에 형성되며 상기 반도체 칩과 전기적으로 연결되는 안테나부; 를 포함하며, 상기 기판부는 반도체 제조 공정을 통해 미세 패턴이 내부에 형성될 수 있다.
또한 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법은, 다수의 반도체 칩들을 배치하는 단계; 상기 다수의 반도체 칩을 함께 봉지하여 봉지부를 형성하는 단계; 상기 봉지부를 관통하는 비아 접속부를 형성하는 단계; 상기 봉지부의 적어도 어느 한 면에 기판부를 형성하는 단계; 및 상기 봉지부 또는 상기 기판부에 안테나부를 형성하는 단계;를 포함하며, 상기 기판부를 형성하는 단계는 상기 봉지부의 상부면과 하부면에 각각 다층의 기판부를 형성하는 단계이고, 상기 안테나부를 형성하는 단계는, 상기 기판부의 여러 층에 다수의 방사체를 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 칩들을 배치하는 단계는, 양품으로 선별된 상기 반도체 칩들을 캐리어 상에 배열하는 단계일 수 있다.
본 실시예에 있어서 상기 칩들을 배치하는 단계는, 상기 캐리어 상에 형성된 접착층에 상기 반도체 칩을 부착하며 배치하는 단계일 수 있다.
본 실시예에 있어서 상기 봉지부를 형성하는 단계는, 에폭시 몰드 컴파운드(EMC)를 이용하여 상기 봉지부를 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 안테나부를 형성하는 단계는, 상기 비아 접속부를 통해 상기 안테나부와 상기 반도체 칩이 전기적으로 연결되도록 상기 안테나부를 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 기판부를 형성하는 단계는, 반도체 제조 공정을 통해 미세 패턴과 절연층을 반복적으로 형성하는 단계일 수 있다.
그리고 본 발명에 따른 반도체 패키지 제조방법은 다수의 반도체 칩들을 배치하는 단계; 상기 다수의 반도체 칩을 함께 봉지하여 봉지부를 형성하는 단계; 상기 봉지부의 적어도 어느 한 면에 기판부를 형성하는 단계; 및 상기 봉지부 또는 상기 기판부에 안테나부를 형성하는 단계; 를 포함하며, 상기 안테나부를 형성하는 단계는 상기 봉지부의 외부면에 홈을 형성하고, 상기 홈에 상기 안테나부를 형성하는 단계일 수 있다.
본 발명의 반도체 패키지 및 그 제조 방법은 개별화된 반도체 칩들 중 양 품의 칩만을 선별한 후, 재배치하여 제조하므로, 제품의 신뢰성을 확보할 수 있다.
또한, 반도체 칩을 봉지하여 반도체 칩을 외부로부터 보호하는 방식을 이용하므로, 플립 칩 형태나 와이어 본딩 방식을 이용하는 칩 등 다양한 형태의 반도체 칩을 모두 활용할 수 있다.
또한, 안테나부가 반도체 칩과 인접한 위치에 배치되어 일체형으로 형성되므로, 반도체 칩과 안테나부의 전기적인 연결 거리를 최소화할 수 있다. 이에, 반도체 패키지가 밀리미터파 대역(특히 60GHz 대역)에 이용되는 경우, 안테나부와 반도체 칩 사이에서 발생하는 손실을 최소화할 수 있다.
또한, 본 발명에 따른 반도체 패키지 제조 방법은 기판부를 형성하는 과정에서 안테나부도 함께 형성할 수 있으므로, 안테나를 별도로 제조하여 결합하는 종래에 비해 제조 공정 및 제조 비용을 줄일 수 있다.
또한, 종래의 반도체 제조 설비를 활용할 수 있으므로 제조를 위한 새로운 설비 투자를 최소화할 수 있으며, 반도체 제조 공정을 통해 기판 상에 미세 패턴을 형성할 수 있으므로 반도체 패키지의 소형화 및 박형화가 가능하다.
또한, 봉지부를 그라인딩(grinding)하여 봉지부의 두께를 조절함으로써 안테나부의 특성을 조정할 수 있다. 따라서 제조 과정에서 안테나부의 신호 매칭을 수행할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 개략적으로 나타내는 사시도.
도 2는 도 1에 도시된 반도체 패키지를 A-A'에 따라 절단한 단면도.
도 3a 내지 도 3i는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 도면.
도 4는 본 발명의 실시예에 따른 반도체 패키지 제조 방법을 나타내는 흐름도.
도 5 및 도 6은 본 발명의 다른 실시예들에 따른 반도체 패키지를 개략적으로 도시한 단면도.
본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 개략적으로 나타내는 사시도이다. 또한 도 2는 도 1에 도시된 반도체 패키지를 A-A'에 따라 절단한 단면도이다.
도 1 내지 도 2에 도시된 바와 같이, 본 실시예에 따른 반도체 패키지(100)는 반도체 칩(10), 반도체 칩(10)을 봉지하는 봉지부(20), 봉지부(20)의 양 면에 배치되는 기판부(30), 및 안테나부(40)를 포함하여 구성된다.
반도체 칩(10)은 외부와 연결되기 위한 다수의 접속 패드(12)를 포함하며, 접속 패드(12)를 통해 후술되는 기판부(30) 및 안테나부(40)와 전기적으로 연결된다. 접속 패드(12)는 솔더 범프(Solder bump) 형태로 형성될 수 있으나 이에 한정되지 않으며 와이어 본딩용 패드의 형태로도 형성되는 등 다양한 응용이 가능하다.
이러한 반도체 칩(10)은 안테나부(40)를 통해 외부와 무선 통신을 수행할 수 있다.
봉지부(20)는 내부에 반도체 칩(10)이 내장되도록 반도체 칩(10) 전체를 감싸는 형태로 형성되어 반도체 칩(10)을 밀봉한다. 즉, 봉지부(20)는 반도체 칩(10)의 외부를 둘러싸며 반도체 칩(10)을 기판부(30)에 고정시킴으로써, 외부의 충격으로부터 반도체 칩(10)을 안전하게 보호한다.
이러한 봉지부(20)는 형성하는 방법은 몰딩(molding) 방식에 의해 형성될 수 있으며, 이 경우 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)가 봉지부(20)의 재질로 사용할 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 봉지부(20)를 형성하기 위해 필요에 따라 프린팅(printing), 스핀 코팅(spin coating), 제팅(jetting) 등 다양한 방법이 이용될 수 있다.
기판부(30)는 반도체 칩(10)이 내장된 봉지부(20)의 적어도 일 면에 형성될 수 있으며, 본 실시예에서는 봉지부(20)의 양 면(상부면과 하부면)에 각각 상부 기판(30a)과 하부 기판(30b)으로 형성되는 경우를 예로 들고 있다. 기판부(30)는 당 기술 분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 실리콘 기판, 세라믹 기판, 인쇄 회로 기판(PCB), 유연성 기판, 반도체 회로 공정에 의한 회로패턴층 등)이 이용될 수 있다.
기판부(30)의 일면 즉, 봉지부(20)와의 접합면에는 반도체 칩(10)과 전기적으로 연결되기 위한 전극 패턴(32)과, 전극 패턴(32)들 상호간을 전기적으로 연결하는 회로 패턴(36)이 형성될 수 있다.
또한, 본 실시예에 따른 기판부(30)는 복수의 층으로 형성된 다층 기판일 수 있다. 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(36)이 형성될 수 있으며, 기판부(30)는 외부면에는 반도체 패키지(100)가 외부와 전기적으로 연결되기 위한 외부 전극(38)이 형성될 수 있다.
또한, 본 실시예에 따른 기판부(30)는 외부 전극(38), 전극 패턴(32), 및 회로 패턴(36)을 전기적으로 연결하는 도전성 비아(34)를 포함할 수 있다.
여기서, 본 실시예에 따른 기판부(30)는 반도체 제조 공정을 통해 형성될 수 있다. 따라서 기판부(30)에 형성되는 외부 전극(38), 전극 패턴(32), 회로 패턴(36), 비아(34) 등은 반도체 제조 공정에 의해 미세 패턴(fine circuit pattern)으로 형성될 수 있다.
안테나부(40)는 기판부(30)의 외부면 즉, 최상부에 방사체가 배치되어 형성된다. 방사체는 선형, 다각형, 원형 등의 다양한 형태로 형성될 수 있으며, 다이폴(dipole), 또는 모노폴(monopole)의 형태로 형성될 수 있다.
이러한 본 실시예에 따른 안테나부(40)는 하나의 방사체로 형성될 수 있으며, 필요에 따라 여러 층에 복합적으로 다수의 방사체가 배치되도록 구성되는 것도 가능하다. 도 2의 경우, 기판부(30)의 외부면과 기판부(30)의 내부에 나란하게 방사체가 형성된 경우를 도시하고 있다.
또한, 안테나부(40)는 회로 패턴(36), 비아(34), 비아 접속부(25) 등을 통해 반도체 칩(10)과 전기적으로 연결될 수 있다.
한편, 본 실시예의 경우 안테나부(40)가 상부 기판(30a)에 형성되는 경우를 예로 들었으나, 본 발명은 이에 한정되지 않는다. 즉, 안테나부(40)와 반도체 칩(10) 간의 전기적인 연결 거리를 최소화하기 위해, 안테나부(40)를 하부 기판(30b)의 외부면 즉 하부면에 배치하는 것도 가능하다.
이상과 같이 구성되는 본 실시예에 따른 반도체 패키지(100)는 안테나부(40)가 기판부(30)의 외부면에 형성되고, 안테나부(40)와 반도체 칩(10) 간의 전기적인 거리가 매우 짧게 형성되므로, 안테나부(40)의 방사 특성과 전기적 손실을 개선할 수 있다.
이어서, 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 설명하기로 한다.
도 3a 내지 도 3i는 본 발명의 실시예 따른 반도체 패키지의 제조 방법을 설명하기 위한 도면이고, 도 4는 본 발명의 실시예에 따른 반도체 패키지 제조 방법을 나타내는 흐름도이다.
이를 함께 참조하면, 본 발명의 실시예에 따른 반도체 패키지 제조 방법은 먼저 반도체 칩(10)을 준비하는 단계(S10)로부터 시작된다.
반도체 칩(10)은 공지된 반도체 제조 공정을 통해 웨이퍼 상에 형성된 다수의 반도체 칩(10)들을 각각 개별 칩으로 절단한 후, 양품과 불량을 구별하는 과정을 거쳐 양품으로 선별된 반도체 칩(10)일 수 있다.
이어서, 도 3a 및 도 3b에 도시된 바와 같이, 다수 개의 반도체 칩(10)을 배치하는 단계(S11)가 수행된다. 여기서 도 3b는 도 3a의 B-B'에 따른 단면을 도시하고 있다.
반도체 칩(10)은 다양한 형상의 캐리어(60) 상에 고르게 배열되는 형태로 배치될 수 있다.
캐리어(60)는 일면에 접착층(70)이 형성되며, 반도체 칩(10)은 이러한 접착층(70) 상에 탑재된다. 이때 반도체 칩(10)은 접속 패드(12)가 형성된 활성 영역이 하부 즉 캐리어(60)의 접착층(70)에 부착되도록 탑재된다.
접착층(70)은 빛이나 열에 의해 접착력이 변하는 성질의 접착층(70)일 수 있으며, 일례로 접착 테이프가 이용될 수 있다. 그러나 이에 한정되지 않으며, 캐리어(60)의 일면에 접착 수지 등을 도포하여 형성하는 등 다양한 응용이 가능하다.
캐리어(60)는 편평하고 단단한 웨이퍼 형상의 원판으로 형성될 수 있다. 그러나 캐리어(60)가 웨이퍼 형상으로 형성되는 것은 본 실시예에 따른 반도체 패키지(100)의 제조 방법이 웨이퍼를 이용하는 반도체 제조 공정을 활용함에 따라 도출된 구성이다. 따라서, 본 실시예에 따른 캐리어(60)의 형상은 원형으로 한정되지 않으며, 반도체 제조 공정의 실시 형태에 대응하여 다양한 형상으로 형성될 수 있다. 즉, 도 3a에서는 원형의 양품 칩 캐리어(60)를 도시하였으나, 사각의 기판 형태를 포함한 다양한 형태일 수 있다.
캐리어(60) 상에 다수의 반도체 칩(10)들이 탑재되면, 이어서 도 3c에 도시된 바와 같이 봉지부(20)를 형성하는 단계(S12)가 수행된다.
본 실시예에 따른 봉지부(20)는 캐리어(60) 전체를 덮는 형태로 형성된다. 즉 봉지부(20)는 각 반도체 칩(10)들 사이의 공간을 모두 채우며 형성되며, 이에 봉지부(20)를 형성하는 단계가 완료되면 반도체 칩(10)들은 봉지부(20)에 의해 모두 일체형으로 형성된다.
이러한 본 실시예에 따른 봉지부(20)는 몰드 금형(도시되지 않음) 내에 반도체 칩(10)들이 탑재된 캐리어(60)를 배치한 후, 금형 내부에 몰드 수지를 주입하고 경화시킴으로써 형성될 수 있다.
다음으로, 도 3d에 도시된 바와 같이 그라인더(grinder, 50)를 이용하여 봉지부(20)의 일면을 깍아내는 단계(S13)가 수행된다. 이에 따라, 봉지부(20)의 불필요한 부분이 제거되므로, 반도체 패키지(100)의 전체적인 두께를 줄일 수 있다.
또한 본 실시예에 따른 반도체 패키지(100)는 봉지부(20)를 깍아내는 단계(S13)를 통해 안테나부(40)와 반도체 칩(10) 간의 거리와 그에 따른 유전율 등을 조정할 수 있다. 따라서, 이 단계를 통해 안테나부(40)의 특성 즉, 신호 매칭을 최적으로 조정할 수 있다.
이에, 봉지부(20)는 최적의 신호 매칭이 이루어지는 위치에 대응하여 불필요한 부분이 제거될 수 있다.
한편, 봉지부(20)의 두께나 신호 매칭의 조정이 불필요한 경우, 본 단계는 생략될 수 있다.
다음으로, 도 3e에 도시된 바와 같이 접착층(70)을 제거하는 단계(S14)가 수행된다. 이는 접착층(70)에 열을 인가하거나 빛을 조사하여 접착층(70)의 접착력을 약화시킴으로써 용이하게 수행될 수 있다. 봉지부(20)의 타면에 접착되어 있던 접착층(70)이 제거됨에 따라, 봉지부(20)의 타면에는 접착층(70)에 부착되어 있던 반도체 칩(10)들의 접속 패드(12)들은 외부로 노출된다.
한편, 접착층이 제거된 봉지부(20)는 하부면이 캐리어(60)에 의해 지속적으로 지지될 수 있으나, 이하에서는 설명의 편의를 위해 도면에서 캐리어(60)를 생략하여 도시하기로 한다.
이어서, 봉지부(20)의 어느 한 면에 적어도 하나의 기판부(30)를 형성하는 단계가 수행된다. 본 실시예에서는 도 3f에 도시된 바와 같이 하부 기판(30b)이 형성되는 단계(S15)가 먼저 수행되는 경우를 예로 들고 있다.
봉지부(20)는 상하면이 뒤집어진 형태로 배치된다. 즉, 반도체 칩(10)의 접속 패드(12)가 상부를 향해 노출되도록 캐리어 상에 탑재된다.
그리고 접속 패드(12)가 노출된 봉지부(20)의 상부면에 회로 패턴(36)이나 전극 패턴(32) 등을 형성하고, 그 위에 다시 절연층(31)을 형성하는 과정을 반복적으로 수행함에 따라 하부 기판(30b)이 형성될 수 있다. 이때, 전극 패턴(32)이나 회로 패턴(36)은 봉지부(20)에서 노출되어 있는 접속 패드(12)들과 전기적으로 연결되도록 형성될 수 있다.
또한, 필요에 따라 절연층(31)을 관통하는 비아(34)를 형성하여 각 절연층(31) 사이를 전기적으로 연결할 수 있으며, 외부면에 외부와 접속하기 위한 외부 전극(38)를 형성할 수도 있다.
여기서 회로 패턴(36)이나 절연층(31), 비아(34) 등을 형성하는 방법은 이미 공지되어 있는 반도체 제조 공정 등을 이용할 수 있으므로, 이에 대한 상세한 설명은 생략하기로 한다.
본 실시예와 같이 반도체 제조 공정을 이용하여 기판부(30)를 형성하는 경우, 기판부(30)에 미세한 패턴(fine circuit pattern)을 형성할 수 있으며, 기판부의 두께도 일반적인 인쇄회로기판(PCB)에 비해 매우 얇게 형성할 수 있다. 따라서, 본 실시예에 따른 반도체 패키지(100)는 칩 스케일 패키지(Chip Scale Package, CSP)의 형태로 형성될 수 있다.
하부 기판(30b)이 형성되면, 이어서 도 3g에 도시된 바와 같이 봉지부(20)를 관통하는 비아 접속부(25)를 형성하는 단계(S16)가 수행된다. 이때, 비아 접속부(25)는 하부 기판(30b)에 형성된 회로 패턴(36)과 대응하는 위치에 형성된다. 따라서, 비아 접속부(25)는 회로 패턴(36)을 통해 반도체 칩(10)과 전기적으로 연결될 수 있다.
비아 접속부(25)는 봉지부(20)에 하부 기판(30b)의 회로 패턴(36)이 노출되도록 관통 구멍(23)을 뚫고, 관통 구멍(23)의 내부에 도전 물질(예컨대 구리, 솔더 등)을 채운 후 경화시킴으로써 형성될 수 있다. 관통 구멍(23)은 레이저 드릴링(LASER drilling)과 같은 방법을 사용할 수 있으나 이에 한정되지 않으며 필요에 따라 기타 다른 방법을 통하여 형성할 수도 있다.
한편, 본 실시예에서는 하부 기판(30b)을 먼저 형성한 후, 비아 접속부(25)를 형성하는 경우를 예로 들었으나, 본 발명은 이에 한정되지 않는다. 즉, 봉지부(20)가 형성되는 S12 단계나 S13 단계에 이어서, 봉지부(20)에 비아 접속부(25)를 형성하는 단계(S16)를 먼저 수행한 후, 하부 기판(30b)을 형성하는 것도 가능하다.
다음으로, 도 3h에 도시된 바와 같이, 봉지부(20)의 일면에 상부 기판(30a)을 형성하는 단계(S17)가 수행된다. 상부 기판(30a)은 전술한 하부 기판(30b)과 동일한 과정을 통해 유사한 형태로 형성될 수 있다.
먼저 반도체 칩(10)의 접속 패드(12)가 하부를 향하도록 봉지부(20)를 다시 뒤집어 배치한다. 그리고 봉지부(20)의 상부면에 회로 패턴(36)이나 전극 패턴(32) 등을 형성하고, 그 위에 다시 절연층(31)을 형성하는 과정을 반복적으로 수행함에 따라 상부 기판(30b)이 형성될 수 있다.
또한, 이 단계에서 상부 기판(30a)에는 안테나부(40)가 형성될 수 있다.
안테나부(40)는 상부 기판(30a)의 회로 패턴(36)을 형성하는 과정에서 회로 패턴(36)의 형태로 형성될 수 있다. 그리고 상부 기판(30a)에 형성되는 비아(34)와, 봉지부(20)에 형성된 비아 접속부(25) 등을 통해 반도체 칩(10)과 전기적으로 연결될 수 있다.
이처럼 본 실시예에 따른 안테나부(40)는 기판부(30)를 형성하는 과정에서 함께 형성될 수 있으므로, 별도로 안테나부(40)를 제조하여 결합하는 종래에 비해 제조가 용이하다는 이점이 있다.
또한, 본 실시예에 따른 안테나부(40)는 방사 특성과 무선 통신에 필요한 대역폭(impedance bandwidth) 확보를 위해 상부 기판(30a)의 외부면 뿐만 아니라, 상부 기판(30a)의 내부에도 적어도 하나의 방사체가 회로 패턴(36)의 형태로 형성될 수 있다.
상부 기판(30a)이 형성되면, 도 3i에 도시된 바와 같이 개별 반도체 패키지(100)들을 형성하는 단계(S18)가 수행된다. 절단날(80)이나 레이저 등을 이용하여 반도체 칩(10)들 사이의 공간을 절단함에 따라 봉지부(20)에 의해 일체로 형성된 반도체 칩(10)들은 각각 분리되어 도 1에 도시된 개별 반도체 패키지(100)들로 형성된다.
이상과 같이 구성되는 본 실시예에 따른 반도체 패키지 및 그 제조 방법은 개별화된 반도체 칩(10)들 중 양 품의 칩만을 선별한 후, 재배치하여 제조하므로, 제품의 신뢰성을 확보할 수 있다.
또한 반도체 패키지(100)의 양 면(즉 상 하면)에 형성되는 기판부(30)를 활용할 수 있으므로, 패키지의 소형화 및 시스템의 집적화가 가능하다.
또한, 반도체 칩(10)을 봉지하여 반도체 칩(10)을 외부로부터 보호하는 방식을 이용하므로, 플립 칩(Flip chip) 형태나 와이어 본딩 방식을 이용하는 칩 등 다양한 형태의 반도체 칩(10)을 모두 활용할 수 있다.
또한, 본 실시예에 따른 반도체 패키지(100)는 안테나부(40)가 반도체 칩(10)과 인접한 위치에 배치되어 일체형으로 형성되므로, 반도체 칩(10)과 안테나부(40)의 전기적인 연결 거리를 최소화할 수 있다. 이에 따라, 본 실시예에 따른 반도체 패키지(100)가 밀리미터파 대역(특히 60GHz 대역)에 이용되는 경우, 안테나부(40)와 반도체 칩(10) 사이에서 발생하는 손실을 최소화할 수 있다.
또한, 본 실시예에 따른 반도체 패키지 제조 방법은 기판부(30)를 형성하는 과정에서 안테나부(40)도 함께 형성할 수 있으므로, 안테나를 별도로 제조하여 결합하는 종래에 비해 제조 공정 및 제조 비용을 줄일 수 있다.
또한, 본 실시예에 따른 반도체 패키지 제조 방법은 반도체 제조 공정을 이용한다. 따라서, 종래의 반도체 제조 설비를 활용할 수 있으므로 제조를 위한 새로운 설비 투자를 최소화할 수 있으며, 반도체 제조 공정을 통해 기판 상에 미세 패턴을 형성할 수 있으므로 반도체 패키지(100)의 소형화 및 박형화가 가능하다. 또한, 일반적인 반도체 제조 공정을 활용할 수 있으므로, 반도체 패키지의 제작 구현과 제조 공정이 용이하다.
또한 신뢰성이 인정된 봉지 기술을 이용하므로 반도체 칩(10)의 패키징 신뢰성을 확보할 수 있다.
더하여, 봉지부(20)를 그라인딩(grinding)하여 봉지부(20)의 두께를 조절한 후, 안테나부(40)를 형성함으로써 안테나부(40)의 특성을 조정할 수 있다. 따라서 제조 과정에서 안테나부(40)의 신호 매칭을 수행할 수 있다는 이점이 있다.
한편, 본 실시예에서는 하나의 반도체 칩(10)에 대해 양면에 기판부(30)를 형성하도록 구성하였으나, 이에 한정되지 않으며, 반도체 칩(10)을 적층하는 등 다수의 반도체 칩(10)이 내장되도록 구성한다면 시스템 집적화(system in package) 비율을 높일 수 있다.
이러한 본 발명에 따른 반도체 패키지와 그 제조 방법은 다양한 응용이 가능하다.
도 5 내지 도 6은 본 발명의 다른 실시예들에 따른 반도체 패키지를 개략적으로 도시한 단면도이다.
먼저 도 5를 참조하면, 본 실시예에 따른 반도체 패키지(200)는 다수의 반도체 칩(10, 11)이 적층되며 실장되는 구성과, 반도체 칩(10)이 와이어 본딩 방식을 통해 기판부(30)와 전기적으로 연결되는 구성, 그리고 상부 기판(도 2의 30a) 대신 봉지부(20) 상에 직접 안테나부(40)가 형성되는 구성에 있어서 전술한 실시예의 반도체 패키지(100)와 차이를 갖는다.
특히, 본 발명에 따른 반도체 패키지(200)는 그라인더 등으로 봉지부(20)의 두께를 조정하고, 레이저 등을 이용하여 굴곡이나 홈(27)을 만든 후, 이러한 홈(27)에 회로 패턴 형태로 안테나부(40)의 방사체를 형성할 수 있다.
한편, 도 5에 도시된 바와 같이 레이저 등을 이용하여 홈(27)의 깊이를 다양하게 형성한 후, 홈(27)의 내부에 안테나부(40)를 형성하는 경우, 안테나부(40)의 방사체는 다양한 두께로 형성될 수 있다.
이와 같은 구성은 봉지부(20)의 일면에 홈(27)을 형성하는 단계(S13')가 부가됨에 따라 형성될 수 있다. 홈(27)을 형성하는 단계(S13')는 전술한 봉지부(20)의 일부 깍아내는 단계(S13) 이후 수행되거나, 상기 단계(S13)를 생략하고 수행될 수 있다.
이처럼 본 발명에 따른 반도체 패키지(200)는 다양한 형태의 반도체 칩(10)들에 대해 적용될 수 있으며, 기판부(30)도 다양한 형태로 형성할 수 있다.
이처럼 안테나부(40)가 형성되는 경우, 안테나부(40)가 형성되는 홈(27)의 깊이를 조정하여 안테나부(40)의 특성을 조정하는 것도 가능하다.
그러나 본 발명은 이에 한정되지 않으며, 봉지부(20)에 홈(27)을 형성하지 않고 안테나부(40)를 형성하는 것도 가능하다. 이 경우 제조 공정을 줄일 수 있다는 이점이 있다.
도 6을 참조하면, 본 실시예에 따른 반도체 패키지(300)는 접속 패드(12)가 형성된 반도체 칩(10)의 활성 영역이 상부 기판(30a)에 대향하도록 배치된다는 점에서만 전술한 실시예의 반도체 패키지(도 2의 100)와 차이를 갖는다. 이와 같이 반도체 패키지(300)가 구성되는 경우, 반도체 칩(10)과 안테나부(40) 사이의 전기적인 거리는 전술한 도 2에 도시된 반도체 패키지(100)보다 더 짧아지게 된다.
또한 반도체 칩(10)과 안테나부(40)가 전기적으로 연결되기 위해 비아 접속부(25)를 이용하지 않으므로, 전기적 손실을 더욱 줄일 수 있는 이점이 있다.
이상에서 설명한 본 발명에 따른 반도체 패키지 및 그 제조 방법은 전술한 실시예들에 한정되지 않으며, 다양한 응용이 가능하다. 예를 들어 전술한 실시예들에서는 반도체 제조 공정을 통해 기판부를 형성하는 경우를 예로 들었으나, 일반적인 인쇄회로기판의 제조 방법을 활용하여 기판부를 형성하는 등 다양하게 응용될 수 있다.
또한, 전술한 실시예에서는 캐리어 상에 반도체 칩들을 배치하며 반도체 패키지를 제조하는 경우를 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않는다.
즉, 캐리어가 아닌, 별도의 기판(이하 지지 기판)을 이용하는 것도 가능하다. 이를 보다 상세히 설명하면 다음과 같다.
반도체 칩들은 캐리어를 대신하여 전극 패턴이 형성된 지지 기판 상에 탑재될 수 있다. 이 경우, 전술한 실시예처럼 별도의 접착층(도 3b의 70)은 이용되지 않으며, 각 반도체 칩들은 별도의 접속 패드가 지지 기판 상에 형성된 전극 패턴에 직접 접합되며 지지 기판 상에 탑재될 수 있다.
또한, 회로 패턴이나 전극 패턴이 없는 지지 기판을 이용하는 것도 가능하다. 이 경우, 지지 기판의 일면에 반도체 칩들을 탑재하여 고정시킨 후, 반도체 칩들의 접속 패드가 배치된 위치에 대응하여 지지 기판에 관통 홀을 형성하고, 관통 홀을 통해 지지 기판의 타면에 형성되는 회로 패턴이 접속 패드와 전기적으로 연결되도록 형성하는 것도 가능하다.
따라서, 이처럼 지지 기판을 이용하는 경우, 전술한 실시예와 같이 접착층을 제거하는 공정은 생략되며, 지지 기판이 직접 기판부로 형성될 수 있다. 또한 필요에 따라 지지 기판의 외부면에 새로운 절연층과 회로 패턴을 반복적으로 형성하여 다층 기판으로 기판부를 형성할 수 있다.
100: 반도체 패키지
10: 반도체 칩 12: 접속 패드
20: 봉지부 25: 비아 접속부
30: 기판부
30a: 상부 기판 30b: 하부 기판
31: 절연층 32: 전극 패턴
34: 비아 36: 회로 패턴
38: 외부 단자 40: 안테나부
60: 캐리어 70: 접착층

Claims (10)

  1. 반도체 칩;
    상기 반도체 칩을 봉지하는 봉지부;
    상기 봉지부의 상부면에 형성되는 상부 기판과 상기 봉지부의 하부면에 형성되는 하부 기판을 포함하는 기판부;
    상기 봉지부 또는 상기 기판부에 형성되며 상기 반도체 칩과 전기적으로 연결되는 안테나부; 및
    상기 봉지부를 관통하여 형성되는 비아 접속부; 를 포함하며,
    상기 반도체 칩은 상기 안테나부를 통해 밀리미터파 대역의 고주파를 송수신하고,
    상기 안테나부와 상기 반도체 칩은 상기 비아 접속부를 통해 전기적으로 연결되며,
    상기 안테나부는 상기 상부 기판의 외부면에 형성되고, 상기 상부 기판은 다층 기판이며, 상기 안테나부는 상기 상부 기판의 여러 층에 다수의 방사체가 형성되는 반도체 패키지.
  2. 반도체 칩;
    상기 반도체 칩을 봉지하는 봉지부;
    상기 봉지부의 적어도 어느 한 면에 형성되는 기판부; 및
    상기 봉지부 또는 상기 기판부에 형성되며 상기 반도체 칩과 전기적으로 연결되는 안테나부;
    를 포함하며,
    상기 안테나부는 상기 봉지부의 외부면에 형성된 홈에 형성되는 반도체 패키지.
  3. 반도체 칩;
    상기 반도체 칩을 봉지하는 봉지부;
    상기 봉지부의 적어도 어느 한 면에 형성되는 기판부; 및
    상기 봉지부 또는 상기 기판부에 형성되며 상기 반도체 칩과 전기적으로 연결되는 안테나부;
    를 포함하며,
    상기 기판부는 반도체 제조 공정을 통해 미세 패턴이 내부에 형성된 반도체 패키지.
  4. 다수의 반도체 칩들을 배치하는 단계;
    상기 다수의 반도체 칩을 함께 봉지하여 봉지부를 형성하는 단계;
    상기 봉지부를 관통하는 비아 접속부를 형성하는 단계;
    상기 봉지부의 적어도 어느 한 면에 기판부를 형성하는 단계; 및
    상기 봉지부 또는 상기 기판부에 안테나부를 형성하는 단계; 를 포함하며,
    상기 기판부를 형성하는 단계는 상기 봉지부의 상부면과 하부면에 각각 다층의 기판부를 형성하는 단계이고,
    상기 안테나부를 형성하는 단계는 상기 기판부의 여러 층에 다수의 방사체를 형성하는 단계인 반도체 패키지 제조 방법.
  5. 제4항에 있어서, 상기 칩들을 배치하는 단계는,
    양품으로 선별된 상기 반도체 칩들을 캐리어 상에 배열하는 단계인 반도체 패키지 제조 방법.
  6. 제5항에 있어서, 상기 칩들을 배치하는 단계는,
    상기 캐리어 상에 형성된 접착층에 상기 반도체 칩을 부착하며 배치하는 단계인 반도체 패키지 제조 방법.
  7. 제4항에 있어서, 상기 봉지부를 형성하는 단계는,
    에폭시 몰드 컴파운드(EMC)를 이용하여 상기 봉지부를 형성하는 단계인 반도체 패키지 제조 방법.
  8. 제4항에 있어서, 상기 안테나부를 형성하는 단계는,
    상기 비아 접속부를 통해 상기 안테나부와 상기 반도체 칩이 전기적으로 연결되도록 상기 안테나부를 형성하는 단계인 반도체 패키지 제조 방법.
  9. 제4항에 있어서, 상기 기판부를 형성하는 단계는,
    반도체 제조 공정을 통해 미세 패턴과 절연층을 반복적으로 형성하는 단계인 반도체 패키지 제조 방법.
  10. 다수의 반도체 칩들을 배치하는 단계;
    상기 다수의 반도체 칩을 함께 봉지하여 봉지부를 형성하는 단계;
    상기 봉지부의 적어도 어느 한 면에 기판부를 형성하는 단계; 및
    상기 봉지부 또는 상기 기판부에 안테나부를 형성하는 단계; 를 포함하며,
    상기 안테나부를 형성하는 단계는 상기 봉지부의 외부면에 홈을 형성하고, 상기 홈에 상기 안테나부를 형성하는 단계인 반도체 패키지 제조 방법.








KR1020140001278A 2014-01-06 2014-01-06 반도체 패키지 및 그 제조 방법 KR20140015607A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140001278A KR20140015607A (ko) 2014-01-06 2014-01-06 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140001278A KR20140015607A (ko) 2014-01-06 2014-01-06 반도체 패키지 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110067437A Division KR101434003B1 (ko) 2011-07-07 2011-07-07 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140015607A true KR20140015607A (ko) 2014-02-06

Family

ID=50264945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140001278A KR20140015607A (ko) 2014-01-06 2014-01-06 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20140015607A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161298A (zh) * 2020-01-07 2021-07-23 欣兴电子股份有限公司 芯片封装结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161298A (zh) * 2020-01-07 2021-07-23 欣兴电子股份有限公司 芯片封装结构及其制作方法

Similar Documents

Publication Publication Date Title
KR101434003B1 (ko) 반도체 패키지 및 그 제조 방법
US20230299462A1 (en) Semiconductor package including antenna substrate and manufacturing method thereof
US11004810B2 (en) Semiconductor package structure
US11410899B2 (en) Semiconductor package device and method of manufacturing the same
TWI491018B (zh) 半導體封裝件及其製造方法
US10714838B2 (en) Array antenna apparatus and method of manufacturing the same
US9293446B2 (en) Low profile semiconductor module with metal film support
CN110491843B (zh) 具有天线的半导体封装及其制造方法
US10879197B2 (en) Package structure and method of fabricating package structure
KR101208241B1 (ko) 반도체 패키지
US9245858B2 (en) Semiconductor device package with integrated antenna for wireless applications
US11605877B2 (en) Semiconductor device package and method of manufacturing the same
CN110943068A (zh) 设备封装
US20150364445A1 (en) Stack module package and method for manufacturing the same
KR20190050155A (ko) 반도체 패키지와 그 제조 방법
US11303009B2 (en) Packages for advanced antenna systems
US20230386991A1 (en) Semiconductor device and manufacturing method thereof
CN110797334B (zh) 半导体装置及其制造方法
KR20140015607A (ko) 반도체 패키지 및 그 제조 방법
KR101494371B1 (ko) 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법
US20220359976A1 (en) Microelectronic device package including antenna and semiconductor device
US20230144055A1 (en) Heat sinking by thru-mold vias in shielded modules
WO2022240712A1 (en) Microelectronic device package including antenna and semiconductor device
CN112216687A (zh) 电子封装件

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E601 Decision to refuse application