KR101208241B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101208241B1
KR101208241B1 KR1020110068930A KR20110068930A KR101208241B1 KR 101208241 B1 KR101208241 B1 KR 101208241B1 KR 1020110068930 A KR1020110068930 A KR 1020110068930A KR 20110068930 A KR20110068930 A KR 20110068930A KR 101208241 B1 KR101208241 B1 KR 101208241B1
Authority
KR
South Korea
Prior art keywords
antenna
semiconductor chip
main antenna
semiconductor package
auxiliary
Prior art date
Application number
KR1020110068930A
Other languages
English (en)
Inventor
이정언
한명우
유도재
박철균
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110068930A priority Critical patent/KR101208241B1/ko
Priority to US13/200,406 priority patent/US8736031B2/en
Priority to CN201110349642.9A priority patent/CN102881986B/zh
Application granted granted Critical
Publication of KR101208241B1 publication Critical patent/KR101208241B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Details Of Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 안테나가 패키지의 내부에 내장되는 반도체 패키지에 관한 것이다
이를 위해 본 발명에 따른 반도체 패키지는 반도체 칩; 상기 반도체 칩과 인접하게 배치되어 전기적으로 연결되는 주 안테나; 상기 반도체 칩과 상기 주 안테나를 함께 봉지하는 봉지부; 및 상기 봉지부의 외부면에 형성되어 상기 주 안테나와 커플링을 형성하는 보조 안테나;를 포함하며, 상기 주 안테나와 상기 보조 안테나는 커플링을 통해 밀리미터 대역의 고주파를 송수신할 수 있다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 안테나가 패키지의 내부에 내장되는 반도체 패키지에 관한 것이다.
차세대 정보통신서비스를 위한 주파수 자원으로 30GHz 이상의 초고주파 자원인 밀리미터파 대역의 주파수가 적극 검토되고 있다.
이 대역의 주파수는 광대역 특성을 이용하여 많은 양의 정보를 빠른 속도로 전달할 수 있고, 대기 중의 전파감쇄가 커서 인접지역에서 상호간섭에 의한 영향이 적으며, 2.5GHz/5GHz 등 기존에 사용되는 주파수대역과 달리 현재 미사용 주파수대력으로, 주파수사용채널에 대한 혼잡성이 없어, 연구개발 및 상업적인 관점에서 관심의 대상이 되어오고 있다.
이에 따라 밀리미터파 주파수를 이용한 정보통신 서비스 및 시스템의 개발과 여기에 요구되는 각종의 소자부품에 대한 연구와 개발이 진행되고 있다.
이러한 밀리미터파 대역에는 안테나와 반도체 칩 사이의 전기적인 연결 거리가 매주 중요하다. 즉, 안테나와 반도체 칩 사이의 거리가 멀어지면 손실이 커지기 때문에, 밀리미터파 대역(특히 60GHz 대역)의 안테나는 반도체 칩과 전기적으로 가깝게 연결되는 것이 바람직하다.
이를 위해 종래에는 반도체 칩이 내장된 반도체 패키지와 매우 인접한 위치에 안테나를 배치하고, 안테나와 반도체 패키지가 최단 거리로 전기적으로 연결되도록 구성하고 있다.
이러한 종래의 경우 반도체 패키지와 안테나를 각각 별도로 제작한 후, 기판에 실장하여 전기적으로 연결하는 공정이 수행되어야 하므로, 제조 공정이 복잡하다는 단점이 있다.
또한, 안테나의 급전 구조가 복잡해진다는 단점이 있고, 이에 제작이 복잡하며 공정오차에 대한 영향을 분석하기 어렵다는 문제가 있다.
이에, 안테나와 반도체 패키지의 거리를 보다 근접하게 배치할 수 있는 반도체 패키지 구조가 요구되고 있다.
본 발명은 안테나와 반도체 칩 사이의 전기적인 거리를 최소화하면서 제조가용이한 반도체 패키지를 제공하는 것을 목적으로 한다.
또한 본 발명의 다른 목적은 내부에 안테나가 내장된 반도체 패키지를 제공하는 데에 있다.
또한 본 발명의 또 다른 목적은 안테나가 패키지의 내부에 내장되더라도 안테나의 방사 효율을 최대화할 수 있는 반도체 패키지를 제공하는 데에 있다.
본 발명의 실시예에 따른 반도체 패키지는 반도체 칩; 상기 반도체 칩과 인접하게 배치되어 전기적으로 연결되는 주 안테나; 상기 반도체 칩과 상기 주 안테나를 함께 봉지하는 봉지부; 및 상기 봉지부의 외부면에 형성되어 상기 주 안테나와 커플링을 형성하는 보조 안테나;를 포함하며, 상기 주 안테나와 상기 보조 안테나는 커플링을 통해 밀리미터 대역의 고주파를 송수신할 수 있다.
본 실시예에 있어서 반도체 패키지는, 일면에 상기 반도체 칩과 상기 주 안테나가 배치되고, 타면에 외부 단자가 형성되는 기판을 더 포함할 수 있다.
삭제
본 실시예에 있어서 상기 반도체 칩과 상기 주 안테나는, 본딩 와이어에 의해 전기적으로 연결될 수 있다.
본 실시예에 있어서 상기 봉지부는, 상기 주 안테나의 위치와 대응하는 외부면에 홈이 형성되고, 상기 보조 안테나는 상기 홈 내부에 형성될 수 있다.
본 실시예에 있어서 상기 봉지부는, 상기 주 안테나의 위치와 대응하는 외부면에 돌출부가 형성되고, 상기 보조 안테나는 상기 돌출부 상에 형성될 수 있다.
본 실시예에 있어서 반도체 패키지는, 상기 주 안테나와 상기 보조 안테나 사이에 개재되는 상기 봉지부의 두께를 조절하여 안테나 방사 패턴 및 안테나 이득을 조정할 수 있다.
본 실시예에 있어서 반도체 패키지는, 상기 봉지부의 외부면 상에서 상기 보조 안테나의 둘레를 따라 금속 도금층으로 형성되는 차폐막을 더 포함할 수 있다.
본 실시예에 있어서 상기 주 안테나는, 상기 기판의 일면에서 회로 패턴의 형태로 형성될 수 있다.
본 발명의 반도체 패키지는 반도체 칩과 주 안테나를 함께 봉지하여 반도체 칩과 주 안테나를 외부로부터 보호하는 방식을 이용하므로, 외부 환경으로부터 주 반도체 칩과 주 안테나를 용이하게 보호할 수 있다. 그리고 칩 형태나 와이어 본딩 방식을 이용하는 칩 등 다양한 형태의 반도체 칩을 모두 활용할 수 있다.
또한, 주 안테나가 반도체 칩과 인접한 위치에 배치되어 함께 봉지되므로, 반도체 칩과 주 안테나의 전기적인 연결 거리를 최소화할 수 있다. 이에, 반도체 패키지가 밀리미터파 대역(특히 60GHz 대역)에 이용되는 경우, 주 안테나와 반도체 칩 사이에서 발생하는 손실을 최소화할 수 있다.
또한, 본 발명의 반도체 패키지는 봉지부 내에 주 안테나를 매립시키더라도, 보조 안테나를 이용하여 주 안테나의 안테나 특성을 보완하므로, 결과적으로 봉지부가 없는 반도체 패키지 수준의 방사 특성을 얻을 수 있다.
따라서 본 발명에 따른 반도체 패키지는 봉지부를 통해 주 안테나와 반도체 칩을 외부로부터 보호하면서도, 매우 양호한 안테나 특성을 얻을 수 있다.
더하여, 주 안테나와 보조 안테나 사이에 개재되는 봉지부의 두께 및 재료 특성(유전율)을 조절함으로써 안테나 특성을 조정할 수 있다. 따라서 제조 과정에서 안테나의 신호 매칭을 수행할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 개략적으로 나타내는 사시도.
도 2는 도 1에 도시된 반도체 패키지를 A-A'에 따라 절단한 단면도.
도 3은 도 1에 도시된 반도체 패키지의 분해 사시도.
도 4a 및 도 4b는 보조 안테나가 구비되지 않은 상태에서 나타난 반도체 패키지의 방사 특성을 도시한 그래프.
도 5a 및 도 5b는 보조 안테나가 구비된 상태에서 나타난 반도체 패키지의 방사 특성을 도시한 그래프.
도 6 내지 도 11은 본 발명의 다른 실시예들에 따른 반도체 패키지를 개략적으로 나타내는 사시도.
본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 개략적으로 나타내는 사시도이다. 또한 도 2는 도 1에 도시된 반도체 패키지를 A-A'에 따라 절단한 단면도이고, 도 3은 도 1에 도시된 반도체 패키지의 분해 사시도이다.
도 1 내지 도 3에 도시된 바와 같이, 본 실시예에 따른 반도체 패키지(100)는 기판(30), 반도체 칩(10), 반도체 칩(10)을 봉지하는 봉지부(20), 및 안테나부(40)를 포함하여 구성된다.
반도체 칩(10)은 외부와 연결되기 위한 다수의 접속 패드(12)를 포함하며, 접속 패드(12)를 통해 후술되는 기판(10) 및 안테나부(40)와 전기적으로 연결된다. 본 실시예에 따른 반도체 칩(10)은 본딩 와이어(15)를 통해 기판(30) 및 안테나부(40)와 전기적으로 연결된다. 그러나 본 발명은 이에 한정되지 않으며 반도체 칩(10)의 형태 또는 필요에 따란 다양한 형태로 연결될 수 있다.
예를 들어 안테나부(40)와는 본딩 와이어(15)를 통해 전기적으로 연결되고, 기판(30)과는 반도체 칩(10)의 하부면을 통해 연결되도록 구성할 수도 있다. 이 경우, 반도체 칩(10)의 하부면에는 기판(30)과 전기적, 물리적으로 연결되는 전극 범프(bump)나 솔더 볼(solder ball) 등이 형성될 수 있다.
이러한 반도체 칩(10)은 후술되는 안테나부(40)를 통해 외부와 무선 통신을 수행할 수 있다.
기판(30)은 반도체 칩(10)이 일면에 고정 안착되며 반도체 칩(10)과 전기적으로 연결된다. 기판(30)은 당 기술 분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 실리콘 기판, 세라믹 기판, 인쇄 회로 기판(PCB), 유연성 기판 등)이 이용될 수 있다.
기판(30)의 일면에는 반도체 칩(10)과 전기적으로 연결되기 위한 전극 패턴(32)이 형성된다. 또한 전극 패턴(32)들 상호간을 전기적으로 연결하는 회로 패턴(도시되지 않음)이 형성될 수도 있다.
이러한 본 실시예에 따른 기판(30)은 복수의 층으로 형성된 다층 기판일 수 있다. 따라서 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(도시되지 않음)과, 각 층을 전기적으로 연결하기 위한 도전성 비아(도시되지 않음)가 형성될 수 있다.
또한 기판(30)은 타면 즉, 외부면에 반도체 패키지(100)가 외부와 전기적으로 연결되기 위한 외부 전극(38)이 형성될 수 있다. 외부 전극(38)은 기판(30)의 내부에 형성된 회로 패턴이나 도전성 비아를 통해 전극 패턴(32)과 전기적으로 연결될 수 있다.
봉지부(20)는 내부에 반도체 칩(10)과 후술되는 주 안테나(42)를 함께 감싸는 형태로 형성되어 반도체 칩(10)과 주 안테나(42)를 밀봉한다. 즉, 봉지부(20)는 반도체 칩(10)과 주 안테나(42)의 외부를 둘러싸며 반도체 칩(10)과 주 안테나(42)를 기판(30)에 고정시킴으로써, 외부의 충격으로부터 반도체 칩(10)과 주 안테나(42)를 안전하게 보호한다.
봉지부(20)를 형성하는 방법으로 몰딩(molding) 방식이 이용될 수 있으며, 이 경우 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)가 봉지부(20)의 재질로 사용될 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 봉지부(20)를 형성하기 위해 필요에 따라 프린팅(printing), 스핀 코팅(spin coating), 제팅(jetting) 등 다양한 방법이 이용될 수 있다.
안테나부(40)는 주 안테나(42)와 보조 안테나(45)를 포함한다.
주 안테나(42)는 기판(30)의 일면에 배치되어 반도체 칩(10)과 함께 봉지부(20) 내에 매립된다.
주 안테나(42)는 별도의 안테나 모듈로 제작되어 기판(30)에 실장될 수 있다. 그러나 이에 한정되지 않으며, 기판(30)의 일면에서 직접 회로 패턴의 형태로 형성될 수도 있다.
이러한 주 안테나(42)는 반도체 칩(10)과 매우 인접하게 배치되며, 본딩 와이어(15)를 통해 반도체 칩(10)과 전기적으로 연결된다. 따라서 본 실시예에 따른 주 안테나(42)는 반도체 칩(10)과의 전기적인 연결 거리가 매우 짧게 형성되므로, 연결 거리로 인해 발생되는 방사 손실을 최소화할 수 있다.
또한 주 안테나(42)는 반도체 칩(10)과 연결되는 급전부의 위치나 방사체의 개수 및 크기와 모양을 변경하여 안테나의 방사 방향이나 이득 등의 특성을 개선할 수 있다. 이 경우, 방사체들 간의 거리와 각 방사체들의 급전부 위치 및 크기와 모양이 반도체 패키지(100)의 설계 변수로 이용될 수 있다.
보조 안테나(45)는 봉지부(20)의 외부면에 형성된다. 특히, 보조 안테나(45)는 주 안테나(42)와 인접한 위치에 배치될 수 있다. 본 실시예에서는 주 안테나(42)와의 수직거리가 최소가 되는 위치에 보조 안테나(45)는 형성되는 경우를 예로 들고 있다. 그러나 본 발명이 상기한 구성으로 한정되는 것은 아니다.
한편, 보조 안테나(45)는 반도체 칩(10)이나 주 안테나(42)와 전기적으로 연결되지 않으며, 주 안테나(42)와 짝을 이루어 커플링 안테나(Coupling Antenna)로 동작한다. 보조 안테나(45)는 커플링을 통해서, 주 안테나(42)에 의해 생성되는 전자장의 세기를 증폭시키는 역할을 한다.
이와 같이 구성되는 본 실시예에 따른 주 안테나(42)와 보조 안테나(45)는 필요에 따라 다양한 형상으로 형성될 수 있다. 즉, 선형, 다각형, 원형 등의 다양한 형태로 형성될 수 있으며, 다이폴(dipole), 또는 모노폴(monopole)의 형태로 형성될 수 있다.
또한, 주 안테나(42)와 보조 안테나(45)는 서로 동일한 형상으로 형성될 수 있으며, 도면에 도시된 바와 같이 서로 다른 형성으로 형성될 수 있다.
더하여, 보조 안테나(45)는 방사체의 개수, 위치, 각 방사체의 크기, 및 방사체 간의 간격 등이 반도체 패키지의 설계 변수로 이용될 수 있다.
한편, 본 실시예의 경우 보조 안테나(45)가 상부면 즉 봉지부(20) 상에만 형성되는 경우를 예로 들었으나, 본 발명은 이에 한정되지 않는다. 즉, 안테나부(40)의 방사 특성을 높이기 위해, 기판(10)의 하부면에도 부가적으로 보조 안테나를 형성하는 등 필요에 따라 다양한 응용이 가능하다.
이상과 같이 구성되는 본 실시예에 따른 반도체 패키지(100)는 주 안테나(42)가 반도체 칩(10)과 함께 기판(30)에 실장되어 봉지되므로, 주 안테나(42)와 반도체 칩(10) 간의 전기적인 거리가 매우 짧게 형성된다. 이에 따라, 본 실시예에 따른 반도체 패키지(100)가 밀리미터파 대역(특히 60GHz 대역)에 이용되는 경우, 안테나부(40)와 반도체 칩(10) 사이에서 발생하는 손실을 최소화할 수 있다.
또한, 주 안테나(42)가 봉지부(20)의 내부에 매립되므로, 외부 환경으로부터 주 안테나(42)를 용이하게 보호할 수 있다.
한편, 주 안테나(42)를 봉지부(20) 내에 매립함에 따라, 봉지부(20)에 의해 주 안테나(42)의 특성이 저하될 수 있다. 이를 위해 본 실시예에 따른 반도체 패키지(100)는 보조 안테나(45)를 더 구비한다.
보조 안테나(45)가 주 안테나(42)와 커플링 안테나로 동작함에 따라, 봉지부(20)에 의해 손실된 안테나 특성을 보완할 수 있다. 이에 대한 측정 데이터가 도 5a 내지 도 5b에 도시되어 있다.
도 4a 및 도 4b는 보조 안테나가 구비되지 않은 상태에서 나타난 반도체 패키지의 방사 특성을 도시한 그래프이고, 도 5a 및 도 5b는 보조 안테나가 구비된 상태에서 나타난 반도체 패키지의 방사 특성을 도시한 그래프이다.
여기서, 도 4a, 도 5a는 안테나부의 이득(Gain)을 나타내는 그래프이고, 도 4b, 도 5b는 안테나부의 방사 방향을 나타내는 그래프이다.
본 실시예에 따른 반도체 패키지(100)의 경우, 안테나 면에서 수직 상향으로 방사되도록 설계되었다. 따라서, 방사 방향이 Z축을 따라 형성되는 것이 가장 바람직하다.
보조 안테나(45)가 구비되지 않은 경우, 도 4a에 도시된 바와 같이 안테나 이득이 작게 나타난다. 또한 도 4b에 도시된 바와 같이 방사 방향도 X 축으로 일정 각도 기울어지는 형태로 나타났다.
반면에, 보조 안테나(45)가 구비된 경우, 도 5a와 도 5b에 도시된 바와 같이 안테나 이득과 방사 방향이 도 4a와 도 4b에 비해 매우 개선되고 있음을 알 수 있다.
도 5a와 도 5b에 도시된 그래프는 봉지부(20)를 생략한 상태에서 측정된 안테나 이득, 및 방사 방향의 그래프와 매우 유사하다. 즉, 본 실시예에 따른 반도체 패키지(100)는 봉지부(20) 내에 주 안테나(42)를 매립시키더라도, 보조 안테나(45)를 이용하여 주 안테나(42)의 안테나 특성을 보완하므로, 결과적으로 봉지부(20)가 없는 반도체 패키지(100) 수준의 방사 특성을 얻을 수 있다.
따라서 본 실시예에 따른 반도체 패키지(100)는 봉지부(20)를 통해 주 안테나(42)와 반도체 칩(10)을 외부로부터 보호하면서도, 매우 양호한 안테나 특성을 얻을 수 있다는 이점이 있다.
이러한 본 실시예에 따른 반도체 패키지(100)의 이점은 반도체 칩과 안테나 사이의 거리에 대응하여 특성 저하가 크게 나타나는 밀리미터파(mm Wave) 대역, 구체적으로 60GHz 대역에서 보다 탁월한 효과를 얻을 수 있다.
한편, 본 실시예에 따른 반도체 패키지(100)는 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다. 이하에서 설명하는 실시예들에 따른 반도체 패키지(100) 모듈은 전술된 실시예의 반도체 패키지(도 2의 100)과 유사한 구조로 구성되며, 보조 안테나(45)가 형성되는 위치나 형태에 있어서 차이를 갖는다. 따라서 동일한 구성요소들에 대한 상세한 설명은 생략하며 보조 안테나(45)가 형성되는 위치나 형태를 중심으로 하여 보다 상세하게 설명하기로 한다. 또한, 전술한 실시예와 동일한 구성 요소들에 대해서는 동일한 부호를 이용하여 설명하기로 한다.
도 6 내지 도 11은 본 발명의 다른 실시예들에 따른 반도체 패키지를 개략적으로 나타내는 사시도이다.
먼저 도 6에 도시된 본 실시예에 따른 반도체 패키지(200)는 전술한 실시예의 반도체 패키지(도 2의 100)와 유사하게 구성되며, 봉지부(20)의 외부면 즉, 상부면에 보조 안테나(45)와 더불어 차폐막(50)이 형성된다는 점에서 차이를 갖는다.
보조 안테나(45)는 전술한 실시예의 보조 안테나(45)와 동일하게 구성될 수 있다.
그리고 차폐막(50)은 금속 도금층으로, 보조 안테나(45)가 내부에 배치되도록, 보조 안테나(45)의 주변을 따라 배치될 수 있다. 본 실시예의 경우, 차폐막(50)은 보조 안테나(45)가 형성된 부분의 제외한 봉지부(20)의 상부면 전체를 덮는 형태로 형성된다.
이러한 차폐막(50)은 보조 안테나(45)와 반도체 칩(10)의 본딩 와이어(도 2의 15) 간에 간섭이 발생하는 것을 차폐하기 위해 구비된다. 따라서, 차폐막(50)은 도면에 도시된 형상으로 한정되지 않으며, 본딩 와이어의 배치 형태 등에 따라 다양한 형상이나 형태로 형성될 수 있다.
또한 차폐막(50)은 보조 안테나(45)와 마찬가지로 반도체 칩(10)이나 주 안테나(42)와 전기적으로 연결되지 않도록 구성될 수 있다. 그러나 필요에 따라 반도체 패키지(100)의 접지와 연결되도록 구성할 수도 있다.
도 7에 도시된 반도체 패키지(300)는 봉지부(20)의 외부면 즉, 상부면에 홈(25)이 형성되고, 홈(25)의 내부에 보조 안테나(45)가 형성된다는 점에서 차이를 갖는다.
홈(25)은 봉지부(20) 생성 후, 봉지부(20)의 일부를 파내어 형성할 수 있으며, 금형을 이용하여 봉지부(20) 생성 시 함께 형성할 수도 있다.
홈(25)은 안테나부(40)의 안테나 특성이 가장 양호하게 나타나는 깊이로 설정될 수 있다. 따라서, 반도체 패키지(100)의 크기나 두께, 주 안테나(42)의 형태나 특성, 봉지부(20)의 재질이나 유전율 등에 따라 각각 적합한 깊이로 형성될 수 있다.
이처럼 홈(25)을 형성하고 그 내부에 보조 안테나(45)를 배치하는 경우, 보조 안테나(45)의 상단부와 그 주위와의 상대 유전율을 조절할 수 있다. 따라서, 홈(24)의 깊이 설정을 통해 안테나 방사 패턴이나 이득을 개선할 수 있다.
도 8에 도시된 반도체 패키지(400)는 봉지부(20)의 외부면 즉, 상부면에 홈(25)이 형성되고, 홈(25)의 내부에 보조 안테나(45)가, 홈(25)의 외부에 차폐막(50)이 형성되는 경우를 예로 들고 있으며, 도 9에 도시된 반도체 패키지(500)는 도 8의 반도체 패키지(400)에 있어서 홈(25)의 외부에 차폐막(50) 만이 형성되는 경우를 예로 들고 있다.
또한, 도 10에 도시된 반도체 패키지(600)는 봉지부(20)의 외부면 즉, 상부면에 외부로 돌출된 돌출부(27)가 형성되고, 돌출부(27)의 상부면에 보조 안테나(45)가 형성되는 경우를 예로 들고 있으며, 도 11에 도시된 반도체 패키지(700)는 도 10의 반도체 패키지(600)에 있어서 돌출부(27)의 외부에 차폐막(50)이 형성되는 경우를 예로 들고 있다.
이처럼 본 발명에 따른 반도체 패키지는 보조 안테나가 형성되는 위치나 형태에 따라 다양한 형태로 구성될 수 있다.
특히 본 발명에 따른 반도체 패키지는 안테나 특성을 개선시키기 위해, 전술한 바와 같이 보조 안테나의 형상이나 방사체의 개수 등을 조정할 수 있으며, 또한 봉지부에 홈이나 돌출부를 형성함으로써 주 안테나와 보조 안테나 사이에 개재되는 봉지부의 두께를 조절하여 보조 안테나와 주 안테나 간의 상대 유전율을 조절할 수 있다. 이에 제조 시 안테나 방사 패턴 및 안테나 이득을 용이하게 조정할 수 있다.
이상에서 설명한 본 발명에 따른 반도체 패키지 모듈은 전술한 실시예들에 한정되지 않으며, 다양한 응용이 가능하다.
또한, 전술된 실시예들에서는 기판 상에 실장되는 반도체 패키지를 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않으며 리드 프레임 등 봉지부에 의해 패키징되는 형태의 반도체 패키지라면 다양하게 적용될 수 있다.
100, 200, 300, 400, 500, 600, 700: 반도체 패키지
10: 반도체 칩 12: 접속 패드
15: 본딩 와이어
20: 봉지부
25: 홈 27: 돌출부
30: 기판
32: 전극 패턴 38: 외부 단자
40: 안테나부
42: 주 안테나 45: 보조 안테나
50: 차폐막

Claims (9)

  1. 반도체 칩;
    상기 반도체 칩과 인접하게 배치되어 전기적으로 연결되는 주 안테나;
    상기 반도체 칩과 상기 주 안테나를 함께 봉지하는 봉지부; 및
    상기 봉지부의 외부면에 형성되어 상기 주 안테나와 커플링을 형성하는 보조 안테나;
    를 포함하며,
    상기 주 안테나와 상기 보조 안테나는 커플링을 통해 밀리미터 대역의 고주파를 송수신하는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서,
    일면에 상기 반도체 칩과 상기 주 안테나가 배치되고, 타면에 외부 단자가 형성되는 기판을 더 포함하는 반도체 패키지.
  3. 삭제
  4. 제1항에 있어서, 상기 반도체 칩과 상기 주 안테나는,
    본딩 와이어에 의해 전기적으로 연결되는 반도체 패키지.
  5. 반도체 칩;
    상기 반도체 칩과 인접하게 배치되어 전기적으로 연결되는 주 안테나;
    상기 반도체 칩과 상기 주 안테나를 함께 봉지하는 봉지부; 및
    상기 봉지부의 외부면에 형성되어 상기 주 안테나와 커플링을 형성하는 보조 안테나;
    를 포함하며,
    상기 봉지부는 상기 주 안테나의 위치와 대응하는 외부면에 홈이 형성되고, 상기 보조 안테나는 상기 홈 내부에 형성되는 반도체 패키지.
  6. 반도체 칩;
    상기 반도체 칩과 인접하게 배치되어 전기적으로 연결되는 주 안테나;
    상기 반도체 칩과 상기 주 안테나를 함께 봉지하는 봉지부; 및
    상기 봉지부의 외부면에 형성되어 상기 주 안테나와 커플링을 형성하는 보조 안테나;
    를 포함하며,
    상기 봉지부는 상기 주 안테나의 위치와 대응하는 외부면에 돌출부가 형성되고, 상기 보조 안테나는 상기 돌출부 상에 형성되는 반도체 패키지.
  7. 반도체 칩;
    상기 반도체 칩과 인접하게 배치되어 전기적으로 연결되는 주 안테나;
    상기 반도체 칩과 상기 주 안테나를 함께 봉지하는 봉지부; 및
    상기 봉지부의 외부면에 형성되어 상기 주 안테나와 커플링을 형성하는 보조 안테나;
    를 포함하며
    상기 주 안테나와 상기 보조 안테나 사이에 개재되는 상기 봉지부의 두께를 조절하여 안테나 방사 패턴 및 안테나 이득을 조정하는 반도체 패키지.
  8. 제1항에 있어서,
    상기 봉지부의 외부면 상에서 상기 보조 안테나의 둘레를 따라 금속 도금층으로 형성되는 차폐막을 더 포함하는 반도체 패키지.
  9. 제2항에 있어서, 상기 주 안테나는,
    상기 기판의 일면에서 회로 패턴의 형태로 형성되는 반도체 패키지.
KR1020110068930A 2011-07-12 2011-07-12 반도체 패키지 KR101208241B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110068930A KR101208241B1 (ko) 2011-07-12 2011-07-12 반도체 패키지
US13/200,406 US8736031B2 (en) 2011-07-12 2011-09-23 Semiconductor package
CN201110349642.9A CN102881986B (zh) 2011-07-12 2011-10-31 半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110068930A KR101208241B1 (ko) 2011-07-12 2011-07-12 반도체 패키지

Publications (1)

Publication Number Publication Date
KR101208241B1 true KR101208241B1 (ko) 2012-12-04

Family

ID=47483224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110068930A KR101208241B1 (ko) 2011-07-12 2011-07-12 반도체 패키지

Country Status (3)

Country Link
US (1) US8736031B2 (ko)
KR (1) KR101208241B1 (ko)
CN (1) CN102881986B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018111268A1 (en) * 2016-12-14 2018-06-21 Intel Corporation Microelectronic devices designed with mold patterning to create package-level components for high frequency communication systems
KR20190072024A (ko) * 2017-12-15 2019-06-25 삼성전자주식회사 전자파 차폐구조를 포함하는 전자기기
KR102717127B1 (ko) * 2022-11-29 2024-10-15 한국전자기술연구원 안테나와 방열 그라운드 결합형 통신 칩 패키지

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI433291B (zh) * 2011-10-17 2014-04-01 矽品精密工業股份有限公司 封裝結構及其製法
WO2015015863A1 (ja) 2013-07-29 2015-02-05 株式会社村田製作所 アンテナ一体型無線モジュールおよびこのモジュールの製造方法
US9368425B2 (en) 2013-12-20 2016-06-14 Globalfoundries Inc. Embedded heat spreader with electrical properties
KR102428141B1 (ko) * 2014-02-25 2022-08-02 스카이워크스 솔루션즈, 인코포레이티드 향상된 무선-주파수 모듈들에 관한 시스템들, 디바이스들 및 방법들
DE102014104944A1 (de) * 2014-04-08 2015-10-08 Hella Kgaa Hueck & Co. Radarsensor
US9832867B2 (en) 2015-11-23 2017-11-28 Medtronic, Inc. Embedded metallic structures in glass
US11211710B2 (en) * 2017-03-17 2021-12-28 Mitsubishi Electric Corporation Array antenna apparatus and method for fabricating same
US10164320B1 (en) * 2017-08-08 2018-12-25 Badger Meter, Inc. System and method for sealing potting material from an antenna cavity
BR112021001905A2 (pt) 2018-08-02 2021-04-27 Viasat, Inc. módulo de elemento de antena, antena de matriz faseada, e, método para formar uma pluralidade de módulos de elemento de antena.
EP3734764B1 (en) * 2018-10-18 2023-11-08 Amotech Co., Ltd. Antenna package having cavity structure
CN109888454B (zh) * 2018-12-29 2021-06-11 瑞声精密制造科技(常州)有限公司 一种封装天线模组及电子设备
TWI686914B (zh) * 2019-05-29 2020-03-01 力成科技股份有限公司 天線整合式封裝結構及其製造方法
US11756904B2 (en) * 2020-06-08 2023-09-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP2022092959A (ja) * 2020-12-11 2022-06-23 株式会社村田製作所 高周波モジュール
WO2022177163A1 (ko) * 2021-02-18 2022-08-25 삼성전자 주식회사 안테나 및 그것을 포함하는 전자 장치
US20240055768A1 (en) * 2022-08-12 2024-02-15 Apple Inc. Antenna Feed Structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090184882A1 (en) * 2008-01-17 2009-07-23 En-Min Jow Semiconductor package with an antenna and manufacture method thereof
US20100193935A1 (en) * 2009-01-30 2010-08-05 Infineon Technologies Ag Integrated antennas in wafer level package
JP2011091598A (ja) * 2009-10-22 2011-05-06 Sony Corp 半導体装置、半導体装置の製造方法、無線伝送システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774470B2 (en) * 2001-12-28 2004-08-10 Dai Nippon Printing Co., Ltd. Non-contact data carrier and method of fabricating the same
JP4348282B2 (ja) * 2004-06-11 2009-10-21 株式会社日立製作所 無線用ｉｃタグ、及び無線用ｉｃタグの製造方法
JP4359198B2 (ja) * 2004-06-30 2009-11-04 株式会社日立製作所 Ｉｃタグ実装基板の製造方法
US20060276157A1 (en) 2005-06-03 2006-12-07 Chen Zhi N Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
JP2007036722A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 半導体装置
US7675465B2 (en) 2007-05-22 2010-03-09 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
US8509709B2 (en) 2008-08-07 2013-08-13 Wilocity, Ltd. Consumer electronic device having a distributed form factor millimeter wave receiver and transmitter
JP2010152449A (ja) 2008-12-24 2010-07-08 Rhythm Watch Co Ltd Ｒｆｉｄタグ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090184882A1 (en) * 2008-01-17 2009-07-23 En-Min Jow Semiconductor package with an antenna and manufacture method thereof
US20100193935A1 (en) * 2009-01-30 2010-08-05 Infineon Technologies Ag Integrated antennas in wafer level package
JP2011091598A (ja) * 2009-10-22 2011-05-06 Sony Corp 半導体装置、半導体装置の製造方法、無線伝送システム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018111268A1 (en) * 2016-12-14 2018-06-21 Intel Corporation Microelectronic devices designed with mold patterning to create package-level components for high frequency communication systems
US11050155B2 (en) 2016-12-14 2021-06-29 Intel Corporation Microelectronic devices designed with mold patterning to create package-level components for high frequency communication systems
US11658418B2 (en) 2016-12-14 2023-05-23 Intel Corporation Microelectronic devices designed with mold patterning to create package-level components for high frequency communication systems
KR20190072024A (ko) * 2017-12-15 2019-06-25 삼성전자주식회사 전자파 차폐구조를 포함하는 전자기기
KR102435019B1 (ko) * 2017-12-15 2022-08-22 삼성전자주식회사 전자파 차폐구조를 포함하는 전자기기
KR102717127B1 (ko) * 2022-11-29 2024-10-15 한국전자기술연구원 안테나와 방열 그라운드 결합형 통신 칩 패키지

Also Published As

Publication number Publication date
CN102881986B (zh) 2015-07-29
US20130015563A1 (en) 2013-01-17
US8736031B2 (en) 2014-05-27
CN102881986A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
KR101208241B1 (ko) 반도체 패키지
US20230299462A1 (en) Semiconductor package including antenna substrate and manufacturing method thereof
KR101309469B1 (ko) 알에프 모듈
US6770955B1 (en) Shielded antenna in a semiconductor package
TWI631834B (zh) 具有電磁通訊之積體電路
KR101218989B1 (ko) 반도체 패키지 및 그 제조방법
EP3185361B1 (en) Wireless communication module
US9129954B2 (en) Semiconductor package including antenna layer and manufacturing method thereof
US8373997B2 (en) Semiconductor device
US9444135B2 (en) Integrated circuit package
TWI552434B (zh) 具有天線之半導體結構
US20140325150A1 (en) Wireless apparatus
US10439264B2 (en) Wireless device
US8791862B1 (en) Semiconductor package having integrated antenna pad
US20130078915A1 (en) Interposer Package Structure for Wireless Communication Element, Thermal Enhancement, and EMI Shielding
US10673125B2 (en) Wireless apparatus
US20130234304A1 (en) Semiconductor device
KR20130005811A (ko) 반도체 패키지 및 그 제조 방법
US10553954B2 (en) Wireless device
JP2018023060A (ja) 無線装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 7