CN102881986B - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN102881986B
CN102881986B CN201110349642.9A CN201110349642A CN102881986B CN 102881986 B CN102881986 B CN 102881986B CN 201110349642 A CN201110349642 A CN 201110349642A CN 102881986 B CN102881986 B CN 102881986B
Authority
CN
China
Prior art keywords
antenna
semiconductor packages
hermetic unit
main antenna
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110349642.9A
Other languages
English (en)
Other versions
CN102881986A (zh
Inventor
李政彦
韩明愚
俞度在
朴哲均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN102881986A publication Critical patent/CN102881986A/zh
Application granted granted Critical
Publication of CN102881986B publication Critical patent/CN102881986B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明公开了一种半导体封装，更具体地说，一种包括嵌入在其内部中的天线的半导体封装。半导体封装包括：半导体芯片；主天线，被设置成与半导体芯片邻近且电连接到半导体芯片；密封部分，密封半导体芯片和主天线两者；辅助天线，形成在密封部分的外表面上并耦合到主天线。

Description

半导体封装
本申请要求于2011年7月12日提交到韩国知识产权局的第10-2011-0068930号韩国专利申请的优先权，本申请公开的内容通过引用被包含于此。
技术领域
本发明涉及一种半导体封装，更具体地说，涉及一种包括嵌入在其内部中的天线的半导体封装。
背景技术
作为用于下一代信息通信服务(information communication service)的频率源，毫米波段中的频率、30GHz或者更高的超高频率源已经被积极地研究。
该毫米波段中的频率可用于利用宽带特性以高速传输大量的信息，由于空气中的显著的电波衰减，由相邻的地理区域上的相互干扰而引起的影响可更少，并且与目前正在使用的诸如2.5GHz/5GHz等频带不同，毫米波段是目前未被使用的频带，从而其不具有已使用的频道的拥塞。因此，考虑到研究和开发以及商业机会，对毫米波段中的频率的关注已经增加。
结果，已经对使用毫米波中的频率的信息通信服务和系统的进行了开发，并且已经对该信息通信服务和系统所需的各种组件进行了研究和开发。
在该毫米波段中，天线和半导体芯片之间的电连接距离非常重要。即，当天线和半导体芯片之间的距离增加时，损耗相应地增加。因此，毫米波段(特别是60GHz)中的天线可被电连接到半导体芯片并靠近该半导体芯片。
为此，根据现有技术，天线设置在与其中嵌入有半导体芯片的半导体封装非常靠近的位置，并且天线和半导体封装以可能的最短距离彼此电连接。
在现有技术的情况下，需要执行分开地制造半导体封装和天线中的每一个然后将它们均安装在基底上以被电连接的工艺。因此，制造工艺可能会复杂。
另外，天线的功率馈送结构复杂，从而其制造工艺可能会复杂，并且可能会难以分析对工艺误差的影响。
因此，对于天线和半导体封装被设置在彼此更近的距离处的半导体封装结构的需求已经增加。
发明内容
本发明一方面在于提供一种在天线与半导体芯片之间的电距离显著减小的同时又容易制造的半导体封装。
本发明的另一方面提供一种包括嵌入在其内部中的天线的半导体封装。
本发明的另一方面提供一种半导体封装，即使天线嵌入在半导体封装的内部中，所述半导体封装也能够显著增加天线的辐射效率。
根据本发明的一方面，提供一种半导体封装，包括：半导体芯片；主天线，被设置成与半导体芯片邻近且电连接到半导体芯片；密封部分，密封半导体芯片和主天线两者；辅助天线，形成在密封部分的外表面上并耦合到主天线。
所述半导体封装还可包括基底，所述半导体芯片和所述主天线被设置在基底的一个表面上，所述基底具有形成在其另一个表面上的外部端子。
主天线和辅助天线可通过耦合收发毫米波段中的高频率。
半导体芯片和主天线可通过键合引线而彼此电连接。
密封部分可包括在密封部分的外表面中的与主天线的位置对应的位置形成的槽，辅助天线可被形成在所述槽的内部中。
密封部分可包括在密封部分的外表面上的与主天线的位置对应的位置形成的突起部分，辅助天线可形成在所述突出部分上。
设置在主天线和辅助天线之间的密封部分的厚度可被调节，以此调节天线辐射方向图和天线增益。
半导体封装还可包括屏蔽膜，所述屏蔽膜在密封部分的外表面上沿着辅助天线的外周由金属镀层形成。
主天线可被形成为在基底的一个表面上的电路图案。
附图说明
通过下面结合附图进行的详细描述，本发明的上述和其他方面、特点和其他优点将会更加清楚地理解，其中：
图1是示出根据本发明的实施例的半导体封装的示意性透视图；
图2是沿着线A-A′截取的图1中示出的半导体封装的剖视图；
图3是图1中示出的半导体封装的分解透视图；
图4A和图4B是示出在半导体封装不包括辅助天线的状态下的半导体封装的辐射特性的曲线。
图5A和图5B是示出在半导体封装包括辅助天线的状态下半导体封装的辐射特性的曲线；
图6到图11是示意性地示出根据本发明其他实施例的半导体封装的透视图。
具体实施方式
本说明书和权利要求书中使用的术语和词语不应被解释为局限于通常的含义或者词典的定义，而应基于发明人可以适当地限定术语的概念以最适当地描述他/她所了解的用于实施本发明的最佳方法的规则被解释为具有与本发明的技术范围相关的含义和概念。因此，本发明的实施例和附图中描述的构造仅仅是最优选的实施例，而不是代表本发明的技术精神的全部。因此，本发明应被解释为在提交该申请时本发明的精神和范围中包括的所有的改变、等同物和替代物。
以下，将参照附图详细地描述本发明的实施例。此时，应当注意，在理解附图时，相同的标号表示相同的元件。此外，为了避免对本发明的主题造成不必要的模糊，将省略与公知的功能或者配置相关的详细描述。基于相同的原因，应当注意在附图中示出的一些组件被夸大、被省略或者被示意性地示出，各个组件的尺寸不是精确地反映其真实尺寸。
以下，将参照附图详细描述本发明的实施例。
图1是示出根据本发明的实施例的半导体封装的示意性透视图。另外，图2是沿着线A-A′截取的图1中示出的半导体封装的剖视图。图3是图1中示出的半导体封装的分解透视图。
如图1至图3中所示，根据本发明的实施例的半导体封装100可包括基底30、半导体芯片10、密封半导体芯片10的密封部分20和天线部分40。
半导体芯片10可包括用于连接到外部的多个连接焊盘12，且可通过所述连接焊盘12电连接到下面将要描述的基底30和天线部分40。根据本实施例的半导体芯片10通过键合引线(bonding wire)15电连接到基底30和天线部分40。然而，本发明不限于此。半导体芯片10可以按需要或者根据其形状以各种方式连接到基底30和天线部分40。
例如，半导体芯片10还可通过键合引线15电连接到天线部分40并通过其下表面连接到基底30。在这种情况下，半导体芯片10可包括形成在其下表面上的电极凸块、焊球等，其中，电极凸块或者焊球电连接到或者物理连接到基底30。
该半导体芯片10可通过下面将要描述的天线部分40与外部进行无线通信。
基底30包括固定安放在基底30的一个表面上的半导体芯片10，并且基底30被电连接到所述半导体芯片10。可以使用现有技术中公知的各种基底(例如，硅基底、陶瓷基底、印刷电路板(PCB)、柔性基底等)可以用作为基底30。
基底30包括形成在基底30的一个表面上的电极图案32，其中，所述电极图案电连接到半导体芯片10。另外，还可以形成与电极图案32彼此电连接的电路图案(未示出)。
根据本实施例的基底30可以是由多个层构造而成的多层基底。因此，在各层之间可以形成用于形成电连接的电路图案(未示出)和用于电连接各个层的导电过孔(未示出)。
另外，基底30可包括形成在基底30的另一表面(即，基底30的外表面)上的外部电极38，其中，外部电极38将半导体封装100电连接到外部。外部电极38可通过形成在基底30的内部中的导电过孔或者电路图案电连接到电极图案32。
密封部分20可以按照将半导体芯片10和主天线42(后面描述)两者均包围在其中以密封半导体芯片10和主天线42的形式设置。即，密封部分20包围半导体芯片10和主天线42的外部，并将半导体芯片10和主天线42固定到基底30，从而稳固地保护半导体芯片10和主天线42免受外部冲击。
作为用于形成密封部分20的方法，可以使用模制方法。在这种情况下，环氧塑封料(epoxy mold compound，EMC)可以用作密封部分20的材料。然而，本发明不限于此。可以根据需要使用各种方法(诸如印刷方法、旋涂方法、喷射方法等)来形成密封部分20。
天线部分40可包括主天线42和辅助天线45。
主天线42设置在基底30的一个表面上，并且与半导体芯片10一起埋在密封部分20中。
主天线42可作为单独的天线模块被制造且可被随后安装在基底30上。然而，主天线不限于上述构造，而是也可被直接形成为基底30的一个表面的电路图案。
主天线42可被设置为与半导体芯片10非常邻近且通过键合引线15电连接到半导体芯片10。因此，根据本实施例的主天线42与半导体芯片10具有非常短的电连接距离，由此可以显著减小由于连接距离产生的辐射损耗。
另外，通过改变连接到半导体芯片10的馈电位置或者辐射器的数量、尺寸和形状，主天线42可改善特性，例如，辐射方向、增益等。在这种情况下，辐射器与馈电位置之间的距离、各个辐射器的形状和尺寸可以被用作半导体封装100的设计变量。
辅助天线45可形成在密封部分20的外表面上。具体地，辅助天线45可以设置在与主天线42相邻的位置。本实施例通过示例的方式描述了辅助天线45以辅助天线45和主天线42之间的竖直距离相对地最小化的姿态形成的情况。然而，本发明不限于上面提到的构造。
同时，辅助天线45没有电连接到半导体芯片10或者主天线42，且辅助天线45与主天线42配对，从而作为耦合天线工作。辅助天线45通过耦合到主天线42上可用于放大由主天线42产生的电磁场的强度。
如上所述构造的根据本实施例的主天线42和辅助天线45可根据需要具有各种形状。主天线42和辅助天线45的形状可以改变，诸如线形(liner)、多边形、圆形或类似的形状，并且可以以偶极子形式或者单级子形式来形成。
另外，主天线42和辅助天线45可具有相同的形状或者如图2中示出的不同的形状。
进一步，在辅助天线45中，辐射器的数量、位置、尺寸以及辐射器之间的间隔等可被用作半导体封装的设计变量。
同时，虽然本实施例以示例的方式描述了辅助天线45仅仅形成在上表面上(即，在密封部分20上)的情况，但是本发明不限于此。即，可以根据需要提供各种应用。例如，可以在基底30的下表面上额外形成辅助天线，以增加天线部分40的辐射特性。
在如上所述构造的根据本实施例的半导体封装100中，主天线42与半导体芯片10一起被安装在基底30上，然后被密封，从而主天线42与半导体芯片10之间的电学距离(electrical distance)相对地显著减小。因此，当根据本实施例的半导体封装100用在毫米波段中(特别地，60GHz波段)时，在天线部分40和半导体芯片10之间产生的损耗可以显著减小。
另外，主天线42可以被埋在密封部分20的内部中，藉此可以容易地保护主天线42而免受外部环境的影响。
同时，主天线42埋置在密封部分20的内部中，从而主天线42的特性可能会由于密封部分20而劣化。因此，根据本实施例的半导体封装100可进一步包括辅助天线45。
辅助天线45可作为与主天线42耦合的天线来操作，藉此可以补偿由密封部分20而造成的天线性能的损失。其测量数据在图5A和图5B中示出。
图4A和图4B是示出在半导体封装不包括辅助天线的情况下的半导体封装的径向特性的曲线；图5A和图5B是示出在半导体封装包括辅助天线的情况下半导体封装的辐射特性的曲线。
这里，图4A和图5A是示出天线部分的增益的曲线；图4B和图5B是示出天线部分的辐射方向的曲线。
根据本实施例的半导体封装100可被设计为使得从天线表面竖直向上地实现辐射。因此，可以沿Z轴形成辐射方向。
当半导体封装不包括辅助天线45时，天线增益相对小，如图4A中所示。另外，如图4B所示，以朝着X轴方向倾斜预定角度的形式示出了辐射方向。
另一方面，当半导体封装包括辅助天线45时，如图5A和图5B中所示，可以了解到与图4A和图4B相比，天线增益和辐射方向显著改善。
图5A和图5B中示出的曲线与在省去密封部分20的状态下测量的辐射方向和天线增益的曲线非常类似。即，在根据本实施例的半导体封装100的情况下，即使主天线42埋置在密封部分20中，也可通过辅助天线45补偿主天线42的天线特性，藉此可以获得半导体封装100不包括密封部分20的级别上的辐射特性。
因此，根据本实施例的半导体封装100可以在通过密封部分20保护主天线42和半导体芯片10免受外部影响的同时实现非常优良的天线特性。
在根据本实施例的半导体封装100中，在毫米波段(毫米波)中(更具体地说，在性能与半导体芯片和天线之间的距离对应地大幅劣化的60GHz波段中)可以获得相对突出的效果。
同时，根据本实施例的半导体封装100不限于上面提到的实施例，而是可以被不同地应用。下面将要描述的根据实施例的半导体封装100的模块可具有与根据上面提到的实施例的半导体封装100的结构(参见图2)类似的结构，并且可以仅仅在形成辅助天线45的形式或者位置方面不同。因此，将省略对相同组件的详细描述，而将更加详细地主要描述形成辅助天线45的形式或者位置。另外，将使用相同的标号来描述与上面提到的实施例的组件相同的组件。
图6到图11是示意性示出根据本发明其他实施例的半导体封装的透视图。
首先，图6中示出的根据本实施例的半导体封装200可具有与根据上面提到的实施例的半导体封装100的构造(参见图2)类似的构造，但可在如下方面不同：屏蔽膜50和辅助天线45形成在密封部分20的外表面(即，上表面)上。
辅助天线45的构造可与根据上面提到的实施例的辅助天线45的构造相同。
另外，作为金属镀层的屏蔽膜50可以设置在辅助天线45的附近，以使辅助天线45设置在其内部中。在本实施例的情况下，屏蔽膜50可以按照覆盖密封部分20的除了形成辅助天线45的部分之外的整个上表面的形式形成。
可以设置屏蔽膜50，以屏蔽半导体芯片10的键合引线15(参见图2)与辅助天线45之间产生的干扰。因此，屏蔽膜50不限于具有图6中示出的形状，而是可根据键合引线设置的形式等而具有各种形状或形式。
另外，类似于辅助天线45，屏蔽膜50可被构造成不与半导体芯片10或者主天线42电连接。然而，屏蔽膜还可根据需要被构造成连接到半导体封装100的地线(ground)。
图7中示出的半导体封装300可以与图2中示出的半导体封装100有如下不同：在密封部分20的外表面(即，上表面)上形成槽25，辅助天线45形成在槽25的内部中。
槽25可以通过在形成密封部分20之后去除密封部分20的一部分来形成或者在利用模具形成密封部分20时与密封部分20一同形成。
槽25可被设置为具有这样的深度，在该深度天线部分40表现出相对来说最佳的天线特性。因此，槽可根据半导体封装100的厚度或者尺寸、主天线42的特性或者形状、密封部分的介电常数或者材料等中的每一个而具有合适的深度。
当形成槽25且辅助天线45如上所述被设置在槽25的内部中时，辅助天线45的上端与环境之间的相对介电常数可被调节。因此，可通过设置槽24的深度来改善天线辐射方向图或者增益。
图8中通过示例的方式示出的半导体封装400示出了槽25形成在密封部分20的外表面(即，上表面)中、辅助天线45形成在槽25的内部中且屏蔽膜50形成在槽25的外表面上的情况。另外，图9中通过示例的方式示出的半导体封装500示出了仅有屏蔽膜50形成在图8的半导体封装400中的槽25的外部上的情况。
进一步，，图10中通过示例的方式示出的半导体封装600示出了向外突出的突起部分27形成在密封部分20的外表面(即上表面)上且辅助天线45形成在突起部分27的上表面上的情况。此外，图11中通过示例的方式示出的半导体封装700示出了屏蔽膜50形成在图10的半导体封装600中突起部分27的外部的情况。
如上所述，根据本发明的实施例的半导体封装可被构造为根据辅助天线形成的形式或者位置而具有各种形状。
特别地，在根据本发明的半导体封装的情况下，为了改善其天线特性，可如上所述地调节辅助天线的形状，辅助天线的辐射器的数量等。另外，槽或者突起部分形成在密封部分中或者形成在密封部分上，以调节设置主天线和辅助天线之间的密封部分的厚度，藉此可以调节辅助天线和主天线之间的相对介电常数。因此，可在制造半导体封装时容易地调节天线辐射方向图和天线增益。
根据本发明的实施例的半导体封装模块不限于上面提到的实施例，而是可被不同地应用。
另外，虽然上面提到的实施例通过示例的方式描述了安装在基底上的半导体封装，但是本发明不限于此，而是可以被不同地应用到通过密封部分执行封装的任意半导体封装(例如，引线框架)等中。
如前所述，根据本发明的实施例的半导体封装使用将半导体芯片和主天线彼此密封在一起的方式，以保护半导体芯片和主天线免受外部的影响，藉此可容易地保护半导体芯片和主天线免受外部环境的影响。另外，可以采用具有各种形式的半导体芯片(例如，芯片、使用引线键合方式的芯片等)。
此外，主天线和半导体芯片被设置成彼此邻近以被密封在一起，藉此，半导体芯片和主天线之间的电连接距离可被显著减小。因此，当半导体封装用在毫米波段(特别是60GHz波段)中时，在主天线和半导体芯片之间产生的损耗可被显著减小。
此外，在根据本发明的实施例的半导体封装中，即使主天线埋置在密封部分中时，主天线的天线特性也可通过辅助天线补偿，藉此，可以获得不包括密封部分的半导体封装级别的辐射特性。
因此，根据本发明的实施例的半导体封装可在通过密封部分保护主天线和半导体芯片免受外部影响的同时实现非常优良的天线特性。
另外，介于主天线和辅助天线之间的密封部分的厚度和材料特性(介电常数)被调节，藉此可以调节天线特性。因此，可以在制造过程期间执行天线的信号匹配。
虽然已经结合实施例示出并描述了本发明，但是对于本领域技术人员来说清楚的是，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以做出修改和变形。

Claims (9)

1.一种半导体封装，包括：
半导体芯片；
主天线，被设置成与半导体芯片邻近且电连接到半导体芯片；
密封部分，密封半导体芯片和主天线两者；
辅助天线，形成在密封部分的外表面上并耦合到主天线，
其中，密封部分包括在密封部分的外表面中与主天线的位置对应的位置形成的槽，辅助天线形成在所述槽的内部中。
2.根据权利要求1所述的半导体封装，还包括基底，所述半导体芯片和所述主天线被设置在该基底的一个表面上，并且所述基底具有形成在基底的另一个表面上的外部端子。
3.根据权利要求1所述的半导体封装，其中，主天线和辅助天线通过耦合收发毫米波波段中的高频率。
4.根据权利要求1的半导体封装，其中，半导体芯片和主天线通过键合引线彼此电连接。
5.根据权利要求1的半导体封装，其中，设置在主天线和辅助天线之间的密封部分的厚度被调节，以此调节天线辐射方向图和天线增益。
6.根据权利要求1所述的半导体封装，还包括屏蔽膜，所述屏蔽膜在密封部分的外表面上沿着辅助天线的外周由金属镀层形成。
7.根据权利要求2所述的半导体封装，其中，主天线被形成为在基底的一个表面上的电路图案。
8.一种半导体封装，包括：
半导体芯片；
主天线，被设置成与半导体芯片邻近且电连接到半导体芯片；
密封部分，密封半导体芯片和主天线两者；
辅助天线，形成在密封部分的外表面上并耦合到主天线，
其中，密封部分包括在密封部分的外表面上与主天线的位置对应的位置形成的突起部分，辅助天线形成在所述突起部分上。
9.根据权利要求8所述的半导体封装，其中，设置在主天线和辅助天线之间的密封部分的厚度被调节，以此调节天线辐射方向图和天线增益。
CN201110349642.9A 2011-07-12 2011-10-31 半导体封装 Expired - Fee Related CN102881986B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0068930 2011-07-12
KR1020110068930A KR101208241B1 (ko) 2011-07-12 2011-07-12 반도체 패키지

Publications (2)

Publication Number Publication Date
CN102881986A CN102881986A (zh) 2013-01-16
CN102881986B true CN102881986B (zh) 2015-07-29

Family

ID=47483224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110349642.9A Expired - Fee Related CN102881986B (zh) 2011-07-12 2011-10-31 半导体封装

Country Status (3)

Country Link
US (1) US8736031B2 (zh)
KR (1) KR101208241B1 (zh)
CN (1) CN102881986B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI433291B (zh) * 2011-10-17 2014-04-01 矽品精密工業股份有限公司 封裝結構及其製法
CN105409060B (zh) * 2013-07-29 2018-09-04 株式会社村田制作所 天线一体型无线模块以及该模块的制造方法
US9368425B2 (en) 2013-12-20 2016-06-14 Globalfoundries Inc. Embedded heat spreader with electrical properties
WO2015130670A1 (en) * 2014-02-25 2015-09-03 Skyworks Solutions, Inc. Systems, devices and methods related to improved radio-frequency modules
DE102014104944A1 (de) * 2014-04-08 2015-10-08 Hella Kgaa Hueck & Co. Radarsensor
US9832867B2 (en) 2015-11-23 2017-11-28 Medtronic, Inc. Embedded metallic structures in glass
WO2018111268A1 (en) 2016-12-14 2018-06-21 Intel Corporation Microelectronic devices designed with mold patterning to create package-level components for high frequency communication systems
US11211710B2 (en) * 2017-03-17 2021-12-28 Mitsubishi Electric Corporation Array antenna apparatus and method for fabricating same
US10164320B1 (en) * 2017-08-08 2018-12-25 Badger Meter, Inc. System and method for sealing potting material from an antenna cavity
KR102435019B1 (ko) * 2017-12-15 2022-08-22 삼성전자주식회사 전자파 차폐구조를 포함하는 전자기기
EP3815186A1 (en) 2018-08-02 2021-05-05 Viasat, Inc. Antenna element module
CN111566876B (zh) * 2018-10-18 2021-07-30 阿莫技术有限公司 具有腔体结构的天线封装组件
CN109888454B (zh) * 2018-12-29 2021-06-11 瑞声精密制造科技(常州)有限公司 一种封装天线模组及电子设备
TWI686914B (zh) 2019-05-29 2020-03-01 力成科技股份有限公司 天線整合式封裝結構及其製造方法
US11756904B2 (en) * 2020-06-08 2023-09-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP2022092959A (ja) * 2020-12-11 2022-06-23 株式会社村田製作所 高周波モジュール
WO2022177163A1 (ko) * 2021-02-18 2022-08-25 삼성전자 주식회사 안테나 및 그것을 포함하는 전자 장치
US20240055768A1 (en) * 2022-08-12 2024-02-15 Apple Inc. Antenna Feed Structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774470B2 (en) * 2001-12-28 2004-08-10 Dai Nippon Printing Co., Ltd. Non-contact data carrier and method of fabricating the same
JP4348282B2 (ja) * 2004-06-11 2009-10-21 株式会社日立製作所 無線用ｉｃタグ、及び無線用ｉｃタグの製造方法
JP4359198B2 (ja) * 2004-06-30 2009-11-04 株式会社日立製作所 Ｉｃタグ実装基板の製造方法
US20060276157A1 (en) 2005-06-03 2006-12-07 Chen Zhi N Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
JP2007036722A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 半導体装置
US7675465B2 (en) 2007-05-22 2010-03-09 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
TW200933758A (en) * 2008-01-17 2009-08-01 En-Min Jow Semiconductor package with antenna and manufacture method thereof
US20100033393A1 (en) 2008-08-07 2010-02-11 Wilocity, Ltd. Techniques for Mounting a Millimeter Wave Antenna and a Radio Frequency Integrated Circuit Onto a PCB
JP2010152449A (ja) 2008-12-24 2010-07-08 Rhythm Watch Co Ltd Ｒｆｉｄタグ
US8278749B2 (en) * 2009-01-30 2012-10-02 Infineon Technologies Ag Integrated antennas in wafer level package
JP5446718B2 (ja) 2009-10-22 2014-03-19 ソニー株式会社 半導体装置、半導体装置の製造方法、無線伝送システム

Also Published As

Publication number Publication date
CN102881986A (zh) 2013-01-16
US20130015563A1 (en) 2013-01-17
KR101208241B1 (ko) 2012-12-04
US8736031B2 (en) 2014-05-27

Similar Documents

Publication Publication Date Title
CN102881986B (zh) 半导体封装
US7372408B2 (en) Apparatus and methods for packaging integrated circuit chips with antenna modules providing closed electromagnetic environment for integrated antennas
US9881882B2 (en) Semiconductor package with three-dimensional antenna
US6770955B1 (en) Shielded antenna in a semiconductor package
US7518221B2 (en) Apparatus and methods for packaging integrated circuit chips with antennas formed from package lead wires
US7504721B2 (en) Apparatus and methods for packaging dielectric resonator antennas with integrated circuit chips
US7342299B2 (en) Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
KR101295926B1 (ko) 링 및/또는 오프셋 캐비티들에 집적 개구-결합 패치 안테나(들)을 갖는 무선 주파수 집적회로 패키지들
CN104051440B (zh) 具有天线的半导体结构
US8791862B1 (en) Semiconductor package having integrated antenna pad
US20140325150A1 (en) Wireless apparatus
CN103650132B (zh) 无线模块
US9245858B2 (en) Semiconductor device package with integrated antenna for wireless applications
CN109326584B (zh) 封装天线及其制造方法
CN111599799B (zh) 集成电路
TWI624113B (zh) 電子模組
TWI463735B (zh) 具有天線介面之模組及其製造方法
CN102340066B (zh) 具有天线接口的模组及其制造方法
CN218525735U (zh) 电子器件
US20220310530A1 (en) Application of conductive via or trench for intra module emi shielding
US9105462B2 (en) Semiconductor apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150729

CF01 Termination of patent right due to non-payment of annual fee