JP2022092959A - 高周波モジュール - Google Patents

Abstract

【課題】信号伝送損失の増大を抑制し、かつ半導体装置からの放熱特性を向上させることが可能な高周波モジュールを提供する。【解決手段】高周波増幅回路を含む半導体装置及びバンド選択スイッチが、モジュール基板に実装されている。出力整合回路が、モジュール基板に設けられた少なくとも一つの受動素子を含み、高周波増幅回路とバンド選択スイッチとの間に接続されている。半導体装置は、単体半導体系の半導体部分を含む第１部材と、第１部材に面接触して接合され、化合物半導体系の半導体素子を含む高周波増幅回路が形成されている第２部材とを含む。平面視において、半導体装置は出力整合回路の近傍に配置されており、出力整合回路はバンド選択スイッチの近傍に配置されている。【選択図】図１

Description

移動体通信や衛星通信等に用いられる電子機器に、高周波信号の送受信機能を一体化したＲＦフロントエンドモジュールが組み込まれている。ＲＦフロントエンドモジュールは、高周波増幅機能を持つモノリシックマイクロ波集積回路素素子（ＭＭＩＣ）、高周波増幅回路を制御する制御ＩＣ、スイッチＩＣ、デュプレクサ等を備えている。

ＭＭＩＣの上に制御ＩＣを積み重ねることによって小型化した高周波モジュールが下記の特許文献１に開示されている。特許文献１に開示された高周波モジュールは、モジュール基板の上に搭載されたＭＭＩＣと、その上に積み重ねられた制御ＩＣとを含む。ＭＭＩＣの電極、制御ＩＣの電極、及びモジュール基板上の電極が、ワイヤボンディングにより電気的に接続されている。

米国特許出願公開第２０１５／０３０３９７１号明細書

高周波増幅回路に、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ）が用いられる。ＨＢＴは、動作中にコレクタ損失が発生することによって発熱する。発熱によるＨＢＴの温度上昇は、コレクタ電流をさらに増大させる方向に働く。この正帰還の条件が満たされるとＨＢＴが熱暴走に至る。ＨＢＴの熱暴走を回避するために、ＨＢＴの出力電力の上限値が制限される。

高周波増幅回路の高出力化を図るために、ＨＢＴ等を含む半導体装置からの放熱特性を向上させることが望まれる。特許文献１に開示された高周波モジュールでは、近年の高周波増幅回路に対する高出力化の要求を満たすことが困難である。また、動作周波数が高くなると、信号伝送における損失が大きくなりやすい。本発明の目的は、信号伝送損失の増大を抑制し、かつ半導体装置からの放熱特性を向上させることが可能な高周波モジュールを提供することである。

本発明の一観点によると、
モジュール基板と、
前記モジュール基板に実装され、高周波増幅回路を含む半導体装置と、
前記モジュール基板に実装され、入力された高周波信号を、複数の接点から選択された１つの接点から出力するバンド選択スイッチと、
前記モジュール基板に設けられ、前記高周波増幅回路と前記バンド選択スイッチとの間に接続された出力整合回路と
を備えており、
前記半導体装置は、
単体半導体系の半導体部分を含む第１部材と、
前記第１部材に面接触して接合され、化合物半導体系の半導体素子を含む前記高周波増幅回路が形成されている第２部材と、
平面視において前記第１部材及び前記第２部材のそれぞれに包含される位置に配置された複数の導体突起と
を含み、
前記半導体装置は、前記第２部材を前記モジュール基板に対向させて、前記複数の導体突起を介して前記モジュール基板に実装されており、
平面視において、前記半導体装置は前記出力整合回路の近傍に配置されているか、または前記出力整合回路を構成する少なくとも一つの受動素子と前記半導体装置とが重なっており、
平面視において、前記出力整合回路が前記バンド選択スイッチの近傍に配置されているか、または前記出力整合回路を構成する少なくとも一つの受動素子と前記バンド選択スイッチとが重なっている高周波モジュールが提供される。

第２部材の高周波増幅回路に含まれる半導体素子から第１部材に向かう伝熱経路と、導体突起を介してモジュール基板に至る伝熱経路との２つの伝熱経路が形成されるため、高周波増幅回路に含まれる半導体素子からの放熱特性を向上させることができる。

半導体装置、出力整合回路、及びバンド選択スイッチを、平面視において上述のように配置することにより、半導体装置の高周波増幅回路と出力整合回路との距離、及び出力整合回路とバンド選択スイッチとの距離を近づけることができる。高周波増幅回路から出力整合回路を経由してバンド選択スイッチまでの伝送線路が短くなるため、伝送損失を低減させることができる。

図１Ａは、第１実施例による高周波モジュールの各構成要素の平面視における位置関係を示す図であり、図１Ｂは、高周波モジュールの断面構造を模式的に示す図である。 図２は、第１実施例による高周波モジュールの回路構成を示すブロック図である。 図３Ａは、第２部材に形成されたパワー段増幅回路を構成する１つのセルの等価回路図であり、図３Ｂは、第２部材に形成されたパワー段増幅回路を構成する１つのセルの断面図である。 図４Ａから図４Ｆまでの図面は、製造途中段階における半導体装置の断面図である。 図５Ａから図５Ｃまでの図面は、製造途中段階における半導体装置の断面図であり、図５Ｄは、完成した半導体装置の断面図である。 図６は、第２実施例による高周波モジュールの各構成要素の平面視における位置関係を示す図である。 図７Ａは、第３実施例による高周波モジュールの各構成要素の平面視における位置関係を示す図であり、図７Ｂは、高周波モジュールの断面構造を模式的に示す図である。 図８Ａは、第３実施例による高周波モジュールの出力整合回路の一例を示す等価回路図であり、図８Ｂは、出力整合回路の構成要素の平面的な配置の一例を示す図である。 図９Ａは、第４実施例による高周波モジュールの出力整合回路の一例を示す等価回路図であり、図９Ｂは、出力整合回路の構成要素の平面的な配置の一例を示す図である。 図１０Ａ及び図１０Ｂは、それぞれ第５実施例およびその変形例による高周波モジュール２０の断面構造を模式的に示す図である。 図１１は、第６実施例による高周波モジュールの断面構造を模式的に示す図である。

［第１実施例］
図１Ａから図５Ｄまでの図面を参照して第１実施例による高周波モジュールについて説明する。

図１Ａは、第１実施例による高周波モジュール２０の各構成要素の平面視における位置関係を示す図であり、図１Ｂは、高周波モジュール２０の断面構造を模式的に示す図である。モジュール基板２１に、半導体装置３０、出力整合回路６０、バンド選択スイッチ６８、複数のデュプレクサ７０、ローノイズアンプ７１、アンテナスイッチ７２、及びその他の表面実装型の複数の受動素子（すなわち、表面実装型部品（ＳＭＤ））が実装されている。半導体装置３０は、第１部材３１と、第１部材３１に面接触して接合された第２部材３２とを含む。

第１部材３１に、第１制御回路４２、及び入力スイッチ４３が設けられている。第１部材３１は、単体半導体系の半導体部分を含む基板、例えばシリコン基板またはシリコンオンインシュレータ（ＳＯＩ）基板を含んでいる。第１制御回路４２及び入力スイッチ４３は、半導体基板の表層部に形成された単体半導体系の半導体素子等で構成される。

第２部材３２に、高周波増幅回路５０が設けられている。第２部材３２は、化合物半導体、例えばＧａＡｓからなる下地半導体層と、その上に配置された化合物半導体からなる半導体素子、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ）等を含む。高周波増幅回路５０は、化合物半導体からなる半導体素子等で構成される。

平面視において、第２部材３２は第１部材３１に包含されている。半導体装置３０は、平面視において第１部材３１及び第２部材３２のそれぞれに包含される位置に配置された複数の導体突起３５を備えている。複数の導体突起３５は、第１部材３１及び第２部材３２からモジュール基板に向けて突出している。半導体装置３０は、第２部材３２をモジュール基板２１に対向させて、複数の導体突起３５を介してモジュール基板２１にフリップチップ実装されている。複数の導体突起３５として、Ｃｕからなる突起の天面にハンダを載せたＣｕピラーバンプが用いられる。なお、導体突起３５として、Ａｕバンプのように上面にハンダを載せない構造のものを用いてもよい。このような構造の突起は、「ピラー」ともいわれる。また、導体突起３５として、パッド上に導体柱を立てた構造のものを採用してもよい。このような構造の導体突起は、「ポスト」ともいわれる。また、導体突起３５としてハンダをリフローさせてボール状にしたボールバンプを用いてもよい。導体突起３５として、これらの種々の構造のものの他にも、基板から突出した導体を含む種々の構造のものを用いることができる。

出力整合回路６０は、インダクタ及びキャパシタ等の１つまたは複数の受動素子を含み、複数の受動素子を集積した集積型受動デバイス（ＩＰＤ）で構成される。出力整合回路６０を構成する集積型受動デバイスの平面視における形状は長方形または正方形である。出力整合回路６０の相互に隣り合う２つの縁のそれぞれに対向する位置に、半導体装置３０及びバンド選択スイッチ６８が配置されている。すなわち、出力整合回路６０と半導体装置３０とは、平面視において隣り合って配置されており、出力整合回路６０とバンド選択スイッチ６８とは隣り合って配置されている。

言い換えると、半導体装置３０は出力整合回路６０の近傍に配置されている。ここで、「半導体装置３０は出力整合回路６０の近傍に配置される」とは、半導体装置３０から出力整合回路６０までの最短距離が、半導体装置３０から他の回路部品、例えばデュプレクサ７０までの最短距離よりも短いことを意味する。半導体装置３０から出力整合回路６０までの最短距離を、半導体装置３０からデュプレクサ７０までの最短距離より短くすると、送受信のアイソレーションを高めることができる。

さらに、出力整合回路６０はバンド選択スイッチ６８の近傍に配置されている。ここで、「出力整合回路６０はバンド選択スイッチ６８の近傍に配置される」とは、出力整合回路６０からバンド選択スイッチ６８までの最短距離が、出力整合回路６０から、半導体装置３０以外の回路部品、例えばデュプレクサ７０までの最短距離よりも短いことを意味する。

好ましくは、平面視において、出力整合回路６０と半導体装置３０とが、直接隣り合って配置されており、バンド選択スイッチ６８と出力整合回路６０とが、直接隣り合って配置されている。さらに、好ましくは、出力整合回路６０と半導体装置３０との間の領域２４Ａ、及び出力整合回路６０とバンド選択スイッチ６８との間の領域２４Ｂには、回路部品が搭載されていない。すなわち、出力整合回路６０に含まれる複数の受動素子のそれぞれと半導体装置３０との間の領域、及び出力整合回路６０に含まれる複数の受動素子のそれぞれとバンド選択スイッチ６８との間の領域のいずれにも、回路部品は搭載されていない。

バンド選択スイッチ６８及びローノイズアンプ７１は、複数の導体突起を介してモジュール基板２１にフリップチップ実装されている。出力整合回路６０及び複数のデュプレクサ７０は、それぞれハンダバンプ６５及びハンダバンプ７６を介してモジュール基板２１フリップチップ実装されている。なお、これらのフリップチップ実装用のバンプは一例であり、他の構造のバンプを用いてもよい。例えばＡｕバンプ等を用いてもよい。モジュール基板２１に実装された複数の電子部品は、モールド樹脂２５によって封止されている。

半導体装置３０の第２部材３２に設けられている高周波増幅回路５０の出力ポートが、導体突起３５及びモジュール基板２１内の配線２２、及び出力整合回路６０のハンダバンプ６５を介して出力整合回路６０に接続されている。さらに、出力整合回路６０は、他のハンダバンプ６５、モジュール基板２１内の他の配線２２、及びバンド選択スイッチに６８設けられている導体突起６９を介して、バンド選択スイッチ６８に接続されている。配線２２は、モジュール基板２１内に配置されている複数の配線層に含まれる金属パターン、及び配線層間を接続する複数のビアで構成される。

半導体装置３０とバンド選択スイッチ６８とが、モジュール基板２１に設けられた複数の配線２３によって接続されている。複数の配線２３には、第１制御回路４２がバンド選択スイッチ６８を制御する制御信号用の配線、半導体装置３０からバンド選択スイッチ６８に電源を供給するための電源配線等が含まれる。

図２は、第１実施例による高周波モジュール２０の回路構成を示すブロック図である。高周波モジュール２０は、モジュール基板２１（図１Ｂ）に実装された半導体装置３０を含む。半導体装置３０は、第１部材３１に設けられた入力スイッチ４３及び第１制御回路４２を含む。第２部材３２は、高周波増幅回路５０を含む。高周波増幅回路５０は、ドライバ段増幅回路５１とパワー段増幅回路５２との２段構成とされている。

モジュール基板２１に、さらに、出力整合回路６０、バンド選択スイッチ６８、複数のデュプレクサ７０、アンテナスイッチ７２、２つの受信用のバンド選択スイッチ７３、２つのローノイズアンプ７１、受信用の出力端子選択スイッチ７４、及び第２制御回路７５が実装されている。この高周波モジュール２０は、周波数分割複信（ＦＤＤ）方式の送受信を行う機能を有する。なお、図１Ａでは、受信用のバンド選択スイッチ７３、出力端子選択スイッチ７４、及び第２制御回路７５の記載を省略している。図２において、第１部材３１に設けられている電子回路に相対的に淡いハッチングを付し、第２部材３２に設けられている電子回路に相対的に濃いハッチングを付している。

入力スイッチ４３の２つの入力側の接点が、それぞれ第１部材３１に設けられた導体突起３５（図１Ｂ）を介してモジュール基板２１の高周波信号入力端子ＩＮ１、ＩＮ２に接続されている。図２において、導体突起３５を介した接続箇所を白抜きの正方形で示している。２つの高周波信号入力端子ＩＮ１、ＩＮ２から高周波信号が入力される。入力スイッチ４３は、入力側の２つの接点から１つの接点を選択し、選択した接点に入力される高周波信号をドライバ段増幅回路５１に入力させる。入力スイッチ４３とドライバ段増幅回路５１の入力ポートとの接続には、部材間接続配線３６が用いられる。部材間接続配線３６は、第１部材３１に設けられた電子回路と第２部材３２に設けられた電子回路とを、モジュール基板２１を介することなく接続する。部材間接続配線３６の構造については、後に図４Ａから図５Ｄまでの図面を参照して製造工程を説明する中で説明する。図２において、部材間接続配線３６によって接続される箇所を、相対的に太い実線で示している。

ドライバ段増幅回路５１で増幅された高周波信号がパワー段増幅回路５２に入力される。パワー段増幅回路５２で増幅された高周波信号が、出力整合回路６０を通ってバンド選択スイッチ６８の１つの入力側の接点に入力される。パワー段増幅回路５２の出力ポートと出力整合回路６０とは、第２部材３２に設けられた導体突起３５（図１Ｂ）及びモジュール基板２１内の配線２２（図１Ｂ）を介して接続される。バンド選択スイッチ６８は、複数の出力側の接点から１つの接点を選択し、パワー段増幅回路５２で増幅された高周波信号を、選択した接点から出力させる。バンド選択スイッチ６８は、第１制御回路４２から配線２３を介して入力される制御信号によって制御される。

バンド選択スイッチ６８の出力側の複数の接点のうち２つの接点は、それぞれモジュール基板２１に設けられた補助出力端子ＰＡＡＵＸ１、ＰＡＡＵＸ２に接続されている。他の６個の接点は、それぞれバンドごとに準備された複数のデュプレクサ７０の送信用入力ポートに接続されている。バンド選択スイッチ６８は、バンドごとに準備された複数のデュプレクサ７０から１つのデュプレクサ７０を選択する機能を有する。

アンテナスイッチ７２が、回路側の複数の接点とアンテナ側の２つの接点とを有する。アンテナスイッチ７２の複数の回路側の接点のうち２つの接点が、それぞれ送信信号入力端子ＴＲＸ１、ＴＲＸ２に接続されている。回路側の他の６個の接点は、それぞれ複数のデュプレクサ７０の入出力共用ポートに接続されている。アンテナ側の２つの接点は、それぞれアンテナ端子ＡＮＴ１、ＡＮＴ２に接続されている。アンテナ端子ＡＮＴ１、ＡＮＴ２に、それぞれアンテナが接続される。

アンテナスイッチ７２は、２つのアンテナ側の接点を、それぞれ回路側の複数の接点から選択した２つの接点に接続する。１つのバンドを用いて通信を行う場合には、アンテナスイッチ７２は、回路側の１つの接点と、アンテナ側の１つの接点とを接続する。高周波増幅回路５０で増幅され、対応するバンド用のデュプレクサ７０を通過した高周波信号が、選択されたアンテナ側の接点に接続されているアンテナから送信される。

２つの受信用のバンド選択スイッチ７３の各々が、入力側の４個の接点を有する。２つのバンド選択スイッチ７３の各々の入力側の４個の接点のうち３個の接点は、それぞれデュプレクサ７０の受信用出力ポートに接続されている。２つのバンド選択スイッチ７３の各々の残りの１つの接点は、それぞれ補助入力端子ＬＮＡＡＵＸ１、ＬＮＡＡＵＸ２に接続されている。

２つの受信用のバンド選択スイッチ７３に対応して２つのローノイズアンプ７１が準備されている。２つの受信用のバンド選択スイッチ７３は、それぞれデュプレクサ７０を通過した受信信号を、対応するローノイズアンプ７１に入力させる。

出力端子選択スイッチ７４の２つの回路側の接点が、それぞれ２つのローノイズアンプ７１の出力ポートに接続されている。出力端子選択スイッチ７４の３つの端子側の接点が、それぞれ受信信号出力端子ＬＮＡＯＵＴ１、ＬＮＡＯＵＴ２、ＬＮＡＯＵＴ３に接続されている。ローノイズアンプ７１で増幅された受信信号が、出力端子選択スイッチ７４で選択された受信信号出力端子から出力される。

モジュール基板２１に設けられた電源端子ＶＣＣ１、ＶＣＣ２から、それぞれドライバ段増幅回路５１及びパワー段増幅回路５２に電源電圧が印加される。電源端子ＶＣＣ１、ＶＣＣ２は、第２部材３２に設けられた導体突起３５（図１Ｂ）を介して高周波増幅回路５０に接続される。

第１制御回路４２が、第１部材３１に設けられた導体突起３５（図１Ｂ）を介して電源端子ＶＩＯ１、制御信号端子ＳＤＡＴＡ１、及びクロック端子ＳＣＬＫ１に接続されている。第１制御回路４２は、制御信号端子ＳＤＡＴＡ１に与えられる制御信号に基づいて高周波増幅回路５０を制御する。第１制御回路４２と高周波増幅回路５０との接続には、部材間接続配線３６が用いられる。

第２制御回路７５が、電源端子ＶＩＯ２、制御信号端子ＳＤＡＴＡ２、及びクロック端子ＳＣＬＫ２に接続されている。第２制御回路７５は、制御信号端子ＳＤＡＴＡ２に与えられる制御信号に基づいてローノイズアンプ７１、バンド選択スイッチ７３、及び出力端子選択スイッチ７４を制御する。

モジュール基板２１に、さらに電源端子ＶＢＡＴ及びドレイン電圧端子ＶＤＤ２が設けられている。電源端子ＶＢＡＴから、高周波増幅回路５０のバイアス回路及び第１制御回路４２に電源が供給される。ドレイン電圧端子ＶＤＤ２からモジュール基板２１に実装されたローノイズアンプ７１に電源電圧が印加される。

図３Ａは、第２部材３２に形成されたパワー段増幅回路５２（図２）を構成する１つのセルの等価回路図である。パワー段増幅回路５２は、相互に並列接続された複数のセルを含む。各セルは、トランジスタ４０２、入力キャパシタＣｉｎ、及びバラスト抵抗素子Ｒｂを含む。トランジスタ４０２のベースが入力キャパシタＣｉｎを介して高周波信号入力配線４０５ＲＦに接続されている。さらに、トランジスタ４０２のベースが、バラスト抵抗素子Ｒｂを介してベースバイアス配線４０４ＢＢに接続されている。トランジスタ４０２のエミッタが接地されている。トランジスタ４０２のコレクタに電源電圧が印加されるとともに、増幅された高周波信号がコレクタから出力される。

図３Ｂは、第２部材３２に形成されたパワー段増幅回路５２を構成する１つのセルの断面図である。第１部材３１は、例えばシリコン基板、ＳＯＩ基板等の半導体基板と、その上に形成された多層配線構造とを含む。図３Ｂには示されていないが、第１部材３１を構成する半導体基板の表層部に、第１制御回路４２及び入力スイッチ４３（図１Ａ）が形成されている。

第２部材３２は下地半導体層４０１を含む。下地半導体層４０１が第１部材３１に面接触することにより、第２部材３２が第１部材３１に接合されている。下地半導体層４０１は、導電領域４０１Ａと素子分離領域４０１Ｂとに区分されている。下地半導体層４０１には、例えばＧａＡｓが用いられる。導電領域４０１Ａはｎ型ＧａＡｓで形成されており、素子分離領域４０１Ｂはｎ型ＧａＡｓ層に絶縁化不純物をイオン注入することにより形成される。

導電領域４０１Ａの上に、トランジスタ４０２が配置されている。トランジスタ４０２は、導電領域４０１Ａから順番に積層されたコレクタ層４０２Ｃ、ベース層４０２Ｂ、及びエミッタ層４０２Ｅを含む。エミッタ層４０２Ｅは、ベース層４０２Ｂの一部の領域の上に配置されている。一例として、コレクタ層４０２Ｃはｎ型ＧａＡｓで形成され、ベース層４０２Ｂはｐ型ＧａＡｓで形成され、エミッタ層４０２Ｅはｎ型ＩｎＧａＰで形成される。すなわち、トランジスタ４０２は、ヘテロ接合バイポーラトランジスタである。

ベース層４０２Ｂの上にベース電極４０３Ｂが配置されており、ベース電極４０３Ｂがベース層４０２Ｂに電気的に接続されている。エミッタ層４０２Ｅの上にエミッタ電極４０３Ｅが配置されており、エミッタ電極４０３Ｅがエミッタ層４０２Ｅに電気的に接続されている。導電領域４０１Ａの上にコレクタ電極４０３Ｃが配置されている。コレクタ電極４０３Ｃは、導電領域４０１Ａを介してコレクタ層４０２Ｃに電気的に接続されている。

トランジスタ４０２、コレクタ電極４０３Ｃ、ベース電極４０３Ｂ、及びエミッタ電極４０３Ｅを覆うように、下地半導体層４０１の上に１層目の層間絶縁膜４０６が配置されている。１層目の層間絶縁膜４０６は、例えばＳｉＮ等の無機絶縁材料で形成される。層間絶縁膜４０６に複数の開口が設けられている。

層間絶縁膜４０６の上に、１層目のエミッタ配線４０４Ｅ、ベース配線４０４Ｂ、コレクタ配線４０４Ｃ、ベースバイアス配線４０４ＢＢ、及びバラスト抵抗素子Ｒｂが配置されている。エミッタ配線４０４Ｅは、層間絶縁膜４０６に設けられた開口を通ってエミッタ電極４０３Ｅに接続されている。ベース配線４０４Ｂは、層間絶縁膜４０６に設けられた他の開口を通ってベース電極４０３Ｂに接続されている。コレクタ配線４０４Ｃは、層間絶縁膜４０６に設けられた他の開口を通ってコレクタ電極４０３Ｃに接続されている。

ベース配線４０４Ｂは、トランジスタ４０２が配置されていない領域まで延びており、その先端がバラスト抵抗素子Ｒｂの一方の端部に重なっている。重なり部分において、ベース配線４０４Ｂとバラスト抵抗素子Ｒｂとが電気的に接続されている。バラスト抵抗素子Ｒｂの他方の端部がベースバイアス配線４０４ＢＢに重なっている。重なり部分において、バラスト抵抗素子Ｒｂとベースバイアス配線４０４ＢＢとが電気的に接続されている。

１層目のエミッタ配線４０４Ｅ、ベース配線４０４Ｂ、バラスト抵抗素子Ｒｂ、及びベースバイアス配線４０４ＢＢを覆うように、層間絶縁膜４０６の上に２層目の層間絶縁膜４０７が配置されている。２層目の層間絶縁膜４０７も、ＳｉＮ等の無機絶縁材料で形成される。

層間絶縁膜４０７の上に、２層目のエミッタ配線４０５Ｅ及び高周波信号入力配線４０５ＲＦが配置されている。２層目のエミッタ配線４０５Ｅは、層間絶縁膜４０７に設けられた開口を通って１層目のエミッタ配線４０４Ｅに接続されている。高周波信号入力配線４０５ＲＦの一部分は、平面視において１層目のベース配線４０４Ｂと重なっている。両者の重なり領域に入力キャパシタＣｉｎが形成される。

２層目のエミッタ配線４０５Ｅ及び高周波信号入力配線４０５ＲＦを覆うように、３層目の層間絶縁膜４０８が配置されている。３層目の層間絶縁膜４０８は、例えばポリイミド等の有機絶縁材料で形成される。

次に、図４Ａから図５Ｄまでの図面を参照して第１実施例による半導体装置３０の製造方法について説明する。図４Ａから図５Ｃまでの図面は、製造途中段階における半導体装置３０の断面図であり、図５Ｄは、完成した半導体装置３０の断面図である。

図４Ａに示すように、ＧａＡｓ等の化合物半導体の単結晶の母基板２００の上に剥離層２０１をエピタキシャル成長させ、剥離層２０１の上に素子形成層２０２を形成する。素子形成層２０２には、図２に示した第２部材３２の高周波増幅回路５０の電子回路等が形成されている。これらの電子回路は、一般的な半導体プロセスにより形成される。図４Ａでは、素子形成層２０２に形成されている素子構造については記載を省略している。この段階では、素子形成層２０２は個々の第２部材３２に分離されていない。

次に、図４Ｂに示すように、レジストパターン（図示せず）をエッチングマスクとして、素子形成層２０２（図４Ａ）及び剥離層２０１をパターニングする。この段階で、素子形成層２０２（図４Ａ）は第２部材３２ごとに分離される。

次に、図４Ｃに示すように、分離された第２部材３２の上に連結支持体２０４を貼り付ける。これにより、複数の第２部材３２が、連結支持体２０４を介して相互に連結される。なお、図４Ｂのパターニング工程でエッチングマスクとして用いたレジストパターンを残しておき、第２部材３２と連結支持体２０４との間にレジストパターンを介在させてもよい。

次に、図４Ｄに示すように、母基板２００及び第２部材３２に対して剥離層２０１を選択的にエッチングする。これにより、第２部材３２及び連結支持体２０４が母基板２００から剥離される。剥離層２０１を選択的にエッチングするために、剥離層２０１として、母基板２００及び第２部材３２のいずれともエッチング耐性の異なる化合物半導体が用いられる。

図４Ｅに示すように、第１部材３１に設けられる第１制御回路４２、及び入力スイッチ４３（図１Ａ）等が形成された基板２１０を準備する。この段階で、基板２１０は個々の第１部材３１に分離されていない。

図４Ｆに示すように、第２部材３２を基板２１０に接合する。第２部材３２と基板２１０との接合は、ファンデルワールス結合または水素結合による。その他に、静電気力、共有結合、共晶合金結合等によって第２部材３２を基板２１０に接合してもよい。例えば、基板２１０の表面の一部がＡｕで形成されている場合、第２部材３２をＡｕ領域に密着させて加圧することにより、両者を接合してもよい。

次に、図５Ａに示すように、第２部材３２から連結支持体２０４を剥離する。連結支持体２０４を剥離した後、図５Ｂに示すように、基板２１０及び第２部材３２の上に層間絶縁膜８０及び再配線層を形成する。再配線層には、部材間接続配線３６及びパッド３７が含まれる。

次に、図５Ｃに示すように、再配線層の上に保護膜８１を形成し、保護膜８１に開口８１Ａ等を形成する。その後、開口８１Ａ内及び保護膜８１の上に、導体突起３５を形成する。さらに、これらの導体突起３５の天面にハンダ８３を載せてリフロー処理を行う。

最後に、図５Ｄに示すように、基板２１０をダイシングする。これにより、個片化された半導体装置３０が得られる。個片化された半導体装置３０のそれぞれの第１部材３１は、平面視において第２部材３２より大きい。個片化された半導体装置３０は、モジュール基板２１（図１Ａ、図１Ｂ）にフリップチップ実装される。

次に、第１実施例の優れた効果について説明する。
第１実施例では、単体半導体系の半導体素子を含む第１部材３１と、化合物半導体系の半導体素子を含む第２部材３２とを積み重ねて１つの半導体装置３０としている。このため、両者を個別にモジュール基板２１に実装する構成と比べて、高周波モジュール２０の小型化を図ることが可能である。

逆に、モジュール基板２１を縮小しない場合には、モジュール基板２１により多くの回路部品を実装することが可能になる。例えば、１つのデュプレクサ７０に代えて、送信用フィルタと受信用フィルタとの２つの回路部品を実装することが可能になる。デュプレクサ７０に代えて、個別の送信用フィルタと受信用フィルタとを用いることにより、送信回路と受信回路とのアイソレーションを高めることが可能になる。

さらに、第２部材３２に含まれるトランジスタ４０２（図３Ｂ）で発生した熱が、第１部材３１（図１Ｂ、図５Ｄ）に至る伝熱経路と、導体突起３５（図５Ｄ）を介してモジュール基板２１（図１Ｂ）に至る伝熱経路との２つの伝熱経路が形成される。第２部材３２より大きい第１部材３１及びモジュール基板２１がヒートシンクとして機能するため、トランジスタ４０２からの放熱特性を高めることができる。

さらに第１実施例では、出力整合回路６０が半導体装置３０の近傍に配置されている。さらに、バンド選択スイッチ６８が出力整合回路６０の近傍に配置されている。これにより、図２に示した高周波増幅回路５０から出力整合回路６０までの伝送線路、及び出力整合回路６０からバンド選択スイッチ６８までの伝送線路を短くすることができる。伝送線路を短くすることにより、高周波信号の伝送ロスを低減させることが可能になる。その結果、高効率化を図ることが可能になる。

高周波増幅回路５０から出力整合回路６０までの伝送線路を短くするために、平面視における第１部材３１の幾何中心に対して、第２部材３２を、出力整合回路６０側に偏らせて配置することが好ましい。

さらに、第１実施例では、電源用及び制御用の複数の配線２３（図１Ａ）が、平面視において出力整合回路６０の受動素子と重ならないように配置されている。このため、高周波信号の伝送線路と電源用及び制御用の複数の配線２３とのアイソレーションを高めることができる。

次に、第１実施例の変形例による高周波モジュールについて説明する。
第１実施例では、出力整合回路６０を集積型受動デバイスで構成しているが、複数の表面実装型の個別受動素子を組み合わせて出力整合回路６０を構成してもよい。出力整合回路６０は、これらの複数の受動素子、及びこれらの複数の受動素子同士を接続する配線で構成される。なお、これらの表面実装型の受動素子と、出力整合回路６０以外の回路部品とを接続する配線は、出力整合回路６０には含めない。

出力整合回路６０が複数の表面実装型の受動素子で構成される場合には、出力整合回路６０を構成する複数の受動素子のうち半導体装置３０の最も近くに配置される受動素子と半導体装置３０との間の領域に、回路部品が搭載されない構成にするとよい。さらに、出力整合回路６０を構成する表面実装型の複数の受動素子のうちバンド選択スイッチ６８の最も近くに配置される受動素子とバンド選択スイッチ６８との間の領域に、回路部品が搭載されない構成にするとよい。

［第２実施例］
次に、図６を参照して第２実施例による高周波モジュールについて説明する。以下、図１Ａから図５Ｄまでの図面を参照して説明した第１実施例による高周波モジュールと共通の構成については説明を省略する。

図６は、第２実施例による高周波モジュール２０の各構成要素の平面視における位置関係を示す図である。第１実施例（図１Ａ）では、平面視において、出力整合回路６０の相互に隣り合う２つの縁のそれぞれに対向する位置に、半導体装置３０及びバンド選択スイッチ６８が配置されている。これに対して第２実施例では、平面視において、出力整合回路６０の相互に平行な２つの縁のそれぞれに対向する位置に、半導体装置３０及びバンド選択スイッチ６８が配置されている。すなわち、出力整合回路６０が、半導体装置３０とバンド選択スイッチ６８とに挟まれた位置に配置されている。

第２実施例においても第１実施例と同様に、出力整合回路６０を半導体装置３０の近傍に配置し、バンド選択スイッチ６８を出力整合回路６０の近傍に配置している。

次に、第２実施例の優れた効果について説明する。
第２実施例においても第１実施例と同様に、高周波モジュール２０の小型化、放熱特性の向上、及び高周波信号の伝送損失の低減を図ることが可能である。

［第３実施例］
次に、図７Ａから図８Ｂまでの図面を参照して第３実施例による高周波モジュールについて説明する。以下、図１Ａから図５Ｄまでの図面を参照して説明した第１実施例による高周波モジュールと共通の構成については説明を省略する。

図７Ａは、第３実施例による高周波モジュール２０の各構成要素の平面視における位置関係を示す図であり、図７Ｂは、高周波モジュール２０の断面構造を模式的に示す図である。第１実施例（図１Ａ、図１Ｂ）では、出力整合回路６０が、複数の受動素子を集積した集積型受動デバイスで構成されている。これに対して第３実施例では、一部の受動素子がモジュール基板２１に設けられた金属パターンで構成され、他の受動素子が個別の表面実装部品（すなわち、表面実装型の受動素子）で構成されている。図７Ａにおいて、出力整合回路６０を構成する金属パターンからなる複数の受動素子及び表面実装型の複数の受動素子が配置されている領域を破線で囲んで示している。

図７Ｂに示すように、出力整合回路６０は、インダクタ６１とキャパシタ６２とを含む。インダクタ６１は、モジュール基板２１内に配置された金属パターンで形成される。キャパシタ６２には、モジュール基板２１に実装された個別の表面実装部品が用いられる。平面視において、インダクタ６１の少なくとも一部が半導体装置３０と重なっており、キャパシタ６２は半導体装置３０の近傍に配置されている。出力整合回路６０に含まれるキャパシタ６２等の表面実装型の受動素子と半導体装置３０との間には、出力整合回路６０を構成していない回路部品は搭載されていない。出力整合回路６０に含まれるインダクタ６１等の金属パターンからなる受動素子及びキャパシタ６２等の表面実装型の受動素子のそれぞれとバンド選択スイッチ６８との間には、出力整合回路６０を構成していない回路部品は搭載されていない。

図８Ａは、出力整合回路６０の一例を示す等価回路図である。高周波増幅回路５０の出力ポートとバンド選択スイッチ６８との間に、シリーズ接続インダクタＬ１、Ｌ２、及びシリーズ接続キャパシタＣ３が直列に接続されている。シリーズ接続インダクタＬ１とＬ２との間にグランド接続キャパシタＣ１が接続されており、シリーズ接続インダクタＬ２とシリーズ接続キャパシタＣ３との間にグランド接続キャパシタＣ２が接続されている。また、高周波増幅回路５０の出力ポートに、電源電圧ＶｃｃがチョークコイルＬＣを介して印加されている。電源電圧Ｖｃｃとグランドとの間にデカップリングコンデンサＣＤが接続されている。

図８Ｂは、出力整合回路６０の複数の構成要素の平面的な配置の一例を示す図である。図８Ｂにおいて、モジュール基板２１（図７Ｂ）の１層目の配線層の金属パターンに右上がりの濃いハッチングを付し、１層目より深い２層目の配線層の金属パターンに右下がりの淡いハッチングを付している。１層目の配線層の金属パターンと、２層目の配線層の金属パターンとが重なっている円形の領域は、両者を接続するビアが配置されていることを意味する。

シリーズ接続インダクタＬ１は、１層目の配線層に含まれるスパイラル状の金属パターンで形成され、平面視において半導体装置３０に包含されている。なお、シリーズ接続インダクタＬ１を構成する金属パターンをメアンダ形状にしてもよい。もう一方のシリーズ接続インダクタＬ２は、平面視において半導体装置３０の外側に配置された１層目の配線層に含まれる金属パターンで形成される。グランド接続キャパシタＣ１、Ｃ２、及びシリーズ接続キャパシタＣ３には、個別の表面実装部品が用いられる。グランド接続キャパシタＣ１、Ｃ２、及びシリーズ接続キャパシタＣ３と半導体装置３０との間、及びグランド接続キャパシタＣ１、Ｃ２、及びシリーズ接続キャパシタＣ３とバンド選択スイッチ６８との間には、出力整合回路６０を構成する回路部品ではない回路部品は実装されていない。シリーズ接続インダクタＬ２と半導体装置３０との間、及びシリーズ接続インダクタＬ２とバンド選択スイッチ６８との間にも、出力整合回路６０を構成する回路部品ではない回路部品は搭載されていない。

次に、第３実施例の優れた効果について説明する。
第３実施例においては、出力整合回路６０の一部分、例えばシリーズ接続インダクタＬ１（図８Ｂ）が平面視において半導体装置３０と重なっているため、高周波モジュールのさらなる小型化を図ることが可能である。また、第１実施例と同様に、放熱特性を高める効果、及び伝送損失を低減させる効果が得られる。

次に、第３実施例の変形例について説明する。第３実施例では、シリーズ接続インダクタＬ２を、モジュール基板２１に設けられた金属パターンで構成しているが、個別の表面実装部品で構成してもよい。また、第３実施例では、グランド接続キャパシタＣ１、Ｃ２及びシリーズ接続キャパシタＣ３のすべてに表面実装部品を用いているが、一部のキャパシタに、バンド選択スイッチ６８の内蔵容量を用いてもよい。その他の構成として、グランド接続キャパシタＣ１、Ｃ２及びシリーズ接続キャパシタＣ３としてデジタルチューナブルキャパシタを用いてもよい。

なお、高いＱ値が要求される受動素子は、モジュール基板２１内の金属パターンや、表面実装型部品（ＳＭＤ）で構成することが好ましい。高いＱ値が要求されない受動素子は、第１部材３１やバンド選択スイッチ６８に設けてもよい。例えば、シリーズ接続キャパシタＣ３には、他の受動素子に比べて高いＱ値が要求されない。従って、シリーズ接続キャパシタＣ３を第１部材３１に形成してもよい。

［第４実施例］
次に、図９Ａ及び図９Ｂを参照して第４実施例による高周波モジュールについて説明する。以下、図７Ａから図８Ｂまでの図面を参照して説明した第３実施例による高周波モジュールと共通の構成については説明を省略する。

図９Ａは、出力整合回路６０の一例を示す等価回路図である。第３実施例では、高周波増幅回路５０としてシングルエンド型の増幅回路が用いられているが、第４実施例では差動増幅回路が用いられる。高周波増幅回路５０は、差動信号を出力する２つの出力ポートを有している。出力整合回路６０は、一次コイルＬ５と二次コイルＬ６とを有する出力トランス、グランド接続キャパシタＣ５、及びシリーズ接続キャパシタＣ６を含む。

２つの出力ポートの間に出力トランスの一次コイルＬ５が接続されている。一次コイルＬ５の中間タップが、電源電圧Ｖｃｃに接続されている。出力トランスの二次コイルＬ６の一方の端部が、シリーズ接続キャパシタＣ６を介してバンド選択スイッチ６８に接続されるとともに、グランド接続キャパシタＣ５を介して接地されている。二次コイルＬ６の他方の端部は接地されている。

図９Ｂは、出力整合回路６０の複数の構成要素の平面的な配置の一例を示す図である。図９Ｂにおいて、モジュール基板２１（図７Ｂ）の１層目の配線層の金属パターンに右上がりの濃いハッチングを付し、２層目の配線層の金属パターンに右下がりの淡いハッチングを付している。２層目の配線層の金属パターンで一次コイルＬ５が構成されている。１層目の配線層の金属パターンで形成された二次コイルＬ６が、一次コイルＬ５を取り囲んでいる。なお、二次コイルＬ６が一次コイルＬ５を取り囲む構成に代えて、一次コイルＬ５と二次コイルＬ６とが平面視においてほぼ重なる構成としてもよい。グランド接続キャパシタＣ５及びシリーズ接続キャパシタＣ６には、個別の表面実装部品が用いられている。平面視において、一次コイルＬ５及び二次コイルＬ６の各々の一部分が、半導体装置３０と重なっている。

次に、第４実施例の優れた効果について説明する。
第４実施例においても第３実施例と同様に、出力整合回路６０の一部分が平面視において半導体装置３０と重なっているため、高周波モジュール２０のさらなる小型化を図ることが可能である。また、第３実施例と同様に、放熱特性を高める効果、及び伝送損失を低減させる効果が得られる。

［第５実施例］
次に、図１０Ａを参照して第５実施例による高周波モジュールについて説明する。以下、図１Ａから図５Ｄまでの図面を参照して説明した第１実施例による高周波モジュールと共通の構成については説明を省略する。

図１０Ａは、第５実施例による高周波モジュール２０の断面構造を模式的に示す図である。第１実施例では、モジュール基板２１として片面実装型のプリント配線基板が用いられているが、第５実施例では両面実装型のプリント配線基板が用いられる。

モジュール基板２１の一方の面である第１面２１Ａに、半導体装置３０、バンド選択スイッチ６８、及び複数のデュプレクサ７０が実装されている。第１面２１Ａとは反対側の第２面２１Ｂに、出力整合回路６０、ローノイズアンプ７１、及びアンテナスイッチ７２が実装されている。出力整合回路６０として、集積型受動デバイスが用いられる。なお、出力整合回路６０を、複数の表面実装部品で構成してもよい。平面視において、出力整合回路６０は半導体装置３０及びバンド選択スイッチ６８の両方と重なっている。出力整合回路６０を複数の表面実装部品で構成する場合には、複数の表面実装部品のうち少なくとも一部の表面実装部品が、平面視において半導体装置３０と重なり、他の一部の表面実装部品がバンド選択スイッチ６８と重なるように配置される。

第２部材３２に形成された高周波増幅回路５０が、第２部材３２から突出する導体突起３５、モジュール基板２１内の第１面２１Ａから第２面２１Ｂまで達する配線２２、及び出力整合回路６０のハンダバンプ６５を介して出力整合回路６０に接続されている。さらに、出力整合回路６０は、他のハンダバンプ６５、他の配線２２、及びバンド選択スイッチ６８の導体突起を介して、バンド選択スイッチ６８に接続されている。なお、ハンダバンプ６５に代えて、Ｃｕピラーバンプ、ピラー、ポスト等の種々の構造の導体突起を用いることができる。

複数の導体柱２７が、モジュール基板２１の第２面２１Ｂに、第２面２１Ｂに対してほぼ垂直になる姿勢で取り付けられている。モジュール基板２１の第１面２１Ａに実装されている半導体装置３０、バンド選択スイッチ６８、デュプレクサ７０等が、モールド樹脂２５で封止されている。さらに、第２面２１Ｂに実装されている出力整合回路６０、ローノイズアンプ７１、及びアンテナスイッチ７２等がモールド樹脂２６で封止されている。複数の導体柱２７の先端は、モールド樹脂２６の表面に露出している。複数の導体柱２７の露出した先端面が、マザーボード等と接続するための電極端子として用いられる。複数の導体柱２７のそれぞれの露出した先端面にハンダからなるボールバンプ（ハンダバンプともいう。）を載せてもよい。また、導体柱２７の露出した表面上に、Ｃｕピラーバンプ、ピラー等を配置してもよい。その他の構成として、導体柱２７の代わりに、Ｃｕピラーバンプ、ピラー、ハンダバンプ等を用いてもよい。

平面視において、出力整合回路６０は、半導体装置３０及びバンド選択スイッチ６８の両方に重なっている。

次に、第５実施例の優れた効果について説明する。
第５実施例においては、半導体装置３０と出力整合回路６０とが、モジュール基板２１を挟んで異なる面に実装されており、両者が平面視において重なって配置されている。このため、半導体装置３０の高周波増幅回路５０と出力整合回路６０とを接続する配線２２を短くすることができる。さらに、出力整合回路６０とバンド選択スイッチ６８とが、モジュール基板２１を挟んで異なる面に実装されており、両者が平面視において重なって配置されている。このため、出力整合回路６０とバンド選択スイッチ６８とを接続する配線２２を短くすることができる。図１０Ａにおいて、高周波増幅回路５０から出力整合回路６０を介してバンド選択スイッチ６８に至る高周波信号の伝送経路を、矢印付き曲線で表している。伝送経路が短くなるため、高周波信号の伝送損失が低減され、高効率化を図ることが可能になる。さらに、第５実施例においても第１実施例と同様に、放熱特性を高めることができるとともに、小型化を図ることが可能である。

次に、図１０Ｂを参照して第５実施例の変形例による高周波モジュール２０について説明する。

図１０Ｂは、第５実施例の変形例による高周波モジュール２０の断面構造を模式的に示す図である。第５実施例（図１０Ａ）では、半導体装置３０及びバンド選択スイッチ６８がモジュール基板２１の第１面２１Ａに実装され、出力整合回路６０が第２面２１Ｂ、すなわちマザーボードに実装した状態でマザーボード側を向く面に実装されている。これに対して本変形例では、半導体装置３０及びバンド選択スイッチ６８が、モジュール基板２１の第２面２１Ｂ、すなわちマザーボードに実装した状態でマザーボード側を向く面に実装されている。出力整合回路６０は、半導体装置３０が実装された第２面２１Ｂとは反対側の第１面２１Ａに実装されている。本変形例においても、平面視において出力整合回路６０は半導体装置３０及びバンド選択スイッチ６８に重なっている。図１０Ｂにおいても図１０Ａと同様に、高周波信号の伝送経路を矢印付きの曲線で表している。

第５実施例及びその変形例で示したように、半導体装置３０及びバンド選択スイッチ６８の２つの回路部品と、出力整合回路６０とのどちらを、マザーボード側を向く面に実装してもよい。いずれの場合であっても、出力整合回路６０を、半導体装置３０及びバンド選択スイッチ６８が実装された面とは反対側の面に実装すればよい。

［第６実施例］
次に、図１１を参照して、第６実施例による高周波モジュールについて説明する。以下、第５実施例による高周波モジュール２０（図１０Ａ）と共通の構成については説明を省略する。

図１１は、第６実施例による高周波モジュール２０の断面構造を模式的に示す図である。第５実施例では、出力整合回路６０を、集積型受動デバイス、または複数の表面実装部品で構成している。これに対して第６実施例では、出力整合回路６０に含まれるインダクタ６１が、モジュール基板２１の配線層に含まれる金属パターンで構成される。キャパシタ６２には個別の表面実装部品が用いられる。出力整合回路６０を構成する表面実装部品は、半導体装置３０及びバンド選択スイッチ６８が実装された面とは反対側の面に実装されている。

インダクタ６１の少なくとも一部分が、平面視において半導体装置３０と重なっている。さらに、キャパシタ６２の少なくとも一部分も、平面視において半導体装置３０と重なっている。

次に、第６実施例の優れた効果について説明する。第６実施例においても第５実施例と同様に、高周波モジュール２０の小型化、低損失化、放熱特性の向上を図ることができる。

上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

２０ 高周波モジュール
２１ モジュール基板
２１Ａ 第１面
２１Ｂ 第２面
２２、２３ 配線
２４Ａ 出力整合回路と半導体装置との間の領域
２４Ｂ 出力整合回路とバンド選択スイッチとの間の領域
２５、２６ モールド樹脂
２７ 導体柱
３０ 半導体装置
３１ 第１部材
３２ 第２部材
３５ 半導体装置の導体突起
３６ 部材間接続配線
３７ パッド
４２ 第１制御回路
４３ 入力スイッチ
５０ 高周波増幅回路
５１ ドライバ段増幅回路
５２ パワー段増幅回路
６０ 出力整合回路
６１ インダクタ
６２ キャパシタ
６５ ハンダバンプ
６８ バンド選択スイッチ
６９ バンド選択スイッチの導体突起
７０ デュプレクサ
７１ ローノイズアンプ
７２ アンテナスイッチ
７３ バンド選択スイッチ
７４ 出力端子選択スイッチ
７５ 第２制御回路
７６ ハンダバンプ
８０ 層間絶縁膜
８１ 保護膜
８１Ａ 開口
８３ ハンダ
２００ 母基板
２０１ 剥離層
２０２ 素子形成層
２０４ 連結支持体
２１０ 基板
４０１ 下地半導体層
４０１Ａ 導電領域
４０１Ｂ 素子分離領域
４０２ トランジスタ
４０２Ｂ ベース層
４０２Ｃ コレクタ層
４０２Ｅ エミッタ層
４０３Ｂ ベース電極
４０３Ｅ エミッタ電極
４０４Ｂ ベース配線
４０４ＢＢ ベースバイアス配線
４０４Ｅ エミッタ配線
４０５Ｅ エミッタ配線
４０５ＲＦ 高周波信号入力配線
４０６、４０７、４０８ 層間絶縁膜

Claims (4)

1. モジュール基板と、
   前記モジュール基板に実装され、高周波増幅回路を含む半導体装置と、
   前記モジュール基板に実装され、入力された高周波信号を、複数の接点から選択された１つの接点から出力するバンド選択スイッチと、
   前記モジュール基板に設けられ、前記高周波増幅回路と前記バンド選択スイッチとの間に接続された出力整合回路と
   を備えており、
   前記半導体装置は、
   単体半導体系の半導体部分を含む第１部材と、
   前記第１部材に面接触して接合され、化合物半導体系の半導体素子を含む前記高周波増幅回路が形成されている第２部材と、
   平面視において前記第１部材及び前記第２部材のそれぞれに包含される位置に配置された複数の導体突起と
   を含み、
   前記半導体装置は、前記第２部材を前記モジュール基板に対向させて、前記複数の導体突起を介して前記モジュール基板に実装されており、
   平面視において、前記半導体装置は前記出力整合回路の近傍に配置されているか、または前記出力整合回路を構成する少なくとも一つの受動素子と前記半導体装置とが重なっており、
   平面視において、前記出力整合回路が前記バンド選択スイッチの近傍に配置されているか、または前記出力整合回路を構成する少なくとも一つの受動素子と前記バンド選択スイッチとが重なっている高周波モジュール。
2. 前記第２部材は、前記高周波増幅回路及び前記バンド選択スイッチを制御する第１制御回路をさらに含み、
   前記モジュール基板は、前記第１制御回路と前記バンド選択スイッチとを接続する制御用の配線をさらに含み、
   平面視において、前記制御用の配線は前記出力整合回路に含まれる受動素子と重ならない領域に配置されている請求項１に記載の高周波モジュール。
3. 前記出力整合回路に含まれる受動素子の少なくとも一つは、前記モジュール基板に設けられた金属パターンで構成されており、
   前記出力整合回路に含まれる受動素子を構成する金属パターンは、平面視において前記半導体装置及び前記バンド選択スイッチの少なくとも一方に重なっている請求項１または２に記載の高周波モジュール。
4. 前記半導体装置と前記バンド選択スイッチとは、前記モジュール基板の同一の面に実装されており、
   前記出力整合回路は、前記モジュール基板の、前記半導体装置が実装された面とは反対側の面に実装された受動素子を含み、
   前記出力整合回路の受動素子は、平面視において前記半導体装置及び前記バンド選択スイッチの少なくとも一方に重なっている請求項１乃至３のいずれか１項に記載の高周波モジュール。
   

Images