JP7608814B2 - Ｒｆ回路モジュール及びその製造方法 - Google Patents

Ｒｆ回路モジュール及びその製造方法 Download PDF

Info

Publication number
JP7608814B2
JP7608814B2 JP2020207705A JP2020207705A JP7608814B2 JP 7608814 B2 JP7608814 B2 JP 7608814B2 JP 2020207705 A JP2020207705 A JP 2020207705A JP 2020207705 A JP2020207705 A JP 2020207705A JP 7608814 B2 JP7608814 B2 JP 7608814B2
Authority
JP
Japan
Prior art keywords
circuit
substrate
module
base material
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020207705A
Other languages
English (en)
Other versions
JP2021145329A (ja
Inventor
将之 青池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to TW110105745A priority Critical patent/TWI785503B/zh
Priority to US17/196,965 priority patent/US11764197B2/en
Priority to CN202110264331.6A priority patent/CN113395079B/zh
Publication of JP2021145329A publication Critical patent/JP2021145329A/ja
Priority to US18/459,248 priority patent/US12199083B2/en
Application granted granted Critical
Publication of JP7608814B2 publication Critical patent/JP7608814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Transceivers (AREA)

Description

本発明は、ＲＦ回路モジュールに関し、特に、高周波電力を扱う回路に用いられ、発熱部を有するＲＦ回路モジュール及びその製造方法に関する。
従来、移動体通信や衛星通信等の電子機器において、高周波信号の送受信機能を一体化したＲＦフロントエンドモジュールが組み込まれている。ＲＦフロントエンドモジュールは、高周波増幅器、高周波増幅器を制御する制御ＩＣ、スイッチＩＣ、デュプレクサ等がモジュール基板に搭載され、全体が樹脂モールドされることで構成されている。
例えば、上記高周波増幅器はGaAs基板に形成されたMMIC(Monolithic Microwave Integrated Circuit)であり、上記制御ＩＣ及びスイッチＩＣはSi基板に形成されたMMICであり、モジュール基板の表面に個別に搭載されている。
一方、モジュール基板を縮小化するために、高周波増幅器に制御ＩＣなどを積層し、高周波増幅器及び制御ＩＣなどをモジュール基板上の電極にワイヤーボンディングする構造が特許文献１に開示されている。
図２５（Ａ）は、特許文献１に示されているデバイスと同様構成のデバイスの平面図、図２５（Ｂ）はその断面図である。この例では、回路基板（LAMINATE SUBSTRATE）にヘテロ接合バイポーラトランジスタのダイ（HBT DIE）が搭載され、このダイの上にシリコンダイ（Si DIE）が搭載され、ヘテロ接合バイポーラトランジスタのダイと回路基板との間、シリコンダイと回路基板との間、シリコンダイとヘテロ接合バイポーラトランジスタのダイとの間がそれぞれワイヤーボンディングされている。
米国特許出願公開第２０１５／０３０３９７１号明細書
高周波増幅器、制御ＩＣ、スイッチＩＣ等がモジュール基板の表面に個別に搭載される構造では、モジュール基板に対するこれら部品の実装面積が大きく、部品間を接続する配線が長くて信号損失も大きい。また、高周波増幅器は例えばGaAs基板に構成されるため、高周波増幅器自体の放熱性が低い。
特許文献１に開示されている構造によれば、占有面積が比較的大きな高周波増幅器や制御ＩＣなどを並置する場合に比較して、モジュール基板のサイズを縮小化できる。しかし、ワイヤーボンディングのためのスペースが必要であり、モジュール基板の縮小効果は小さいうえに、ワイヤーに生じる寄生インダクタンスなどの影響で、特に高周波領域で損失が大きくなったり、線路のインピーダンス不整合が生じたりしやすい。また、高周波増幅器から発生される熱の放熱効果は低い。
一方、高周波増幅器の近年のさらなる高速・高出力化の要求に伴い、その自己発熱による特性限界が課題となっている。例えば、バイポーラトランジスタでは、そのコレクタ損失によって発熱し、バイポーラトランジスタ自体の昇温によって、ベース・エミッタ間飽和電圧Ｖｂｅが低下し、そのことでコレクタ電流が増大し、Ｖｂｅがさらに低下する、という正帰還が掛かると熱暴走に至るので、制御可能な範囲で扱える電力が制限される。
したがって、ＲＦ回路モジュールを構成した状態で、高周波増幅器の熱を高効率で放熱できなければＲＦ回路モジュールの小型化も不可能となる。
そこで、本発明の目的は、放熱性に制約されずに小型化されたＲＦ回路モジュール、または小型でありながら放熱性の高いＲＦ回路モジュール、及びそのＲＦ回路モジュールの製造方法を提供することにある。また、本発明の目的は、ワイヤーによる回路の電気的特性の劣化を抑制して、高周波性能に優れたＲＦ回路モジュール、及びそのＲＦ回路モジュールの製造方法を提供することにある。
（１）本開示の一つの態様としてのＲＦ回路モジュールは、
部品搭載用の電極を有するモジュール基板と、
第１回路が構成された第１基材と、
第２回路が構成された第２基材と、
を備え、
前記第１回路は、前記第２回路の動作を制御する制御回路を含み、
前記第２回路は、ＲＦ信号を増幅する高周波増幅回路を含み、
前記第２基材は、前記第１基材にマウントされ、
前記第１基材は、前記モジュール基板にフリップチップボンディングされ、
前記第１基材及び前記第２基材は、前記第１回路と前記第２回路とを前記モジュール基板を介さずに電気的に接続する回路間接続配線を構成する導体層を有し、
前記第１基材は、前記モジュール基板の前記電極に接続される第１基材側導体突起部を有し、
前記第２基材は、前記モジュール基板の前記電極に接続される第２基材側導体突起部を有する。
（２）本開示の一つの態様としてのＲＦ回路モジュールは、
部品搭載用の電極を有するモジュール基板と、
第１回路が構成された第１基材と、
第２回路が構成された第２基材と、
を備え、
前記第１回路は前記第２回路の動作を制御する制御回路を含み、
前記第２回路はＲＦ信号を増幅する高周波増幅回路を含み、
前記第２基材は前記第１基材にマウントされ、
前記第１基材及び前記第２基材は、前記第１回路と前記第２回路とを前記モジュール基板を介さずに電気的に接続する回路間接続配線を構成する導体層を有し、
前記モジュール基板の平面視で、前記回路間接続配線を構成する導体層の上面が、前記第２回路の上面以下に位置する。
（３）本開示の一つの態様としてのＲＦ回路モジュールの製造方法は、
部品搭載用の電極を有するモジュール基板と、制御回路を含む第１回路が構成された第１基材と、前記制御回路によりコントロールされる高周波増幅回路を含む第２回路が構成された第２基材と、を備えるＲＦ回路モジュール、の製造方法であって、
前記第１基材である単体半導体基材に前記第１回路及び基材間接続導体を形成する工程と、
前記第２基材である化合物半導体基材に、剥離層を介して、前記第２回路及び基材間接続導体を有する半導体薄膜を形成する工程と、
前記剥離層をエッチングにより除去して前記半導体薄膜を前記化合物半導体基材から剥離して前記第２基材を構成する工程と、
前記第１基材の所定位置に、前記第２基材を接合することにより、前記第１基材の前記基材間接続導体と前記第２基材の前記基材間接続導体とを接続し、前記第１基材と前記第２基材とによる積層体を構成する工程と、
前記第１回路に接続される第１基材側導体突起部、及び前記第２回路に接続される第２基材側導体突起部を形成する工程と、
前記モジュール基板の前記電極に前記第１基材側導体突起部及び前記第２基材側導体突起部を接続することにより、前記積層体を前記モジュール基板に搭載する工程と、
を有する。
（４）本開示の一つの態様としてのＲＦ回路モジュールの製造方法は、
部品搭載用の電極を有するモジュール基板と、制御回路を含む第１回路が構成された第１基材と、前記制御回路によりコントロールされる高周波増幅回路を含む第２回路が構成された第２基材と、を備えるＲＦ回路モジュール、の製造方法であって、
前記第１基材である単体半導体基材に前記第１回路を形成する工程と、
前記第２基材である化合物半導体基材に、剥離層を介して、前記第２回路を有する半導体薄膜を形成する工程と、
前記剥離層をエッチングにより除去して前記半導体薄膜を前記化合物半導体基材から剥離して前記第２基材を構成する工程と、
前記第１基材の所定位置に、前記第２基材を接合して前記第１基材と前記第２基材とによる積層体を構成する工程と、
前記第１回路と前記第２回路とを接続する基材間接続導体を形成する工程と、
前記積層体を前記モジュール基板に搭載する工程と、
を有する。
本発明によれば、放熱性に制約されずに小型化されたＲＦ回路モジュール、または小型でありながら放熱性の高いＲＦ回路モジュールが得られる。また、ワイヤーによる回路の電気的特性の劣化が回避されて、高周波性能に優れたＲＦ回路モジュールが得られる。
図１（Ａ）は第１の実施形態に係るＲＦ回路モジュール１１１の平面図である。図１（Ｂ）は、図１（Ａ）におけるＸ－Ｘ部分での断面図である。 図２（Ａ）、図２（Ｂ）は、ＲＦ回路モジュール１１１の製造工程を示す図である。 図３は、ＲＦ回路モジュール１１１における、第２基材２０に形成されている回路素子からの放熱経路である２つの熱伝導経路を示す図である。 図４はＰＡ回路素子３の製造方法について示す図である。 図５は、第２基材２０の製造方法、及び第１基材１０に対する第２基材２０の接合方法について示す図であり、各工程における斜視図である。 図６（Ａ）は第２の実施形態に係るフロントエンドモジュール１２０の平面図であり、図６（Ｂ）は図６（Ａ）におけるＸ－Ｘ部分の断面図である。 図７は第２の実施形態に係るフロントエンドモジュール１２０の回路構成を示すブロック図である。 図８は第３の実施形態に係るＲＦ回路モジュール１１３Ａの部分断面図である。 図９は、第２基材２０に形成されているHBTの構成を示す部分拡大図である。 図１０は、ＲＦ回路モジュール１１３Ａにおける回路素子２１からの放熱経路である２つの熱伝導経路を示す図である。 図１１は第３の実施形態に係る別のＲＦ回路モジュール１１３Ｂの部分断面図である。 図１２はヒートスプレッダＨＳのビア層での横断面図である。 図１３は、ＲＦ回路モジュール１１３Ｂにおける回路素子２１からの放熱経路を示す図である。 図１４は第３の実施形態に係るさらに別のＲＦ回路モジュール１１３Ｃの部分断面図である。 図１５は第４の実施形態に係るＲＦ回路モジュールが備える積層体１０４Ａの断面図である。 図１６は第４の実施形態の別の回路モジュール１１４Ｂの断面図である。 図１７は第４の実施形態に係るＰＡ回路素子等の積層体の製造方法について示す図である。 図１８は第４の実施形態に係るフロントエンドモジュール１２０の回路構成を示すブロック図である。 図１９は第５の実施形態に係るＲＦ回路モジュール１１５の断面図である。 図２０は第６の実施形態に係るＲＦ回路モジュール１１６Ａの概略正面図である。 図２１は第６の実施形態に係る別のＲＦ回路モジュール１１６Ｂの正面図である。 図２２は第７の実施形態に係るＲＦ回路モジュール１１７Ａの正面図である。 図２３は第７の実施形態に係る別のＲＦ回路モジュール１１７Ｂの正面図である。 図２４（Ａ）、図２４（Ｂ）は、第２の実施形態に係るフロントエンドモジュールの比較例としてのフロントエンドモジュールの構成を示す図である。 図２５（Ａ）は、特許文献１に示されているデバイスと同様構成のデバイスの平面図、図２５（Ｂ）はその断面図である。 図２６は、第４の実施形態に係るＲＦ回路モジュールの比較例としてのＲＦ回路モジュールの構成を示す図である。 図２７は、第４の実施形態に係るＲＦ回路モジュールの別の比較例としてのＲＦ回路モジュールの構成を示す図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明又は理解の容易性を考慮して、実施形態を説明の便宜上、複数の実施形態に分けて示すが、異なる実施形態で示した構成の部分的な置換又は組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
第１の実施形態では、基本的な構成要素を備えるＲＦ回路モジュールについて例示する。
図１（Ａ）は第１の実施形態に係るＲＦ回路モジュール１１１の平面図である。図１（Ｂ）は、図１（Ａ）におけるＸ－Ｘ部分での断面図である。このＲＦ回路モジュール１１１は、部品搭載用のモジュール基板側電極９１，９２を有するモジュール基板９０と、第１回路が構成された第１基材１０と、第２回路が構成された第２基材２０と、モールド樹脂１００とを備える。モジュール基板９０は例えばガラス・エポキシ基板等のＰＣＢ（Printed Circuit Board）である。モールド樹脂１００は例えばエポキシ樹脂である。
前記第１回路は、前記第２回路の動作を制御する制御回路を含み、前記第２回路は、ＲＦ信号を増幅する高周波増幅回路を含む。第２基材２０は、第１基材１０にマウントされ、第１基材１０は、モジュール基板９０にフリップチップボンディング（フェイスダウンで搭載）されている。
第１基材１０及び第２基材２０は、第１基材１０に形成されている回路と第２基材２０に形成されている回路とを、モジュール基板９０を介さずに電気的に接続する回路間接続配線を有する。
第１基材１０は、第１基材側電極１２及び第１導体ピラーバンプＰＢ１を有し、第２基材２０は、第２基材側電極２２及び第２導体ピラーバンプＰＢ２を有する。第１導体ピラーバンプＰＢ１は本発明に係る「第１基材側導体突起部」に相当し、第２導体ピラーバンプＰＢ２は本発明に係る「第２基材側導体突起部」に相当する。
第１導体ピラーバンプＰＢ１は、第１基材１０の第１基材側電極１２に形成された導体ピラー１３と、この導体ピラー１３の先端部に付与されたはんだ層１４とで構成されている。第２導体ピラーバンプＰＢ２は、第２基材２０の第２基材側電極２２に形成された導体ピラー２３と、この導体ピラー２３の先端部に付与されたはんだ層２４とで構成されている。上記導体ピラー１３，２３は例えばCuめっき膜であり、はんだ層１４，２４は例えばSnAg合金の膜である。
第１基材１０に形成されている第１回路及び第２基材２０に形成されている第２回路は、モジュール基板９０の電極形成面に対向する。
モジュール基板９０にはモジュール基板側電極９１，９２が形成されている。第１基材１０の第１導体ピラーバンプＰＢ１は、モジュール基板９０のモジュール基板側電極９１に接続されている。また、第２基材２０の第２導体ピラーバンプＰＢ２は、モジュール基板９０のモジュール基板側電極９２に接続されている。
このように、第１基材１０に形成されている第１回路及び第２基材２０に形成されている第２回路が、モジュール基板９０の電極形成面に対向し、第１導体ピラーバンプＰＢ１及び第２導体ピラーバンプＰＢ２を介して、モジュール基板９０のモジュール基板側電極９１，９２に接続されていることにより、第１回路とモジュール基板９０側の回路との経路、第２回路とモジュール基板９０側の回路との経路がそれぞれ最短化される。そのため、信号経路における電気的特性の劣化が抑制される。
第１基材１０及び第２基材２０を含むパワーアンプモジュール（後に示すＰＡ回路素子３）がモジュール基板９０に搭載された後は、モジュール基板９０の表面はモールド樹脂１００でモールドされる。
図２（Ａ）、図２（Ｂ）は、ＲＦ回路モジュール１１１の製造工程を示す図である。図２（Ａ）はモジュール基板９０に、第１基材１０及び第２基材２０を含むＰＡ回路素子３を搭載する直前の状態を示す断面図である。図２（Ｂ）はモジュール基板９０にＰＡ回路素子３を搭載した状態を示す断面図である。
ＰＡ回路素子３の形成方法については後に示す。ＰＡ回路素子３の下面には第１導体ピラーバンプＰＢ１及び第２導体ピラーバンプＰＢ２が形成されている。このＰＡ回路素子３の第１導体ピラーバンプＰＢ１及び第２導体ピラーバンプＰＢ２をモジュール基板９０に位置合わせし、加熱加圧することによって、図２（Ｂ）に示すように、ＰＡ回路素子３の第１導体ピラーバンプＰＢ１及び第２導体ピラーバンプＰＢ２のはんだ層１４，２４がモジュール基板側電極９１，９２に接続される。
図３は、ＲＦ回路モジュール１１１における、第２基材２０に形成されている回路素子からの放熱経路である２つの熱伝導経路を示す図である。図３において、破線の矢印は２つの熱伝導経路を示す。第１の熱伝導経路は第２基材側電極２２及び第２導体ピラーバンプＰＢ２で構成され、回路素子が発生する熱はこの第１の熱伝導経路を経由して、モジュール基板側電極９２及びモジュール基板９０に放熱・排熱される。また、第２の熱伝導経路は、第２基材２０から第１基材１０方向への熱伝導経路であり、回路素子が発生する熱は第２の熱伝導経路を介して放熱・排熱される。
第２導体ピラーバンプＰＢ２は、第２基材２０に形成されている第２回路の一部である第２基材側電極２２の直近に設けられている。そのため、上記放熱・廃熱効率が高い。
第１導体ピラーバンプＰＢ１の高さは第１基材１０の厚さよりも低い。そのため、第２基材２０がマウントされた第１基材１０を、例えばワイヤーボンディングなどの実装技術によってモジュール基板９０へ接続する場合に比べて配線長を短くでき、またループインダクタンスを削減できる。
次に、ＲＦ回路モジュール１１１の製造方法について例示する。図４はＰＡ回路素子３の製造方法について示す図である。図４中のステップＳ１からＳ７までの図は、ＰＡ回路素子３の製造途中段階における断面図であり、ステップＳ８は、完成したＰＡ回路素子３の断面図である。実際の製造はウエハー単位で行われるが、図４では、単一の半導体装置について図示している。
まず、図４中のステップＳ１に示すように、Si基材からなる第１基材１０を配置する。必要に応じて、このSi基材からなる第１基材１０の表面に、一般的な半導体プロセスを用いて、接合層を形成してもよい。この接合層は、Au膜などの金属膜や、ポリイミド（PI）膜、ポリベンゾオキサゾール（PBO）、ベンゾシクロブテン（BCB）等の有機材料膜や、ＡｌＮ、ＳｉＣ、ダイヤモンド等の絶縁体である。
次に、ステップＳ２に示すように、第１基材１０上に第２基材２０を接合する。第２基材２０には別工程で既に回路素子及び電極が形成されている。
次に、ステップＳ３に示すように、一般的な半導体プロセスによって、第２基材２０上に第２基材側電極２２を形成し、また、第１基材１０上に第１基材側電極１２を形成する。
次に、ステップＳ４に示すように、導体ピラー１３及びはんだ層１４（図２（Ａ）、図２（Ｂ））を形成すべき領域に開口を持つレジスト膜８５を形成する。レジスト膜８５の開口内には電極１２，２２が露出している。
その後、ステップＳ５、ステップＳ６に示すように、レジスト膜８５の開口内に露出している電極１２，２２の上に、めっき法により導体ピラー１３，２３及びはんだ層１４，２４を堆積させる。導体ピラー１３，２３はCuで形成され、その厚さは例えば４０μｍである。このようにして、CPB（Copper Pillar Bump）を形成する。はんだ層１４，２４はSnAg合金で形成され、その厚さは例えば３０μｍである。
その後、ステップＳ７に示すように、レジスト膜８５を除去し、最後に、リフロー処理を行って、はんだ層１４，２４を溶融させ、その後、固化させることにより、ステップＳ８に示すようにＰＡ回路素子３を得る。
図５は、第２基材２０の製造方法、及び第１基材１０に対する第２基材２０の接合方法について示す図であり、各工程における斜視図である。実際の製造はウエハー単位で行われるが、図５では、単一の半導体装置について図示している。
図５中ステップＳ１１に示すように、先ず、化合物半導体基材である母基板２００に剥離層２９を形成し、この剥離層２９の上部に半導体薄膜をエピタキシャル成長法により形成し、この半導体薄膜に、複数の回路素子及び当該回路素子に接続される電極を形成する。この部分が後の第２基材２０である。
次にステップＳ１２に示すように、剥離層２９だけを選択的にエッチングする処理を行うことで、第２基材２０（半導体薄膜片）を母基板２００から剥離する。
その後、ステップＳ１３に示すように、第１基材１０に第２基材２０を接合（ボンディング）する。つまり、半導体薄膜片を母基板２００から第１基材１０へ第２基材２０を転写する。この接合は、ファンデルワールス結合又は水素結合による。その他に、静電力、共有結合、共晶合金結合等によって接合してもよい。なお、別工程で、第１基材１０に接合層としてのAu膜を形成し、第２基材２０を接合層の表面に加圧・密着させることで、接合層のAuが第２基材のGaAs層に拡散して共晶化されることで接合させてもよい。
上記第２基材２０への回路素子及び電極の形成は、ステップＳ１１に示す段階だけでなく、ステップＳ１４に示すように、第２基材２０を第１基材１０へ接合した後に、第２基材２０に対するプロセス（フォトリソグラフィ・エッチング工程）によって行ってもよい。
上記半導体薄膜片の剥離及び転写の方法は、特許第５１３２７２５号に開示されている方法を適用できる。つまり、図５中ステップＳ１２に示したように、第２基材２０（半導体薄膜片）を母基板２００から剥離する際、第２基材２０が支持体で支持された状態で、母基板２００から剥離する。また、図５中ステップＳ１３に示すように、第１基材１０へ第２基材２０を接合する際、上記支持体で支持された状態で行う。図５中のステップＳ１２，Ｓ１３では、第２基材２０の明示の都合上、上記支持体の図示を省略している。
このように構成された本実施形態のＲＦ回路モジュール１１１は次のような効果を奏する。
（ａ）第１基材１０は、モジュール基板９０にフリップチップボンディング（フェイスダウンで搭載）されるので、ワイヤーボンディング用のパッドやワイヤーを配置する空間が不要となり、全体に小型化できる。
（ｂ）第１基材１０及び第２基材２０は、第１基材１０に形成されている回路と第２基材２０に形成されている回路とが、モジュール基板９０を介さずに基材間接続導体で電気的に接続されるので、また、第１基材１０は、モジュール基板９０の電極に接続される第１導体ピラーバンプＰＢ１を有し、第２基材２０は、モジュール基板９０の電極に接続される第２導体ピラーバンプＰＢ２を有するので、第１基材１０に形成されている回路と第２基材２０に形成されている回路とを接続するための配線をモジュール基板９０に形成する必要がなく、全体に小型化できる。
（ｃ）第２基材２０に形成された高周波増幅回路が発生する熱を高効率で放熱・廃熱できるので、放熱性に制約されずに小型化されたＲＦ回路モジュール、または小型でありながら放熱性の高いＲＦ回路モジュールが得られる。
《第２の実施形態》
第２の実施形態では、フロントエンドモジュールとして構成されたＲＦ回路モジュールについて例示する。
図６（Ａ）は第２の実施形態に係るフロントエンドモジュール１２０の平面図であり、図６（Ｂ）は図６（Ａ）におけるＸ－Ｘ部分の断面図である。ただし、図６（Ａ）は、後に示す天面シールド層及びモールド樹脂の無い状態での平面図である。
このフロントエンドモジュール１２０は、アンテナと、送信回路及び受信回路との間に接続される回路である。このフロントエンドモジュール１２０はモジュール基板９０に複数のチップ部品が実装されて構成されている。モジュール基板９０の内層及び最下層にはグランド導体が形成されている。モジュール基板９０には、アンテナスイッチ７０、低雑音増幅器６７、ＰＡ回路素子３、デュプレクサ、チップインダクタ、チップキャパシタ等が実装されている。モジュール基板９０の上部はモールド樹脂１００でモールドされていて、モールド樹脂１００の表面に天面シールド用の金属層が形成されている。
ＰＡ回路素子３は、第１基材１０と第２基材２０とで構成されるＰＡモジュールである。第１基材１０には、後に示す２系統の送信信号の一方を選択するスイッチ及び高周波増幅器の制御回路が形成されている。第２基材２０には高周波増幅回路が構成されている。
図７は本実施形態に係るフロントエンドモジュール１２０の回路構成を示すブロック図である。フロントエンドモジュール１２０は、アンテナＡＮＴに接続される帯域通過フィルタ７１、アンテナスイッチ７０、インピーダンス整合回路６９Ａ，６９Ｂ、デュプレクサ６８Ａ，６８Ｂ、スイッチ６５、インピーダンス整合回路６６、低雑音増幅器６７、スイッチ６２、高周波増幅器６０、高周波増幅器制御回路６１、インピーダンス整合回路６３、スイッチ６４を備える。
スイッチ６２及び高周波増幅器制御回路６１は第１基材１０に形成されていて、高周波増幅器６０は第２基材に形成されている。
また、図７において、アンテナスイッチ７０は、アンテナと２つの送受信回路系との接続を選択するスイッチである。低雑音増幅器６７は受信信号の初段の増幅器である。
ここで第２の実施形態に係るフロントエンドモジュールの比較例としてのフロントエンドモジュールの構成例を図２４（Ａ）、図２４（Ｂ）に示す。図２４（Ｂ）は図２４（Ａ）におけるＸ－Ｘ部分の断面図である。図６（Ａ）、図６（Ｂ）に示した例とは異なり、それぞれ個別部品である、高周波増幅器６０、高周波増幅器制御回路６１及びスイッチ６２を備える。
第２の実施形態によれば、図２４（Ａ）、図２４（Ｂ）に示した比較例としてのフロントエンドモジュールと対比すれば明らかなように、モジュール基板９０に対する電子部品の実装面積が縮小化される。また、高周波増幅器６０とスイッチ６２との間の配線長や、高周波増幅器６０と高周波増幅器制御回路６１との間の配線長が短縮化され、信号損失やインピーダンス不整合が低減される。
また、第１基材１０にスイッチ６２及び高周波増幅器制御回路６１が構成されているので、スイッチ６２単体や高周波増幅器制御回路６１単体でのサイズに比べて適度に大きくなり、高周波増幅器６０が形成されている第２基材２０と第１基材１０との積層体であるＰＡ回路素子３の形成が容易となる。また、この第１基材１０と第２基材２０との積層体でＰＡ回路素子３を構成したことにより、フロントエンドモジュール１２０の面積の縮小化効率が高まる。
また、従来の例えばGaAs基板をワイヤーボンディングやバンプによって接続する構成では、そのハンドリングのために厚いGaAs基板が必要であったが、本実施形態では、例えばGaAs基材である薄い第２基材２０を、例えばSi基材である第１基材１０に貼り付けた構成であるので、２チップのスタックでありながらも低背化が可能である。
《第３の実施形態》
第３の実施形態では、ＰＡ回路素子を備えるＲＦ回路モジュールの幾つかの構成例について示す。
図８は第３の実施形態に係るＲＦ回路モジュール１１３Ａの部分断面図である。この図８では、ＰＡ回路素子３が実装されたモジュール基板９０の一部及びＰＡ回路素子３の断面が表れている。
ＰＣＢ（Printed Circuit Board）によるモジュール基板９０には、部品搭載用のモジュール基板側電極９１，９２が形成されている。ＰＡ回路素子３は第１導体ピラーバンプＰＢ１及び第２導体ピラーバンプＰＢ２を備えている。そして、モジュール基板９０のモジュール基板側電極９１，９２にＰＡ回路素子３の第１導体ピラーバンプＰＢ１及び第２導体ピラーバンプＰＢ２が接続されることで、ＰＡ回路素子３はフェイスダウン実装される。第１導体ピラーバンプＰＢ１及び第２導体ピラーバンプＰＢ２の構造は第１の実施形態で示したとおりである。
ＰＡ回路素子３は第１基材１０と第２基材２０とを含む。第１基材１０は、Si基板Si-sub上に、絶縁層としてのSiO2層、デバイス層としてのSi層、配線形成層としてのSiO2層、パッシベーション層としてのSiN層が、この順に形成されている。
第２基材２０には、複数の回路素子２１及び当該複数の回路素子２１に動作電圧を印加する又は動作電流を通電する電極が形成されている。第２基材２０は、第１の実施形態において図５に示したように別工程で形成され、上記回路素子は、そのエピタキシャル層上に形成されている。エピタキシャル層は例えば約３μｍであり、上記電極（配線層）は約１０μｍである。
SiN層の表面には再配線層としての第１基材側電極１２、第２基材側電極２２及び回路間接続配線３２が形成されている。製造時において、回路間接続配線３２を構成する導体層は第２基材側電極２２（本発明に係る「第２回路を構成する導体層」）と同一層からなる。
図８に表れているように、第１導体ピラーバンプＰＢ１の一つは、回路間接続配線３２を構成する導体層に直接接触している。そのため、第１回路の一部と第２回路の一部とは短い経路で接続され、かつモジュール基板側の回路に対しても短い経路で接続される。
第１基材側電極１２、第２基材側電極２２及び回路間接続配線３２の表面は樹脂層１５で絶縁被覆されている。
本実施形態では、第１基材１０は単体半導体の基材であり、例えば主にSiもしくはGeから構成される。この第１基材１０は、GaAs， AlAs， InAs， InP， GaP， InSb， GaN， InN， AlN，SiC， Ga2O3， DLC（Diamond-Like Carbon）， Graphite， Diamond， Glass， Sapphire， Al2O3 のいずれかを含む複数材料から構成されていてもよい。
また、本実施形態では、第２基材２０は化合物半導体の基材であり、例えばGaAs， AlAs， InAs， InP， GaP， InSb， GaN， InN， AlN， SiGe， SiC， Ga2O3， GaBi のいずれかから構成される。この第２基材２０は、これら材料のうち複数の材料からなる多元系混晶材料であってもよい。
ただし、第１基材１０に選定する材料と第２基材２０に選定する材料とは異なり、第１基材１０と第２基材２０との製造プロセスは異なる。基本的に、第２基材２０は、例えば増幅率、遮断周波数等の所定の電気的特性が得られる材料とし、また、第１基材１０は第２基材２０に比べて熱伝導率が高い関係に選定することが好ましい。
本実施形態では、第１基材１０はSi基材であり、第２基材２０はGaAs基材である。Si基材の熱伝導率は１５６であり、GaAs基材の熱伝導率は４６である。上記回路素子２１は、例えば複数の単位トランジスタが並列接続されたヘテロ接合バイポーラトランジスタ（HBT）であり、第２基材２０であるGaAs基材に対するプロセスによって形成されたものである。複数の単位トランジスタのエミッタに上記導体ピラーバンプＰＢ２が電気的に接続されている。複数の単位トランジスタは第１方向（図１（Ａ）、図１（Ｂ）における左右方向）に配列され、導体ピラーバンプＰＢ２は第１方向にも延伸する形状に形成されている。
図９は、第２基材２０に形成されているHBTの構成を示す部分拡大図である。第２基材２０はGaAs基材２０Ｎとその表面に形成されたエピタキシャル層２０Ｄとを備える。エピタキシャル層２０Ｄには回路素子２１（HBT）が形成されている。第２基材２０は共通のコレクタである。複数のHBTのエミッタは下地電極２２Ｕ及び第２基材側電極２２で共通接続されている。
図８において、デバイス層としてのSi層には例えばPチャンネルMOS ＰＭ及びＮチャンネルMOS ＮＭによるCMOS回路などが形成されている。また、デバイス層としてのSi層と、パッシベーション層としてのSiN層との間には、デバイス層としてのSi層に形成されている回路を第１基材側電極１２及び回路間接続配線３２にまで引き出す配線が形成されている。この配線は、Cu又はAlによる複数層の配線層と、各配線層間を接続するCu又はAlによるビアＶとで構成されている。
図１０は、ＲＦ回路モジュール１１３Ａにおける回路素子２１からの放熱経路である２つの熱伝導経路を示す図である。図１０において、破線の矢印は２つの熱伝導経路を示す。第１の熱伝導経路は第２基材側電極２２及び第２導体ピラーバンプＰＢ２で構成され、回路素子２１が発生する熱はこの第１の熱伝導経路を経由して、モジュール基板側電極９２及びモジュール基板９０に放熱・排熱される。また、第２の熱伝導経路は、第２基材２０から第１基材１０方向への熱伝導経路であり、回路素子２１が発生する熱は第２の熱伝導経路を介して放熱・排熱される。
配線形成層としてのSiO2層の熱伝導率は１．０[W/cm K]であり、Si基材の熱伝導率は１５６[W/cm K]であり、GaAs基板の熱伝導率は４６[W/cm K]である。つまり、第１基材１０の熱伝導率は第２基材２０の熱伝導率に比べて高い。したがって、第１基材１０は高効率の熱放射体として作用する。このように第１基材１０は熱伝導経路として作用するので、導体ピラー１３、はんだ層１４、及びモジュール基板側電極９２も熱伝導経路として作用する。
図８、図１０に示した例では、モジュール基板９０側への放熱・排熱効果が高いので、上記CMOS回路等への熱的影響が抑制される。
このように構成されたＲＦ回路モジュール１１３Ａでは、第１の実施形態で示した例と同様に、全体に小型化され、また、放熱性の高いＲＦ回路モジュールが得られる。
図１１は第３の実施形態に係る別のＲＦ回路モジュール１１３Ｂの部分断面図である。図８に示したＲＦ回路モジュール１１３Ａとは、ヒートスプレッダＨＳを備える点で異なる。このＲＦ回路モジュール１１３Ｂは、配線形成層としてのSiO2層に、デバイス層としてのSi層に形成されている回路を第１基材側電極１２にまで引き出す配線が形成されているだけでなく、HBTである回路素子２１の近傍にヒートスプレッダＨＳが形成されている。このヒートスプレッダＨＳは、Cu又はAlによる複数層の配線層と、各配線層間を接続するCu又はAlによるビアＶとで構成されている。
図１２は上記ヒートスプレッダＨＳのビア層での横断面図である。このように、ヒートスプレッダＨＳを構成する配線層の導体は面状に広がっていて、多数のビアが面方向に配列されている。このように、ヒートスプレッダＨＳは、配線層（導体層）とビアの周囲（絶縁体層）とが、横断面方向でも縦断面方向でもそれぞれ格子状に形成されている。
図１３は、ＲＦ回路モジュール１１３Ｂにおける回路素子２１からの放熱経路を示す図である。図１３において、破線の矢印で示すように、回路素子２１（HBT）が発生する熱は３つの熱伝導経路で放熱・排熱される。第１の熱伝導経路は、回路素子２１の熱を、第２基材側電極２２、第２導体ピラーバンプＰＢ２、を経由して、モジュール基板側電極９２及びモジュール基板９０へ放熱・排熱する経路である。第２の熱伝導経路は、回路素子２１が発生する熱を、第１基材１０に放熱・排熱する経路である。第３の熱伝導経路は、回路素子２１の熱を、ヒートスプレッダＨＳ、第１基材側電極１２、第１導体ピラーバンプＰＢ１、を経由して、モジュール基板側電極９１及びモジュール基板９０へ放熱・排熱する経路である。この第１基材１０にはヒートスプレッダＨＳが形成されているので、第１基材１０方向への熱はヒートスプレッダＨＳを介して高効率で放熱・排熱される。また、上記第３の熱伝導経路も形成されるので回路素子２１の熱は高効率で放熱・排熱される。
図１４は第３の実施形態に係るさらに別のＲＦ回路モジュール１１３Ｃの部分断面図である。図１１に示したＲＦ回路モジュール１１３Ｂとは、ヒートスプレッダＨＳの形成範囲が広い点で異なる。このＲＦ回路モジュール１１３Ｃでは、ヒートスプレッダＨＳのサイズが大きいことにより、回路素子２１の熱がヒートスプレッダＨＳを介して効果的に放熱される。また、図１３に示した例と比べて、回路素子２１の熱を、ヒートスプレッダＨＳ、第１基材側電極１２、第１導体ピラーバンプＰＢ１、を経由してモジュール基板側電極９１及びモジュール基板９０へ放熱・排熱する熱伝導経路が複数形成されるので、この熱伝導経路を介する放熱効果も高い。
このように構成されたＲＦ回路モジュール１１３Ｂ，１１３Ｃでは、ヒートスプレッダＨＳへの放熱・廃熱経路が付加され、さらに、第１基材側電極１２及び第１導体ピラーバンプＰＢ１を経由する熱伝導経路がさらに付加されて、より放熱性の高いＲＦ回路モジュールが得られる。また、ヒートスプレッダＨＳのビアＶはSi基板に達するので、Si基板による放熱・廃熱効率が高い。
なお、図１２に示した例では、面状に広がった配線層の導体を有するヒートスプレッダＨＳを示したが、配線層の導体は、ビアＶが導通する箇所毎に独立したパターンであってもよい。そのことにより、配線層の導体に流れる渦電流が抑制される。また、配線層の導体は、配線層の平面視で格子状であってもよい。そのことによっても、配線層の導体に流れる渦電流が抑制される。
《第４の実施形態》
第４の実施形態では、第１基材の回路形成面をモジュール基板に対向させない状態でモジュール基板に実装されるＲＦ回路モジュールに関して例示する。
図１５は第４の実施形態に係るＲＦ回路モジュールが備える積層体１０４Ａの断面図である。ＰＡ回路素子３は第１基材１０と第２基材２０とを含む。積層体１０４Ａは第１基材１０と第２基材２０とによる積層体である。
第１基材１０は、Si基板Si-sub上に、絶縁層としてのSiO2層、デバイス層としてのSi層、配線形成層としてのSiO2層、パッシベーション層としてのSiN層が、この順に形成されている。SiN層の表面には再配線層としての第１基材側電極１２、第２基材側電極２２及び回路間接続配線３２が形成されている。
製造時において、これらの、回路間接続配線３２、第２基材側電極２２（本発明に係る「第２回路を構成する導体層」）、及び第１基材側電極１２を構成する導体層は、同一層で構成されてもよい。そのことにより製造工程を簡略化できる。
第２基材２０には、複数の回路素子２１及び当該複数の回路素子２１に動作電圧を印加する又は動作電流を通電する電極が形成されている。第２基材２０は、第１の実施形態において図５に示したように別工程で形成され、上記回路素子は、そのエピタキシャル層上に形成されている。
また、第１基材１０の表面で、第２基材２０と重ならない位置に第１基材側電極１２及び回路間接続配線３２が形成されている。第１基材側電極１２、第２基材側電極２２及び回路間接続配線３２は外部接続のために、それらの表面は露出している。
第１基材１０、第１基材１０に形成されている第１回路、第２基材２０及び第２基材２０に形成されている第２回路の構成は図８に示した例と同じである。
積層体１０４Ａは、第１基材１０の底面がモジュール基板に搭載され、第１基材側電極１２、第２基材側電極２２又は回路間接続配線３２とモジュール基板上の電極とがワイヤーを介して接続される。
図１５において細線の補助線で示すように、モジュール基板の平面視で、回路間接続配線３２を構成する導体層の上面は、第２回路の最上部にある第２基材側電極２２の上面より低い。
図１６は第４の実施形態の別の回路モジュール１１４Ｂの断面図である。この回路モジュール１１４Ｂは、モジュール基板９０と積層体１０４Ｂとを備える。
積層体１０４Ｂの基本的な構成は図１５に示した積層体１０４Ａと同じであるが、第１基材１０及び第２基材２０の表面に樹脂層１５が被覆されていて、この樹脂層１５から第１基材側電極１２に導通する外部接続用電極（ボンディングパッド）３１、第２基材側電極２２及び回路間接続配線３２の表面が露出している。
積層体１０４Ｂはモジュール基板９０に搭載されて、積層体１０４Ｂの上面の外部接続用電極３１とモジュール基板側電極９３とがワイヤー４１を介して接続されている。
図１６に示す例では、モジュール基板９０の平面視で、回路間接続配線３２を構成する導体層の上面は、第２回路の最上部にある第２基材側電極２２の上面と同一面にある。
本実施形態においても、第１基材側電極１２に導通する外部接続用電極（ボンディングパッド）３１、第２基材側電極２２及び回路間接続配線３２を構成する導体層は、同一層で構成されてよく、同一層で形成することで製造工程を簡略化できる。
図１７は第４の実施形態に係るパワーアンプモジュール等の積層体の製造方法について示す図である。特に、回路間接続配線の形成方法について表している。
図１７中のステップＳ１からＳ３までの図は、パワーアンプモジュールの製造途中段階における断面図である。実際の製造はウエハー単位で行われるが、図１７では、単一の半導体装置について図示している。
まず、図１７中のステップＳ１に示すように、Si基材からなる第１基材１０を配置する。必要に応じて、このSi基材からなる第１基材１０の表面に、一般的な半導体プロセスを用いて、接合層を形成してもよい。この接合層は、Au膜などの金属膜や、ポリイミド（PI）膜、ポリベンゾオキサゾール（PBO）、ベンゾシクロブテン（BCB）等の有機材料膜や、ＡｌＮ、ＳｉＣ、ダイヤモンド等の絶縁体である。
次に、ステップＳ２に示すように、第１基材１０上に第２基材２０を接合する。第２基材２０には別工程で既に回路素子及び電極が形成されている。
次に、ステップＳ３に示すように、一般的な半導体プロセスによって、第２基材２０上に第２基材側電極２２を形成し、第１基材１０上に第１基材側電極１２を形成し、第２基材２０から第１基材１０にかけて、回路間接続配線３２を形成する。この回路間接続配線３２は、第１基材１０に形成された第１回路と、第２基材２０に形成された第２回路とを接続する。
上記第１基材側電極１２、第２基材側電極２２及び回路間接続配線３２は一工程で同時に形成することができる。
図１８は第４の実施形態に係るフロントエンドモジュール１２０の回路構成を示すブロック図である。フロントエンドモジュール１２０は、アンテナＡＮＴに接続される帯域通過フィルタ７１、アンテナスイッチ７０、インピーダンス整合回路６９Ａ，６９Ｂ、デュプレクサ６８Ａ，６８Ｂ、スイッチ６４，６５、インピーダンス整合回路６６、低雑音増幅器６７、スイッチ６２、高周波増幅器６０、高周波増幅器制御回路６１、インピーダンス整合回路６３ｉ，６３ｏ、スイッチ６４を備える。
スイッチ６２及び高周波増幅器制御回路６１は第１基材１０の第１回路１０Ｃに形成されていて、高周波増幅器６０は第２基材２０の第２回路２０Ｃに形成されている。インピーダンス整合回路６３ｏは第１回路１０Ｃ、第２回路２０Ｃ又はその両方に形成されている。インピーダンス整合回路６３ｉも、第１回路１０Ｃ、第２回路２０Ｃ又はその両方に形成されている。インピーダンス整合回路６３ｉ，６３ｏそれぞれは、例えば第１回路１０Ｃと第２回路２０Ｃとを接続する導体部に生じるインダクタンス及びキャパシタンスで構成される。
図１８に示すフロントエンドモジュール１２０の基本的な構成は図７に示したフロントエンドモジュール１２０と同じである。図１８において、スイッチ６２への送信信号入力部を（１）で表し、送信信号の第１回路１０Ｃの出力部を（２）で表し、送信信号の第２回路２０Ｃへの入力部を（３）で表すと、（２）と（３）の経路は非常に近い。
ここで、比較例としてのＲＦ回路モジュールの断面図を図２６及び図２７に示す。図２６、図２７のいずれに示す例でも、第１回路が形成された第１基材１０がモジュール基板９０に搭載されていて、この第１基材１０に、第２回路が形成された第２基材２０が搭載されている。
図２６に示す例では、モジュール基板側電極９３Ａと第１回路の一部とはワイヤー４１Ａを介して接続されていて、モジュール基板側電極９３Ｂと第１回路の一部とはワイヤー４１Ｂを介して接続されていて、このモジュール基板側電極９３Ｂと第２回路の一部とがワイヤー４３を介して接続されている。
図２７に示す例では、モジュール基板側電極９３と第１回路の一部とはワイヤー４１を介して接続されていて、第１回路の一部と第２回路の一部とがワイヤー４２を介して接続されている。
図２６に示したような構造では、第１回路の一部と第２回路の一部とがワイヤー４１Ｂ，４３を介して接続されることになるが、この接続経路が図１８に示した（２）－（３）間の経路となるので、ワイヤー４１Ｂ，４３による寄生インダクタンス及び寄生キャパシタンスが大きい。そのため、信号損失が大きく、また、インピーダンス整合回路６３ｉの所定の特性が得られない。
図２７に示したような構造では、第１回路の一部と第２回路の一部とがワイヤー４２を介して接続されるが、この接続経路が図１８に示した（２）－（３）間の経路となるので、ワイヤー４２による寄生インダクタンス及び寄生キャパシタンスの影響を受ける。そのため、図２６に示した構造に比べて改善されるものの、信号損失があり、また、所定のインピーダンス整合回路６３ｉの特性が得られない。
これに対して、図１５、図１６、図１７に示した本実施形態のＲＦ回路モジュールでは、図１８に示した（２）－（３）間の経路は回路間接続配線３２で構成される。この回路間接続配線３２に生じる寄生インダクタンス及び寄生キャパシタンスは小さい。そのため、信号損失は小さく、また、インピーダンス整合回路６３ｉの所定の特性が得ることができる。
《第５の実施形態》
第５の実施形態では、第１基材１０に貫通導体を有するＲＦ回路モジュールについて例示する。
図１９は第５の実施形態に係るＲＦ回路モジュール１１５の断面図である。このＲＦ回路モジュール１１５は、配線形成層としてのSiO2層に、デバイス層としてのSi層に形成されている回路を第１基材側電極１２にまで引き出すビアＶ等の配線が形成されている。また、HBTである回路素子２１の近傍にヒートスプレッダＨＳが形成されている。このヒートスプレッダＨＳは、Cu又はAlによる複数層の配線層と、各配線層間を接続するCu又はAlによるビアＶとで構成されている。第１基材１０の上面には表面導体５２が形成されていて、この表面導体５２とヒートスプレッダＨＳとの間に複数の貫通導体５１が形成されている。
第１基材１０はSiである場合、貫通導体５１は例えばW（タングステン）又はCuで構成される。第１基材１０がGaAsである場合、貫通導体５１は例えばAuで構成することができる。
本実施形態によれば、HBTである回路素子２１が発する熱をヒートスプレッダＨＳ、貫通導体５１及び表面導体５２を介して外部へ高効率で放熱・廃熱することができる。
《第６の実施形態》
第６の実施形態では、第１回路と第２回路との接続構造と、モジュール基板に対する第１回路及び第２回路の接続構造とが、これまでに示した例とは異なるＲＦ回路モジュールについて示す。
図２０は第６の実施形態に係るＲＦ回路モジュール１１６Ａの概略正面図である。第１基材１０の表面には第１回路１０Ｃが形成されていて、第２基材２０の表面には第２回路２０Ｃが形成されている。
モジュール基板９０には部品接続用の電極であるモジュール基板側電極９３が形成されている。
第１回路１０Ｃ又は第２回路２０Ｃは高周波信号を増幅する高周波増幅回路を含む。また、高周波増幅回路が構成された回路の他方の回路は高周波増幅回路の動作を制御する制御回路を含む。例えば第２回路２０Ｃは上記高周波増幅器を含み、第１回路１０Ｃは上記制御回路を含む。この「高周波増幅回路」は例えば図１８に示した高周波増幅器６０に相当し、「制御回路」は例えば図１８に示した高周波増幅器制御回路６１に相当する。
第２基材２０と第１基材１０は、モジュール基板９０の平面視で、一方が他方に内包される状態で重なる。図２０に示す例では、第２基材２０が第１基材１０に内包される状態で重なる。
第２回路２０Ｃが形成された第２基材２０から、第１回路１０Ｃが形成された第１基材１０にかけて、第１回路１０Ｃと第２回路２０Ｃとを電気的に接続する回路間接続配線３２を構成する導体層が形成されている。つまり、第１基材１０及び第２基材２０は、第１回路１０Ｃと第２回路２０Ｃとをモジュール基板９０を介さずに電気的に接続する回路間接続配線３２を構成する導体層を有する。
回路間接続配線３２を構成する導体層は、第１回路１０Ｃ又は第２回路２０Ｃを構成する導体層と同一層からなる。つまり、回路間接続配線３２を構成する導体層の一部は第１回路１０Ｃを構成する導体層と同一層にあり、回路間接続配線３２を構成する導体層の一部は第２回路１２Ｃを構成する導体層と同一層にある。
この構造により、第１回路１０Ｃの一部と第２回路２０Ｃの一部とが導通し、かつその導通部がワイヤー４１を介してモジュール基板側電極９３に導通する。
図２１は第６の実施形態に係る別のＲＦ回路モジュール１１６Ｂの正面図である。第１基材１０の表面には第１回路１０Ｃが形成されていて、第２基材２０の表面には第２回路２０Ｃが形成されている。
このＲＦ回路モジュール１１６Ｂは、第１基材１０の下面に表面導体５２が形成されていて、この表面導体５２と第１回路１０Ｃとの間に複数の貫通導体５１が形成されている。その他の構成はＲＦ回路モジュール１１６Ａと同様である。ＲＦ回路モジュール１１６Ｂによれば、第１回路１０Ｃが発する熱を貫通導体５１及び表面導体５２を介して外部へ高効率で放熱・廃熱することができる。
《第７の実施形態》
第７の実施形態では、第１回路及び第２回路がモジュール基板に対向する状態で、第１基材及び第２基材がモジュール基板に搭載されたＲＦ回路モジュールについて例示する。
図２２は第７の実施形態に係るＲＦ回路モジュール１１７Ａの正面図である。第１基材１０の表面には第１回路１０Ｃが形成されていて、第２基材２０の表面には第２回路２０Ｃが形成されている。
第１基材１０の第１回路１０Ｃ及び第２基材２０の第２回路２０Ｃは、モジュール基板９０の電極の形成面に対向している。
第１基材１０は、モジュール基板９０の電極に接続される導体ピラーバンプＰＢ１Ａ，ＰＢ１Ｂを有する。導体ピラーバンプＰＢ１Ｂは、回路間接続配線３２を構成する導体層に直接接触している。導体ピラーバンプＰＢ１Ａ，ＰＢ１Ｂは本発明に係る「導体突起部」に相当する。この構造により、第１回路１０Ｃの一部と第２回路２０Ｃの一部との接続経路を短縮化するとともに、これら第１回路１０Ｃ及び第２回路２０Ｃとモジュール基板９０の電極との接続経路も短くできる。そのため、従来のワイヤーを用いて接続する構造に比べて上記接続経路を低インピーダンス化、低インダクタンス化できる。
第１回路１０Ｃ又は第２回路２０Ｃは高周波信号を増幅する高周波増幅回路を含む。また、高周波増幅回路が構成された回路の他方の回路は高周波増幅回路の動作を制御する制御回路を含む。例えば第２回路２０Ｃは上記高周波増幅器を含み、第１回路１０Ｃは上記制御回路を含む。この「高周波増幅回路」は例えば図１８に示した高周波増幅器６０に相当し、「制御回路」は例えば図１８に示した高周波増幅器制御回路６１に相当する。
第２基材２０と第１基材１０は、モジュール基板９０の平面視で、一方が他方に内包される状態で重なる。図２２に示す例では、第２基材２０が第１基材１０に内包される状態で重なる。
第２回路２０Ｃが形成された第２基材２０から、第１回路１０Ｃが形成された第１基材１０にかけて、第１回路１０Ｃと第２回路２０Ｃとを電気的に接続する回路間接続配線３２を構成する導体層が形成されている。
この構造により、第１回路１０Ｃの一部と第２回路２０Ｃの一部とが回路間接続配線３２を介して導通し、第１回路１０Ｃの一部及び第２回路２０Ｃの一部は導体ピラーバンプＰＢ１を介してモジュール基板の電極に導通する。
図２３は第７の実施形態に係る別のＲＦ回路モジュール１１７Ｂの正面図である。第１基材１０の表面には第１回路１０Ｃが形成されていて、第２基材２０の表面には第２回路２０Ｃが形成されている。
第１基材１０の第１回路１０Ｃ及び第２基材２０の第２回路２０Ｃは、モジュール基板９０の電極の形成面に対向している。第１基材１０は、モジュール基板９０の電極に接続される導体ピラーバンプＰＢ１Ａ，ＰＢ１Ｂを有する。また、第２基材２０は、モジュール基板９０の電極に接続される導体ピラーバンプＰＢ２を有する。
上記導体ピラーバンプＰＢ２は、回路間接続配線３２を構成する導体層に直接接触している。この構造により、第１回路１０Ｃの一部と第２回路２０Ｃの一部との接続経路を短縮化するとともに、これら第１回路１０Ｃ及び第２回路２０Ｃとモジュール基板９０の電極との接続経路も短くできる。特に、第２回路２０Ｃとモジュール基板９０に形成されている電極との接続経路をより短くできる。そのため、従来のワイヤーを用いて接続する構造に比べて上記接続経路を低インピーダンス化、低インダクタンス化できる。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
ＡＮＴ…アンテナ
ＨＳ…ヒートスプレッダ
ＰＢ１…第１導体ピラーバンプ
ＰＢ２…第２導体ピラーバンプ
ＰＭ…P-MOS
ＮＭ…N-MOS
Si-sub…Si基板
Ｖ…ビア
３…ＰＡ回路素子
１０…第１基材
１０Ｃ…第１回路
１２…第１基材側電極
１３，２３…導体ピラー
１４，２４…はんだ層
１５…樹脂層
２０…第２基材
２０Ｃ…第２回路
２０Ｄ…エピタキシャル層
２０Ｎ…GaAs基材
２１…回路素子
２２…第２基材側電極
２２Ｕ…下地電極
２９…剥離層
３１…外部接続用電極（ボンディングパッド）
３２…回路間接続配線
４１，４１Ａ，４１Ｂ，４２，４３…ボンディングワイヤー
５１…貫通導体
５２…表面導体
６０…高周波増幅器
６１…高周波増幅器制御回路
６２，６４，６５…スイッチ
６３，６６，６９Ａ，６９Ｂ…インピーダンス整合回路
６７…低雑音増幅器
６８Ａ，６８Ｂ…デュプレクサ
７０…アンテナスイッチ
７１…帯域通過フィルタ
８５…レジスト膜
９０…モジュール基板
９１，９２，９３…モジュール基板側電極
１００…モールド樹脂
１０４Ａ，１０４Ｂ…積層体
１１１，１１３Ａ，１１３Ｂ，１１３Ｃ，１１４Ｂ，１１５，１１６Ａ，１１６Ｂ…ＲＦ回路モジュール
１２０…フロントエンドモジュール
２００…母基板

Claims (21)

  1. 部品搭載用の電極を有するモジュール基板と、
    第１回路が構成された第１基材と、
    第２回路が構成された第２基材と、
    を備え、
    前記第１回路は、前記第２回路の動作を制御する制御回路を含み、
    前記第２回路は、ＲＦ信号を増幅する高周波増幅回路を含み、
    前記第２基材は、前記第１基材にマウントされ、
    前記第１基材は、前記モジュール基板にフリップチップボンディングされ、
    前記第１基材及び前記第２基材は、前記第１回路と前記第２回路とを前記モジュール基板を介さずに電気的に接続する回路間接続配線を構成する導体層を有し、
    前記第１基材は、前記モジュール基板の前記電極に接続される第１基材側導体突起部を有し、
    前記第２基材は、前記モジュール基板の前記電極に接続される第２基材側導体突起部を有する、
    ＲＦ回路モジュール。
  2. 前記第２基材側導体突起部は前記第２回路の直近に設けられている、
    請求項１に記載のＲＦ回路モジュール。
  3. 前記第１基材の、前記第２基材に重ならない位置の表面に第１基材側電極が形成され、
    前記第１基材側導体突起部は前記第１基材側電極に接続された、
    請求項１又は２に記載のＲＦ回路モジュール。
  4. 部品搭載用の電極を有するモジュール基板と、
    第１回路が構成された第１基材と、
    第２回路が構成された第２基材と、
    を備え、
    前記第１回路は前記第２回路の動作を制御する制御回路を含み、
    前記第２回路はＲＦ信号を増幅する高周波増幅回路を含み、
    前記第２基材は前記第１基材にマウントされ、
    前記第１基材及び前記第２基材は、前記第１回路と前記第２回路とを前記モジュール基板を介さずに電気的に接続する回路間接続配線を構成する導体層を有し、
    前記モジュール基板の平面視で、前記回路間接続配線を構成する導体層の上面が、前記第２回路の上面以下に位置する、
    ＲＦ回路モジュール。
  5. 前記第１回路又は前記第２回路は、前記高周波増幅回路と当該高周波増幅回路の入力又は出力との間でインピーダンスを整合させるインピーダンス整合回路又はインピーダンス整合回路の一部を有する、
    請求項４に記載のＲＦ回路モジュール。
  6. 前記第１基材は単体半導体の基材であり、
    前記第２基材は化合物半導体の基材である、
    請求項１から５のいずれかに記載のＲＦ回路モジュール。
  7. 前記第１基材は前記第２基材に比べて熱伝導率が高い、
    請求項１から６のいずれかに記載のＲＦ回路モジュール。
  8. 前記第２基材は前記第１基材より薄い、
    請求項１から７のいずれかに記載のＲＦ回路モジュール。
  9. 前記制御回路は前記ＲＦ信号のスイッチ回路を有する、
    請求項１から８のいずれかに記載のＲＦ回路モジュール。
  10. 前記第１基材は、導体層と絶縁体層とが積層されて構成されるヒートスプレッダを備え、当該ヒートスプレッダが、前記第２回路の近傍に配置されている、
    請求項１から９のいずれかに記載のＲＦ回路モジュール。
  11. 前記回路間接続配線を構成する導体層は、前記第２回路を構成する導体層と同一層からなる、
    請求項１から１０のいずれかに記載のＲＦ回路モジュール。
  12. 前記第１基材は前記モジュール基板の前記電極に接続される第１基材側導体突起部を有し、
    前記第２基材は前記モジュール基板の前記電極に接続される第２基材側導体突起部を有し、
    前記第１回路及び第２回路は、前記モジュール基板の電極形成面に対向する、
    請求項１から１１のいずれかに記載のＲＦ回路モジュール。
  13. 前記第１基材側導体突起部は、前記回路間接続配線を構成する導体層に直接接触している、
    請求項１２に記載のＲＦ回路モジュール。
  14. 前記第１基材側導体突起部の高さは前記第１基材の厚さよりも低い、
    請求項１２又は１３に記載のＲＦ回路モジュール。
  15. 部品接続用の電極を有するモジュール基板と、
    前記モジュール基板の電極に導通する第１回路が構成された第１基材と、
    前記モジュール基板の電極に導通する第２回路が構成された第２基材と、
    を備え、
    前記第１回路又は前記第２回路は高周波信号を増幅する高周波増幅回路を含み、
    前記高周波増幅回路が構成された回路の他方の回路は前記高周波増幅回路の動作を制御する制御回路を含み、
    前記第２基材と前記第１基材は、前記モジュール基板の平面視で、一方が他方に内包される状態で重なり、
    前記第１基材及び前記第２基材は、前記第１回路と前記第２回路とを前記モジュール基板を介さずに電気的に接続する回路間接続配線を構成する導体層を有し、
    前記回路間接続配線を構成する導体層は、前記第１回路又は前記第２回路を構成する導体層と同一層からなる、
    ＲＦ回路モジュール。
  16. 部品接続用の電極を有するモジュール基板と、
    前記モジュール基板の電極に導通する第１回路が構成された第１基材と、
    前記モジュール基板の電極に導通する第２回路が構成された第２基材と、
    を備え、
    前記第１回路又は前記第２回路は高周波信号を増幅する高周波増幅回路を含み、
    前記高周波増幅回路が構成された回路の他方の回路は前記高周波増幅回路の動作を制御する制御回路を含み、
    前記第２基材と前記第１基材は、前記モジュール基板の平面視で、一方が他方に内包される状態で重なり、
    前記第１基材及び前記第２基材は、前記第１回路と前記第２回路とを前記モジュール基板を介さずに電気的に接続する回路間接続配線を構成する導体層を有し、
    前記第１基材又は前記第２基材のうち、前記モジュール基板に近接して配置される基材は、回路が構成される第１面と、その対をなす第２面とを電気的に接続する貫通導体を有する、
    ＲＦ回路モジュール。
  17. 部品接続用の電極を有するモジュール基板と、
    前記モジュール基板の電極に導通する第１回路が構成された第１基材と、
    前記モジュール基板の電極に導通する第２回路が構成された第２基材と、
    を備え、
    前記第１回路又は前記第２回路は高周波信号を増幅する高周波増幅回路を含み、
    前記高周波増幅回路が構成された回路の他方の回路は前記高周波増幅回路の動作を制御する制御回路を含み、
    前記第２基材と前記第１基材は、前記モジュール基板の平面視で、一方が他方に内包される状態で重なり、
    前記第１基材及び前記第２基材は、前記第１回路と前記第２回路とを前記モジュール基板を介さずに電気的に接続する回路間接続配線を構成する導体層を有し、
    前記第１基材又は前記第２基材は、前記モジュール基板の電極に接続される導体突起部を有し、前記第１基材の前記第１回路及び前記第２基材の前記第２回路は、前記モジュール基板の電極の形成面に対向する、
    ＲＦ回路モジュール。
  18. 前記導体突起部は、前記回路間接続配線を構成する導体層に直接接触している、
    請求項１７に記載のＲＦ回路モジュール。
  19. 前記第１基材又は前記第２基材のうち、前記モジュール基板を平面視して他方を内包している基材に備えられた前記導体突起部の高さは、前記第１基材の厚さよりも低い、
    請求項１７又は１８に記載のＲＦ回路モジュール。
  20. 部品搭載用の電極を有するモジュール基板と、制御回路を含む第１回路が構成された第１基材と、前記制御回路によりコントロールされる高周波増幅回路を含む第２回路が構成された第２基材と、を備えるＲＦ回路モジュール、の製造方法であって、
    前記第１基材である単体半導体基材に前記第１回路及び基材間接続導体を形成する工程と、
    前記第２基材である化合物半導体基材に、剥離層を介して、前記第２回路及び基材間接続導体を有する半導体薄膜を形成する工程と、
    前記剥離層をエッチングにより除去して前記半導体薄膜を前記化合物半導体基材から剥離して前記第２基材を構成する工程と、
    前記第１基材の所定位置に、前記第２基材を接合することにより、前記第１基材の前記基材間接続導体と前記第２基材の前記基材間接続導体とを接続し、前記第１基材と前記第２基材とによる積層体を構成する工程と、
    前記第１回路に接続される第１基材側導体突起部、及び前記第２回路に接続される第２基材側導体突起部を形成する工程と、
    前記モジュール基板の前記電極に前記第１基材側導体突起部及び前記第２基材側導体突起部を接続することにより、前記積層体を前記モジュール基板に搭載する工程と、
    を有するＲＦ回路モジュールの製造方法。
  21. 部品搭載用の電極を有するモジュール基板と、制御回路を含む第１回路が構成された第１基材と、前記制御回路によりコントロールされる高周波増幅回路を含む第２回路が構成された第２基材と、を備えるＲＦ回路モジュール、の製造方法であって、
    前記第１基材である単体半導体基材に前記第１回路を形成する工程と、
    前記第２基材である化合物半導体基材に、剥離層を介して、前記第２回路を有する半導体薄膜を形成する工程と、
    前記剥離層をエッチングにより除去して前記半導体薄膜を前記化合物半導体基材から剥離して前記第２基材を構成する工程と、
    前記第１基材の所定位置に、前記第２基材を接合して前記第１基材と前記第２基材とによる積層体を構成する工程と、
    前記第１回路と前記第２回路とを接続する基材間接続導体を形成する工程と、
    前記積層体を前記モジュール基板に搭載する工程と、
    を有するＲＦ回路モジュールの製造方法。
JP2020207705A 2020-03-11 2020-12-15 Ｒｆ回路モジュール及びその製造方法 Active JP7608814B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW110105745A TWI785503B (zh) 2020-03-11 2021-02-19 Ｒｆ電路模組及其製造方法
US17/196,965 US11764197B2 (en) 2020-03-11 2021-03-09 RF circuit module and manufacturing method therefor
CN202110264331.6A CN113395079B (zh) 2020-03-11 2021-03-11 Rf电路模块及其制造方法
US18/459,248 US12199083B2 (en) 2020-03-11 2023-08-31 RF circuit module and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020041564 2020-03-11
JP2020041564 2020-03-11

Publications (2)

Publication Number Publication Date
JP2021145329A JP2021145329A (ja) 2021-09-24
JP7608814B2 true JP7608814B2 (ja) 2025-01-07

Family

ID=77767348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020207705A Active JP7608814B2 (ja) 2020-03-11 2020-12-15 Ｒｆ回路モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP7608814B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI863379B (zh) * 2022-07-14 2024-11-21 日商村田製作所股份有限公司 半導體模組
TWI851296B (zh) * 2022-07-14 2024-08-01 日商村田製作所股份有限公司 半導體裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188916A (ja) 2006-01-11 2007-07-26 Renesas Technology Corp 半導体装置
JP2007537588A (ja) 2004-05-06 2007-12-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 組込方法及びこの方法により製造されたアセンブリ
JP2015018987A (ja) 2013-07-12 2015-01-29 パナソニック株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007537588A (ja) 2004-05-06 2007-12-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 組込方法及びこの方法により製造されたアセンブリ
JP2007188916A (ja) 2006-01-11 2007-07-26 Renesas Technology Corp 半導体装置
JP2015018987A (ja) 2013-07-12 2015-01-29 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
JP2021145329A (ja) 2021-09-24

Similar Documents

Publication Publication Date Title
JP7677497B2 (ja) 半導体装置及びその製造方法
US20220108936A1 (en) Semiconductor module
US12334884B2 (en) Power amplification device and an RF circuit module
JP7608814B2 (ja) Ｒｆ回路モジュール及びその製造方法
US12199083B2 (en) RF circuit module and manufacturing method therefor
JP2011176061A (ja) 半導体装置
JP7622418B2 (ja) 半導体装置
US12087711B2 (en) Semiconductor device
JP2022061757A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241202

R150 Certificate of patent or registration of utility model

Ref document number: 7608814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150