KR20130000343A - 적층 필름 및 그 사용 방법 - Google Patents

적층 필름 및 그 사용 방법 Download PDF

Info

Publication number
KR20130000343A
KR20130000343A KR1020120066202A KR20120066202A KR20130000343A KR 20130000343 A KR20130000343 A KR 20130000343A KR 1020120066202 A KR1020120066202 A KR 1020120066202A KR 20120066202 A KR20120066202 A KR 20120066202A KR 20130000343 A KR20130000343 A KR 20130000343A
Authority
KR
South Korea
Prior art keywords
film
curable
laminated
curable film
semiconductor
Prior art date
Application number
KR1020120066202A
Other languages
English (en)
Inventor
다카시 오다
나오히데 다카모토
히로유키 센자이
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Priority to CA3026266A priority Critical patent/CA3026266C/en
Publication of KR20130000343A publication Critical patent/KR20130000343A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/302—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being pressure-sensitive, i.e. tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/304—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being heat-activatable, i.e. not tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2461/00—Presence of condensation polymers of aldehydes or ketones
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2813—Heat or solvent activated or sealable
    • Y10T428/2817—Heat sealable
    • Y10T428/2826—Synthetic resin or polymer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 3차원 실장된 반도체 소자간 공간의 충전을 용이하고 확실하게 행할 수 있는 적층 필름을 제공하는 것을 목적으로 한다.
본 발명의 적층 필름은, 접속용 부재를 개재하여 전기적으로 접속된 반도체 소자간의 공간을 충전하기 위한 적층 필름으로서, 기재 위에 점착제층이 적층된 다이싱 시트와, 상기 점착제층 위에 적층된 경화성 필름을 구비하고, 상기 경화성 필름의 50℃∼200℃에서의 최저 용융 점도는 1×102 pa·s 이상 1×104 Pa·s 이하이다.

Description

적층 필름 및 그 사용 방법{LAMINATED FILM AND METHOD OF USE THEREOF}
본 발명은, 적층 필름 및 그 사용 방법에 관한 것이다.
최근, 반도체 장치 및 그 패키지의 박형화, 소형화가 한층 더 요구되고 있다. 이 때문에 반도체 장치 및 그 패키지로서, 반도체 칩 등의 반도체 소자가 기판 위에 플립 칩 본딩에 의해 실장된(플립 칩 접속된) 플립 칩형의 반도체 장치가 널리 이용되고 있다. 이 플립 칩 접속은 반도체 칩의 회로면이 기판의 전극 형성면과 대향하는 형태로 고정되는 것이다. 플립 칩 접속 후에는, 반도체 소자 표면의 보호나 반도체 소자와 기판 사이의 접속 신뢰성을 확보하기 위해, 반도체 소자와 기판 사이의 공간에의 밀봉 수지의 충전이 행해지고 있다. 이러한 밀봉 수지로서는, 액상의 밀봉 수지가 널리 이용되고 있지만, 액상의 밀봉 수지에서는 주입 위치나 주입량의 조절이 어렵다. 그래서, 시트형의 밀봉 수지를 이용하여 반도체 소자와 기판 사이의 공간을 충전하는 기술도 제안되어 있다(특허문헌 1).
또한, 반도체 소자의 고밀도 집적화를 목적으로 하여, 반도체 소자를 그 두께 방향으로 복수단으로 적층시키는 3차원 실장 기술이 개발되어 있다. 3차원 실장에 이용되는 반도체 소자로서는, 예컨대 반도체 소자의 양면에 형성된 범프 등의 접속용 부재가 비아에서 전기적으로 접속되어 있는 TSV(Through Silicon Via) 형식이라고 불리는 반도체 소자 등을 들 수 있다. 하단(기판측)의 반도체 소자에서의 접속용 부재와 상단의 반도체 소자에서의 접속용 부재의 위치가 대응하도록 미리 접속용 부재를 형성해 둠으로써, 3차원 실장을 보다 용이하고 확실하게 행할 수 있다.
특허문헌 1 : 일본 특허 공개 평10-289969호 공보
반도체 소자를 3차원 실장한 경우, 반도체 소자와 기판 사이에서의 수지 밀봉과 마찬가지로, 반도체 소자간 공간의 수지 밀봉을 해야 한다. 그러나, 반도체 소자간 공간의 충전에 액상의 밀봉 수지를 이용한 경우, 반도체 소자와 기판 사이의 공간에의 충전과 비교하여 주입 위치나 주입량의 조절이 보다 어렵고, 예컨대 주입량이 과잉이 되면, 반도체 소자간의 공간으로부터 흘러 넘쳐 충전 공간과는 반대측 표면에 부착되거나, 기판에 부착되거나 한다. 또한, 3차원 실장의 경우, 시트형의 밀봉 수지에서는, 반도체 소자 표면에의 부착시에 평면 방향의 위치맞춤뿐만 아니라, 높이 방향(적층 방향)의 위치맞춤도 필요해지고, 그 결과, 반도체 장치의 제조 프로세스가 번잡해져 효율화를 도모하기 어려워진다. 또한 시트형의 밀봉 수지에서는, 액상의 밀봉 수지와는 달리, 반도체 소자를 적층시킨 후에 반도체 소자간 공간의 충전 정도를 조절할 수는 없기 때문에, 그 공간을 충분히 충전할 수 없는 경우가 있다.
본 발명은, 3차원 실장된 반도체 소자간 공간의 충전을 용이하고 확실하게 행할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본원 발명자 등은, 예의 검토한 결과, 하기 구성을 채용함으로써 상기 목적을 달성할 수 있는 것을 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명의 적층 필름은, 상기 과제를 해결하기 위해, 접속용 부재를 개재하여 전기적으로 접속된 반도체 소자간의 공간을 충전하기 위한 적층 필름으로서, 기재 위에 점착제층이 적층된 다이싱 시트와, 상기 점착제층 위에 적층된 경화성 필름을 구비하고, 상기 경화성 필름의 50℃∼200℃에서의 최저 용융 점도는 1×102 pa·s 이상 1×104 Pa·s 이하이다.
본 발명의 적층 필름에서는, 경화성 필름의 50℃∼200℃에서의 최저 용융 점도를, 1×102 Pa·s 이상 1×104 Pa·s 이하로 하고 있다. 이것에 의해, 접속용 부재의 경화성 필름에의 진입을 용이하게 할 수 있다. 또한, 반도체 소자의 전기적 접속시의 경화성 필름간에서의 보이드의 발생, 및 반도체 소자간 공간으로부터의 경화성 필름이 비어져 나오는 것을 방지할 수 있다. 또한 최저 용융 점도의 측정은, 실시예에 기재된 수순에 의한다.
이 적층 필름에 있어서, 상기 경화성 필름은 에폭시 수지 및 페놀 수지를 포함하는 접착제 조성물에 의해 구성되어 있는 것이 바람직하다. 상기 접착제 조성물은, 아크릴계 공중합체를 더 포함하는 것이 바람직하다. 경화성 필름을 이러한 재료로 구성함으로써, 경화성 필름의 최저 용융 점도를 용이하게 조정할 수 있다.
본 발명에는, 접속용 부재를 개재하여 전기적으로 접속된 반도체 소자간의 공간을 충전하기 위한 상기 적층 필름의 사용 방법으로서,
반도체 웨이퍼의 접속용 부재가 형성된 면과 상기 적층 필름의 경화성 필름을 접합시키는 단계와,
반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 단계와,
상기 경화성 필름과 상기 반도체 소자의 적층체를 상기 다이싱 시트로부터 픽업하는 단계와,
상기 접속용 부재를 통해 상기 적층체를 전기적으로 접속하며, 상기 경화성 필름간을 접합하여 반도체 소자간의 공간을 상기 경화성 필름으로 충전하는 단계를 포함하며,
상기 접속용 부재의 높이 X(㎛)와 상기 경화성 필름의 두께 Y(㎛)가, 하기의 관계를 만족시키는 적층 필름의 사용 방법도 포함된다.
1.0≤Y/X≤1.7
이 적층 필름의 상기 사용 방법에 의해, 경화성 필름간에서의 보이드나 반도체 소자간 공간으로부터의 경화성 필름이 비어져 나오는 것을 발생시키지 않고, 반도체 소자간의 공간을 양호하게 충전할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 필름을 도시하는 단면 모식도.
도 2는 본 발명의 다른 실시형태에 따른 적층 필름을 도시하는 단면 모식도.
도 3은 본 발명의 일 실시형태에 따른 반도체 장치를 도시하는 단면 모식도.
도 4는 반도체칩이 3차원 실장된 반도체 장치의 제조 공정을 도시하는 단면모식도.
(적층 필름)
우선, 본 실시형태에 따른 적층 필름에 대해서, 이하에 설명한다.
도 1에 도시하는 바와 같이, 적층 필름(10)은, 기재(1) 위에 점착제층(2)이 적층된 다이싱 시트, 및 점착제층(2) 위에 적층된 경화성 필름(3)을 구비한다. 또한 도 2에 도시하는 바와 같이, 반도체 웨이퍼(4)의 부착 부분에만 경화성 필름(3')을 형성한 구성이어도 좋다. 또한 본 명세서 중, 경화성 필름(3), 및 경화성 필름(3')은 경화성 필름에 해당한다.
(다이싱 시트)
다이싱 시트는, 기재(1)와, 이 기재 위에 적층된 점착제층(2)을 구비한다.
(기재)
상기 기재(1)는 적층 필름(10, 11)의 강도 모체가 되는 것이다. 예컨대 저밀도 폴리에틸렌, 직쇄형 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-초산비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르(랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리클로스, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다. 또한 점착제층(2)이 방사선 조사에 의해 경화되는 경우, 기재(1)는 방사선 투과성을 갖는 것을 채용하는 것이 바람직하다.
또한 기재(1)의 재료로서는, 상기 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용하여도 좋고, 필요에 따라 일축 또는 이축의 연신 처리를 실시한 것을 이용하여도 좋다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그 기재(1)를 열수축시킴으로써 점착제층(2)과 경화성 필름(3, 3')과의 접착 면적을 저하시켜, 반도체 칩의 회수의 용이화를 도모할 수 있다.
기재(1)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해, 관용의 표면 처리, 예컨대 크롬산 처리, 오존 노출, 화염 노출, 고압 전격 노출, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(下塗劑)(예컨대, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(1)는, 동종 또는 이종의 것을 적절히 선택하여 사용할 수 있고, 필요에 따라 여러 종류를 블렌드한 것을 이용할 수 있다. 또한, 기재(1)에는, 대전 방지능을 부여하기 위해, 상기 기재(1) 위에 금속, 합금, 이들 산화물 등을 포함하는 두께가 30 Å∼500 Å 정도인 도전성 물질의 증착층을 형성할 수 있다. 기재(1)는 단층 또는 2종 이상의 복층이어도 좋다.
기재(1)의 두께는, 특별히 제한되지 않고 적절하게 결정할 수 있지만, 일반적으로는 5 ㎛∼200 ㎛ 정도이다.
(점착제층)
점착제층의 형성에 이용하는 점착제로서는 특별히 제한되지 않고, 예컨대 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제를 이용할 수 있다. 상기 감압성 점착제로서는, 반도체 웨이퍼나 유리 등의 오염이 있어서는 안되는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점으로부터, 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 폴리머로서는, 아크릴산에스테르를 주모노머 성분으로서 이용한 것을 들 수 있다. 상기 아크릴산에스테르로서는, 예컨대 (메트)아크릴산알킬에스테르(예컨대, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1∼30, 특히 탄소수 4∼18의 직쇄형 또는 분기쇄형의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르(예컨대, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 폴리머 등을 들 수 있다. 또한 (메트)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하고, 본 발명의 (메트)란 모두 같은 의미이다.
상기 아크릴계 폴리머는, 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 모노머 성분에 대응하는 단위를 포함하고 있어도 좋다. 이와 같은 모노머 성분으로서, 예컨대 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 모노머; 무수말레산, 무수이타콘산 등의 산무수물 모노머; (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 모노머; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 모노머; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 모노머 성분은, 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 모노머의 사용량은, 전체 모노머 성분의 40 중량% 이하가 바람직하다.
또한, 상기 아크릴계 폴리머는, 가교시키기 위해, 다관능성 모노머 등도 필요에 따라 공중합용 모노머 성분으로서 포함할 수 있다. 이와 같은 다관능성 모노머로서, 예컨대 헥산디올디(메트)아크릴레이트, (폴리)에틸렌 글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리스리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리스리톨트리(메트)아크릴레이트, 디펜타에리스리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들 다관능성 모노머도 1종 또는 2종 이상 이용할 수 있다. 다관능성 모노머의 사용량은, 점착 특성 등의 점으로부터, 전체 모노머 성분의 30 중량% 이하가 바람직하다.
상기 아크릴계 폴리머는, 단일 모노머 또는 2종 이상의 모노머 혼합물을 중합함으로써 얻어진다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등 중 어느 방식으로도 행할 수 있다. 청정한 피착체에의 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점으로부터, 아크릴계 폴리머의 수 평균 분자량은, 바람직하게는 30만 이상, 더 바람직하게는 40만∼300만 정도이다.
또한, 상기 점착제에는, 베이스 폴리머인 아크릴계 폴리머 등의 중량 평균 분자량을 높이기 위해, 외부 가교제를 적절히 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교해야 하는 베이스 폴리머와의 밸런스에 의해, 더 나아가서는 점착제로서의 사용 용도에 의해 적절하게 결정된다. 일반적으로는, 상기 베이스 폴리머 100 중량부에 대하여, 5 중량부 정도 이하, 더 나아가서는 0.1∼5 중량부 배합하는 것이 바람직하다. 또한 점착제에는, 필요에 따라, 상기 성분 외에, 종래 공지의 각종 점착 부여제, 노화 방지제 등의 첨가제를 이용하여도 좋다.
또한, 점착제층(2)은 방사선 경화형 점착제에 의해 형성할 수 있다. 방사선 경화형 점착제층(2)은, 방사선(자외선, 전자선, X선 등)의 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있고, 도 2에 도시하는 방사선 경화형 점착제로 구성된 경우의 점착제층(2)의 반도체 웨이퍼 부착 부분에 대응하는 부분(2a)만을 방사선 조사함으로써 다른 부분(2b)과의 점착력의 차를 형성할 수 있다.
또한, 도 2에 도시하는 경화성 필름(3')에 맞춰 점착제층(2)을 경화시킴으로써, 점착력이 현저히 저하된 상기 부분(2a)을 용이하게 형성할 수 있다. 경화하여, 점착력이 저하된 상기 부분(2a)에 경화성 필름(3')이 부착되기 때문에, 점착제층(2)의 상기 부분(2a)과 경화성 필름(3')과의 계면은, 픽업시에 용이하게 박리되는 성질을 갖는다. 한편, 방사선을 조사하지 않는 부분은 충분한 점착력을 갖고 있고, 상기 부분(2b)을 형성한다.
전술한 바와 같이, 도 1에 도시하는 적층 필름(10)의 점착제층(2)에서, 미경화의 방사선 경화형 점착제에 의해 형성되어 있는 상기 부분(2b)은 경화성 필름(3)과 점착하여, 다이싱할 때의 유지력을 확보할 수 있다. 이와 같이 점착제층은, 반도체 칩(반도체 칩 등)을 기판 등의 피착체에 고착하기 위한 경화성 필름(3)을, 접착·박리의 밸런스가 좋게 지지할 수 있다. 도 2에 도시하는 적층 필름(11)의 점착제층(2)에서는, 상기 부분(2b)이 웨이퍼 링을 고정할 수 있다.
방사선 경화형 점착제는, 탄소-탄소 이중 결합 등의 방사선 경화성의 관능기를 가지며, 점착성을 나타내는 것을 특별히 제한 없이 사용할 수 있다. 방사선 경화형 점착제로서는, 예컨대 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화형 점착제를 예시할 수 있다.
배합하는 방사선 경화성의 모노머 성분으로서는, 예컨대 우레탄올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리스리톨트리(메트)아크릴레이트, 펜타에리스리톨테트라(메트)아크릴레이트, 디펜타에리스리톨모노히드록시펜타(메트)아크릴레이트, 디펜타에리스리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트 등을 들 수 있다. 또한 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카보네이트계, 폴리부타디엔계 등 여러 가지의 올리고머를 들 수 있고, 그 분자량이 100∼30000 정도의 범위인 것이 적당하다. 방사선 경화성의 모노머 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라, 점착제층의 점착력을 저하시킬 수 있는 양을, 적절히 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 5∼500 중량부, 바람직하게는 40∼150 중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 상기 설명한 첨가형의 방사선 경화형 점착제 외에, 베이스 폴리머로서, 탄소-탄소 이중 결합을 폴리머 측쇄 또는 주쇄중 또는 주쇄 말단에 갖는 것을 이용한 내재형의 방사선 경화형 점착제를 들 수 있다. 내재형의 방사선 경화형 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없고, 또는 대부분은 함유하지 않기 때문에, 시간의 경과에 따라 올리고머 성분 등이 점착제 내를 이동하지 않고, 안정된 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머는, 탄소-탄소 이중 결합을 가지며, 점착성을 갖는 것을 특별히 제한 없이 사용할 수 있다. 이와 같은 베이스 폴리머로서는, 아크릴계 폴리머를 기본 골격으로 하는 것이 바람직하다. 아크릴계 폴리머의 기본 골격으로서는, 상기 예시한 아크릴계 폴리머를 들 수 있다.
상기 아크릴계 폴리머에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러 가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 폴리머 측쇄에 도입하는 것이 분자 설계가 용이하다. 예컨대 미리, 아크릴계 폴리머에 관능기를 갖는 모노머를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채로 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기의 조합의 예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적이 용이함으로부터, 히드록실기와 이소시아네이트기의 조합이 적합하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 폴리머를 생성하는 조합이면, 관능기는 아크릴계 폴리머와 상기 화합물 중 어느 쪽에 있어도 좋지만, 상기의 바람직한 조합에서는, 아크릴계 폴리머가 히드록실기를 가지며, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예컨대 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한 아크릴계 폴리머로서는, 상기 예시한 히드록시기 함유 모노머나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 이용된다.
상기 내재형의 방사선 경화형 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머(특히 아크릴계 폴리머)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않는 정도로 상기 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상 베이스 폴리머 100 중량부에 대하여 30 중량부 이하의 범위 내이며, 바람직하게는 0∼10 중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광중합 개시제를 함유시키는 것이 바람직하다. 광중합 개시제로서는, 예컨대 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐 염화물 등의 방향족 술포닐 염화물계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일안식향산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티옥산손, 2-클로로티옥산손, 2-메틸티옥산손, 2,4-디메틸티옥산손, 이소프로필티옥산손, 2,4-디클로로티옥산손, 2,4-디에틸티옥산손, 2,4-디이소프로필티옥산손 등의 티옥산손계 화합물; 캠퍼퀴논; 할로겐화케톤; 아실포스핀옥사이드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 0.05∼20 중량부 정도이다.
또한 방사선 경화형 점착제로서는, 예컨대 일본 특허 공개 소60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시 실란 등의 광중합성 화합물과, 카르보닐 화합물, 유기 유황 화합물, 과산화물, 아민, 오늄염계 화합물 등의 광중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
상기 점착제층(2)내에는, 필요에 따라, 방사선 조사에 의해 착색되는 화합물을 함유시킬 수도 있다. 방사선 조사에 의해, 착색되는 화합물을 점착제층(2)에 함유시킴으로써, 방사선 조사된 부분만을 착색할 수 있다. 즉, 도 1에 도시하는 반도체 웨이퍼 부착 부분(3a)에 대응하는 부분(2a)을 착색할 수 있다. 따라서, 점착제층(2)에 방사선이 조사되었는지의 여부를 육안으로 즉시 판명할 수 있어, 반도체 웨이퍼 부착 부분(3a)을 인식하기 쉽고, 반도체 웨이퍼의 접합이 용이하다. 또한 광 센서 등에 의해 반도체 소자를 검출할 때에, 그 검출 정밀도가 높아져, 반도체 소자의 픽업시에 오동작이 생기지 않는다.
방사선 조사에 의해 착색되는 화합물은, 방사선 조사 이전에는 무색 또는 담색이지만, 방사선 조사에 의해 유색이 되는 화합물이다. 이러한 화합물의 바람직한 구체예로서는 류코 염료를 들 수 있다. 류코 염료로서는, 관용(慣用)의 트리페닐메탄계, 풀루오란계, 페노티아진계, 아우라민계, 스피로피란계의 것이 바람직하게 이용된다. 구체적으로는 3-[N-(p-톨릴아미노)]-7-아닐리노플루오란, 3-[N-(p-톨릴)-N-메틸아미노]-7-아닐리노플루오란, 3-[N-(p-톨릴)-N-에틸아미노]-7-아닐리노플루오란, 3-디에틸아미노-6-메틸-7-아닐리노플루오란, 크리스탈 바이올렛 락톤, 4,4',4"-트리스디메틸아미노트리페닐메탄올, 4,4',4''-트리스디메틸아미노트리페닐메탄 등을 들 수 있다.
이들 류코 염료와 함께 바람직하게 이용되는 현색제로서는, 종래부터 이용되고 있는 페놀포르말린 수지의 초기 중합체, 방향족 카르복실산 유도체, 활성 백토 등의 전자 수용체를 들 수 있고, 또한 색조를 변화시키는 경우는 여러 가지의 발색제를 조합하여 이용할 수도 있다.
이와 같은 방사선 조사에 의해 착색되는 화합물은, 일단 유기 용매 등에 용해된 후에 방사선 경화형 접착제내에 함유시켜도 좋고, 또한 미분말형으로 하여 그 점착제내에 함유시켜도 좋다. 이 화합물의 사용 비율은, 점착제층(2)내에 10 중량% 이하, 바람직하게는 0.01 중량%∼10 중량%, 더 바람직하게는 0.5 중량%∼5 중량%인 것이 바람직하다. 그 화합물의 비율이 10 중량%를 초과하면, 점착제층(2)에 조사되는 방사선이 이 화합물에 너무 흡수되어 버리기 때문에, 점착제층(2)의 상기 부분(2a)의 경화가 불충분해져, 충분히 점착력이 저하되지 않는 경우가 있다. 한편, 충분히 착색시키기 위해서는, 이 화합물의 비율을 0.01 중량% 이상으로 하는 것이 바람직하다.
점착제층(2)에서는, [점착제층(2)에서의 상기 부분(2a)의 점착력] 〈 [그 외 부분(2b)의 점착력]이 되도록 점착제층(2)의 일부를 방사선 조사하여도 좋다.
상기 점착제층(2)에 상기 부분(2a)을 형성하는 방법으로서는, 기재(1)에 점착제층(2)을 형성한 후, 상기 부분(2a)에 부분적으로 방사선을 조사하여 경화시키는 방법을 들 수 있다. 부분적인 방사선 조사는, 반도체 웨이퍼 부착 부분(3a) 이외의 부분(3b) 등에 대응하는 패턴을 형성한 포토마스크를 통해 행할 수 있다. 또한 스폿적으로 자외선을 조사하여 경화시키는 방법 등을 들 수 있다. 점착제층(2)의 형성은, 세퍼레이터 위에 설치한 것을 기재(1) 위에 전사함으로써 행할 수 있다. 부분적인 방사선 경화는 세퍼레이터 위에 설치한 점착제층(2)에서 행할 수도 있다.
또한, 기재(1) 중 적어도 한 면의, 반도체 웨이퍼 부착 부분(3a)에 대응하는 부분 이외의 부분의 전부 또는 일부가 차광된 것을 이용하여, 이것에 점착제층(2)을 형성한 후에 방사선 조사하고, 반도체 웨이퍼 부착 부분(3a)에 대응하는 부분을 경화시켜, 점착력을 저하시킨 상기 부분(2a)을 형성할 수 있다. 차광 재료로서는, 지지 필름 위에서 포토마스크가 될 수 있는 것을 인쇄나 증착 등으로 작성할 수 있다. 이러한 제조 방법에 의하면, 효율적으로 본 발명의 적층 필름(10)을 제조할 수 있다.
또한, 방사선 조사시에, 산소에 의한 경화 저해가 발생하는 경우는, 점착제층(2)의 표면으로부터 어떤한 방법으로 산소(공기)를 차단하는 것이 바람직하다. 예컨대 상기 점착제층(2)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기내에서 자외선 등의 방사선을 조사하는 방법 등을 들 수 있다.
점착제층(2)의 두께는, 특별히 한정되지 않지만, 칩 절단면의 이지러짐 방지나 경화성 필름의 고정 유지의 양립성 등의 관점에서 10 ㎛∼100 ㎛ 정도인 것이 바람직하다. 바람직하게는 15 ㎛∼80 ㎛, 더욱 바람직하게는 20 ㎛∼50 ㎛이다.
(경화성 필름)
본 발명에서의 경화성 필름(3, 3')은, 플립 칩 접속에 의해 형성된 반도체 소자간의 공간을 충전하는 밀봉용 필름으로서 이용할 수 있다. 상기 경화성 필름의 구성 재료로서는, 열가소성 수지와 열경화성 수지를 병용한 것을 들 수 있다. 또한 열가소성 수지나 열경화성 수지 단독으로도 사용 가능하다.
상기 열가소성 수지로서는 천연고무, 부틸고무, 이소프렌고무, 클로로프렌고무, 에틸렌-초산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 이들의 열가소성 수지는 단독이며, 2종 이상을 병용하여 이용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높으며, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것이 아니라, 탄소수 30 이하, 특히 탄소수 4∼18의 직쇄 또는 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예컨대 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기, 또는 도데실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 모노머로서는, 특별히 한정되지는 않지만, 예컨대 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 또는 클로톤산 등과 같은 카르복실기 함유 모노머, 무수 말레산 또는 무수 이타콘산 등과 같은 산무수물 모노머, (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴 또는 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 모노머, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 또는 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 모노머, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머를 들 수 있다.
상기 열경화성 수지로서는, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지, 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 이용되는 것이면 특별히 한정은 없고, 예컨대 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐롤에탄형 등의 2관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 또는 글리시딜아민형 등의 에폭시 수지가 이용된다. 이들은 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐롤에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등에 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예컨대 페놀노볼락 수지, 페놀아랄킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아랄킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예컨대 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지내의 수산기가 0.5∼2.0 당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8∼1.2 당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
또한, 본 발명에서는, 에폭시 수지, 페놀 수지 및 아크릴 수지를 이용한 경화성 필름이 특히 바람직하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는 아크릴 수지 성분 100 중량부에 대하여, 에폭시 수지와 페놀 수지의 혼합량이 10∼200 중량부이다.
에폭시 수지와 페놀 수지의 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지의 열경화 촉진 촉매 중에서 적절하게 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 열경화 촉진 촉매로서는, 예컨대 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 이용할 수 있다.
본 발명에서, 경화성 필름(3, 3')에는, 필요에 따라 착색하여도 좋다. 경화성 필름(3, 3')에서, 착색에 의해 나타나 있는 색으로서는 특별히 제한되지 않지만, 예컨대 흑색, 청색, 적색, 녹색 등이 바람직하다. 착색에 있어서는, 안료, 염료 등의 공지의 착색제 중에서 적절하게 선택하여 이용할 수 있다.
본 발명의 경화성 필름(3, 3')을 미리 어느 정도 가교시켜 두는 경우에는, 제작시에 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이것에 의해, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 특별히 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기 중합체 100 중량부에 대하여, 통상 0.05∼7 중량부로 하는 것이 바람직하다. 가교제의 양이 7 중량부보다 많으면, 접착력이 저하되기 때문에 바람직하지 않다. 그 한편, 0.05 중량부보다 적으면, 응집력이 부족하기 때문에 바람직하지 않다. 또한, 이와 같은 폴리이소시아네이트 화합물과 함께, 필요에 따라, 에폭시 수지 등의 다른 다관능성 화합물을 함께 함유시키도록 하여도 좋다.
또한, 경화성 필름(3, 3')에는, 무기 충전제를 적절하게 배합할 수 있다. 무기 충전제의 배합은, 도전성의 부여나 열전도성의 향상, 저장 탄성률의 조절 등을 가능하게 한다.
상기 무기 충전제로서는, 예컨대 실리카, 크레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화바륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 동, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 그 외 카본 등을 포함하는 여러 가지의 무기 분말을 들 수 있다. 이들은, 단독 또는 2종 이상을 병용하여 이용할 수 있다. 그 중에서도 실리카, 특히 용융 실리카가 적합하게 이용된다.
무기 충전제의 평균 입경은, 0.1 ㎛∼5 ㎛의 범위 내인 것이 바람직하고, 0.2 ㎛∼3 ㎛의 범위 내인 것이 보다 바람직하다. 무기 충전제의 평균 입경이 0.1 ㎛ 미만이면, 상기 경화성 필름의 Ra를 0.15 ㎛ 이상으로 하는 것이 곤란해진다. 그 한편, 상기 평균 입경이 5 ㎛를 초과하면, Ra를 1 ㎛ 미만으로 하기 어려워진다. 또한 본 발명에서는, 평균 입경이 서로 상이한 무기 충전제끼리를 조합하여 사용하여도 좋다. 또한, 평균 입경은 광도식(光度式)의 입도 분포계(HORIBA제, 장치명; LA-910)에 의해 구한 값이다.
상기 무기 충전제의 배합량은, 유기 수지 성분 100 중량부에 대하여 20∼80 중량부로 설정하는 것이 바람직하다. 특히 바람직하게는 20∼70 중량부이다. 무기 충전제의 배합량이 20 중량부 미만이면, 내열성이 저하되기 때문에, 장시간 고온의 열이력에 노출되면 경화성 필름(3, 3')이 경화되고, 유동성이나 매립성이 저하되는 경우가 있다. 또한, 80 중량부를 초과하면, 경화성 필름(3, 3')의 저장 탄성률이 커진다. 이 때문에, 경화한 접착제가 응력 완화하기 어려워져, 접합 공정에서 범프의 매립성이 저하되는 경우가 있다.
또한, 경화성 필름(3, 3')에는, 상기 무기 충전제 이외에, 필요에 따라 다른 첨가제를 적절히 배합할 수 있다. 다른 첨가제로서는, 예컨대 난연제, 실란커플링제 또는 이온트랩제 등을 들 수 있다. 상기 난연제로서는, 예컨대 3산화안티몬, 5산화안티몬, 브롬화에폭시 수지 등을 들 수 있다. 이들은, 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 상기 실란커플링제로서는, 예컨대 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은, 단독 또는 2종 이상을 병용하여 이용할 수 있다. 상기 이온트랩제로서는, 예컨대 하이드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이들은, 단독 또는 2종 이상을 병용하여 이용할 수 있다.
상기 경화성 필름의 50℃∼200℃에서의 최저 용융 점도는 1×102 Pa·s 이상 1×104 Pa·s 이하이다. 경화성 필름이 구체적으로 이러한 최저 용융 점도를 가짐으로써, 접속용 부재의 경화성 필름에의 진입을 용이하게 할 수 있고, 또한 반도체 소자의 전기적 접속시의 경화성 필름간에서의 보이드의 발생, 및 반도체 소자간 공간으로부터의 경화성 필름이 비어져 나오는 것을 방지할 수 있다.
경화성 필름(3, 3')의 두께(복층의 경우는, 총 두께)는, 특별히 한정되지 않지만, 경화성 필름의 강도나 반도체 소가간 공간의 충전성을 고려하면 5 ㎛ 이상 250 ㎛ 이하가 바람직하다. 또한 경화성 필름(3, 3')의 두께는, 접속용 부재의 높이를 고려하여 적절하게 설정하면 좋다.
상기 적층 필름(10, 11)의 경화성 필름(3, 3')은, 세퍼레이터에 의해 보호되어 있는 것이 바람직하다(도시 생략). 세퍼레이터는 실용에 제공할 때까지 경화성 필름(3, 3')을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 세퍼레이터는, 또한 점착제층(2)에 경화성 필름(3, 3')을 전사할 때의 기재(1)로서 이용할 수 있다. 세퍼레이터는 적층 필름의 경화성 필름(3, 3') 위에 반도체 웨이퍼를 부착할 때에 박리된다. 세퍼레이터로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리 프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등도 사용 가능하다.
(적층 필름의 제조 방법)
본 실시형태에 따른 적층 필름의 제조 방법은, 기재(1) 위에 점착제층(2)을 형성하는 공정과, 점착제층(2) 위에 경화성 필름(3)을 형성하는 공정을 갖는다.
상기 기재(1)의 제막 방법으로서는, 예컨대 캘린더 제막법, 유기 용매내에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
다음으로, 점착제층(2)은, 기재(1) 위에 점착제 조성물 용액을 도공한 후, 정해진 조건 하에서 건조시키는(필요에 따라 가열 가교시키는) 것에 의해 형성할 수 있다. 도공 방법으로서는 특별히 한정되지 않고, 예컨대 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 도공시의 도공 두께로서는, 도포층을 건조하여 최종적으로 얻어지는 점착제층(2)의 두께가 10 ㎛∼ 100 ㎛의 범위 내가 되도록 적절하게 설정하면 좋다. 또한 점착재 조성물 용액의 점도로서는 특별히 한정되지 않고, 25℃에서 100 mPa·s∼5000 mPa·s가 바람직하며, 200 mPa·s∼3000 mPa·s가 보다 바람직하다.
상기 도포층의 건조 방법으로서는 특별히 한정되지 않고, 예컨대 표면이 평활한 점착제층을 형성하는 경우에는, 건조풍을 이용하지 않고 건조시키는 것이 바람직하다. 건조 시간은 점착재 조성물 용액의 도공량에 따라 적절히 설정되고, 통상은 0.5 min∼5 min, 바람직하게는 2 min∼4 min의 범위 내이다. 건조 온도는 특별히 한정되지 않고, 통상은 80℃∼150℃이며, 바람직하게는 80℃∼130℃이다.
또한, 점착제층(2)의 형성은, 세퍼레이터 위에 점착제 조성물을 도공하여 그 도포막을 형성한 후, 상기 건조 조건으로 도포막을 건조시켜 점착제층(2)을 형성하여도 좋다. 그 후, 기재 위에 점착제층(2)을 전사한다.
상기 경화성 필름(3)을 형성하는 공정으로서는, 예컨대 이형 필름 위에 경화성 필름의 구성 재료인 접착제 조성물 용액을 도공하여 도포층을 형성하는 공정을 행하고, 그 후, 상기 도포층을 건조시키는 공정을 행하는 방법을 들 수 있다.
상기 접착제 조성물 용액의 도공 방법으로서는 특별히 한정되지 않고, 예컨대 콤마코팅법, 파운틴법, 그라비아법 등을 이용하여 도공하는 방법을 들 수 있다. 도공 두께로서는 도포층을 건조시켜 최종적으로 얻어지는 경화성 필름의 두께가 5 ㎛∼250 ㎛ 범위 내가 되도록 적절하게 설정하면 좋다. 또한 접착제 조성물 용액의 점도로서는 특별히 한정되지 않고, 25℃에서 400 mPa·s∼2500 mPa·s가 바람직하고, 800 mPa·s∼2000 mPa·s가 보다 바람직하다.
상기 이형 필름으로서는 특별히 한정되지 않고, 예컨대 이형 필름의 기재에서의 경화성 필름과의 접합면에, 실리콘층 등의 이형 코트층이 형성된 것을 들 수 있다. 또한 이형 필름의 기재로서는, 예컨대 글라신지와 같은 종이재나, 폴리에틸렌, 폴리프로필렌, 폴리에스테르 등을 포함하는 수지 필름을 들 수 있다.
상기 도포층의 건조는, 도포층에 건조풍을 분무함으로써 행한다. 그 건조풍의 분무는, 예컨대 그 분무 방향을 이형 필름의 반송 방향과 평행이 되도록 행하는 방법이나, 도포층의 표면에 수직이 되도록 행하는 방법을 들 수 있다. 건조풍의 풍량은 특별히 한정되지 않고, 통상은 5 m/min∼20 m/min, 바람직하게는 5 m/min∼15 m/min이다. 건조풍의 풍량을 5 m/min 이상으로 함으로써, 도포층의 건조가 불충분해지는 것을 방지할 수 있다. 그 한편, 건조풍의 풍량을 20 m/min 이하로 함으로써, 도포층의 표면 근방에서의 유기 용제의 농도를 균일하게 하기 때문에, 그 증발을 균일하게 할 수 있다. 그 결과, 표면 상태가 면내에서 균일한 경화성 필름을 형성할 수 있다.
건조 시간은 접착제 조성물 용액의 도공 두께에 따라 적절히 설정되고, 통상은 1 min∼5 min, 바람직하게는 2 min∼4 min의 범위 내이다. 건조 시간이 1 min 미만이면, 경화 반응이 충분히 진행되지 않고, 미반응의 경화 성분이나 잔존하는 용매량이 많으며, 이것에 의해, 후속 공정에서 아웃 가스나 보이드의 문제가 발생하는 경우가 있다. 그 한편, 5 min을 초과하면, 경화 반응이 너무 진행된 결과, 유동성이나 반도체 웨이퍼의 범프의 매립성이 저하되는 경우가 있다.
건조 온도는 특별히 한정되지 않고, 통상은 70℃∼160℃의 범위 내에서 설정된다. 단, 본 발명에서는, 건조 시간의 경과와 함께, 건조 온도를 단계적으로 상승시켜 행하는 것이 바람직하다. 구체적으로는, 예컨대 건조 초기(건조 직후부터 1 min 이하)에서는 70℃∼100℃의 범위 내에서 설정되고, 건조 후기(1 min 초과 5 min 이하)에서는 100℃∼160℃의 범위 내에서 설정된다. 이것에 의해, 도공 직후에 건조 온도를 급격히 상승시킨 경우에 생기는 도포층 표면의 핀홀의 발생을 방지할 수 있다.
계속해서, 점착제층(2) 위에 경화성 필름(3)을 전사한다. 그 전사는 압착에 의해 행해진다. 접합 온도는 30℃∼50℃이며, 바람직하게는 35℃∼45℃이다. 또한 접합 압력은 0.1 MPa∼0.6 MPa이며, 바람직하게는 0.2 MPa∼0.5 MPa이다.
상기 이형 필름은, 점착제층(2) 위에 경화성 필름(3)을 접합 후에 박리하여도 좋고, 또는 그대로 적층 필름의 보호 필름으로서 사용하고, 반도체 웨이퍼 등과의 접합시에 박리하여도 좋다. 이것에 의해, 본 실시형태에 따른 적층 필름을 제조할 수 있다.
(반도체 장치)
다음으로, 이 적층 필름을 이용하여 얻어지는 반도체 장치에 대해서 도면을 참조하면서 설명한다. 도 3은, 본 발명의 일 실시형태에 따른 반도체 장치에 도시하는 단면 모식도이다. 본 실시형태에 따른 반도체 장치(20)에서는, 한쪽 면에 범프(접속용 부재)(41a)를 가지며, 다른쪽 면에 범프(41b)를 갖는 반도체 소자(5A)와, 이 반도체 소자(5A)와 같은 구성을 갖는 반도체 소자(5B)가 서로 범프(41a, 41a')를 통해 전기적으로 접속되어 있다. 반도체 소자(5A)는, 범프(41b)를 통해 기판(피착체)(30)과 전기적으로 접속하고 있다. 따라서, 반도체 장치(20)에서는, 피착체로서의 기판(30) 위에, 2개의 반도체 소자(5A, 5B)가 범프를 통해 전기적으로 순차 접속되어 있게 된다. 또한 반도체 소자(5A)와 반도체 소자(5B) 사이에는, 그 공간을 충전하도록 경화성 필름(3)이 배치되어 있다. 또한 경화성 필름(3)은, 후술의 반도체 장치의 제조 방법의 설명으로부터도 알 수 있는 바와 같이, 반도체 소자(5A)의 범프(41a)가 형성된 면에 접합된 경화성 필름과, 반도체 소자(5B)의 범프(41a')가 형성된 면에 접합된 경화성 필름이 서로 접합 또는 접착하여 형성되는 부재이다. 또한, 도시는 하지 않지만, 기판(30)과 반도체 소자(5A) 사이의 공간도 경화성 필름이나 다른 밀봉 수지 등으로 충전되어 있어도 좋다.
반도체 장치(20)에서의 경화성 필름(3)은, 경화되어 있어도 경화되어 있지 않아도 좋지만, 50℃∼200℃에서의 최저 용융 점도로서, 1×102 pa·s 이상 1×104 Pa·s 이하인 경화성 필름을 이용한다. 이러한 최저 용융 점도를 갖는 경화성 필름을 이용함으로써, 범프 등의 접속용 부재의 경화성 필름에의 진입을 용이하게 하여 제조 효율을 향상시킬 수 있고, 반도체 소자의 전기적 접속시의 경화성 필름간에서의 보이드의 발생, 및 반도체 소자간 공간으로부터의 경화성 필름이 비어져 나오는 것을 효율적으로 방지할 수 있다. 또한 각 부재의 세부 사항은 이하의 반도체 장치의 제조 방법의 란에서 설명한다.
(반도체 장치의 제조 방법)
다음으로, 본 발명의 적층 필름을 이용하는 반도체 장치의 제조 방법에 대해서, 이하에 설명한다. 상기 반도체 장치의 제조 방법에 의해, 상기 적층 필름을 이용하여 플립 칩 3차원 실장의 반도체 장치를 효율적으로 제조할 수 있다. 도 4는 반도체 칩이 3차원 실장된 반도체 장치의 제조 공정을 도시하는 단면 모식도이다.
상기 반도체 장치의 제조 방법으로서는, 양면에 복수의 접속용 부재가 형성된 반도체 웨이퍼를 준비하는 공정과, 기재 위에 점착제층이 적층된 다이싱 시트와, 상기 점착제층 위에 적층되고, 상기 반도체 웨이퍼의 제1 면에서의 상기 접속용 부재의 높이에 상당하는 두께보다 큰 두께를 갖는 경화성 필름을 구비하는 적층 필름을 준비하는 공정과, 상기 적층 필름의 경화성 필름과 상기 반도체 웨이퍼의 제1 면을 대향시키고, 상기 경화성 필름을 상기 반도체 웨이퍼에, 상기 접속용 부재가 상기 경화성 필름으로부터 상기 점착제층에 노출되지 않도록 접합시키는 공정과, 상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정을 포함하는 제조 방법을 적합하게 채용할 수 있다.
또한 상기 제조 방법은, 상기 점착제층을 방사선 조사에 의해 경화시키고, 상기 반도체 소자와 상기 경화성 필름과의 적층체 A를 박리하는 공정과, 상기 적층체 A의 반도체 소자를 피착체 위에 플립 칩 접속하는 공정과, 상기 적층체 A와, 이 적층체 A와는 상이한 적층체 B를 제1 면끼리가 대향하도록 전기적으로 접속하는 공정을 더 포함할 수 있다.
[반도체 웨이퍼 준비 공정]
반도체 웨이퍼(4)로서는, 양면(4a, 4b)에 복수의 접속용 부재(41a, 41b)가 형성되어 있어도 좋고[도 4의 (a) 참조], 반도체 웨이퍼(4)의 제1 면(4a) 또는 제2 면(4b) 중 어느 하나에만 접속용 부재가 형성되어 있어도 좋다(도시 생략). 범프나 도전재 등의 접속용 부재의 재질로서는, 특별히 한정되지 않고, 예컨대 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다. 접속용 부재의 높이도 용도에 따라 정해지고, 일반적으로는 5 ㎛∼100 ㎛ 정도이다. 물론, 반도체 웨이퍼(4)의 제1 면(4a) 및 제2 면(4b)에서 개개의 접속용 부재의 높이는 동일하여도 좋고 상이하여도 좋다.
반도체 웨이퍼의 양면의 접속용 부재끼리는 전기적으로 접속되어 있어도 좋고, 접속되어 있지 않아도 좋다. 접속용 부재끼리의 전기적 접속에는, TSV 형식으로 불리는 비아를 통한 접속에 의한 접속 등을 들 수 있다.
[적층 필름 준비 공정]
상기 반도체 장치의 제조 방법에 이용되는 적층 필름으로서는, 도 1 및 도 2에 도시한 상기 적층 필름을 적합하게 이용할 수 있다. 적층 필름(10, 11)은, 경화성 필름(3, 3') 위에 임의로 설치된 세퍼레이터를 적절히 박리하여 이용한다.
본 실시형태에 따른 반도체 장치의 제조 방법에서 상기 적층 필름을 사용하는 경우, 경화성 필름의 두께로서는, 반도체 웨이퍼 표면에 형성된 접속용 부재의 높이 X(㎛)와 상기 경화성 필름의 두께 Y(㎛)는, 하기의 관계를 만족시키는 것이 바람직하다.
1.0≤Y/X≤1.7
상기 접속용 부재의 높이 X(㎛)와 상기 경화성 필름의 두께 Y(㎛)가, 상기 관계를 만족시킴으로써, 반도체 소자간의 공간을 충분히 충전할 수 있고, 이 공간으로부터의 경화성 필름이 과도하게 비어져 나오는 것을 방지할 수 있어, 경화성 필름에 의한 반도체 소자의 오염 등을 방지할 수 있다. 또한 제1 면에서, 각 접속용 부재의 높이가 상이한 경우는, 가장 높은 접속용 부재의 높이를 기준으로 한다.
[마운트 공정]
도 4의 (a)에 도시하는 바와 같이, 우선, 적층 필름의 경화성 필름(3) 위에 임의로 설치된 세퍼레이터를 적절히 박리하고, 상기 적층 필름의 경화성 필름(3)과 상기 반도체 웨이퍼(4)의 제1 면(4a)을 대향시켜, 상기 경화성 필름(3)을 상기 반도체 웨이퍼(4)에, 상기 접속용 부재(41a)가 상기 경화성 필름(3)으로부터 상기 점착제층(2)에 노출되지 않도록 접합시킨다(마운트 공정). 상기 경화성 필름(3)은, 반도체 웨이퍼(4)의 제1 면(4a)에서의 상기 접속용 부재(41a)의 높이에 상당하는 두께보다 큰 두께를 갖기 때문에, 상기 접속용 부재(41a)가 상기 경화성 필름(3)으로부터 상기 점착제층(2)에 노출되는 것을 복잡한 수순을 밟지 않고 방지할 수 있다. 이와 같이, 반도체 웨이퍼의 접속용 부재가 경화성 필름 내에 머물러 있기 때문에, 그 후의 다이싱을 경유한 적층체의 접속시에도 반도체 소자간의 공간을 충분히 충전할 수 있다. 이 때 상기 경화성 필름은 미경화 상태 또는 반경화 상태(경화성 필름에서의 경화 반응이 어느 정도 진행되고 있지만 완전하게는 진행되지 않는 상태)에 있다.
부착 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은 통상, 압착 롤 등의 압박 수단에 의해 압박하면서 행해진다.
[다이싱 공정]
다음으로, 도 4의 (b)에 도시하는 바와 같이 반도체 웨이퍼의 다이싱을 행한다. 이것에 의해, 반도체 웨이퍼(4)를 정해진 사이즈로 절단하여 개편화(소편화)하고, 반도체 칩(반도체 소자)(5)을 제조한다. 다이싱은, 반도체 웨이퍼(4)의 제2 면(4b), 즉 경화성 필름(3)을 접합시킨 면과 반대측 면으로부터 통상법에 따라 행해진다. 반도체 소자(5)에는 제2 면(4b)에도 접속용 부재(41b)가 형성되어 있기 때문에, 접속용 부재(41b)를 소위 표식으로 하여 다이싱의 절단 지점의 위치맞춤을 용이하게 행할 수 있다. 또한 절단 지점의 위치맞춤을 적외선(IR)을 이용한 화상 인식에 의해 행하여도 좋다.
본 공정에서는, 예컨대 적층 필름까지 커팅하는 풀커트라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지의 것을 이용할 수 있다. 또한, 반도체 웨이퍼는, 경화성 필름을 갖는 적층 필름에 의해 우수한 밀착성으로 접착 고정되어 있기 때문에, 칩 이지러짐이나 칩 날림을 억제할 수 있고, 반도체 웨이퍼의 파손도 억제할 수 있다. 또한 경화성 필름이 에폭시 수지를 포함하는 수지 조성물에 의해 형성되어 있으면, 다이싱에 의해 절단되어도, 그 절단면에서 경화성 필름의 풀이 비어져 나오는 것이 생기는 것을 억제 또는 방지할 수 있다. 그 결과, 절단면끼리가 재부착(블로킹)하는 것을 억제 또는 방지할 수 있어, 후술의 픽업을 한층 더 양호하게 행할 수 있다.
또한, 다이싱 공정에 이어서 적층 필름의 익스팬드를 행하는 경우, 이 익스팬드는 종래 공지의 익스팬드 장치를 이용하여 행할 수 있다. 익스팬드 장치는, 다이싱 링을 통해 적층 필름을 아래쪽으로 눌러 내리는 것이 가능한 도넛형의 외측 링과, 외측 링보다 직경이 작고 적층 필름을 지지하는 내측 링을 갖고 있다. 이 익스팬드 공정에 의해, 후술의 픽업 공정에서, 인접하는 반도체 칩끼리가 접촉하여 파손되는 것을 막을 수 있다.
[픽업 공정]
적층 필름에 접착 고정된 반도체 칩(5)을 회수하기 위해, 도 4의 (c)에 도시하는 바와 같이, 상기 점착체층(2)을 방사선 조사에 의해 경화시켜, 반도체 칩(5)을 픽업하고, 반도체 칩(5)과 경화성 필름(3)의 적층체 A를 다이싱 테이프로부터 박리한다(픽업 공정).
픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지의 여러 가지의 방법을 채용할 수 있다. 예컨대 개개의 반도체 칩을 적층 필름의 기재측으로부터 니들에 의해 밀어 올리고, 밀어 올려진 반도체 칩을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다. 또한 픽업된 반도체 칩(5)은, 제1 면(4a)에 접합된 경화성 필름(3)과 일체가 되어 적층체 A를 구성하고 있다.
점착제층(2)이 방사선 경화형 점착제에 의해 형성되어 있는 경우, 상기 점착제층(2)을 방사선 조사에 의해 경화시킨 후 픽업을 행하는 것이 바람직하다. 방사선 조사의 조건으로서는 점착제층(2)이 경화하는 한 특별히 한정되지 않고, 예컨대 자외선을 조사하는 경우, 적산 조사량은 10 mJ/㎠∼1000 mJ/㎠ 정도이면 좋다.
[플립 칩 접속 공정]
픽업한 반도체 칩(반도체 소자)(5)은, 기판 등의 피착체(30)에, 플립 칩 본딩 방식(플립 칩 실장 방식)에 의해 고정시킨다[도 4의 (d) 참조]. 구체적으로는, 적층체 A의 반도체 칩(5)을, 반도체 칩(5)의 제2 면(4b)이 피착체(30)와 대향하는 형태로, 피착체(30)에 통상법에 따라 고정시킨다. 예컨대 반도체 칩(5)의 제2 면측(4b)에 형성되어 있는 범프(41b)를, 피착체(30)의 접속 패드에 피착된 접합용의 도전재(땜납 등)에 접촉시켜 압박하면서 도전재를 용융시킴으로써, 반도체 칩(5)과 피착체(30)와의 전기적 도통을 확보하여, 반도체 칩(5)을 피착체(30)에 고정시킬 수 있다(플립 칩 본딩 공정). 또한 반도체 칩을 피착체 위에 플립 칩 본딩(플립 칩 접속)한 후에는, 반도체 칩과 피착체와의 대향면이나 간극을 세정하고, 그 간극에 밀봉재(밀봉 수지 등)를 충전시켜 밀봉할 수 있다.
상기 피착체(30)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판을 이용할 수 있다. 이러한 기판의 재질로서는, 특별히 한정되지는 않지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예컨대 에폭시 기판, 비스말레이미드 트리아진 기판, 폴리이미드 기판, 유리 에폭시 기판 등을 들 수 있다.
또한, 플립 칩 본딩 공정에서는, 도전재를 용융시켜, 반도체 칩(5)의 제2 면(4b)측의 범프(41b)와, 피착체(30) 표면의 도전재를 접속시키고 있지만, 이 도전재의 용융시의 온도로서는, 통상 260℃ 정도(예컨대 250℃∼300℃)로 되어 있다. 본 발명의 적층 필름은, 경화성 필름을 에폭시 수지 등에 의해 형성함으로써, 이 플립 칩 본딩 공정에서의 고온에도 견딜 수 있는 내열성을 갖는 것으로 할 수 있다.
본 공정에서는, 반도체 칩(5)과 피착체(30)와의 대향면(전극 형성면)이나 간극을 세정하는 것이 바람직하다. 이 세정에 이용되는 세정액으로서는, 특별히 제한되지 않고, 예컨대 유기계의 세정액이나, 수계의 세정액을 들 수 있다. 본 발명의 적층 필름에서의 경화성 필름은, 세정액에 대한 내용제성을 갖고 있고, 이들 세정액에 대하여 실질적으로 용해성을 갖고 있지 않다. 이 때문에 전술한 바와 같이, 세정액으로서는, 각종 세정액을 이용할 수 있어, 특별한 세정액을 필요로 하지 않고, 종래의 방법에 의해 세정시킬 수 있다.
[3차원 실장 공정]
이어서, 도 4의 (e)에 도시하는 바와 같이, 적층체 A 및 이 적층체 A와는 상이한 적층체 B 각각의 제1 면끼리가 대향하도록, 피착체(30)에 고정된 적층체 A와, 적층체 B를 전기적으로 접속한다(3차원 실장 공정). 적층체 B로서는, 상기 픽업 공정에서 박리한 적층체 중, 적층체 A와는 상이한 적층체여도 좋고, 별도로 반도체 웨이퍼의 종류를 변경하여 지금까지의 공정과 같은 공정을 경유하여 얻어진 적층체[적층체 A와는 반도체 소자의 종류가 상이함]여도 좋다. 적층체 B에서도 적층체 A와 같이, 반도체 칩(반도체 소자)의 제1 면측에 경화성 필름이 접합되어 있다. 경화성 필름이 부착되어 있는 제1 면끼리 적층체를 접속하기 때문에, 적층체의 반도체 칩간의 공간은 경화성 필름에 의해 충분히 충전된다.
적층체 A와 적층체 B와의 전기적 접속은 공지의 플립 칩 본더를 이용하여 행할 수 있다. 통상, 플립 칩 접속은 가열 및 가압 조건 하에서 행해진다. 이것에 의해, 접속용 부재를 덮고 있던 경화성 필름이 연화되고, 가압와 함께 접속용 부재가 경화성 필름을 밀어제치도록 진행하여, 적층체 A 및 B의 접속용 부재가 서로 접촉하게 된다. 일반적으로, 플립 칩 접속시의 가열 조건으로서는 240℃∼300℃이며, 가압 조건으로서는 0.5 N∼490 N이다.
적층체 A와 적층체 B와의 전기적 접속을 행한 후는, 경화성 필름을 가열에 의해 경화시킨다. 이것에 의해 경화성 필름끼리를 접합하여 반도체 소자의 표면을 보호할 수 있고, 반도체 소자간의 접속 신뢰성을 확보할 수 있다. 경화성 필름의 경화를 위한 가열 온도로서는 특별히 한정되지 않고, 120℃∼200℃ 정도이면 좋다.
다음으로, 3차원 실장된 반도체 칩을 구비하는 반도체 장치 전체를 보호하기 위해 밀봉 공정을 행하여도 좋다. 밀봉 공정은, 밀봉 수지를 이용하여 행해진다. 이 때의 밀봉 조건으로서는 특별히 한정되지 않지만, 통상 175℃에서 60초간∼90초간 가열함으로써, 밀봉 수지의 열경화가 행해지지만, 본 발명은 이것으로 한정되지 않고, 예컨대 165℃∼185℃에서, 수분간 큐어(cure)할 수 있다. 이 공정에서의 열처리에서는, 밀봉 수지뿐만 아니라 경화성 필름의 열경화도 동시에 행해진다. 이것에 의해, 밀봉 수지 및 경화성 필름의 쌍방이, 열경화의 진행에 따라 경화 수축을 한다. 그 결과, 밀봉 수지의 경화 수축에 기인하여 반도체 칩에 가해지는 응력은, 경화성 필름이 경화 수축함으로써 상쇄 내지 완화시킬 수 있다. 또한, 이 공정에 의해, 경화성 필름을 완전히 또는 대략 완전하게 열경화시킬 수 있어, 우수한 밀착성으로 반도체 소자의 이면에 부착시킬 수 있다. 또한 본 발명에 따른 경화성 필름은, 미경화 상태여도 이 밀봉 공정시에, 밀봉재와 함께 열경화시킬 수 있기 때문에, 경화성 필름을 열경화시키기 위한 공정을 새롭게 추가할 필요가 없다.
상기 밀봉 수지로서는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않고, 공지의 밀봉 수지 등의 밀봉재로부터 적절하게 선택하여 이용할 수 있지만, 탄성을 갖는 절연 수지가 보다 바람직하다. 밀봉 수지로서는, 예컨대 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기에 예시한 에폭시 수지 등을 들 수 있다. 또한 에폭시 수지를 포함하는 수지 조성물에 의한 밀봉 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나, 열가소성 수지 등이 포함되어 있어도 좋다. 또한 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있고, 이러한 페놀 수지로서는, 상기에 예시한 페놀 수지 등을 들 수 있다.
이상과 같이 하여, 반도체 소자의 3차원 실장을 용이하고 확실하게 행할 수 있다. 또한 별도로 마운트 공정과 다이싱 공정 사이에서 반도체 웨이퍼의 제2 면에 경화성 필름을 더 접합시켜 두고, 그 후의 공정을 행함으로써, 반도체 소자의 양면에 경화성 필름이 접합된 적층체 C1을 제작할 수 있다. 이 적층체 C1을 상기 적층체 B 대신에 이용함으로써, 적층체 A 위에 3차원 실장된 적층체 C1의 상면(적층체 A와는 반대측의 면)에도 경화성 필름이 접합되어 있게 되기 때문에, 적층체 C2(적층체 C1과 달리, 양면에 경화성 필름이 접합되어 있음)를 적층체 C1에 전기적으로 더 접속할 때에도 적층체 C1과 적층체 C2 사이 공간의 충전이 가능하게 된다. 이상의 수순을 반복함으로써, 반도체 소자를 복수단으로 조합한 3차원 실장이 가능해진다.
(적층 필름의 사용)
본 발명의 적층 필름은, 전술한 바와 같이, 접속용 부재를 통해 전기적으로 접속된 반도체 소자간의 공간을 충전하기 위해 사용할 수 있다. 이 적층 필름의 사용은, 반도체 웨이퍼의 접속용 부재가 형성된 면과 상기 적층 필름의 경화성 필름을 접합시키고, 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하며, 상기 경화성 필름과 상기 반도체 소자의 적층체를 상기 다이싱 시트로부터 픽업하고, 상기 접속용 부재를 통해 상기 적층체를 전기적으로 접속하며, 상기 경화성 필름간을 접합하여 반도체 소자간의 공간을 상기 경화성 필름으로 충전하고, 상기 접속용 부재의 높이 X(㎛)와 상기 경화성 필름의 두께 Y(㎛)가, 하기의 관계를 만족시키도록 하여 행할 수 있다.
1.0≤Y/X≤1.7
상기 적층 필름과 반도체 웨이퍼와의 접합, 반도체 웨이퍼의 다이싱, 적층체의 픽업, 반도체 소자의 전기적 접속 및 경화성 필름의 접합은, 상기 반도체 장치의 제조 방법의 수순에 준하여 행할 수 있다. 상기 반도체 장치의 제조 방법에서는, 반도체 웨이퍼의 양면에 접속용 부재(범프 등)가 형성되어 있지만, 한면에만 접속용 부재가 형성되어 있어도 좋다.
이 적층 필름의 사용시에, 상기 접속용 부재의 높이 X(㎛)와 상기 경화성 필름의 두께 Y(㎛)가, 상기 관계를 만족시키도록 하고 있기 때문에, 반도체 칩의 전기적 접속시에, 경화성 필름간에서의 보이드의 발생을 방지할 수 있고, 반도체 칩간으로부터의 경화성 필름이 비어져 나오는 것을 억제할 수 있다.
[실시예]
이하에, 본 발명의 적합한 실시예를 예시적으로 자세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 본 발명의 범위를 그것에만 한정하는 취지의 것이 아니다. 또한, 부는, 중량부를 의미한다.
<기재의 준비>
기재로서, 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름(PET 필름)을 준비하였다.
<다이싱 시트의 제작>
(점착제 조성물 용액 A)
냉각관, 질소 도입관, 온도계, 및 교반 장치를 구비한 반응 용기에, 아크릴산-2-에틸헥실(이하, 「2EHA」라고도 함.) 86.4부, 아크릴산-2-히드록시에틸(이하, 「HEA」라고도 함.) 13.6부, 과산화벤조일 0.2부, 및 톨루엔 65부를 넣고, 질소 기류내에서 61℃에서 6시간 중합 처리하여, 아크릴계 폴리머 A를 얻었다.
아크릴계 폴리머 A에 2-메타크릴로일옥시에틸이소시아네이트(이하, 「MOI」라고도 함) 14.6부를 첨가하고, 공기 기류내에서 50℃에서 48시간, 부가 반응 처리를 행하여, 아크릴계 폴리머 A'를 얻었다.
다음으로, 아크릴계 폴리머 A' 100부에 대하여, 폴리이소시아네이트 화합물[상품명 「콜로네이트 L」, 일본폴리우레탄(주)제(製)] 8부, 및 광중합 개시제[상품명 「이르가큐어 651」, 치바 스페셜티 케미컬사제] 5부를 첨가하여, 점착제 조성물 용액 A를 얻었다.
실시예 및 비교예에서, 준비한 상기 기재 위에, 얻어진 점착제 조성물 용액 A를 도포, 건조하여 점착제층을 형성함으로써 다이싱 시트를 얻었다. 제작한 점착제층의 두께는 표 1에 나타내는 바와 같다.
<경화성 필름의 제작>
(경화성 필름 a)
에폭시 당량 142 g/eq의 나프탈렌형 에폭시 수지(DIC사제, 제품명: HP4032D) 31.6부, 에폭시 당량 169 g/eq의 트리스히드록시페닐메탄형 에폭시 수지(다이니폰잉크사제, 제품명: EPPN50lHY) 7.9부, 페놀 당량 175 g/eq의 아랄킬형 페놀 수지[메이와카세이(주)사제, 제품명: MEHC-7851S] 11.8부, 페놀 당량 175 g/eq의 아랄킬형 페놀 수지[메이와카세이(주)사제, 제품명: MEHC-7851H) 35.5부, 아크릴산부틸-아크릴로니트릴-메타크릴산글리시딜 공중합체[나가세켐텍스(주)사제, 제품명: SG-28GM] 12부, 및 경화 촉매로서의 트리페닐포스핀[시코쿠카세이공업(주)제] 1부를 메틸에틸케톤에 용해하고, 무기 충전제[(주)아도마테크사제, 제품명: SE2050MC, 평균 입경 0.5 ㎛) 100부를 첨가하여, 고형분 농도가 35 중량%가 되는 접착제 조성물의 용액을 조제하였다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50 ㎛의 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 위에 도포한 후, 130℃에서 2분간 건조시킴으로써, 표 1에 기재된 두께를 갖는 경화성 필름 a를 제작하였다.
(경화성 필름 b)
에폭시 당량 169 g/eq의 트리스히드록시페닐메탄형 에폭시 수지(다이니폰잉크사제, 제품명: EPPN501HY) 14.8부, 에폭시 당량 185 g/eq의 비스페놀 A형 에폭시 수지(유카셸에폭시사제, 제품명: YL-980) 34.4부, 페놀 당량 175 g/eq의 아랄킬형 페놀 수지[메이와카세이(주)사제, 제품명: MEHC-7851S) 22.6부, 페놀 당량 105 g/eq의 페놀노볼락 수지[군에이화학(주)제, 제품명: GS-180) 15.1부, 아크릴산부틸-아크릴로니트릴-아크릴산에틸 공중합체[나가세켐텍스(주)사제, 제품명: SG-P3] 12부, 및 경화 촉매로서의 트리페닐포스핀[시코쿠카세이공업(주)제] 1부를 메틸에틸케톤에 용해하고, 무기 충전제[(주)아도마테크사제, 제품명: SE2050MC, 평균 입경 0.5 ㎛] 100부를 첨가하여, 고형분 농도가 40 중량%가 되는 접착제 조성물의 용액을 조제하였다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 위에 도포한 후, 130℃에서 2분간 건조시킴으로써, 표 1에 기재한 두께를 갖는 경화성 필름 b를 제작하였다.
(경화성 필름 c)
에폭시 당량 185 g/eq의 비스페놀 A형 에폭시 수지(유카셸 에폭시사제, 제품명: YL-980) 5부, 에폭시 당량 198 g/eq의 크레졸노볼락형 에폭시 수지(도토카세이사제, 제품명: KI-3000-4) 15부, 페놀 당량 175 g/eq의 아랄킬형 페놀 수지[메이와카세이(주)사제, 제품명: MEHC-7851H] 22.3부, 아크릴산부틸-아크릴로니트-아크릴산에틸 공중합체[나가세켐텍스(주)사제, 제품명: SG-70L] 146부, 및 경화 촉매로서의 트리페닐포스핀[시코쿠카세이공업(주)제] 1부를 메틸에틸케톤에 용해하고, 무기 충전제[(주)아도마테크사제, 제품명: SE2050MC, 평균 입경 0.5 ㎛] 71부를 첨가하여, 고형분 농도가 41 중량%가 되는 접착제 조성물의 용액을 조제하였다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50 ㎛의 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 위에 도포한 후, 130℃에서 2분간 건조시킴으로써, 표 1에 기재된 두께를 갖는 경화성 필름 c를 제작하였다.
(경화성 필름 d)
에폭시 당량 185 g/eq의 비스페놀 A형 에폭시 수지(유카셸에폭시사제, 제품명: YL-980) 5부, 에폭시 당량 198 g/eq의 크레졸노볼락형 에폭시 수지(도토카세이사제, 제품명: KI-3000-4) 15부, 페놀 당량 175 g/eq의 아랄킬형 페놀 수지[메이와카세이(주)사제, 제품명: MEHC-7851H] 22.3부, 아크릴산부틸-아크릴로니트릴-아크릴산에틸 공중합체[나가세켐텍스(주)사제, 제품명: SG-70L] 124.4부, 및 경화 촉매로서의 트리페닐포스핀[시코쿠카세이공업(주)제] 1부를 메틸에틸케톤에 용해하고, 무기 충전제[(주)아도마테크사제, 제품명: SE2050MC, 평균 입경 0.5 ㎛] 124.4부를 첨가하여, 고형분 농도가 34 중량%가 되는 접착제 조성물의 용액을 조제하였다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50 ㎛의 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 위에 도포한 후, 130℃에서 2분간 건조시킴으로써, 표 1에 기재된 두께를 갖는 경화성 필름 d를 제작하였다.
(경화성 필름 e)
에폭시 당량 185 g/eq의 비스페놀 A형 에폭시 수지(유카셸에폭시사제, 제품명: YL-980) 5부, 에폭시 당량 198 g/eq의 크레졸노볼락형 에폭시 수지(도토카세이사제, 제품명: KI-3000-4) 15부, 페놀 당량 175 g/eq의 아랄킬형 페놀 수지[메이와카세이(주)사제, 제품명: MEHC-7851H] 22.3부, 아크릴산부틸-아크릴로니트릴-아크릴산에틸 공중합체[나가세켐텍스(주)사제, 제품명: SG-70L] 342부, 및 경화 촉매로서의 트리페닐포스핀[시코쿠카세이공업(주)제] 1부를 메틸에틸케톤에 용해하고, 무기 충전제[(주)아도마테크사제, 제품명: SE2050MC, 평균 입경 0.5 ㎛) 149.5부를 첨가하여, 고형분 농도가 32 중량%가 되는 접착제 조성물의 용액을 조제하였다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 위에 도포한 후, 130℃에서 2분간 건조시킴으로써, 표 1에 기재된 두께를 갖는 경화성 필름 e를 제작하였다.
<적층 필름의 제작>
또한, 각 경화성 필름을 전술한 다이싱 시트의 점착제층 위에 전사하여, 적층 필름을 얻었다. 또한 라미네이트의 조건은 하기와 같다.
<라미네이트 조건>
라미네이터 장치: 롤 라미네이터
라미네이트 속도: 1 ㎜/min
라미네이트 압력: 0.5 MPa
라미네이터 온도: 실온(23℃)
(최저 용융 점도의 측정)
경화성 필름(열경화 전)의 최저 용융 점도를 측정하였다. 최저 용융 점도의 측정은, 레오미터(HAAKE사제, RS-1)를 이용하여, 패러렐 플레이트법에 의해 측정한 값이다. 보다 상세하게는 갭 100 ㎛, 회전콘 직경 20 ㎜, 회전 속도 10s -1의 조건으로써, 50℃ 내지 200℃의 범위에서 용융 점도를 측정하고, 그 때에 얻어지는 용융 점도의 최저값을 최저 용융 점도로 하였다. 결과를 표 1에 나타낸다.
(점착제층과 경화성 필름과의 박리력의 측정)
한면에 범프가 형성되어 있는 한면에 범프를 갖는 실리콘 웨이퍼를 준비하고, 이 한면에 범프를 갖는 실리콘 웨이퍼의 범프가 형성되어 있는 측의 면에, 실시예 및 비교예의 적층 필름을, 경화성 필름을 접합면으로서 접합시켰다. 한면에 범프를 갖는 실리콘 웨이퍼로서는, 이하의 것을 이용하였다. 또한 접합 조건은 이하와 같다. 표 1에는, 경화성 필름의 두께 Y(㎛)의 접속용 부재의 높이 X(㎛)에 대한 비(Y/X)도 함께 나타낸다.
<한면에 범프를 갖는 실리콘 웨이퍼>
실리콘 웨이퍼의 두께: 200 ㎛
저유전 재료층의 재질(범프 측면): SiN막
저유전 재료층의 두께: 0.3 ㎛
범프의 높이: 60 ㎛
범프의 피치: 150 ㎛
범프의 재질: 땜납
<접합 조건>
접합 장치: DR-3000II[닛토세이키(주)사제]
라미네이트 속도: 0.1 ㎜/min
라미네이트 압력: 0.5 MPa
라미네이터 온도: 75℃
다음으로, 점착제층과 경화성 필름 사이에서의 박리력을 측정하였다. 우선, 기재측으로부터 자외선을 조사하여, 점착제층을 경화시켰다. 자외선 조사에는, 자외선 조사 장치[제품명: UM810, 제조원: 닛토세이키(주)사제]를 이용하여, 자외선 방사량은 400 mJ/㎠로 하였다. 그 후, 점착제층과 경화성 필름과의 박리력(N/20 ㎜)을 측정하였다. 구체적으로는, 인장력 시험으로서, 상품명 「오토그래프 AGS-H」[(주)시마즈제작소제]를 이용하여, 온도 23℃±2℃, 박리 각도 180˚, 박리 속도 300 ㎜/min, 척간 거리 100 ㎜의 조건 하에서, T 형 박리 시험(JIS K6854-3)을 행하였다. 결과를 「자외선 조사 후의 점착제층과 경화성 필름과의 박리력」으로 하여, 표 1에 나타낸다.
(픽업성)
상기 적층 필름을 이용하여, 이하의 요령으로, 실제로 한면 및 양면에 범프가 형성된 실리콘 웨이퍼의 다이싱을 각각 행한 후, 각 적층 필름의 픽업 성능을 평가하였다.
상기 박리력 평가의 수순에 따라 한면에 범프를 갖는 실리콘 웨이퍼와 적층 필름을 접합시킨 후, 하기 조건으로 다이싱을 행하였다. 또한 다이싱은 한 변이 10 ㎜인 칩 사이즈가 되도록 풀커트하였다. 또한 양면에 범프가 형성된 양면에 범프를 갖는 실리콘 웨이퍼에 대해서, 어느 하나의 면과 적층 필름을 접합시킨 후, 같은 수순을 행하였다. 양면에 범프를 갖는 실리콘 웨이퍼로서는, 이하의 것을 이용하였다.
<양면에 범프를 갖는 실리콘 웨이퍼>
실리콘 웨이퍼의 두께: 200 ㎛
저유전 재료층의 재질(양면): SiN막
저유전 재료층의 두께: 0.3 ㎛
범프의 높이: 60 ㎛
범프의 피치: 150 ㎛
범프의 재질: 땜납
<다이싱 조건>
다이싱 장치: 상품명 「DFD-6361」 디스코사제
다이싱 링: 「2-8-1」(디스코사제)
다이싱 속도: 30 ㎜/sec
다이싱 블레이드:
Z1; 디스코사제 「203O-SE 27HCDD」
Z2; 디스코사제 「203O-SE 27HCBB」
다이싱 블레이드 회전 수:
Z1; 40,000 rpm
Z2; 45,000 rpm
커트 방식: 스텝 커트
웨이퍼 칩 사이즈: 한 변이 10.0 ㎜
다음으로, 상기 박리력 측정 수순에서의 자외선 조사 조건으로 점착제층을 자외선 경화하였다. 그 후, 각 다이싱 필름의 기재측으로부터 니들에 의한 밀어올림 방식으로, 경화성 필름과 한면에 범프를 갖는 반도체 칩의 적층체(한면 범프), 및 경화성 필름과 양면에 범프를 갖는 반도체 칩의 적층체(양면 범프)를 픽업하였다. 픽업 조건은 하기와 같다. 100개의 적층체를 각각 픽업하여, 픽업 불량이 하나도 생기지 않은 경우를 「○」, 하나라도 픽업 불량이 생긴 경우를 「×」로 평가하였다. 결과를 표 1에 나타낸다.
<픽업 조건>
다이본드 장치: (주)신가와제, 장치명: SPA-300
니들 개수: 9개
니들 밀어올림량: 350 ㎛(0.35 ㎜)
니들 밀어올림 속도: 5 ㎜/초
흡착 유지 시간: 80 ms
(경화성 필름에 의한 반도체 칩의 접합시의 필름 접합성, 필름간 보이드의 발생의 유무, 필름이 비어져 나오는 것의 평가)
상기 픽업성 평가에 기재된 수순으로 픽업한 상기 적층체(한면 범프) 1조를 경화성 필름이 대향하도록 하여 접합시켰다. 상기 적층체(양면 범프) 1조에 대해서도 마찬가지로 접합시켰다. 접합 조건으로서는, 접합 온도 260℃, 접합 압력 20 N, 압력 부하 시간 5초였다. 그 때, 경화성 필름끼리를 접합(접착)할 수 있던 경우를 「○」, 접합할 수 없던 경우를 「×」로 평가하였다. 또한, 접합시의 경화성 필름간에서의 보이드 발생의 유무를 초음파 영상 장치 FS200II[히타치겐키파인테크(주)제]를 이용하여 관찰하고, 보이드가 발생하지 않은 경우를 「○」, 발생한 경우를 「×」로 평가하였다. 또한 접합시에서 경화성 필름이 반도체 칩간의 공간으로부터 비어져 나왔는지의 여부를 광학식 현미경(배율: 40배)을 이용하여 관찰하고, 비어져 나오지 않았거나, 또는 비어져 나와도 반도체 칩의 접합측의 면과는 반대측의 면에까지 비어져 나오는 부분이 도달하지 않은 경우를 「○」, 비어져 나온 부분이 반도체 칩의 접합측의 면과는 반대측의 면에까지 도달한 경우를 「×」로하여 평가하였다. 각각의 결과를 표 1에 나타낸다.
Figure pat00001
표 1로부터 알 수 있는 바와 같이, 실시예에 따른 적층 필름에서는, 점착제층과 경화성 필름 사이에서의 박리력이 작고 픽업성도 양호했다. 또한, 경화성 필름을 통해 반도체 칩을 접합할 때의 경화성 필름끼리의 접합성이 양호하고, 경화성 필름간에서 보이드의 발생도 없으며, 반도체 칩간으로부터의 경화성 필름이 비어져 나오는 것도 억제되어 있었다. 한편, 비교예 1의 적층 필름에서는, 경화성 필름의 최저 용융 점도가 1×104 pa·s를 초과하여 너무 높았기 때문에, 경화성 필름끼리가 접합하지 않았다. 반대로, 비교예 2의 적층 필름에서는, 경화성 필름의 최저 용융 점도가 1×102 Pa·s를 하회하여 너무 낮기 때문에, 접합시의 경화성 필름간의 보이드와 경화성 필름이 비어져 나오는 것이 발생하였다. 비교예 3의 적층 필름에서는, 경화성 필름 두께의 값이 범프 높이의 값보다 너무 작았기 때문에, 경화성 필름끼리의 접합을 할 수 없고, 그 결과, 반도체 칩간의 공간을 충전할 수 없었다. 비교예 4의 적층 필름에서는, 반도체 칩간 공간의 충전은 할 수 있었지만, 경화성 필름 두께의 값이 범프 높이의 값보다 너무 컸기 때문에, 경화성 필름이 비어져 나오는 것이 발생하였다. 비교예 3 및 4의 결과로부터, 본 발명의 적층 필름을 이용하여 반도체 칩을 3차원 실장할 때는, 경화성 필름의 두께 Y(㎛)의 범프(접속용 부재)의 높이 X(㎛)에 대한 비(Y/X)가 1.0 이상 1.7 이하인 것이 바람직한 것을 알 수 있다.
1: 기재, 2: 점착제층, 3, 3': 경화성 필름, 4: 반도체 웨이퍼, 4a: (반도체 웨이퍼의) 제1 면, 4b: (반도체 웨이퍼의) 제2 면, 5, 5A, 5B: 반도체 칩, 10, 11: 적층 필름, 20: 반도체 장치, 30: 피착체, 41a, 41a': (반도체 웨이퍼의 제1 면의)접속용 부재, 41b, 41b': (반도체 웨이퍼의 제2 면의) 접속용 부재

Claims (4)

  1. 접속용 부재를 개재하여 전기적으로 접속된 반도체 소자간의 공간을 충전하기 위한 적층 필름으로서,
    기재 위에 점착제층이 적층된 다이싱 시트와, 상기 점착제층 위에 적층된 경화성 필름을 구비하고,
    상기 경화성 필름의 50℃∼200℃에서의 최저 용융 점도는 1×102 Pa·s 이상 1×104 Pa·s 이하인 것인 적층 필름.
  2. 제1항에 있어서, 상기 경화성 필름은, 에폭시 수지 및 페놀 수지를 포함하는 접착제 조성물에 의해 구성되어 있는 것인 적층 필름.
  3. 제2항에 있어서, 상기 접착제 조성물은, 아크릴계 공중합체를 더 포함하는 것인 적층 필름.
  4. 접속용 부재를 개재하여 전기적으로 접속된 반도체 소자간의 공간을 충전하기 위한 제1항에 기재된 적층 필름의 사용 방법으로서,
    반도체 웨이퍼의 접속용 부재가 형성된 면과 상기 적층 필름의 경화성 필름을 접합시키는 단계,
    반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 단계,
    상기 경화성 필름과 상기 반도체 소자의 적층체를 상기 다이싱 시트로부터 픽업하는 단계,
    상기 접속용 부재를 개재하여 상기 적층체를 전기적으로 접속하며, 상기 경화성 필름간을 접합하여 반도체 소자간의 공간을 상기 경화성 필름으로 충전하는 단계를 포함하고,
    상기 접속용 부재의 높이 X(㎛)와 상기 경화성 필름의 두께 Y(㎛)는, 하기의 관계를 만족시키는 것인 적층 필름의 사용 방법.
    1.0≤Y/X≤1.7
KR1020120066202A 2011-06-20 2012-06-20 적층 필름 및 그 사용 방법 KR20130000343A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CA3026266A CA3026266C (en) 2011-06-20 2012-06-20 Image encoding/decoding method and apparatus for same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011138438 2011-06-22
JPJP-P-2011-138438 2011-06-22

Publications (1)

Publication Number Publication Date
KR20130000343A true KR20130000343A (ko) 2013-01-02

Family

ID=47361075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120066202A KR20130000343A (ko) 2011-06-20 2012-06-20 적층 필름 및 그 사용 방법

Country Status (5)

Country Link
US (1) US9202795B2 (ko)
JP (1) JP2013030766A (ko)
KR (1) KR20130000343A (ko)
CN (1) CN102842541A (ko)
TW (1) TW201302469A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190111915A (ko) * 2017-02-02 2019-10-02 히타치가세이가부시끼가이샤 전자 부품의 제조 방법, 가보호용 수지 조성물 및 가보호용 수지 필름

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842512A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 半导体装置的制造方法
CN103075166A (zh) * 2012-12-31 2013-05-01 北京立高科技股份有限公司 复合自粘高分子防水板及其制备方法
JP2014216488A (ja) * 2013-04-25 2014-11-17 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JPWO2015083587A1 (ja) * 2013-12-06 2017-03-16 積水化学工業株式会社 半導体接合用接着剤、半導体装置の製造方法、及び、半導体装置
JP6074357B2 (ja) * 2013-12-24 2017-02-01 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP5715680B1 (ja) * 2013-12-24 2015-05-13 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法
JP5715681B1 (ja) * 2013-12-24 2015-05-13 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法
TWI761317B (zh) * 2015-11-04 2022-04-21 日商琳得科股份有限公司 熱固化性樹脂膜、第一保護膜形成用片以及第一保護膜的形成方法
WO2018212171A1 (ja) 2017-05-17 2018-11-22 リンテック株式会社 半導体装置及びその製造方法
JP6676593B2 (ja) * 2017-09-08 2020-04-08 リンテック株式会社 樹脂シートおよび半導体装置
KR20210038556A (ko) * 2018-08-03 2021-04-07 미쯔비시 케미컬 주식회사 적층체 및 에폭시 수지 시트의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065183A (ja) * 2008-10-14 2009-03-26 Nec Electronics Corp 電子装置及びその電子装置の製造方法
KR20100027014A (ko) * 2008-08-28 2010-03-10 닛토덴코 가부시키가이샤 열경화형 다이본드 필름
JP2011080033A (ja) * 2009-05-29 2011-04-21 Hitachi Chem Co Ltd 接着剤組成物、接着剤シート及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3999840B2 (ja) 1997-04-16 2007-10-31 日東電工株式会社 封止用樹脂シート
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2005327789A (ja) * 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
JP4754185B2 (ja) * 2004-05-27 2011-08-24 リンテック株式会社 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
TWI473245B (zh) * 2006-10-31 2015-02-11 Sumitomo Bakelite Co 半導體電子零件及使用該半導體電子零件之半導體裝置
JP4732472B2 (ja) * 2007-03-01 2011-07-27 日東電工株式会社 熱硬化型ダイボンドフィルム
JP2009010057A (ja) * 2007-06-27 2009-01-15 Toray Ind Inc 電子素子の実装方法
JP5417729B2 (ja) * 2008-03-28 2014-02-19 住友ベークライト株式会社 半導体用フィルム、半導体装置の製造方法および半導体装置
US20110151195A1 (en) * 2008-08-27 2011-06-23 Kazuyuki Mitsukura Photosensitive adhesive composition, and film adhesive, adhesive sheet, adhesive pattern, semiconductor wafer with adhesive layer and semiconductor device using the photosensitive adhesive composition
JP2010114433A (ja) * 2008-10-07 2010-05-20 Hitachi Chem Co Ltd ダイボンディングフィルム及びこれを用いた半導体装置
JP2010254763A (ja) * 2009-04-22 2010-11-11 Hitachi Chem Co Ltd 接着剤組成物、その製造方法、これを用いた接着シート、一体型シート、その製造方法、半導体装置及びその製造方法
JP2011102383A (ja) * 2009-10-14 2011-05-26 Nitto Denko Corp 熱硬化型ダイボンドフィルム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100027014A (ko) * 2008-08-28 2010-03-10 닛토덴코 가부시키가이샤 열경화형 다이본드 필름
JP2009065183A (ja) * 2008-10-14 2009-03-26 Nec Electronics Corp 電子装置及びその電子装置の製造方法
JP2011080033A (ja) * 2009-05-29 2011-04-21 Hitachi Chem Co Ltd 接着剤組成物、接着剤シート及び半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP2009010057 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190111915A (ko) * 2017-02-02 2019-10-02 히타치가세이가부시끼가이샤 전자 부품의 제조 방법, 가보호용 수지 조성물 및 가보호용 수지 필름

Also Published As

Publication number Publication date
TW201302469A (zh) 2013-01-16
CN102842541A (zh) 2012-12-26
JP2013030766A (ja) 2013-02-07
US9202795B2 (en) 2015-12-01
US20120326280A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
JP5666335B2 (ja) 保護層形成用フィルム
JP5830250B2 (ja) 半導体装置の製造方法
JP5174092B2 (ja) ダイシングシート付き接着フィルム及びその製造方法
KR20130000343A (ko) 적층 필름 및 그 사용 방법
KR20130000344A (ko) 반도체 장치의 제조 방법
KR20160002714A (ko) 열경화성 수지 조성물 및 반도체 장치의 제조 방법
KR20150136044A (ko) 언더필재, 밀봉 시트 및 반도체 장치의 제조 방법
KR102329756B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR20130059292A (ko) 반도체 장치의 제조 방법
KR102402235B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
TWI648369B (zh) 切晶黏晶膜、半導體裝置之製造方法及半導體裝置
JP5827878B2 (ja) 半導体装置の製造方法
JP6407684B2 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP6193926B2 (ja) 接着フィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
WO2015046082A1 (ja) 半導体装置の製造方法
TW201546230A (zh) 片狀樹脂組合物、積層片及半導體裝置之製造方法
JP6147103B2 (ja) アンダーフィル材、積層シート及び半導体装置の製造方法
KR20170088865A (ko) 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법
KR20160055806A (ko) 반도체 장치의 제조 방법
JP2017098309A (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP4954568B2 (ja) ダイシング・ダイボンドフィルム、及びそれを用いた半導体装置の製造方法
JP2012069953A (ja) 半導体装置製造用接着シート、及びそれを用いた半導体装置の製造方法
JP2015122428A (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application