JP2009065183A - 電子装置及びその電子装置の製造方法 - Google Patents
電子装置及びその電子装置の製造方法 Download PDFInfo
- Publication number
- JP2009065183A JP2009065183A JP2008265799A JP2008265799A JP2009065183A JP 2009065183 A JP2009065183 A JP 2009065183A JP 2008265799 A JP2008265799 A JP 2008265799A JP 2008265799 A JP2008265799 A JP 2008265799A JP 2009065183 A JP2009065183 A JP 2009065183A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- electrode
- manufacturing
- semiconductor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】金属バンプ電極すなわちAuスタッドバンプ1を有する第1の電子装置すなわち親チップ2に搭載されると共に親チップ2のAuスタッドバンプ1に接続される電極を備える第2の電子装置すなわち子チップ3の前記電極形成面のほぼ全面を被覆する様に子チップ3に接着材層5を形成する工程と、親チップ2に子チップ3を搭載する工程とより成り、親チップ2に子チップ3を搭載する工程で親チップ2のAuスタッドバンプ1が接着材層5を貫通して子チップ3上の電極と電気的に接続すると共に親チップ2と子チップ3間が接着材層5により封止される。
【選択図】図1
Description
ここで、チップ・オン・チップ構造とは、親チップと呼ばれるICチップ上にこれより小さい子チップと呼ばれるICチップをバンプと呼ばれる金属突起電極を介して接続したものである。親チップは一般的にワイヤボンディングやTAB技術、あるいはフリップチップ接続技術等を用いて配線基板に電気的に接続され、チップ全体やワイヤボンディング接続部が樹脂により封止されることにより半導体パッケージが構成される。チップ・オン・チップの接続部はチップ間が電気信号伝達のために金属バンプにより接続されていると同時に、バンプ接続部分を除くチップ間が絶縁樹脂等により保護されることが信頼性上必要である。
すなわち前述の第1の方法では、チップ間に液状の熱硬化性樹脂を注入する際に、親チップ上に樹脂を供給するスペースを設ける必要があり、また、液状樹脂が親チップ上のパッケージ基板に接続される電極を汚染するという問題があるため、親チップのサイズが子チップのサイズに比較して十分大きくなくてはならないという設計上の制約があった。また、樹脂の供給はチップ単位で行わなければならないため、生産性が低いという問題があった。
また第2の方法では、液状樹脂を用いた場合は樹脂の供給量、接着剤フィルムの場合はフィルムの貼付位置精度により第1の方法と同様の親チップ、子チップのサイズに関する制約が発生し、さらに、子チップを親チップ上にフリップチップボンダにて搭載する際に、子チップを吸着保持するツールを汚染することを防ぐために、子チップの厚さが十分厚くなければならないという理由からパッケージの薄型化が困難であった。
本発明の半導体装置は、半導体基板と、前記半導体基板の上面に形成された複数の電極と、前記複数の電極を完全に覆う封止樹脂層とから成ることを特徴とする。
また、本発明の半導体装置の製造方法は、半導体ウェハの上面に複数の電極を形成する工程と、前記複数の電極を完全に覆う封止樹脂層を形成する工程と、前記複数の電極が形成され且つ前記複数の電極を完全に覆う封止樹脂層が形成された半導体ウェハを複数の半導体装置に切り分ける工程とから成ることを特徴とする。
さらに、本発明の半導体装置の製造方法は、複数のバンプ電極を有する第一の半導体装置を準備する工程と、複数の電極と当該複数の電極を完全に覆う封止樹脂層とを有する第二の半導体装置を準備する工程と、前記第二の半導体装置を前記第一の半導体装置にマウントして前記バンプ電極が前記封止樹脂層を貫通するようにし前記バンプ電極と前記第二の半導体装置の電極とを接合する工程とから成ることを特徴とする。
また本発明の電子装置によれば、接着剤層構成成分を第1の電子装置のバンプ電極と第2の電子装置の電極間に含んでなることにより接合圧力が局所的に集中し、例えばはんだ表面の自然酸化膜がやぶれることにより接合プロセスが安定する。この場合に第1の電子装置のバンプ電極と第2の電子装置の電極間はんだ界面に残留する接着剤層構成成分それ自体は直接的には接合には寄与することなく、接合圧力を局所的に集中させて接合プロセスを安定させるという間接的機能が認められる。
以上のチップ・オン・チップ接合プロセスにおいて子チップ3と親チップ2とは表面に電子回路の形成された平板形状にされ、かつ、親チップ2は子チップ3より大きな回路面積を有する。また親チップ2は子チップ3と接続されない電極を有し、その電極が親チップ2に子チップ3を搭載した後に子チップ3との接続領域外の表面に露出している。これによって、親チップ2は他のICチップ若しくは配線基板との接続が可能となる。また親チップ2または子チップ3は少なくとも一方がICチップとされる。また親チップ2または子チップ3は少なくとも一方が配線基板であってもよい。
(実施例1)
次に、チップ・オン・チップの接合プロセスでは、周知の超音波フリップチップボンダにより親チップ2上に子チップ3を搭載し、親チップ2上に形成されたバンプ電極が子チップ3の電極上の樹脂を貫通し、子チップ3の電極と接続し、同時に子チップ3上に形成された接着剤層5により、子チップ3及び親チップ2間が樹脂封止された状態が形成できる。この工法を用いることにより、チップ間を封止する樹脂の量はウェハ状態で貼り付ける樹脂フィルムの厚さとチップサイズによりほぼ正確に決定され、子チップ3の搭載される部分に正確に樹脂が供給されることになる。このことは、子チップ3の搭載領域から樹脂が大きくはみだすことで親チップ2上に形成されたパッケージ基板に接続するための電極を汚染することや、樹脂が子チップ3上に乗り上げることを防止することが可能となり、結果として子チップ3と親チップ2のチップサイズに関する制限が小さくなり、さらに、子チップ3を薄型化できるということを意味する。
(実施例2)
(実施例3)
(実施例4)
なお、導電性フィラー11としては、図4(b)示される導体球の他に、樹脂コアを持つものなども用いることができる。
また、ここまでは2つのICチップをチップ・オン・チップ接合する構成に関して述べてきたが、親チップ2すなわち第1の電子装置及び子チップ3すなわち第2の電子装置はそれぞれICに限定されず、いずれかが配線基板等の電子回路の形成された平板状の電子装置であっても良い。
1a Auメッキバンプ
2 親チップ
3 子チップ
4 子チップウェハ
5 接着剤層
6 ダイシングシート
7 ダイシングブレード
8 親チップウェハ
10 Auスタッドバンプ電極
11 導電性フィラー
12 はんだ
20 親チップ
30 子チップ
40 接着樹脂
Claims (47)
- 金属バンプ電極を有する第1の電子装置に搭載されると共に第1の電子装置の前記金属バンプに接続される電極を備える第2の電子装置の前記電極形成面のほぼ全面を被覆する様に第2の電子装置に接着剤層を形成する工程と、第1の電子装置に第2の電子装置を搭載する工程とより成り、第1の電子装置に第2の電子装置を搭載する工程で前記第1の電子装置上のバンプ電極が前記接着剤層を貫通して第2の電子装置上の電極と電気的に接続すると共に第1の電子装置と第2の電子装置間が前記接着剤層により封止されることを特徴とする電子装置の製造方法。
- 第1の電子装置および第2の電子装置のそれぞれの表面に電子回路が形成され、第1の電子装置が第2の電子装置よりも大なる面積の領域に電子回路を有する請求項1に記載の電子装置の製造方法。
- 第1の電子装置が、第2の電子装置の電極と接続されない電極を有し、第1の電子装置に第2の電子装置を搭載して第2の電子装置の電極と第1の電子装置の電極とを接続した後に第2の電子装置の電極と接続されない第1の電子装置の電極が表面に露出している請求項1に記載の電子装置の製造方法。
- 第1の電子装置または第2の電子装置がICチップである請求項1に記載の電子装置の製造方法。
- 第1の電子装置または第2の電子装置が配線基板である請求項1に記載の電子装置の製造方法。
- 第1の電子装置上のバンプ電極の表面または第2の電子装置上の電極の表面が、AuまたはCuを主成分とする金属により形成されている請求項1に記載の電子装置の製造方法。
- 第1の電子装置上のバンプ電極の表面または第2の電子装置上の電極の表面が電極材料よりも融点の低い低融点材料により形成されている請求項1に記載の電子装置の製造方法。
- 第1の電子装置上のバンプ電極の表面がAuを主成分とする金属により形成されており、第2の電子装置上の電極の表面がAlを主成分とする金属により形成されている請求項1に記載の電子装置の製造方法。
- 第1の電子装置が配線基板上に搭載されたICチップである請求項1に記載の電子装置の製造方法。
- 複数のICが形成された半導体ウェハの各々のICを第1の電子装置として第1の電子装置に第2の電子装置を搭載する工程が行われる請求項1に記載の電子装置の製造方法。
- 第2の電子装置がICチップである請求項1に記載の電子装置の製造方法。
- 第1の電子装置上のバンプ電極がワイヤボンディング法を用いて形成されたAuスタッドバンプである請求項1に記載の電子装置の製造方法。
- 第1の電子装置上のバンプ電極がメッキ法を用いて形成された金属バンプである請求項1に記載の電子装置の製造方法。
- 第2の電子装置上の電極が、第2の電子装置上に形成され前記電極部分に開口部を有する保護膜表面から窪んだ位置に形成されたAlパッドである請求項1に記載の電子装置の製造方法。
- 第2の電子装置上の電極が、AuメッキバンプまたはAuパッドである請求項1に記載の電子装置の製造方法。
- 請求項1に記載の電子装置の製造方法において、第1の電子装置上に複数の第2の電子装置を搭載することを特徴とする電子装置の製造方法。
- 請求項1に記載の電子装置の製造方法において、第1の電子装置に第2の電子装置を搭載し、第2の電子装置に対して、加熱及び加圧を行うことにより第1の電子装置上のバンプ電極と第2の電子装置上の電極とを接合すると共に接着剤層により第1の電子装置と第2の電子装置間を封止することを特徴とする電子装置の製造方法。
- 請求項1に記載の電子装置の製造方法において、第1の電子装置上に第2の電子装置を搭載し、第2の電子装置に対して、加熱及び加圧を行うと共に超音波を印加することにより、第1の電子装置上のバンプ電極と第2の電子装置上の電極とを接合すると共に接着剤層により第1の電子装置と第2の電子装置間を封止することを特徴とする電子装置の製造方法。
- 請求項1に記載の電子装置の製造方法において、第1の電子装置上に第2の電子装置を搭載し、第2の電子装置に対して、第1の工程で加熱及び加圧を行うと共に超音波を印加し、これに続く第2の工程で加圧力を上昇させることにより、第1の電子装置上のバンプ電極と第2の電子装置上の電極とを接合すると共に接着剤層により第1の電子装置と第2の電子装置間を封止することを特徴とする電子装置の製造方法。
- 請求項1に記載の電子装置の製造方法において、第2の電子装置を所定に温度管理することを特徴とする電子装置の製造方法。
- 金属バンプ電極を有する第1の電子装置に第2の電子装置を搭載して成り、前記第1の電子装置上のバンプ電極が接着剤層を貫通して第2の電子装置上の電極と電気的に接続されると共に第1の電子装置と第2の電子装置間が前記接着剤層により封止され、前記接着剤層構成成分を第1の電子装置のバンプ電極と第2の電子装置の電極間に含んでなることを特徴とする電子装置。
- 金属バンプ電極を有する第1の電子装置に搭載されると共に第1の電子装置の前記金属バンプに接続される電極を備える第2の電子装置の前記電極形成面のほぼ全面を被覆する様に第2の電子装置に接着剤層を形成する工程と、第1の電子装置に第2の電子装置を搭載する工程とより成り、第1の電子装置に第2の電子装置を搭載する工程で前記第1の電子装置上のバンプ電極が前記接着剤層を貫通して第2の電子装置上の電極と電気的に接続すると共に第1の電子装置と第2の電子装置間が前記接着剤層により封止され、接着剤層構成成分を第1の電子装置のバンプ電極と第2の電子装置の電極間に含んでなることを特徴とする電子装置。
- ICが複数形成されたウェハの電極面と相対する面を支持体上に貼り付ける工程と、前記ウェハの電極形成面に接着剤フィルムを貼り付ける工程と、前記接着剤フィルムの貼り付けられたウェハを支持体上で複数のICチップに切断分離する工程とを含み、ICチップの電極形成面上に接着剤層を形成することを特徴とする半導体装置の製造方法。
- ICが複数形成されたウェハの電極面と相対する面を支持体上に貼り付ける工程と、前記ウェハの電極形成面にスピンコート法により接着剤層をコーティングする工程と、前記接着材層の形成されたウェハを支持体上で複数のICチップに切断分離する工程を含み、ICチップの電極形成面上に接着剤層を形成することを特徴とする半導体装置の製造方法。
- 支持体上に形成された接着剤層上に前記ICが複数形成されたウェハの電極形成面を貼り付け、前記ウェハと接着剤層を支持体上で切断分離する工程を含み、ICチップの電極形成面上に接着剤層を形成することを特徴とする半導体装置の製造方法。
- 請求項23又は24に記載の半導体装置の製造方法において、前記ウェハを支持体上に貼り付ける工程の前に、ウェハを薄化する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項25に記載の半導体装置の製造方法において、支持体上にウェハを貼り付ける工程の後に、ウェハの電極形成面と相対する面を研削し、ウェハを薄化する工程を含むことを特徴とする半導体装置の製造方法。
- 半導体基板と、前記半導体基板の上面に形成された複数の電極と、前記複数の電極を完全に覆う封止樹脂層とから成ることを特徴とする半導体装置。
- 請求項28に記載の半導体装置において、前記封止樹脂層を完全に覆う保護層が形成され、且つ前記保護層は前記複数の電極を露出するための穴が形成されていることを特徴とする半導体装置。
- 請求項28に記載の半導体装置において、前記複数の電極は前記半導体基板の上面に形成されたパッド電極であることを特徴とする半導体装置。
- 請求項28に記載の半導体装置において、前記複数の電極はそれぞれ、前記半導体基板の上面に形成されたパッド電極と当該パッド電極上に形成されたバンプとを有することを特徴とする半導体装置。
- 請求項31に記載の半導体装置において、前記バンプはスタッド状の金属バンプであることを特徴とする半導体装置。
- 請求項28に記載の半導体装置において、前記封止樹脂層は固体分子を含むフィラーを含有して成ることを特徴とする半導体装置。
- 請求項33に記載の半導体装置において、前記固体分子は導電性を有することを特徴とする半導体装置。
- 半導体ウェハの上面に複数の電極を形成する工程と、前記複数の電極を完全に覆う封止樹脂層を形成する工程と、前記複数の電極が形成され且つ前記複数の電極を完全に覆う封止樹脂層が形成された半導体ウェハを複数の半導体装置に切り分ける工程とから成ることを特徴とする半導体装置の製造方法。
- 請求項35に記載の半導体装置の製造方法において、前記複数の電極はそれぞれ、前記半導体ウェハの上面に形成されたパッド電極と当該パッド電極上に形成されたバンプとを有し、前記バンプはプレーティングにより形成されることを特徴とする半導体装置の製造方法。
- 請求項35に記載の半導体装置の製造方法において、前記封止樹脂の形成方法は、前記半導体ウェハの上面に前記封止樹脂の樹脂材料を置く工程と、前記樹脂材料が置かれた半導体ウェハを回転させて前記樹脂材料を前記半導体ウェハ上に薄く延ばして前記封止樹脂層を形成する工程とからなることを特徴とする半導体装置の製造方法。
- 請求項35に記載の半導体装置の製造方法において、前記封止樹脂層の製造方法は、粘着性の樹脂シートを準備する工程と、前記粘着性の樹脂シートを前記半導体ウェハの上面に薄く延ばして前記封止樹脂層を形成する工程とからなることを特徴とする半導体装置の製造方法。
- 請求項35に記載の半導体装置の製造方法において、基板の第一の表面に複数のバンプ電極を形成する工程と、前記半導体装置を前記基板にマウントして前記複数のバンプ電極が前記封止樹脂層を貫通するようにし前記半導体装置の電極と前記複数のバンプ電極とを接合する工程とを追加したことを特徴とする半導体装置の製造方法。
- 請求項39に記載の半導体装置の製造方法において、前記基板は他の半導体装置であることを特徴とする半導体装置の製造方法。
- 請求項39に記載の半導体装置の製造方法において、前記基板は介在物であることを特徴とする半導体装置の製造方法。
- 請求項39に記載の半導体装置の製造方法において、前記基板はワイヤボードであることを特徴とする半導体装置の製造方法。
- 請求項39に記載の半導体装置の製造方法において、前記封止樹脂層は固体分子を含むフィラーを含有し、前記バンプ電極と前記半導体装置の電極とが接合した後、前記固体分子の一部分が前記バンプ電極と前記半導体装置の電極との間に残留することを特徴とする半導体装置の製造方法。
- 請求項43に記載の半導体装置の製造方法において、前記固体分子は導電性を有することを特徴とする半導体装置の製造方法。
- 請求項38に記載の半導体装置の製造方法において、前記粘着性の樹脂シートはダイシングシート上で薄く延ばされ、前記粘着性の樹脂シートの上に前記半導体装置が下向きにしてあてがわれることを特徴とする半導体装置の製造方法。
- 請求項39に記載の半導体装置の製造方法において、前記基板は第二の半導体ウェハであって、前記半導体装置を前記第二の半導体ウェハにマウントした後に前記第二の半導体ウェハを複数のチップ・オン・チップ構造の半導体装置に切断分離することを特徴とする半導体装置の製造方法。
- 複数のバンプ電極を有する第一の半導体装置を準備する工程と、複数の電極と当該複数の電極を完全に覆う封止樹脂層とを有する第二の半導体装置を準備する工程と、前記第二の半導体装置を前記第一の半導体装置にマウントして前記バンプ電極が前記封止樹脂層を貫通するようにし前記バンプ電極と前記第二の半導体装置の電極とを接合する工程とから成ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008265799A JP2009065183A (ja) | 2008-10-14 | 2008-10-14 | 電子装置及びその電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008265799A JP2009065183A (ja) | 2008-10-14 | 2008-10-14 | 電子装置及びその電子装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003295067A Division JP2005064362A (ja) | 2003-08-19 | 2003-08-19 | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009065183A true JP2009065183A (ja) | 2009-03-26 |
Family
ID=40559422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008265799A Pending JP2009065183A (ja) | 2008-10-14 | 2008-10-14 | 電子装置及びその電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009065183A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130000343A (ko) * | 2011-06-22 | 2013-01-02 | 닛토덴코 가부시키가이샤 | 적층 필름 및 그 사용 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11224886A (ja) * | 1998-02-05 | 1999-08-17 | Nippon Seiki Kk | 半導体素子の実装構造 |
JP2000026070A (ja) * | 1998-07-08 | 2000-01-25 | Nihon Ytong Co Ltd | パネルの吊り方法 |
JP2002026070A (ja) * | 2000-07-04 | 2002-01-25 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2003124257A (ja) * | 2001-08-08 | 2003-04-25 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
-
2008
- 2008-10-14 JP JP2008265799A patent/JP2009065183A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11224886A (ja) * | 1998-02-05 | 1999-08-17 | Nippon Seiki Kk | 半導体素子の実装構造 |
JP2000026070A (ja) * | 1998-07-08 | 2000-01-25 | Nihon Ytong Co Ltd | パネルの吊り方法 |
JP2002026070A (ja) * | 2000-07-04 | 2002-01-25 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2003124257A (ja) * | 2001-08-08 | 2003-04-25 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130000343A (ko) * | 2011-06-22 | 2013-01-02 | 닛토덴코 가부시키가이샤 | 적층 필름 및 그 사용 방법 |
JP2013030766A (ja) * | 2011-06-22 | 2013-02-07 | Nitto Denko Corp | 積層フィルム及びその使用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005064362A5 (ja) | ||
JP2005064362A (ja) | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 | |
TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
TWI606559B (zh) | 半導體封裝及其製造方法 | |
US8058717B2 (en) | Laminated body of semiconductor chips including pads mutually connected to conductive member | |
JP4757398B2 (ja) | 半導体装置の製造方法 | |
JP2008218926A (ja) | 半導体装置及びその製造方法 | |
WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
JP2008277570A (ja) | 半導体装置及びその製造方法 | |
JP2004356529A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014063974A (ja) | チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法 | |
CN110473796A (zh) | 用于倒装芯片封装件的多个底部填充剂 | |
JP2003060118A (ja) | 半導体装置の製造方法 | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
TWI587415B (zh) | 半導體裝置之製造方法 | |
TWI600123B (zh) | 半導體裝置及其製造方法 | |
US5789820A (en) | Method for manufacturing heat radiating resin-molded semiconductor device | |
US20150221570A1 (en) | Thin sandwich embedded package | |
JP2008535221A (ja) | フリップ取り付けされアンダーフィルが行われる半導体デバイス及び方法 | |
JP3892359B2 (ja) | 半導体チップの実装方法 | |
JP2010135501A (ja) | 半導体装置の製造方法 | |
JP2009065183A (ja) | 電子装置及びその電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111227 |