TW201302469A - 積層膜及其使用 - Google Patents

積層膜及其使用 Download PDF

Info

Publication number
TW201302469A
TW201302469A TW101122294A TW101122294A TW201302469A TW 201302469 A TW201302469 A TW 201302469A TW 101122294 A TW101122294 A TW 101122294A TW 101122294 A TW101122294 A TW 101122294A TW 201302469 A TW201302469 A TW 201302469A
Authority
TW
Taiwan
Prior art keywords
film
curable
laminated
resin
semiconductor
Prior art date
Application number
TW101122294A
Other languages
English (en)
Inventor
Takashi Oda
Naohide Takamoto
Hiroyuki Senzai
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201302469A publication Critical patent/TW201302469A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/302—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being pressure-sensitive, i.e. tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/304—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being heat-activatable, i.e. not tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2461/00—Presence of condensation polymers of aldehydes or ketones
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2813—Heat or solvent activated or sealable
    • Y10T428/2817—Heat sealable
    • Y10T428/2826—Synthetic resin or polymer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供可容易且確實地對經三維安裝之半導體元件間之空間進行填充之積層膜。本發明之積層膜係用於對介隔連接用構件而電性連接之半導體元件間之空間進行填充之積層膜，上述積層膜具備於基材上積層有黏著劑層之切割片與積層於上述黏著劑層上之硬化性膜，上述硬化性膜於50~200℃下之最低熔融黏度為1×102 Pa‧s以上1×104 Pa‧s以下。

Description

積層膜及其使用
本發明係關於一種積層膜及其使用。
近年來，進一步要求半導體裝置及其封裝之薄型化、小型化。因此，作為半導體裝置及其封裝，已於廣泛地利用藉由倒裝晶片接合將半導體晶片等半導體元件安裝(倒裝晶片連接)於基板上而得之倒裝晶片型之半導體裝置。該倒裝晶片連接係以半導體晶片之電路面與基板之電極形成面相對向之方式進行固定之連接方式。於倒裝晶片連接後，為了保護半導體元件表面、確保半導體元件與基板之間之連接可靠性，需要向半導體元件與基板之間之空間填充密封樹脂。作為如此之密封樹脂，雖然廣泛使用的是液態之密封樹脂，但是利用液態之密封樹脂難以進行注入位置、注入量之調節。因此，還提出了使用片狀之密封樹脂對半導體元件與基板之間之空間進行填充之技術(專利文獻1)。
進而，以半導體元件之高密度集成化為目的，開發了使半導體元件於其厚度方向上積層複數段之三維安裝技術。作為用於三維安裝之半導體元件，例如，可舉出使形成於半導體元件之雙面之焊盤等連接用構件藉由通孔進行電性連接之、被稱為TSV(Through Silicon Via)形式之半導體元件等。藉由按照下段(基板側)之半導體元件中之連接用構件與上段之半導體元件中之連接用構件之位置對應之方式 預先形成連接用構件，從而可更容易且準確地進行三維安裝。
[先前技術文獻] [專利文獻]
專利文獻1：日本專利特開平10-289969號公報
於對半導體元件進行三維安裝之情形時，與半導體元件與基板之間之樹脂密封相同，需要進行半導體元件間之空間之樹脂密封。但是，於使用液態之密封樹脂填充半導體元件間之空間之情形時，與向半導體元件與基板之間之空間之填充相比，更加難以調節注入位置、注入量，例如，若注入量過剩，則液態之密封樹脂從半導體元件間之空間溢出，附著於與填充空間相反側之表面或附著於基板。另外，於三維安裝之情形時，於以片狀之密封樹脂向半導體元件表面進行貼附時，不僅需要平面方向之位置對準，還需要高度方向(積層方向)之位置對準，其結果，使半導體裝置之製造製程變得複雜，難以實現高效化。進而，片狀之密封樹脂與液態之密封樹脂不同，無法於積層半導體元件後對半導體元件間之空間之填充程度進行調節，因此，有無法對該空間進行充分地填充之情形。
本發明之目的在於提供一種可容易且準確地對三維安裝後之半導體元件間之空間進行填充之積層膜。
本申請發明人等進行了銳意研究，結果發現藉由採用下述構成而可實現上述目的，從而完成了本發明。
即，為了解決上述之課題，本發明之積層膜係用於對介由連接用構件進行電性連接之半導體元件間之空間進行填充之積層膜，上述積層膜具備於基材上積層有黏著劑層之切割片與積層於上述黏著劑層上之硬化性膜，上述硬化性膜於50~200℃下之最低熔融黏度為1×102 Pa‧s以上1×104 Pa‧s以下。
於本發明之積層膜中，使硬化性膜於50~200℃下之最低熔融黏度為1×102 Pa‧s以上1×104 Pa‧s以下。藉此，可使連接用構件容易地進入至硬化性膜中。另外，可防止於半導體元件進行電性連接時於硬化性膜間出現空隙以及硬化性膜自半導體元件間之空間中溢出。再者，最低熔融黏度之測定按照實施例中記載之步驟進行。
於該積層膜中，上述硬化性膜較佳為由含有環氧樹脂及酚醛樹脂之接著劑組合物構成。上述接著劑組合物較佳為進一步含有丙烯酸系共聚物。藉由由如此之材料構成硬化性膜，可容易地對硬化性膜之最低熔融黏度進行調整。
本發明係關於用於對介由連接用構件進行了電性連接之半導體元件間之空間進行填充之上述積層膜之使用，上述積層膜之使用還包括：使半導體晶圓之形成有連接用構件之面與上述積層膜之硬化性膜進行貼合；對半導體晶圓進行切割，形成半導體元件； 自上述切割片上揀出上述硬化性膜與上述半導體之積層體；經由上述連接用構件將上述積層體進行電性連接，並且，使上述硬化性膜間進行接合，然後，以上述硬化性膜對半導體元件間之空間進行填充；上述連接用構件之高度X(μm)與上述硬化膜之厚度Y(μm)滿足下述之關係，1.0≦Y/X≦1.7。
藉由該積層膜之上述使用，不產生硬化性膜間之空隙與硬化性膜自半導體元件間之空間中溢出，可良好地對半導體元件間之空間進行填充。
(積層膜)
首先，對本實施形態之積層膜進行如下說明。
如圖1所示，積層膜10具備於基材1上積層有黏著劑層2之切割片、及積層於黏著劑層2上之硬化性膜3。另外，如圖2所示，可以為僅於半導體晶圓4之貼附部分形成硬化性膜3'之構成。再者，於本說明書中，硬化性膜3及硬化性膜3'相當於硬化性膜。
(切割片)
切割片具備基材1及積層於該基材上之黏著劑層2。
(基材)
上述基材1為積層膜10、11之強度基礎。例如，可舉出低密度聚乙烯、直鏈狀聚乙烯、中密度聚乙烯、高密度聚 乙烯、超低密度聚乙烯、無規共聚聚丙烯、嵌段共聚聚丙烯、均聚聚丙烯、聚丁烯、聚甲基戊烯等聚烯烴，乙烯-乙酸乙烯酯共聚物、離聚物樹脂、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯(無規、交替)共聚物、乙烯-丁烯共聚物、乙烯-己烯共聚物，聚胺酯、聚對苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等聚酯，聚碳酸酯、聚醯亞胺、聚醚醚酮、聚醯亞胺、聚醚醯亞胺、聚醯胺、全芳香族聚醯胺、聚苯硫醚、芳族聚醯胺(紙)、玻璃、玻璃布、氟樹脂、聚氯乙烯、聚偏二氯乙烯、纖維素系樹脂、矽樹脂、金屬(箔)、紙等。再者，於藉由放射線照射對黏著劑層2進行硬化之情形時，基材1較佳為採用具有放射線透射性之基材。
另外，作為基材1之材料，可舉出上述樹脂之交聯體等聚合物。上述塑料膜可以於無拉伸之狀態下使用，根據需要，還可以使用實施了單軸或雙軸之拉伸處理而得之材料。利用藉由拉伸處理等而賦予了熱收縮性之樹脂片，藉由於切割後使上述基材1進行熱收縮，而可使黏著劑層2與硬化性膜3、3'之接著面積降低，實現半導體晶片之回收之容易化。
為了提高基材1之表面與鄰接之層之密合性、保持性等，可實施慣用之表面處理，例如可實施鉻酸處理、臭氧暴露、火焰暴露、高壓電擊暴露、離子化放射線處理等化學的或物理的處理，基於底塗劑(例如下述之黏著物質)之塗佈處理。
上述基材1可適當選擇使用同種或不同種之基材，根據需要，可使用混合數種而得之基材。另外，為了對基材1賦予防靜電干擾能力，可以於上述基材1上設置包含金屬、合金、它們之氧化物等之厚度為30~500Å左右之導電性物質之蒸鍍層。基材1亦可為單層或2種以上之多層。
基材1之厚度無特別限定，可適當地確定，但通常為5~200 μm左右。
(黏著劑層)
作為於黏著劑層之形成中使用之黏著劑，無特別限定，例如可使用丙烯酸系黏著劑、橡膠系黏著劑等普通之壓敏性黏著劑。作為上述壓敏性黏著劑，自半導體晶圓或玻璃等忌避污染之電子部件之借助超純水或醇等有機溶劑之潔淨清洗性等方面考慮，較佳為以丙烯酸系聚合物作為基礎聚合物(base polymer)之丙烯酸系黏著劑。
作為上述丙烯酸系聚合物，可舉出以丙烯酸酯為主要單體成分之丙烯酸系聚合物。作為上述丙烯酸酯，例如可舉出將(甲基)丙烯酸烷基酯(例如甲酯、乙酯、丙酯、異丙酯、丁酯、異丁酯、仲丁酯、第三丁酯、戊酯、異戊酯、己酯、庚酯、辛酯、2-乙基己酯、異辛酯、壬酯、癸酯、異癸酯、十一烷基酯、十二烷基酯、十三烷基酯、十四烷基酯、十六烷基酯、十八烷基酯、二十烷基酯等烷基之碳數1~30、特別較佳為碳數4~18之直鏈狀或者支鏈狀之烷基酯等)以及(甲基)丙烯酸環烷基酯(例如環戊酯、環己酯等)之1種或者2種以上作為單體成分使用之丙烯酸系聚合物 等。再者，(甲基)丙烯酸酯係指丙烯酸酯及/或甲基丙烯酸酯，本發明之(甲基)均為相同之意義。
以凝聚力、耐熱性等之改性之目的，上述丙烯酸系聚合物根據需要亦可以含有與可同上述(甲基)丙烯酸烷基酯或者環烷基酯共重之其他單體成分對應之單元。作為此種單體成分，例如可以舉出丙烯酸、甲基丙烯酸、(甲基)丙烯酸羧基乙酯、(甲基)丙烯酸羧基戊酯、衣康酸、馬來酸、富馬酸、巴豆酸等含有羧基之單體；馬來酸酐、衣康酸酐等酸酐單體；(甲基)丙烯酸2-羥基乙酯、(甲基)丙烯酸2-羥基丙酯、(甲基)丙烯酸4-羥基丁酯、(甲基)丙烯酸6-羥基己酯、(甲基)丙烯酸8-羥基辛酯、(甲基)丙烯酸10-羥基癸酯、(甲基)丙烯酸12-羥基月桂酯、(甲基)丙烯酸(4-羥基甲基環己基)甲基酯等含有羥基之單體；苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯醯胺-2-甲基丙磺酸、(甲基)丙烯醯胺丙磺酸、磺丙基(甲基)丙烯酸酯、(甲基)丙烯醯基氧基萘磺酸等含有磺酸基之單體；2-羥基乙基丙烯醯基磷酸酯等含有磷酸基之單體；丙烯醯胺、丙烯腈等。該等可以共聚之單體成分可以使用1種或者2種以上。該等可以共聚之單體之使用量較佳為全部單體成分之40重量%以下。
進而，為了使上述丙烯酸系聚合物交聯，亦可以根據需要含有多官能之單體等作為共聚用單體成分。作為此種多官能之單體，例如可以舉出己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯 酸酯、三羥甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、環氧基(甲基)丙烯酸酯、聚酯(甲基)丙烯酸酯、胺基甲酸酯(甲基)丙烯酸酯等。該等多官能之單體亦可以使用1種或者2種以上。自黏附特性等方面考慮，多官能之單體之使用量較佳為全部單體成分之30重量%以下。
上述丙烯酸系聚合物可以藉由將單一單體或者2種以上之單體混合物加以聚合而得到。聚合亦可以用溶液聚合、乳化聚合、本體聚合、懸濁聚合等任意一種方式來進行。自防止對潔淨之被黏附體之污染等方面考慮，較佳為低分子量物質之含量小。自這一點考慮，丙烯酸系聚合物之數均分子量較佳為30萬以上，更佳為40萬~300萬左右。
另外，於上述黏著劑中，為了提高作為基礎聚合物之丙烯酸系聚合物等之數均分子量，亦可以適當地採用外部交聯劑。作為外部交聯方法之具體之途徑，可以舉出添加聚異氰酸酯化合物、環氧化合物、氮丙啶化合物、密胺系交聯劑等所謂之交聯劑並使之反應之方法。於使用外部交聯劑之情形時，其使用量由與應該交聯之基礎聚合物之平衡、以及作為黏著劑之使用用途來適當地確定。一般而言，相對於上述基礎聚合物100重量份，較佳為調配5重量份左右以下，進一步較佳為調配0.1~5重量份。進而，於黏著劑中，根據需要，除了上述成分以外，還可以使用先前公知之各種增黏劑、防老化劑等添加劑。
另外，黏著劑層2可以由放射線硬化型黏著劑形成。放 射線硬化型黏著劑層2可藉由放射線(紫外線、電子束、X射線等)之照射使交聯度增大而容易地降低其黏著力，於圖2所示之於由放射線硬化型黏著劑構成黏著劑層2之情形時，藉由僅對黏著劑層2之與半導體晶圓貼附部分所對應之部分2a進行放射線照射，可設置與其他之部分2b之黏著力之差。
另外，藉由使黏著劑層2與圖2所示之硬化性膜3'一起進行硬化，可很容易地形成黏著力顯著地降低了之上述部分2a。由於硬化性膜3'被貼附於硬化後黏著力降低了之上述部分2a上，因此黏著劑層2之上述部分2a與硬化性膜3'之界面於揀出時具有容易進行剝離之性質。另一方面，未照射放射線之部分具有足夠之黏著力，形成上述部分2b。
如上所述，於圖1所示之積層膜10之黏著劑層2中，由未硬化之放射線硬化型黏著劑形成之上述部分2b可與硬化性膜3進行黏著，確保進行切割時之保持力。如此，黏著劑層可接著．剝離之平衡良好地支持用於使半導體晶片(半導體晶片等)固定附著於基板等被黏附體之硬化性膜3。於圖2所示之積層膜11之黏著劑層2中，上述部分2b可對晶片環進行固定。
放射線硬化型黏著劑可以無特別限制地使用具有碳-碳雙鍵等放射線硬化性之官能基並且顯示出黏著性之材料。作為放射線硬化型黏著劑，例如可以例示出向上述丙烯酸系黏著劑、橡膠系黏著劑等普通之壓敏性黏著劑中調配了放射線硬化性之單體成分或低聚物成分而得之添加型之放 射線硬化型黏著劑。
作為所調配之上述放射線硬化性之單體成分，例如可以舉出胺基甲酸酯低聚物、胺基甲酸酯(甲基)丙烯酸酯、三羥甲基丙烷三(甲基)丙烯酸酯、四羥甲基甲烷四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇單羥基五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、1,4-丁二醇二(甲基)丙烯酸酯等。另外，放射線硬化性之低聚物成分可以舉出胺基甲酸酯系、聚醚系、聚酯系、聚碳酸酯系、聚丁二烯系等各種低聚物，其分子量為100~30000左右之範圍之物質係恰當的。放射線硬化性之單體成分或低聚物成分之調配量可以根據上述黏著劑層之種類而適當地決定可降低黏著劑層之黏著力之量。一般而言，相對於構成黏著劑之丙烯酸系聚合物等基礎聚合物100重量份，例如為5~500重量份，較佳為40~150重量份左右。
另外，作為放射線硬化型黏著劑，除了上述說明之添加型之放射線硬化型黏著劑以外，作為基礎聚合物，還可舉出使用了於聚合物側鏈或者主鏈中或者於主鏈末端具有碳-碳雙鍵之固有型之放射線硬化型黏著劑。固有型之放射線硬化型黏著劑不需要含有低分子成分即低聚物成分等，或者含有不多，因此不會有隨時間推移低聚物成分等於黏著劑中移動之情況，可以形成穩定之層結構之黏著劑層，因而較佳。
上述具有碳-碳雙鍵之基礎聚合物可以無特別限制地使 用具有碳-碳雙鍵並且具有黏著性之聚合物。作為此種基礎聚合物，較佳為以丙烯酸系聚合物作為基本骨架之聚合物。作為丙烯酸系聚合物之基本骨架，可以舉出上述例示出之丙烯酸系聚合物。
向上述丙烯酸系聚合物導入碳-碳雙鍵之方法無特別限制，可以採用各種方法，但將碳-碳雙鍵向聚合物側鏈導入之做法之分子設計較容易。例如可以舉出如下之方法，即，於預先向丙烯酸系聚合物上共聚具有官能基之單體後，使具有可與該官能基反應之官能基及碳-碳雙鍵之化合物於維持碳-碳雙鍵之放射線硬化性之同時進行縮聚或加成反應。
作為該等官能基之組合之例子，可以舉出羧酸基與環氧基、羧酸基與氮丙啶基、羥基與異氰酸酯基等。於該等官能基之組合當中，自追隨反應之容易性方面考慮，較佳為羥基與異氰酸酯基之組合。另外，只要係利用該等官能基之組合可生成上述具有碳-碳雙鍵之丙烯酸系聚合物，則官能基無論處於丙烯酸系聚合物與上述化合物之任意一側都可以，於上述之較佳之組合中，較佳為丙烯酸系聚合物具有羥基、上述化合物具有異氰酸酯基之情況。該情形時，作為具有碳-碳雙鍵之異氰酸酯化合物，例如可以舉出甲基丙烯醯基異氰酸酯、2-甲基丙烯醯基氧基乙基異氰酸酯、間異丙烯基-α,α-二甲基苄基異氰酸酯等。另外，作為丙烯酸系聚合物，使用將上述例示之含有羥基之單體或2-羥基乙基乙烯基醚、4-羥基丁基乙烯基醚、二乙二醇單 乙烯基醚之醚系化合物等共聚而得之聚合物。
上述固有型之放射線硬化型黏著劑可以單獨使用上述具有碳-碳雙鍵之基礎聚合物(特別係丙烯酸系聚合物)，然而亦可以不會使特性變差之程度調配上述放射線硬化性之單體成分或低聚物成分。放射線硬化性之低聚物成分等通常來說相對於基礎聚合物100重量份為30重量份以下之範圍內，較佳為0~10重量份之範圍。
於上述放射線硬化型黏著劑中，於利用紫外線等進行硬化之情形時較佳為含有光聚合起始劑。作為光聚合起始劑，例如可以舉出4-(2-羥基乙氧基)苯基(2-羥基-2-丙基)酮、α-羥基-α,α'-二甲基苯乙酮、2-甲基-2-羥基苯丙酮、1-羥基環己基苯基酮等α-酮系化合物；甲氧基苯乙酮、2,2-二甲氧基-2-苯基苯乙酮、2,2-二乙氧基苯乙酮、2-甲基-1-[4-(甲基硫代)-苯基]-2-嗎啉代丙烷-1等苯乙酮系化合物；苯偶姻乙基醚、苯偶姻異丙基醚、茴香偶姻甲基醚等苯偶姻醚系化合物；苄基二甲基縮酮等縮酮系化合物；2-萘磺醯氯等芳香族磺醯氯系化合物；1-苯酮-1,1-丙二酮-2-(鄰乙氧基羰基)肟等光活性肟系化合物；二苯酮、苯甲醯基苯甲酸、3,3'-二甲基-4-甲氧基二苯酮等二苯酮系化合物；噻噸酮、2-氯噻噸酮、2-甲基噻噸酮、2,4-二甲基噻噸酮、異丙基噻噸酮、2,4-二氯噻噸酮、2,4-二乙基噻噸酮、2,4-二異丙基噻噸酮等噻噸酮系化合物；樟腦醌；鹵化酮；醯基氧化膦；醯基磷酸酯等。光聚合起始劑之調配量相對於構成黏著劑之丙烯酸系聚合物等基礎聚 合物100重量份例如為0.05~20重量份左右。
另外，作為放射線硬化型黏著劑，例如可舉出日本專利特開昭60-196956號公報所公開之、含有具有2個以上之不飽和鍵之加成聚合性化合物、具有環氧基之烷氧基矽烷等光聚合性化合物，與羰基化合物、有機硫化合物、過氧化物、胺、鎓鹽系化合物等光聚合起始劑之橡膠系黏著劑、丙烯酸系黏著劑等。
於上述黏著劑層2中，根據需要，還可含有利用放射線照射而進行著色之化合物。利用放射線照射進行著色之化合物包含於黏著劑層2中，從而可僅對經放射線照射之部分進行著色。即，可僅對圖1所示之半導體晶圓貼附之部分3a所對應之部分2a進行著色。因而，可藉由目視直接判斷是否對黏著劑層2照射了放射線，易於識別半導體晶圓貼附部分3a，易於進行半導體晶圓之貼合。另外，於利用光傳感器等檢測半導體元件時，其檢測精度高，於半導體元件之揀出時不會產生誤操作。
利用放射線照射而進行著色之化合物於放射線照射前為無色或淡色，但是藉由放射線照射而成為有色之化合物。作為上述之化合物之較佳之具體例，可舉出無色染料。作為無色染料，可較佳使用慣用之三苯基甲烷系、熒烷系、吩噻嗪系、金胺系、螺吡喃系之染料。具體而言，可舉出3-[N-(對甲苯基胺基)]-7-苯胺基熒烷、3-[N-(對甲苯基)-N-甲基胺基]-7-苯胺基熒烷、3-[N-(對甲苯基)-N-乙基胺基]-7-苯胺基熒烷、3-二甲基胺基-6-甲基-7-苯胺基熒烷、結 晶紫內酯、4,4',4"-三(二甲基胺基)三苯基甲醇、4,4',4"-三(二甲基胺基)三苯基甲烷等。
作為較佳地與該等無色染料一起使用之顯色劑，可舉出先前使用之酚醛樹脂之初期聚合物、芳香族羧酸衍生物、活性白土等受電子體，進而，於改變色調之情形時，還可組合使用各種發色劑。
這種利用放射線照射進行著色之化合物可以於暫時溶解於有機溶劑等中後含於放射線硬化型接著劑中，亦可以微粉末狀形式含於該黏著劑中。該化合物之使用比例於黏著劑層2中為10重量%以下，較佳為0.01~10重量%，進一步較佳為0.5~5重量%。若該化合物之比例超過10重量%，則由於對黏著劑層2進行照射之放射線被該化合物過度地吸收，因此黏著劑層2之上述部分2a之硬化變得不充分，有時未充分地降低黏著力。另一方面，為了充分地進行著色，較佳為將該化合物之比例設為0.01重量%以上。
於黏著劑層2中，可以對黏著劑層2之一部分照射放射線以使黏著劑層2中之上述部分2a之黏著力小於其他部分2b之黏著力。
作為於上述黏著劑層2上形成上述部分2a之方法，可舉出於基材1上形成黏著劑層2後，對上述部分2a部分地照射放射線而使其硬化之方法。部分之放射線照射可隔著形成有與半導體晶圓貼附部分3a以外之部分3b等對應之圖案之光罩而進行。另外，還可舉出點狀地照射紫外線而進行硬化之方法等。黏著劑層2之形成可藉由將設置於隔離片上 之黏著劑層轉印於基材1上而進行。部分之放射線硬化還可對設置於隔離片上之黏著劑層2進行。
另外，還可使用將基材1之至少單面之與半導體晶圓貼附部分3a所對應之部分以外部分之全部或一部分進行了遮光了之基材，於上述基材上形成黏著劑層2後，照射放射線，使與半導體晶圓貼附部分3a所對應之部分硬化，進而形成黏著力降低了之上述部分2a。作為遮光材料，可利用印刷、蒸鍍等於支承膜上製作可成為光罩之材料。利用上述之製造方法，可高效地製造本發明之積層膜10。
再者，於照射放射線時，於發生因氧導致之硬化阻礙之情形時，較佳為利用任意之方法使黏著劑層2之表面與氧(空氣)隔絕。例如，可舉出利用隔離片覆蓋上述黏著劑層2之表面之方法、於氮氣氣氛中進行紫外線等放射線之照射之方法等。
黏著劑層2之厚度無特別限定，但是自防止晶片切斷面之殘缺與硬化性膜之固定保持之兼顧性等觀點考慮，較佳為10~100 μm左右。更佳為15~80 μm，進一步較佳為20~50 μm。
(硬化性膜)
本發明中之硬化性膜3、3'可用作填充藉由倒裝晶片連接而形成之半導體元件間之空間之密封用膜。作為上述硬化性膜之構成材料，可舉出併用熱塑性樹脂與熱硬化性樹脂之材料。又，亦可單獨使用熱塑性樹脂、熱硬化性樹脂。
作為上述熱塑性樹脂，可舉出天然橡膠、丁基橡膠、異戊二烯橡膠、氯丁橡膠、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯樹脂、聚碳酸酯樹脂、熱塑性聚醯亞胺樹脂、6-尼龍或6,6-尼龍等聚醯胺樹脂、苯氧基樹脂、丙烯酸樹脂、PET或PBT等飽和聚酯樹脂、聚醯胺醯亞胺樹脂、或者氟樹脂等。該等熱塑性樹脂可以單獨使用或併用2種以上。於該等熱塑性樹脂當中，特別較佳為離子性雜質少、耐熱性高、可以確保半導體元件之可靠性之丙烯酸樹脂。
作為上述丙烯酸樹脂，無特別限定，可以舉出以具有碳數30以下、尤其是碳數4~18之直鏈或者支鏈之烷基之丙烯酸或者甲基丙烯酸之酯之1種或2種以上作為成分之聚合物等。作為上述烷基，例如可以舉出甲基、乙基、丙基、異丙基、正丁基、第三丁基、異丁基、戊基、異戊基、己基、庚基、環已基、2-乙基己基、辛基、異辛基、壬基、異壬基、癸基、異癸基、十一烷基、月桂基、十三烷基、十四烷基、硬脂基、十八烷基或十二烷基等。
另外，作為用於形成上述聚合物之其他單體，無特別限定，例如可以舉出丙烯酸、甲基丙烯酸、丙烯酸羧基乙酯、丙烯酸羧基戊酯、衣康酸、馬來酸、富馬酸或巴豆酸等各種含有羧基之單體、馬來酸酐或衣康酸酐等各種酸酐單體、(甲基)丙烯酸2-羥基乙酯、(甲基)丙烯酸2-羥基丙酯、(甲基)丙烯酸4-羥基丁酯、(甲基)丙烯酸6-羥基己酯、(甲基)丙烯酸8-羥基辛酯、(甲基)丙烯酸10-羥基癸酯、(甲 基)丙烯酸12-羥基月桂酯或丙烯酸(4-羥基甲基環己基)-甲酯等各種含有羥基之單體、苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯醯胺-2-甲基丙磺酸、(甲基)丙烯醯胺丙磺酸、磺丙基(甲基)丙烯酸酯或(甲基)丙烯醯基氧基萘磺酸等各種含有磺酸基之單體、或者2-羥基乙基丙烯醯基磷酸酯等各種含有磷酸基之單體。
作為上述熱硬化性樹脂，可舉出酚醛樹脂、胺基樹脂、不飽和聚酯樹脂、環氧樹脂、聚胺酯樹脂、矽酮樹脂、或熱硬化性聚醯亞胺樹脂等。該等樹脂可以單獨使用或併用2種以上。特別較佳為含有腐蝕半導體元件之離子性雜質等少之環氧樹脂。另外，作為環氧樹脂之硬化劑，較佳為酚醛樹脂。
上述環氧樹脂只要為通常用作接著劑組合物之環氧樹脂，就無特別限定，例如可使用雙酚A型、雙酚F型、雙酚S型、溴化雙酚A型、氫化雙酚A型、雙酚AF型、聯苯型、萘型、茀型、苯酚酚醛清漆型、鄰甲酚酚醛清漆型、三羥苯基甲烷型、四羥苯基乙烷型等二官能環氧樹脂或多官能環氧樹脂、或者乙內醯脲型、三縮水甘油基異氰脲酸酯型或者縮水甘油基胺型等環氧樹脂。該等可以單獨使用或併用2種以上。於該等環氧樹脂中，特別較佳為酚醛清漆型環氧樹脂、聯苯型環氧樹脂、三羥基苯基甲烷型樹脂或四羥苯基乙烷型環氧樹脂。此係因為該等環氧樹脂富有與作為硬化劑之酚醛樹脂之反應性且耐熱性等優異。
進而，上述酚醛樹脂作為上述環氧樹脂之硬化劑發揮作 用，例如可舉出苯酚酚醛清漆樹脂、苯酚芳烷基樹脂、甲酚酚醛清漆樹脂、第三丁酚酚醛清漆樹脂、壬基酚酚醛清漆樹脂等酚醛清漆型酚醛樹脂、甲酚型酚醛樹脂、聚對氧基苯乙烯等聚氧基苯乙烯等。該等可以單獨使用或併用2種以上。於該等酚醛樹脂當中，特別較佳為苯酚酚醛清漆樹脂、苯酚芳烷基樹脂。此係因為可提高半導體裝置之連接可靠性。
上述環氧樹脂與酚醛樹脂之調配比例，例如較佳為相對於上述環氧樹脂成分中之每1當量環氧基，酚醛樹脂中之羥基為0.5~2.0當量之方式調配。更佳為0.8~1.2當量。即，此係因為若兩者之調配比例於上述範圍之外，則無法進行充分之硬化反應，環氧樹脂硬化物之特性容易劣化。
再者，於本發明中，特別較佳為使用了環氧樹脂、酚醛樹脂及丙烯酸樹脂之硬化性膜。該等樹脂之離子性雜質少且耐熱性高，因此，可確保半導體元件之可靠性。就該情形時之調配比而言，相對於丙烯酸樹脂成分100重量份，環氧樹脂與酚醛樹脂之混合量為10~200重量份。
作為環氧樹脂與酚醛樹脂之熱硬化促進催化劑，無特別限定，可適當自公知之熱硬化促進催化劑中加以選擇而使用。熱硬化促進催化劑可以單獨使用或組合使用2種以上。作為熱硬化促進催化劑，例如可使用胺系硬化促進劑、磷系硬化促進劑、咪唑系硬化促進劑、硼系硬化促進劑、磷-硼系硬化促進劑等。
於本發明中，亦可根據需要對硬化性膜3、3'進行著 色。對於硬化性膜3、3'，作為藉由著色而呈現之顏色，無特別限定，例如較佳為黑色、藍色、紅色、綠色等。於進行著色時，可適當自顏料、染料等公知之著色劑中加以選擇而使用。
於預先使本發明之硬化性膜3、3'某程度地進行交聯之情形時，於製作時，可以預先添加與聚合體之分子鏈末端之官能基等反應之多官能之化合物作為交聯劑。藉此，可提高高溫下之接著特性，改善耐熱性。
作為上述交聯劑，特別地，更佳為甲苯二異氰酸酯、二苯基甲烷二異氰酸酯、對苯二異氰酸酯、1,5-萘二異氰酸酯、多元醇與二異氰酸酯之加成物等多異氰酸酯化合物。作為交聯劑之添加量，相對於上述聚合體100重量份，通常較佳為設為0.05~7重量份。若交聯劑之量多於7重量份，則接著力降低，因而不佳。另一方面，若少於0.05重量份，則凝聚力不足，因而不佳。另外，可以根據需要與如此之多異氰酸酯化合物一起含有環氧樹脂等其他之多官能之化合物。
另外，可以於硬化性膜3、3'中適當調配無機填料。無機填料之調配可賦予導電性與提高熱傳導性、可調節儲能模量等。
作為上述無機填料，例如可舉出二氧化矽、黏土、石膏、碳酸鈣、硫酸鋇、氧化鋁、氧化鈹、碳化矽、氮化矽等陶瓷類、鋁、銅、銀、金、鎳、鉻、鉛、錫、鋅、鈀、焊錫等金屬、或者合金類、以及其他之包含碳等之各種無 機粉末等。該等無機填料可以單獨使用或併用2種以上。其中，特別較佳為使用熔融二氧化矽。
無機填料之平均粒徑較佳為於0.1~5 μm之範圍內，更佳為於0.2~3 μm之範圍內。若無機填料之平均粒徑不足0.1 μm，則難以使上述硬化性膜之Ra處於0.15 μm以上。另一方面，若上述平均粒徑超過5 μm，則難以使Ra不足1 μm。再者，於本發明中，可以組合使用平均粒徑不同之無機填料。另外，平均粒徑係利用光度式之粒度分佈計(HORIBA製、裝置名；LA-910)求出之值。
相對於有機樹脂成分100重量份，較佳為將上述無機填料之調配量設定為20~80重量份。特別較佳為20~70重量份。若無機填料之調配量不足20重量份，則耐熱性降低，因此若長時間暴露於高溫之累積熱中，則硬化性膜3、3'有時進行硬化，流動性與填埋性降低。另外，若超過80重量份，則硬化性膜3、3'之儲能模量變大。因此，有時硬化後之接著劑難以發生應力鬆弛，於貼合步驟中焊盤之填埋性降低。
再者，除了上述無機填料以外，還可根據需要於硬化性膜3、3'中適當地調配其他之添加劑。作為其他之添加劑，例如可舉出阻燃劑、矽烷偶聯劑或離子捕獲劑等。作為上述阻燃劑，例如可舉出三氧化銻、五氧化銻、溴化環氧樹脂等。該等可以單獨使用或併用2種以上。作為上述矽烷偶聯劑，例如可舉出β-(3,4-環氧基環己基)乙基三甲氧基矽烷、γ-環氧丙氧基丙基三甲氧基矽烷、γ-環氧丙氧基丙 基甲基二乙氧基矽烷等。該等化合物可以單獨使用或併用2種以上。作為上述離子捕獲劑，例如可舉出水滑石類、氫氧化鉍等。該等可以單獨使用或併用2種以上。
上述硬化性膜於50~200℃下之最低熔融黏度為1×102 Pa．s以上1×104 Pa．s以下。由於硬化性膜具體地具有如此之最低熔融黏度，從而連接用構件可容易地進入至硬化性膜，另外，可防止於進行半導體元件之電性連接時於硬化性膜間出現空隙、以及防止從半導體元件間之空間中溢出硬化性膜。
硬化性膜3、3'之厚度(多層之情形時為總厚)雖然無特別限定，但是若考慮到硬化性膜之強度、半導體元件間之空間之填充性，則較佳為5 μm以上250 μm以下。再者，硬化性膜3、3'之厚度可根據連接用構件之高度適當地設定。
上述積層膜10、11之硬化性膜3、3'較佳為由隔離片加以保護(未圖示)。隔離片具有作為於用於實用之前保護硬化性膜3、3'之保護材料之功能。另外，隔離片可以作為向黏著劑層2上轉印硬化性膜3、3'時之基材1使用。隔離片於向積層膜之硬化性膜3、3'上貼附半導體晶圓時被剝離。作為隔離片，亦可以使用聚對苯二甲酸乙二醇酯(PET)、聚乙烯、聚丙烯、或利用氟系剝離劑、長鏈烷基丙烯酸酯系剝離劑等剝離劑進行了表面塗覆之塑料薄膜或紙等。
(積層膜之製造方法)
本實施形態之積層膜之製造方法具有於基材1上形成黏著劑層2之步驟、與於黏著劑層2上形成硬化性膜3之步 驟。
作為上述基材1之製膜方法，例如可例示出壓延製膜法、有機溶劑中之澆注法、密閉體系中之吹塑擠出法、T模頭擠出法、共擠出法、乾式層壓法等。
其次，可藉由於基材1上塗刷黏著劑組合物溶液後，於規定條件下使其乾燥(根據需要進行加熱交聯)，而形成黏著劑層2。作為塗刷方法，無特別限定，例如可舉出輥塗刷、絲網塗刷、凹版塗刷等。作為塗刷時之塗刷厚度，可適當進行設定以使得藉由對塗佈層進行乾燥而最終得到之黏著劑層2之厚度達到10~100 μm之範圍。進而，作為黏著材組合物溶液之黏度，無特別限定，於25℃下，較佳為100~5000 mPa．s，更佳為200~3000 mPa．s。
作為上述塗佈層之乾燥方法，無特別限定，例如，於表面形成平滑之黏著劑層之情形時，較佳為不使用乾燥風進行乾燥。乾燥時間可根據黏著材組合物溶液之塗刷量而適當地設定，通常為0.5~5分鐘、較佳為2~4分鐘之範圍內。乾燥溫度無特別限定，通常為80~150℃，較佳為80~130℃。
再者，黏著劑層2之形成可以藉由於隔離片上塗刷黏著劑組合物而形成其塗佈膜後，於上述乾燥條件下使塗佈膜乾燥，從而形成黏著劑層2。然後，向基材上轉印黏著劑層2。
作為形成上述硬化性膜3之步驟，例如可舉出實施於脫模膜上塗刷作為硬化性膜之構成材料之接著劑組合物溶液 而形成塗佈層之步驟，然後實施使上述塗佈層乾燥之步驟之方法。
作為上述接著劑組合物溶液之塗刷方法，無特別限定，例如可舉出使用逗號塗佈法、噴注式塗佈法(Fountain法)、凹版塗佈法等進行塗刷之方法。作為塗刷厚度，可適當進行設定以使藉由對塗佈層進行乾燥而最終得到之硬化性膜之厚度達到5~250 μm之範圍內。進而，作為接著劑組合物溶液之黏度，無特別限定，於25℃下，較佳為400~2500 mPa．s，更佳為800~2000 mPa．s。
作為上述脫模膜，無特別限定，例如可舉出於脫模膜之基材中之與硬化性膜貼合之面上形成有矽酮層等脫模塗佈層之材料。另外，作為脫模膜之基材，例如可舉出如玻璃紙般之紙材，由聚乙烯、聚丙烯、聚酯等構成之樹脂膜。
上述塗佈層之乾燥藉由對塗佈層吹乾燥風而進行。該乾燥風之吹附例如可舉出以使其吹附之方向與脫模膜之輸送方向平行之方式進行吹附之方法、以與塗佈層之表面垂直之方式進行吹附之方法。乾燥風之風量無特別限定，通常為5~20 m/分鐘，較佳為5~15 m/分鐘。藉由使乾燥風之風量達到5 m/分鐘以上，而可防止塗佈層之乾燥不充分。另一方面，藉由使乾燥風之風量處於20 m/分鐘以下，可使塗佈層之表面附近之有機溶劑之濃度均勻，因此可均勻地使有機溶解進行蒸發。其結果，可形成表面狀態於面內均勻之硬化性膜。
乾燥時間可根據接著劑組合物溶液之塗刷厚度適當地進 行設定，通常為1~5分鐘，較佳為2~4分鐘之範圍內。若乾燥時間不足1分鐘，則未充分地進行硬化反應，未反應之硬化成分與殘存之溶劑量多，藉此，於後面之步驟中，有時產生排氣、空隙之問題。另一方面，若超過5分鐘，則硬化反應過分地進行，結果，有時導致流動性、半導體晶圓之焊盤之填埋性降低。
乾燥溫度無特別限定，通常設定於70~160℃之範圍內。但是，於本發明中，較佳為隨著乾燥時間之推移，使乾燥溫度階段性地上升。具體而言，例如可將乾燥初期(剛剛進行乾燥後，1分鐘以下)設定於70℃~100℃之範圍內，將乾燥後期(超過1分鐘且於5分鐘以下)設定於100~160℃之範圍內。藉此，可防止於剛剛塗刷後立即急遽地提高乾燥溫度之情形時所產生之塗佈層表面之小孔之產生。
接著，向黏著劑層2上轉印硬化性膜3。該轉印藉由壓接進行。貼合溫度為30~50℃，較佳為35~45℃。另外，貼合壓力為0.1~0.6 MPa，較佳為0.2~0.5 MPa。
上述脫模膜可以於黏著劑層2上貼合硬化性膜3後進行剝離，或者可以直接將其作為積層膜之保護膜使用並於與半導體晶圓等之貼合時進行剝離。藉此，可製造本實施形態上述之積層膜。
(半導體裝置)
其次，一面參照附圖，一面對使用該積層膜而得之半導體裝置進行說明。圖3係表示本發明之一種實施形態之半導體裝置之剖面模式圖。於本實施形態之半導體裝置20 中，於一個面上具有焊盤(連接用構件)41a且於另一個面上具有焊盤41b之半導體元件5A與具有與該半導體元件5A相同之構成之半導體元件5B相互地經由焊盤41a、41a'進行電性連接。半導體元件5A經由焊盤41b與基板(被黏附體)30進行電性連接。因而，於半導體裝置20中，於作為被黏附體之基板30上，兩個半導體元件5A、5B經由焊盤依次進行電性連接。另外，於半導體元件5A與半導體元件5B之間配置有硬化性膜3以使得對該空間進行填充。再者，由下述之半導體裝置之製造方法之說明亦可知：硬化性膜3係貼合於半導體元件5A之形成有焊盤41a之面上之硬化性膜、與貼合於半導體元件5B之形成有焊盤41a'之面上之硬化性膜相互接合或接著而形成之構件。另外，雖然未圖示，但是基板30與半導體元件5A之間之空間亦可用硬化性膜或其他之密封樹脂等進行填充。
半導體裝置20中之硬化性膜3可以進行硬化，亦可以不進行硬化，但使用的是於50~200℃下之最低熔融黏度為1×102 Pa‧s以上1×104 Pa‧s以下之硬化性膜。藉由使用具有如此之最低熔融黏度之硬化性膜，可使焊盤等連接用構件容易地進入至硬化性膜中而提高製造效率，並且，可有效地防止於半導體元件之電性連接時於硬化性膜間出現空隙以及防止硬化性膜從半導體元件間之空間中溢出。再者，各構件之詳細情況於以下之半導體裝置之製造方法一欄中進行說明。
(半導體裝置之製造方法)
其次，對使用本發明之積層膜之半導體裝置之製造方法進行如下說明。藉由上述半導體裝置之製造方法，可使用上述積層膜，高效地製造倒裝晶片三維安裝之半導體裝置。圖4係表示對半導體晶片進行三維安裝而得之半導體裝置之製造步驟之剖面模式圖。
作為上述半導體裝置之製造方法，較佳為採用具備下述步驟之製造方法，上述步驟包括：準備半導體晶圓之步驟，上述半導體晶圓於雙面形成有複數個連接用構件；準備積層膜之步驟，上述積層膜具備於基材上積層有黏著劑層之切割片，及積層於上述黏著劑層上且厚度為與上述半導體晶圓之第一面上之上述連接用構件之高度相當之厚度以上之硬化性膜；使上述積層膜之硬化性膜與上述半導體晶圓之第一面相對向，以上述連接用構件不自上述硬化性膜向上述黏著劑層露出之方式將上述硬化性膜貼合至上述半導體晶圓之步驟；對上述半導體晶圓進行切割，形成半導體元件之步驟。
進而，該製造方法進一步具備如下步驟：藉由照射放射線使上述黏著劑層硬化，並將上述半導體元件與上述硬化性膜之積層體A剝離之步驟；使上述積層體A之半導體元件倒裝晶片連接於被黏附體上之步驟；使上述積層體A和與上述積層體A不同之積層體B以第一面彼此相對向之方式進行電性連接之步驟。
[半導體晶圓準備步驟]
作為半導體晶圓4，既可於雙面4a、4b上形成有複數個 連接用構件41a、41b(參照圖4(a)，亦可僅於半導體晶圓4之第一面4a或第二面4b中任一面上形成連接用構件(未圖示)。作為焊盤、導電材料等連接用構件之材質，無特別限定，例如可舉出錫-鉛系金屬材料、錫-銀系金屬材料、錫-銀-銅系金屬材料、錫-鋅系金屬材料、錫-鋅-鉍系金屬材料等焊錫類(合金)、金系金屬材料、銅系金屬材料等。連接用構件之高度可以根據用途而定，一般而言為5~100 μm左右。當然，於半導體晶圓4之第一面4a與第二面4b中，各個連接用構件之高度可以相同，亦可以不同。
半導體晶圓之雙面之連接用構件彼此既可以進行電性連接，亦可以不進行連接。就連接用構件彼此之電性連接而言，可舉出被稱為TSV形式之經由通孔之連接等。
[積層膜準備步驟]
作為用於上述半導體裝置之製造方法之積層膜，可較佳地使用圖1及圖2所示之上述積層膜。積層膜10、11可以適宜地剝離任意地設置於硬化性膜3、3'上之隔離片而使用。
於本實施形態之半導體裝置之製造方法中使用上述積層膜之情形時，作為硬化性膜之厚度，較佳為形成於半導體晶圓表面上之連接用構件之高度X(μm)與上述硬化膜之厚度Y(μm)滿足下述關係。
1.0≦Y/X≦1.7
藉由使上述連接用構件之高度X(μm)與上述硬化膜之厚度Y(μm)滿足上述關係，可充分地對半導體元件間之空間進行填充，並且，可防止過剩之硬化性膜自該空間中溢 出，可防止因硬化性膜而導致之半導體元件之污染等。再者，於第一面中，於各連接用構件之高度不同之情形時，以最高之連接用構件之高度為基準。
[安裝步驟]
如圖4(a)所示，首先，適宜地剝離任意地設置於積層膜之硬化性膜3上之隔離片，使上述積層膜之硬化性膜3與上述半導體晶圓4之第一面4a相對向，以上述連接用構件41a不自上述硬化性膜3向上述黏著劑層2露出之方式將上述硬化性膜3貼合至上述半導體晶圓4(安裝步驟)。上述硬化性膜3具有相當於半導體晶圓4之第一面4a上之上述連接用構件41a之高度之厚度以上之厚度，因此無需複雜之製程就可防止上述連接用構件41a自上述硬化性膜3向上述黏著劑層2露出。如此，半導體晶圓之連接用構件駐留於硬化性膜內，因此即使於之後之連接經過切割之積層體時，亦可充分地填充半導體元件間之空間。此時，上述硬化性膜處於未硬化狀態或半硬化狀態(硬化性膜中之硬化反應雖然進行了一定程度，但是未完全進行之狀態)。
貼附方法無特別限定，但是較佳為借助於壓接之方法。壓接通常可利用壓接輥等擠壓裝置一面擠壓一面進行。
[切割步驟」
其次，如圖4(b)所示，進行半導體晶圓之切割。藉此，可將半導體晶圓4切斷為規定之尺寸，而使其單片化(小片化)，從而製造半導體晶片(半導體元件)5。切割係按照常規方法自半導體晶圓4之第二面4b，即，與貼合有硬化性 膜3之面之相反側之面開始進行。於半導體元件5中，由於於第二面4b上亦形成有連接用構件41b，因此所謂之連接用構件41b可作為記號來容易地進行切割之切斷處之位置對準。另外，可以藉由使用了紅外線之(IR)之圖像辨識來進行切斷處之位置對準。
於本步驟中，例如可採用進行切入至積層膜為止之，被稱為全切割(full cut)之切斷方式等。作為於本步驟中使用之切割裝置，無特別限定，可使用先前公知之裝置。另外，半導體晶圓由具有硬化性膜之積層膜以優異之密合性被接著固定，因此，可抑制片殘缺或片飛濺，並且還可抑制半導體晶圓之破損。再者，硬化性膜若由含有環氧樹脂之樹脂組合物形成時，則即使被切割切斷，於其切斷面中亦可抑制或防止出現硬化性膜之硬化性膜之糊漿溢出之情況。其結果，可抑制或防止切斷面彼此進行再附著(黏連)，可更好地進行下述之揀出(pick up)。
再者，於切割步驟後進行積層膜之擴張之情形時，該擴張可使用先前公知之擴張裝置進行。擴張裝置具有可隔著切割環將積層膜壓向下方之圓圈狀之外環、與比外環之直徑小且支承積層膜之內環。藉由該擴張步驟，可於下述之揀出步驟中防止相鄰之半導體晶片彼此接觸而造成破損。
[揀出步驟]
為了回收接著固定於積層膜上之半導體晶片5，如圖4(c)所示，藉由照射放射線使上述黏著劑層2硬化，進行半導體晶片5之揀出，利用切割帶剝離半導體晶片5與硬化性膜 3之積層體A(揀出步驟)。
作為揀出之方法，無特別限定，可採用先前公知之各種方法。例如，可舉出利用針從積層膜之基材側將各個半導體晶片向上頂，利用揀出裝置對頂出之半導體晶片進行揀出之方法等。再者，經揀出而得之半導體晶片5與貼合於第一面4a之硬化性膜3成為一體，從而構成積層體A。
於黏著劑層2由放射線硬化型黏著劑形成之情形時，較佳為於藉由照射放射線使上述黏著劑層2進行硬化後進行揀出。作為放射線照射之條件，只要使黏著劑層2進行硬化，就無特別限定，例如於照射紫外線之情形時，累計照射量為10~1000 mJ/cm2左右即可。
[倒裝晶片連接步驟]
藉由倒裝晶片接合方式(倒裝晶片安裝方式)使經揀出而得之半導體晶片(半導體元件)5固定於基板等被黏附體30上(參照圖4(d))。具體而言，以半導體晶片5之第二面4b與被黏附體30相對向之方式，按照常規方法使積層體A之半導體晶片5固定於被黏附體30上。例如，藉由於使形成於半導體晶片5之第二面側4b之焊盤41b與被黏附於被黏附體30之連接墊上之接合用之導電材料(焊錫等)接觸並進行擠壓之同時，使導電材料熔融，從而可確保半導體晶片5與被黏附體30之電性導通，可使半導體晶片5固定於被黏附體30上(倒裝晶片接合步驟)。再者，於使半導體晶片倒裝晶片接合(倒裝晶片連接)於被黏附體上後，可以對半導體晶片與被黏附體之相對面或空隙進行清洗，於該空隙中填充 密封材料(密封樹脂等)而進行密封。
作為上述被黏附體30，可使用引線框、電路基板(配線電路基板等)等各種基板。作為如此之基板之材質，無特別限定，可舉出陶瓷基板、塑料基板。作為塑料基板，例如可舉出環氧基板、雙馬來醯亞胺三嗪基板、聚醯亞胺基板、玻璃環氧基板等。
再者，於倒裝晶片接合步驟中，使導電材料熔融，使半導體晶片5之第二面側4b之焊盤41b與被黏附體30之表面之導電材料連接，作為該導電材料之熔融時之溫度，通常達到260℃左右(例如250℃~300℃)。就本發明之積層膜而言，藉由由環氧樹脂等形成硬化性膜，從而可成為具有可耐受於上述倒裝晶片接合步驟中之高溫之耐熱性之積層膜。
於本步驟中，較佳為對半導體晶片5與被黏附體30之對向面(電極形成面)、空隙進行清洗。作為用於該清洗之清洗液，無特別限定，例如可舉出有機系之清洗液、水系之清洗液。本發明之積層膜中之硬化性膜具有對清洗液之耐溶劑性，於該等清洗液中實際上不具有溶解性。因此，如上所述，作為清洗液可使用各種清洗液，無需特殊之清洗液，就可利用先前之方法進行清洗。
[三維安裝步驟]
然後，如圖4(e)所示，以使積層體A和與該積層體A不同之積層體B之各自之第一面彼此相對向之方式使固定於被黏附體30之積層體A與積層體B進行電性連接(三維安裝步 驟)。作為積層體B，可為於上述揀出步驟中經剝離而得之積層體中與積層體A不同之積層體，另外，亦可為改變半導體晶圓之種類並經過與之前之步驟相同之步驟而得之積層體(與積層體A之半導體元件之種類不同)。於積層體B中，亦與積層體A相同，於半導體晶片(半導體元件)之第1面側貼合有硬化性膜。以貼附有硬化性膜之第一面相互地連接積層體，因此積層體之半導體晶片間之空間可被硬化性膜充分地填充。
積層體A與積層體B之電性連接可使用公知之倒裝晶片接合器進行。通常，倒裝晶片連接於加熱及加壓條件下進行。藉此，覆蓋連接用構件之硬化性膜發生軟化，與加壓一起使連接用構件推開硬化性膜不斷前進，從而使積層體A與B之連接用構件相互接觸。一般而言，作為倒裝晶片連接時之加熱條件，為240~300℃，作為加壓條件，為0.5~490 N。
於進行積層體A與積層體B之電性連接後，藉由加熱使硬化性膜硬化。藉此，可使硬化性膜彼此結合、保護半導體元件之表面，同時可確保半導體元件間之連接可靠性。作為用於使硬化性膜硬化之加熱溫度，無特別限定，為120~200℃左右即可。
然後，為了保護具備經三維安裝之半導體晶片之半導體裝置整體，亦可進行密封步驟。密封步驟可使用密封樹脂進行。作為此時之密封條件，無特別限定，通常藉由於175℃下進行60秒~90秒之加熱而進行密封樹脂之熱硬化， 但是本發明並不限於此，例如可以於165℃~185℃下進行數分鐘之硬化。於該步驟之熱處理中，不僅密封樹脂進行熱硬化，硬化性膜亦同時進行熱硬化。藉此，密封樹脂與硬化性膜雙方均伴隨著熱硬化之進行而發生硬化收縮。其結果，因密封樹脂之硬化收縮而對半導體晶片施加之應力可藉由硬化性膜進行硬化收縮而相抵或緩和。另外，藉由該步驟可使硬化性膜完全或大致完全地熱硬化，可以優異之密合性貼附於半導體元件之裏面。進而，本發明之硬化性膜即使為未硬化狀態，於該密封步驟時，亦可與密封材料一起進行熱硬化，因此，無需新追加用於使硬化性膜熱硬化之步驟。
作為上述密封樹脂，只要為具有絕緣性之樹脂(絕緣樹脂)，就無特別限制，可自公知之密封樹脂等密封材料中適當地選擇而使用，更佳為具有彈性之絕緣樹脂。作為密封樹脂，例如可舉出含有環氧樹脂之樹脂組合物等。作為環氧樹脂，例如可舉出上述所例示之環氧樹脂等。另外，作為基於含有環氧樹脂之樹脂組合物之密封樹脂，作為樹脂成分，於環氧樹脂之外，亦可以還含有環氧樹脂以外之熱硬化性樹脂(酚醛樹脂等)、熱塑性樹脂等。再者，作為酚醛樹脂，亦可以作為環氧樹脂之硬化劑利用，作為此種酚醛樹脂，可以舉出上述所例示之酚醛樹脂等。
藉由以上之操作，可容易且確實地進行半導體元件之三維安裝。進而，另外藉由於安裝步驟與切割步驟之間進一步預先使硬化性膜貼合於半導體晶圓之第二面，再進行其 後之步驟，從而可製作於半導體元件之雙面貼合有硬化性膜之積層體C1。藉由使用上述積層體C1代替上述積層體B，由於三維安裝於積層體A上之積層體C1之上表面(與積層體A相反側之面)亦貼合有硬化性膜，因此即使於使積層體C2(與積層體C1不同，於雙面貼合有硬化性膜)進一步與積層體C1進行電性連接時，亦可填充積層體C1與積層體C2之間之空間。藉由重複以上之製程，使複數段地組合半導體元件之三維安裝成為可能。
(積層膜之使用)
如上所述，本發明之積層膜可用於對經由連接用構件而被電性連接之半導體元件間之空間進行填充。該積層膜之使用可如下進行，使半導體晶圓之形成有連接用構件之面與上述積層膜之硬化性膜貼合；對半導體晶圓進行切割，形成半導體元件；自上述切割片上揀出上述硬化性膜與上述半導體之積層體；經由上述連接用構件將上述積層體進行電性連接，並且，將上述硬化性膜間進行接合，以上述硬化性膜對半導體元件間之空間進行填充；上述連接用構件之高度X(μm)與上述硬化膜之厚度Y(μm)滿足下述關係，1.0≦Y/X≦1.7。
上述積層膜與半導體晶圓之貼合、半導體晶圓之切割、積層體之揀出、半導體元件之電性連接與硬化性膜之接合可按照上述半導體裝置之製造方法中之步驟進行。於上述半導體裝置之製造方法中，於半導體晶圓之雙面形成連接用構件(焊盤等)，但亦可以僅於單面形成連接用構件。
於使用該積層膜時，上述連接用構件之高度X(μm)與上述硬化膜之厚度Y(μm)滿足上述關係，因此，於對半導體晶片進行電性連接時，可防止於硬化性膜間出現空隙，並且可抑制硬化性膜從半導體晶片間溢出。
[實施例]
以下，例示地對本發明較佳之實施例進行詳細說明。但是，上述實施例中記載之材料、調配量等只要無特別限定之記載，本發明之範圍就不限定於此。另外，份係指重量份。
<基材之準備>
作為基材，準備厚度為50 μm之聚對苯二甲酸乙二醇酯(PET膜)。
<切割片之製作> (黏著劑組合物溶液A)
向具備冷卻管、氮導入管、溫度計與攪拌裝置之反應容器中投入丙烯酸-2-乙基己酯(以下亦稱為「2EHA」)86.4份、丙烯酸-2-羥乙酯(以下亦稱為「HEA」)13.6份、過氧化苯甲醯0.2份以及甲苯65份，於氮氣流中、於61℃下進行6小時之聚合處理，得到丙烯酸系聚合物A。
向丙烯酸系聚合物A中加入2-甲基丙烯醯氧基乙基異氰酸酯(以下亦稱為「MOI」)14.6份，於空氣氣流中、於50℃下進行48小時之加成反應處理，得到丙烯酸系聚合物A'。
然後，相對於丙烯酸系聚合物A' 100份，加入聚異氰酸 酯化合物(商品名「Coronate L」、日本聚胺酯(股份有限公司)製)8份、以及光聚合起始劑(商品名「Irgacure651」、Ciba Specialty Chemicals公司製)5份，得到黏著劑組合物溶液A。
於實施例及比較例中，於已準備好之上述基材上塗佈得到之黏著劑組合物溶液A並使其乾燥而形成黏著劑層，從而得到切割片。製作而得之黏著劑層之厚度如表1所示。
<硬化性膜之製作> (硬化性膜a)
將環氧當量142 g/eq之萘型環氧樹脂(DIC公司製、製品名：HP4032D)31.6份、環氧當量169 g/eq之三羥苯基甲烷型環氧樹脂型環氧樹脂(大日本油墨公司製、製品名：EPPN501HY)7.9分、苯酚當量175 g/eq之芳烷基型酚醛樹脂(明和化成(股份有限公司)公司製、製品名：MEHC-7851S)11.8份、苯酚當量175 g/eq之芳烷基型酚醛樹脂(明和化成(股份有限公司)公司製、製品名：MEHC-7851H)35.5份、丙烯酸丁酯-丙烯腈-甲基丙烯酸縮水甘油酯共聚物(Nagase Chemtex(股份有限公司)公司製、製品名：SG-28GM)12份、以及作為硬化催化劑之三苯基膦(四國化成工業(股份有限公司)製)1份溶解於甲基乙基酮中，添加無機填料((股份有限公司)Admatechs公司製、製品名：SE2050MC、平均粒徑0.5 μm)100份，製備固體成分濃度達到35重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於作為剝離襯墊(隔離片) 之經矽脫模處理之厚度為50 μm之由聚對苯二甲酸乙二醇酯膜構成之脫模處理膜上，然後於130℃下進行2分鐘之乾燥，從而製作了具有表1記載之厚度之硬化性膜a。
(硬化性膜b)
將環氧當量169 g/eq之三羥苯基甲烷型環氧樹脂(大日本油墨公司製、製品名：EPPN501HY)14.8份、環氧當量185 g/eq之雙酚A型環氧樹脂(油化SHELL EPOXY公司製、製品名：YL-980)34.4份、苯酚當量175 g/eq之芳烷基型酚醛樹脂(明和化成(股份有限公司)公司製、製品名：MEHC-7851S)22.6份、苯酚當量105 g/eq之苯酚酚醛清漆樹脂(群榮化學(股份有限公司)製、製品名：GS-180)15.1份、丙烯酸丁酯-丙烯腈-丙烯酸乙酯共聚物(Nagase Chemtex(股份有限公司)公司製、製品名：SG-P3)12份、以及作為硬化催化劑之三苯基膦(四國化成工業(股份有限公司)製)1份溶解於甲基乙基酮中，添加無機填料((股份有限公司)Admatechs公司製、製品名：SE2050MC、平均粒徑0.5 μm)100份，製備固體成分濃度達到40重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於作為剝離襯墊(隔離片)之經矽脫模處理之厚度為50 μm之由聚對苯二甲酸乙二醇酯構成之脫模處理膜上，然後，於130℃下進行2分鐘之乾燥，從而製作了具有表1記載之厚度之硬化性膜b。
(硬化性膜c)
將環氧當量185 g/eq之雙酚A型環氧樹脂(油化SHELL EPOXY公司製、製品名：YL-980)5份、環氧當量198 g/eq之甲酚酚醛清漆型環氧樹脂(東都化成公司製、製品名：KI-3000-4)15份、苯酚當量175 g/eq之芳烷基型酚醛樹脂(明和化成(股份有限公司)公司製、製品名：MEHC-7851H)22.3份、丙烯酸丁酯-丙烯腈-丙烯酸乙酯共聚物(Nagase Chemtex(股份有限公司)公司製、製品名：SG-70L)146部、以及作為硬化催化劑之三苯基膦(四國化成工業(股份有限公司)製)1份溶解於甲基乙基酮中，添加無機填料((股份有限公司)Admatechs公司製、製品名：SE2050MC、平均粒徑0.5 μm)71份，製備固體成分濃度達到41重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於作為剝離襯墊(隔離片)之經矽脫模處之厚度為50 μm之由聚對苯二甲酸乙二醇酯構成之脫模處理膜上，然後，於130℃下進行2分鐘之乾燥，從而製作了具有表1記載之厚度之硬化性膜c。
(硬化性膜d)
將環氧當量185 g/eq之雙酚A型環氧樹脂(油化SHELL EPOXY公司製、製品名：YL-980)5份、環氧當量198 g/eq之甲酚酚醛清漆型環氧樹脂(東都化成公司製、製品名：KI-3000-4)15份、苯酚當量175 g/eq之芳烷基型酚醛樹脂(明和化成(股份有限公司)公司製、製品名：MEHC-7851H)22.3份、丙烯酸丁酯-丙烯腈-丙烯酸乙酯共聚物(Nagase Chemtex(股份有限公司)公司製、製品名：SG-70L)124.4份、以及作為硬化催化劑之三苯基膦(四國化成 工業(股份有限公司)製)1份溶解於甲基乙基酮中，添加無機填料((股份有限公司)Admatechs公司製、製品名：SE2050MC、平均粒徑0.5 μm)124.4份，製作固體成分濃度達到34重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於作為剝離襯墊(隔離片)之經矽脫模處之厚度為50 μm之由聚對苯二甲酸乙二醇酯構成之脫模處理膜上，然後，於130℃下進行2分鐘之乾燥，從而製作了具有表1記載之厚度之硬化性膜d。
(硬化性膜e)
將環氧當量185 g/eq之雙酚A型環氧樹脂(油化SHELL EPOXY公司製、製品名：YL-980)5份、環氧當量198 g/eq之甲酚酚醛清漆型環氧樹脂(東都化成公司製、製品名：KI-3000-4)15份、苯酚當量175 g/eq之芳烷基型酚醛樹脂(明和化成(股份有限公司)公司製、製品名：MEHC-7851H)22.3部、丙烯酸丁酯-丙烯腈-丙烯酸乙酯共聚物(Nagase Chemtex(股份有限公司)公司製、製品名：SG-70L)342份、以及作為硬化催化劑之三苯基膦(四國化成工業(股份有限公司)製)1份溶解於甲基乙基酮中，添加無機填料((股份有限公司)Admatechs公司製、製品名：SE2050MC、平均粒徑0.5 μm)149.5份，製備固體成分濃度達到32重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於作為剝離襯墊(隔離片)之經矽脫模處理之厚度為50 μm之由聚對苯二甲酸乙二醇酯構成之脫模處理膜上，然後於130℃下進行2分鐘之乾 燥，從而製作了具有表1記載之厚度之硬化性膜e。
<積層膜之製作>
進而，將各硬化性膜轉印於上述之切割片之黏著劑層上，得到積層膜。再者，層壓之條件如下所述。
<層壓條件>
層壓裝置：輥層壓機(roll laminator)層壓速度：1 mm/分鐘層壓壓力：0.5 MPa層壓溫度：室溫(23℃)
(最低熔融黏度之測定)
測定硬化性膜(熱硬化前)之最低熔融黏度。最低熔融黏度之測定係使用流變儀(HAAKE公司製、RS-1)，利用平行板法測定出之值。更詳細而言，係於間隙100 μm、旋轉錐直徑20 mm、轉速10s-1之條件下，於從50℃到200℃之範圍中測定熔融黏度，將此時得到之熔融黏度之最低值設為最低熔融黏度。將結果表示於表1中。
(黏著劑層與硬化性膜之剝離力之測定)
準備於單面上形成有焊盤之單面帶有焊盤之矽晶圓，於該單面帶有焊盤之矽晶圓之形成有焊盤一側之面上，以硬化性膜作為貼合面，貼合實施例及比較例之積層膜。作為單面帶有焊盤之矽晶圓，使用以下之矽晶圓。另外，貼合之條件如下所述。表1還一併表示出硬化膜之厚度Y(μm)與連接用構件之高度X(μm)之比(Y/X)。
<單面帶有焊盤之矽晶圓>
矽晶圓之厚度：200 μm低介電常數材料層之材質(焊盤側面)：SiN膜低介電常數材料層之厚度：0.3 μm焊盤之高度：60 μm焊盤之間距：150 μm焊盤之材質：焊錫
<貼合條件>
貼合裝置；DR-3000II(日東精機(股份有限公司)公司製)層壓速度：0.1 mm/min層壓壓力：0.5 MPa層壓溫度：75℃
接下來，測定黏著劑層與硬化性膜之間之剝離力。首先，自基材側照射紫外線，使黏著劑層硬化。紫外線照射使用的是紫外線照射裝置(製品名：UM810、製造商：日東精機(股份有限公司)製)，將紫外線放射量設為400 mJ/cm2。然後，測定黏著劑層與硬化性膜之剝離力(N/20 mm)。具體而言，作為拉伸試驗，係使用商品名「Autograph AGS-H」((股份有限公司)島津製作所製)，於溫度23±2℃、剝離角度180°、剝離速度300 mm/min、卡盤間距離100 mm之條件下進行T模剝離試驗(JIS K6854-3)。將結果作為「紫外線照射後之黏著劑層與硬化性膜之剝離力」示於表1。
(揀出性)
使用上述積層膜，按照以下之要領，分別對實際上於單 面及雙面上形成有焊盤之矽晶圓進行切割，然後，評價各積層膜之揀出性能。
按照上述剝離力評價之順序，使單面帶有焊盤之矽晶圓與積層膜貼合後，於下述條件下進行切割。另外，切割係以形成10 mm見方之晶片尺寸而進行切割。另外，對於雙面形成有焊盤之雙面帶有焊盤之矽晶圓而言，使任一面與積層膜貼合後，進行相同之步驟。作為雙面帶有焊盤之矽晶圓，可使用以下之矽晶圓。
<雙面帶有焊盤之矽晶圓>
矽晶圓之厚度：200 μm低介電常數材料層之材質(雙面)：SiN膜低介電常數材料層之厚度：0.3 μm焊盤之高度：60 μm焊盤之間距：150 μm焊盤之材質：焊錫
<切割條件>
切割裝置：商品名「DFD-6361」DISCO公司製切割環：「2-8-1」(DISCO公司製)切割速度：30 mm/sec切割刀片：Z1：DISCO公司製「203O-SE 27HCDD」Z2：DISCO公司製「203O-SE 27HCBB」切割刀片旋轉數：Z1：40,000 rpm Z2：45,000 rpm切開方式：階梯式切開晶圓晶片尺寸：10.0 mm見方
其次，於上述剝離力測定順序中之紫外線照射條件下使黏著劑層進行紫外線硬化。然後，以自各切割膜之基材側借助於針頂起之方式，對硬化性膜與單面帶有焊盤之半導體晶片之積層體(單面焊盤)、及硬化性膜與雙面帶有焊盤之半導體晶片之積層體(雙面焊盤)進行揀出。揀出條件如下所述。對100個積層體分別進行揀出，將一個亦未發生揀出不良之情況設為「￮」、將發生了一個揀出不良之情況設為「×」，進行評價。結果如表1所示。
<揀出條件>
晶片焊接裝置：(股份有限公司)新川製、裝置名：SPA-300針根數：9根針頂起量：350 μm(0.35 mm)針頂起速度：5 mm/秒吸附保持時間：80 ms
(基於硬化性膜之半導體晶片之接合時之膜接合性、有無膜間空隙之產生、膜之溢出之評價)
使以上述揀出性評價所記載之順序而揀出之上述1組積層體(單面焊盤)以硬化性膜相對之方式接合。使1組上述積層體(雙面焊盤)同樣地進行接合。作為接合條件，為接合溫度260℃、接合壓力20N、壓力負荷時間5秒。此時，將可將硬化性膜彼此進行接合(接著)之情況設為「￮」、將無 法接合之情況設為「×」，進行評價。另外，使用超聲波映像裝置FS200II(日立建機FineTech(股份有限公司)製)觀察接合時之硬化性膜間有無空隙產生，將未產生空隙之情況設為「￮」、將產生了空隙之情況設為「×」，進行評價。進而，於接合時使用光學式顯微鏡(倍率：40倍)觀察硬化性膜是否自半導體晶片間之空間中溢出；將未溢出，或者即使溢出，溢出部分亦未到達與半導體晶片之接合側之面相反側之面之情況設為「￮」；將溢出部分達到與半導體晶片之接合側之面相反側之面之情況設為「×」，進行評價。各個結果如表1所示。
由表1可知，就實施例之積層膜而言，黏著劑層與硬化性膜之間之剝離力小且揀出性亦良好。另外，經由硬化性膜接合半導體晶片時之硬化性膜彼此之接合性良好，於硬化性膜間亦未產生空隙，還抑制了自半導體晶片間之硬化性膜之溢出。另一方面，就比較例1之積層膜而言，硬化性膜之最低熔融黏度超過1×104 Pa．s而過高，因此硬化性膜彼此未接合。相反地，就比較例2之積層膜而言，硬化性膜之最低熔融黏度低於1×102 Pa．s而過低，因此接合時產生硬化性膜間之空隙與硬化性膜之溢出。就比較例3之積層膜而言，硬化性膜之厚度之值過多地小於焊盤之高度之值，因此，硬化性膜彼此無法接合，其結果，無法對半導體晶片間之空間進行填充。就比較例4之積層膜而言，雖然填充了半導體晶片間之空間，但是硬化性膜之厚度之值遠遠大於焊盤之高度之值，因此產生了硬化性膜之溢出。由比較例3與4之結果可知：於使用本發明之積層膜對半導體晶片進行三維安裝時，硬化性膜之厚度Y(μm)與焊盤(連接用構件)之高度X(μm)之比(Y/X)較佳為1.0以上1.7以下。以上之方面對於單面及雙面帶有焊盤之晶片中之任一種晶片均適用。
1‧‧‧基材
2‧‧‧黏著劑層
2a‧‧‧黏著劑層2之半導體晶圓貼附部分所對應之部分
2b‧‧‧其他部分
3‧‧‧硬化性膜
3'‧‧‧硬化性膜
4‧‧‧半導體晶圓
4a‧‧‧(半導體晶圓之)第一面
4b‧‧‧(半導體晶圓之)第二面
5‧‧‧半導體晶片
5A‧‧‧半導體晶片
5B‧‧‧半導體晶片
10‧‧‧積層膜
11‧‧‧積層膜
20‧‧‧半導體裝置
30‧‧‧被黏附體
41a‧‧‧(半導體晶圓之第一面之)連接用構件
41a'‧‧‧(半導體晶圓之第一面之)連接用構件
41b‧‧‧(半導體晶圓之第二面之)連接用構件
41b'‧‧‧(半導體晶圓之第二面之)連接用構件
圖1係表示本發明之一種實施形態之積層膜之剖面模式圖。
圖2係表示本發明之其他實施形態之積層膜之剖面模式圖。
圖3係表示本發明之一種實施形態之半導體裝置之剖面模式圖。
圖4(a)~(e)係表示三維安裝有半導體晶片之半導體裝置之製造步驟之剖面模式圖。
1‧‧‧基材
2‧‧‧黏著劑層
3‧‧‧硬化性膜
4‧‧‧半導體晶圓
4a‧‧‧(半導體晶圓之)第一面
4b‧‧‧(半導體晶圓之)第二面
5‧‧‧半導體晶片
30‧‧‧被黏附體
41a‧‧‧(半導體晶圓之第一面之)連接用構件
41b‧‧‧(半導體晶圓之第二面之)連接用構件

Claims (4)

  1. 一種積層膜，其係用於對經由連接用構件而電性連接之半導體元件間之空間進行填充之積層膜，上述積層膜具備於基材上積層有黏著劑層之切割片及積層於上述黏著劑層上之硬化性膜，上述硬化性膜於50~200℃下之最低熔融黏度為1×102 Pa‧s以上1×104 Pa‧s以下。
  2. 如請求項1之積層膜，其中上述硬化性膜由含有環氧樹脂及酚醛樹脂之接著劑組合物構成。
  3. 如請求項2之積層膜，其中上述接著劑組合物進一步包含丙烯酸系共聚物。
  4. 一種積層膜之用途，其係用於對經由連接用構件而電性連接之半導體元件間之空間進行填充之如請求項1之積層膜之用途，上述積層膜之用途如下進行：使半導體晶圓之形成有連接用構件之面與上述積層膜之硬化性膜貼合；對半導體晶圓進行切割，形成半導體元件；自上述切割片上揀出上述硬化性膜與上述半導體之積層體；經由上述連接用構件將上述積層體進行電性連接，並且，將上述硬化性膜間進行接合，以上述硬化性膜對半導體元件間之空間進行填充；上述連接用構件之高度X(μm)與上述硬化膜之厚度Y(μm)滿足下述關係，1.0≦Y/X≦1.7。
TW101122294A 2011-06-22 2012-06-21 積層膜及其使用 TW201302469A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011138438 2011-06-22

Publications (1)

Publication Number Publication Date
TW201302469A true TW201302469A (zh) 2013-01-16

Family

ID=47361075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101122294A TW201302469A (zh) 2011-06-22 2012-06-21 積層膜及其使用

Country Status (5)

Country Link
US (1) US9202795B2 (zh)
JP (1) JP2013030766A (zh)
KR (1) KR20130000343A (zh)
CN (1) CN102842541A (zh)
TW (1) TW201302469A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842512A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 半导体装置的制造方法
CN103075166A (zh) * 2012-12-31 2013-05-01 北京立高科技股份有限公司 复合自粘高分子防水板及其制备方法
JP2014216488A (ja) * 2013-04-25 2014-11-17 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
WO2015083587A1 (ja) * 2013-12-06 2015-06-11 積水化学工業株式会社 半導体接合用接着剤、半導体装置の製造方法、及び、半導体装置
JP5715680B1 (ja) * 2013-12-24 2015-05-13 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法
JP6074357B2 (ja) * 2013-12-24 2017-02-01 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP5715681B1 (ja) * 2013-12-24 2015-05-13 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法
TWI761317B (zh) * 2015-11-04 2022-04-21 日商琳得科股份有限公司 熱固化性樹脂膜、第一保護膜形成用片以及第一保護膜的形成方法
WO2018143014A1 (ja) * 2017-02-02 2018-08-09 日立化成株式会社 電子部品の製造方法、仮保護用樹脂組成物及び仮保護用樹脂フィルム
JP6438181B1 (ja) 2017-05-17 2018-12-12 リンテック株式会社 半導体装置及びその製造方法
JP6676593B2 (ja) * 2017-09-08 2020-04-08 リンテック株式会社 樹脂シートおよび半導体装置
WO2020027291A1 (ja) * 2018-08-03 2020-02-06 三菱ケミカル株式会社 積層体及びエポキシ樹脂シートの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3999840B2 (ja) 1997-04-16 2007-10-31 日東電工株式会社 封止用樹脂シート
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2005327789A (ja) * 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
JP4754185B2 (ja) * 2004-05-27 2011-08-24 リンテック株式会社 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
TWI414580B (zh) * 2006-10-31 2013-11-11 Sumitomo Bakelite Co 黏著帶及使用該黏著帶而成之半導體裝置
JP4732472B2 (ja) * 2007-03-01 2011-07-27 日東電工株式会社 熱硬化型ダイボンドフィルム
JP2009010057A (ja) * 2007-06-27 2009-01-15 Toray Ind Inc 電子素子の実装方法
JP5417729B2 (ja) * 2008-03-28 2014-02-19 住友ベークライト株式会社 半導体用フィルム、半導体装置の製造方法および半導体装置
BRPI0917927A2 (pt) * 2008-08-27 2015-11-17 Hitachi Chemical Co Ltd composição adesiva fotossensível e um filme adesivo, folha adesiva, padrão de adesivo, wafer semicondutor com camada adesiva e dispositivo semicondutor que utiliza a composição adesiva fotossensível
JP4939574B2 (ja) * 2008-08-28 2012-05-30 日東電工株式会社 熱硬化型ダイボンドフィルム
JP2010114433A (ja) * 2008-10-07 2010-05-20 Hitachi Chem Co Ltd ダイボンディングフィルム及びこれを用いた半導体装置
JP2009065183A (ja) * 2008-10-14 2009-03-26 Nec Electronics Corp 電子装置及びその電子装置の製造方法
JP2010254763A (ja) * 2009-04-22 2010-11-11 Hitachi Chem Co Ltd 接着剤組成物、その製造方法、これを用いた接着シート、一体型シート、その製造方法、半導体装置及びその製造方法
JP5569126B2 (ja) * 2009-05-29 2014-08-13 日立化成株式会社 接着剤組成物、接着剤シート及び半導体装置の製造方法
JP2011102383A (ja) * 2009-10-14 2011-05-26 Nitto Denko Corp 熱硬化型ダイボンドフィルム

Also Published As

Publication number Publication date
KR20130000343A (ko) 2013-01-02
US20120326280A1 (en) 2012-12-27
JP2013030766A (ja) 2013-02-07
US9202795B2 (en) 2015-12-01
CN102842541A (zh) 2012-12-26

Similar Documents

Publication Publication Date Title
TW201302469A (zh) 積層膜及其使用
JP5174092B2 (ja) ダイシングシート付き接着フィルム及びその製造方法
TWI477573B (zh) 熱固型膠黏薄膜、帶有切割薄膜的膠黏薄膜、以及使用該熱固型膠黏薄膜或該帶有切割薄膜的膠黏薄膜製造半導體裝置的方法
JP4801127B2 (ja) ダイシング・ダイボンドフィルムの製造方法
TWI503395B (zh) 晶片接合薄膜、切割‧晶片接合薄膜以及半導體裝置的製造方法
TWI403568B (zh) 半導體裝置製造用薄膜及半導體裝置的製造方法
TWI450354B (zh) 半導體裝置用薄膜的製造方法
TW201306111A (zh) 半導體裝置之製造方法
TWI642120B (zh) Reinforced sheet and method of manufacturing secondary mounted semiconductor device
TWI415181B (zh) 半導體裝置的製造方法
TW201318080A (zh) 半導體裝置之製造方法
JP2011174042A (ja) 半導体装置製造用フィルム及び半導体装置の製造方法
TW201318081A (zh) 半導體裝置之製造方法
KR20150136044A (ko) 언더필재, 밀봉 시트 및 반도체 장치의 제조 방법
JP5580730B2 (ja) ダイシング・ダイボンドフィルム及び半導体素子
TW201538583A (zh) 底部填充材、積層片及半導體裝置之製造方法
JP2015082563A (ja) 半導体装置の製造方法、シート状樹脂組成物及びダイシングテープ一体型シート状樹脂組成物
TW201330121A (zh) 半導體裝置之製造方法
JP2014082498A (ja) ダイシング・ダイボンドフィルムの製造方法
TW201546917A (zh) 半導體裝置之製造方法
JP5656741B2 (ja) ダイシング・ダイボンドフィルムの製造方法
TWI439530B (zh) 熱固型晶片接合膜、切割晶片接合膜、以及半導體裝置的製造方法
JP2013115186A (ja) 半導体装置の製造方法
TW201546230A (zh) 片狀樹脂組合物、積層片及半導體裝置之製造方法
KR20160055807A (ko) 반도체 장치의 제조 방법