JP4754185B2 - 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 - Google Patents
半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4754185B2 JP4754185B2 JP2004158024A JP2004158024A JP4754185B2 JP 4754185 B2 JP4754185 B2 JP 4754185B2 JP 2004158024 A JP2004158024 A JP 2004158024A JP 2004158024 A JP2004158024 A JP 2004158024A JP 4754185 B2 JP4754185 B2 JP 4754185B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- resin layer
- circuit board
- semiconductor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
Description
半導体素子のパッケージング法としては、デバイスを実装したリードフレーム(板金、TABテープ等)を金型にセットし、金型内に溶融した樹脂を充填固化し封止を行う方法が一般的であった。しかし、この方法ではパッケージの薄肉化に限界がある。この理由は、厚み精度の高い金型の作成が困難であることと、たとえこのような金型を作成できたとしても、狭小空間に圧入される樹脂の流動圧力によって、デバイスの微細構造(回路、ワイヤ等)が破損する虞があるためである。また金型を使用しての樹脂封止では、小ロット品でも量産品でも同等の金型が必要になり、小ロット品では金型作成のコストが問題となる。
たとえば特許文献1には、「配線パターンを有する回路基板上に搭載された半導体素子および前記半導体素子と前記配線パターンの接続部を樹脂によって封止する半導体パッケージの製造方法において、前記半導体素子のサイズに応じた量の樹脂を前記半導体素子の形状に応じたパターンで基材テープの表面に形成し、前記半導体素子および前記接続部の機械的強度に応じて前記樹脂を溶融化し、前記回路基板と前記基材テープの位置調整によって前記半導体素子と溶融化された前記樹脂を位置合わせし、位置合わせされた前記樹脂と前記半導体素子に所定の圧力を付加して溶融化された前記樹脂の中に前記半導体素子を埋没させて前記半導体素子と前記接続部を損傷させずに封止することを特徴とする半導体パッケージの製造方法」が開示されている。特許文献1には、封止に用いる樹脂として熱硬化型エポキシ樹脂の未硬化物があげられている。
(1)フリップチップボンドと呼ばれる実装方法では、チップ下面に形成されたハンダボールを介してチップと回路基板との接続が行われる。この実装方法では、チップ側面と回路基板平面とはほぼ直角となり、回路基板平面からチップがほぼ垂直に突出した形態となる。前記特許文献1の方法で、溶融化された樹脂の中に半導体素子を埋没させたとしても、この直角部分(チップのすそ野部分)には樹脂が充分に充填されず空気溜まりができてしまう。樹脂を充分に充填するためには、高圧で半導体素子を樹脂中に埋設することが考えられるが、溶融した流動状態では圧力の印加が難しく、またあまりに圧力を加え過ぎると半導体素子が破損する虞がある。
(2)ワイヤボンディングと呼ばれる実装方法では、ICチップと回路基板とは極細の金線により接続される。この金線はわずかな外力によっても変形、断線する虞がある。前記特許文献1の方法では、溶融化された樹脂の中に半導体素子を埋没させて半導体素子と接続部を損傷させずに封止する旨が記載されている。しかし特許文献1で具体的に開示されている未硬化のエポキシ樹脂単独では、その溶融物性を適切な範囲に制御することが困難であり、たとえば流動性が高くなり過ぎると、必要とされる部分以外にまで樹脂が拡散し、デバイスの汚損、外観不良を招来する虞がある。一方、流動性が低すぎる場合には、金線が樹脂中に埋没する前に、金線の変形、断線を引き起こす虞がある。
[1] 支持シートと、該支持シート上に剥離可能に積層されてなる封止樹脂層とからなり、
該封止樹脂層が、熱硬化性を有し、熱硬化前の封止樹脂層の弾性率が1.0×103〜1.0×104Paであり、熱硬化前の封止樹脂層の120℃における溶融粘度が100〜200Pa・秒であり、
熱硬化前の封止樹脂層を120℃で温度一定とした場合に、溶融粘度が最小値に達するまで
の時間が60秒以下である半導体封止用樹脂シート。
[2] フリップチップボンドされたデバイスまたはワイヤボンドされたデバイスの封止に用いる上記[1]に記載の半導体封止用樹脂シート。
[3] 半導体チップが搭載されている回路基板を用意し、該回路基板を加熱し、
上記[1]に記載の半導体封止用樹脂シートの封止樹脂層面を、該回路基板の半導体チップ搭載面の凹凸、隙間に埋め込み、封止樹脂層面が回路基板面に接触した後、
封止樹脂層を熱硬化させる工程を含む半導体装置の製造方法。
[4] 該半導体チップがフリップチップボンドされた形態で回路基板に搭載されているか、またはワイヤボンディングされた形態で回路基板に搭載されてなる上記[3]に記載の半導体装置の製造方法。
図1に示すように、本発明に係る半導体封止用樹脂シート1は、支持シート2と、該支持シート2上に剥離可能に積層されてなる封止樹脂層3とからなる。
「支持シート2」
樹脂シート1の支持シート2としては、たとえば、ポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリウレタンフィルム、エチレン酢ビフィルム、アイオノマー樹脂フィルム、エチレン・(メタ)アクリル酸共重合体フィルム、エチレン・(メタ)アクリル酸エステル共重合体フィルム、ポリスチレンフィルム、ポリカーボネートフィルム、ポリイミドフィルム、フッ素樹脂フィルム等のフィルムが用いられる。またこれらの架橋フィルムも用いられる。さらにこれらの積層フィルムであってもよい。さらにこれらのフィルムは、透明フィルム、着色フィルムあるいは不透明フィルムであってもよい。
を適宜に選択して得ることが可能であるし、またフィルムの表面に、シリコーン樹脂やアルキッド樹脂などの剥離剤を塗布して剥離処理を施すことで得ることもできる。
「封止樹脂層3」
封止樹脂層3は、熱硬化性を有し、かつ加熱環境下において特異な流動特性を示す。
ましくは110〜190Pa・秒である。なお、熱硬化前の封止樹脂層3の120℃における溶融粘
度は動的粘弾性測定装置により測定周波数1Hzにて測定される。
達するまでの時間は、60秒以下、好ましく50秒以下、さらに好ましくは40秒以下である。組成に高分子を含む封止樹脂は、高温になっても全体が均一な粘度を示すまで時間がかかる。従って、封止樹脂は昇温の後一定温度とすると徐々に粘度が低下していく。しかし、封止樹脂は熱硬化性を有するので、時間の経過とともに熱硬化による粘度の上昇が起こる。なお、封止樹脂層3の120℃における溶融粘度が最小値に達する時間は、動的粘弾性測
定装置により測定周波数1Hzにて測定される。
以下、上記成分(A)〜(C)を説明する。
「バインダー成分(A)」
バインダー成分(A)としては、接着性を有するポリマーであれば特に制限なく使用できるが、通常アクリル系重合体が好ましく使用される。アクリル系重合体の繰り返し単位としては、(メタ)アクリル酸エステルモノマーおよび(メタ)アクリル酸誘導体から導かれる繰り返し単位が挙げられる。ここで(メタ)アクリル酸エステルモノマーとしては、(メタ)アクリル酸シクロアルキルエステル、(メタ)アクリル酸ベンジルエステル、アルキル基の炭素数が1〜18である(メタ)アクリル酸アルキルエステルが用いられる。これらの中でも、特に好ましくはアルキル基の炭素数が1〜18である(メタ)アクリル酸アルキルエステル、たとえばアクリル酸メチル、メタクリル酸メチル、アクリル酸エチル、メタクリル酸エチル、アクリル酸プロピル、メタクリル酸プロピル、アクリル酸ブチル、メタクリル酸ブチル等が用いられる。また、(メタ)アクリル酸誘導体としては、たとえば(メタ)アクリル酸グリシジル等を挙げることができる。
クリル酸エチル、(メタ)アクリル酸ブチル等を用いることが好ましい。また、アクリル酸ヒドロキシエチル等の水酸基含有モノマーを導入することにより、被着体との密着性や粘着物性のコントロールが容易になる。
「熱硬化性成分(B)」
熱硬化性成分(B)は、加熱を受けると三次元網状化し、被着体を強固に接着する性質を有する。このような熱硬化性成分(B)は、一般的にはエポキシ、フェノール、レゾルシノール、ユリア、メラミン、フラン、不飽和ポリエステル、シリコーン等の熱硬化性樹脂と、適当な硬化促進剤とから形成されている。このような熱硬化性成分は種々知られており、本発明においては特に制限されることなく従来より公知の様々な熱硬化性成分を用いることができる。このような熱硬化性成分の一例としては、(B−1)エポキシ樹脂と(
B−2)熱活性型潜在性エポキシ樹脂硬化剤とからなる接着成分を挙げることができる。
キサン−m−ジオキサンなどのように、分子内の炭素−炭素二重結合をたとえば酸化することによりエポキシが導入された、いわゆる脂環型エポキシドを挙げることができる。また分子内にジシクロペンタジエン骨格と、反応性のエポキシ基を有するジシクロペンタジエン骨格含有エポキシ樹脂を用いても良い。
熱活性型潜在性エポキシ樹脂硬化剤(B−2)とは、室温ではエポキシ樹脂と反応せず、ある温度以上の加熱により活性化し、エポキシ樹脂と反応するタイプの硬化剤である。
せて用いることができる。特に上記の中でも、ジシアンジアミド、イミダゾール化合物あるいはこれらの混合物が好ましい。
「その他の成分(C)」
封止樹脂層3には、カップリング剤(C1)を配合しても良い。カップリング剤(C1)は、上記(A)または(B)成分、好ましくは成分(B)が有する官能基と反応する基を有することが望ましい。
ソシアナート、ジフェニルメタン−2,4'−ジイソシアナート、3−メチルジフェニル
メタンジイソシアナート、ヘキサメチレンジイソシアナート、イソホロンジイソシアナート、ジシクロヘキシルメタン−4,4'−ジイソシアナート、ジシクロヘキシルメタン−
2,4'−ジイソシアナート、リジンイソシアナートなどがあげられる。
げることができる。上記のような架橋剤(C2)は、バインダー成分(A)100質量部に対して通常0.1〜20質量部、好ましくは0.2〜10質量部の割合で配合される。
転移点を有する熱可塑性樹脂を配合してもよい。熱可塑性樹脂としては、たとえばポリエステル樹脂、ポリビニルアルコール樹脂、ポリビニルブチラール、ポリ塩化ビニル、ポリスチレン、ポリアミド樹脂、セルロース、ポリエチレン、ポリイソブチレン、ポリビニルエーテル、ポリイミド樹脂、フェノキシ樹脂、ポリメチルメタクリレート、スチレン−イソプレン−スチレンブロック共重合体、スチレン−ブタジエン−スチレンブロック共重合体などが挙げられる。これらの中でも、封止樹脂層の他の成分との相溶性に優れることで、フェノキシ樹脂が特に好ましい。
「封止樹脂」
本発明の封止樹脂層3は、上記のような特異な溶融物性を有する。
であるため、添加量が増えるにつれ加熱時の流動性を阻害し、添加量が少ないと流動性を発現する。一方、熱硬化性成分(B)は低分子量であり、硬化前には流動性を示す。よっ
て、適切な流動性を示し、なお且つブリードしないような流動性を兼ね備えるためには、熱硬化性成分(B)に対するバインダー成分(A)の配合量が重要である。熱硬化性成分(B)の好ましい配合割合は、バインダー成分(A)と熱硬化性成分(B)との合計((A))+(B))100質量部中に、好ましくは10〜99質量部、さらに好ましくは50〜9
7質量部、特に好ましくは83〜95質量部である。
ため、封止樹脂層3を回路基板表面に接触させて仮接着した段階で、樹脂シートへの加圧を速やかに解除することにより、封止樹脂が変形したりブリードアウトすることがない。またフリップチップボンドされたデバイスであっては、空気溜まりを生じることなく樹脂封止でき、ワイヤボンドされたデバイスにあっては、ワイヤに損傷を与えることなく樹脂封止できる。さらに、熱硬化を経て最終的には耐衝撃性の高い硬化物を与えることができる。
「半導体封止用樹脂シート1」
半導体封止用樹脂シート1は、支持シート2上に封止樹脂層3が剥離可能に積層された構成であり、封止樹脂層3を保護するために、封止樹脂層の露出面に保護フィルムを積層しておいてもよい。保護フィルムとしては。前述した支持シート2と同様のフィルムが使用できる。
このような半導体封止用樹脂シート1の製造方法は、特に限定はされず、支持シート2上に、封止樹脂層3を構成する組成物を塗布乾燥することで製造してもよく、また封止樹脂層を他の剥離性のシート上に設け、これを上記支持シート2に転写することで製造してもよい。1回の塗布乾燥工程で必要とする膜厚で封止樹脂層3を形成できない場合は、封止樹脂層上にさらに同じ組成物を複数回塗布乾燥してもよいし、薄厚に形成した樹脂シートに別に塗布乾燥して得た封止樹脂層を積層して、必要とする膜厚の封止樹脂層3を得てもよい。
「半導体装置の製造方法」
次に上記半導体封止用樹脂シート1を用いた本発明に係る半導体装置の製造方法について説明する。
図2には、フリップチップボンドされたデバイスの例を示し、図3にはワイヤボンドされたデバイスの例を示す。
次に上記した本発明の半導体封止用樹脂シート1の封止樹脂層面3を、加熱されたチップ11表面やワイヤ14に接触させる。封止樹脂層3は上記したような特異な溶融物性を有するので、チップ11表面やワイヤ14に封止樹脂層3が接触すると、接触部において封止樹脂層が速やかに溶融軟化し、半導体チップ搭載面の凹凸、隙間に樹脂が埋め込まれ、またワイヤ14が封止樹脂層3中に埋め込まれていく。特に、半導体チップ搭載面の微
小な凹凸、隙間に封止樹脂を充分に充填するためには、減圧、真空中で封止樹脂層を半導体チップ搭載面に圧接することが好ましい。一方、チップ11表面やワイヤ14から離れた位置の封止樹脂は、伝導する熱が少ないので、溶融軟化が遅れる。このため、ワイヤ14には損傷を与えることなく、ワイヤが封止樹脂層3中に埋め込まれていくが、ワイヤから離れた位置では封止樹脂の変形は小さく抑えられる。その後、封止樹脂層3は、回路基板10および半導体チップ11の表面に密着し、封止樹脂層3に所定の圧力が加えられる。このとき、封止樹脂層の大部分はまだ充分に加熱されていないので高い粘度を維持しており、デバイスの端部より封止樹脂がはみ出すブリードアウトは起こらない。所定の圧力を印加した後開放することにより、封止樹脂層は未硬化状態で、または半硬化状態で目的の形状に成型される。
(実施例)
以下本発明を実施例により説明するが、本発明はこれら実施例に限定されるものではない。
「弾性率」、「溶融粘度」
実施例、比較例の封止樹脂層を直径8mm、厚さ3mmとなるように積層して測定用のサンプルを作成し、100℃における弾性率および120℃における溶融粘度を動的粘弾性測定装置(レオメトリクス社製、RDA II)を用いて周波数1Hzにて測定した。
「溶融粘度が最小値に達する時間」
上記と同じサンプルおよび同じ装置、周波数を用いて封止樹脂を常温から1.0℃/secの昇温速度で昇温し、120℃で温度を一定に固定してその後の時間−粘度プロファイルを得、これから溶融粘度が最小値に達する時間を求めた。
「封止樹脂層」
封止樹脂の配合に使用する材料を以下に示す。これらは実施例および比較例に共通である。
(A)バインダー成分:アクリル酸ブチル55質量部と、メタクリル酸10質量部と、メタクリル酸グリシジル20質量部と、アクリル酸2-ヒドロキシエチル15質量部とを共重合してなる重量平均分子量約800,000、ガラス転移温度−28℃の共重合体
(B)熱硬化性成分:下記成分の混合物を用いた。
ビスフェノールA型固形エポキシ樹脂(日本触媒社製、1055、エポキシ当量875〜975):40質量部
o-クレゾールノボラック型エポキシ樹脂(日本化薬社製、EOCN、エポキシ当量213〜223):10質量部
ジシアンジアミド硬化剤(旭電化社製、アデカハードナー3636AS):1質量部
イミダゾール硬化促進剤(四国化成工業社製、キュアゾール2PHZ):1質量部
(C)その他の成分:
C1:シランカップリング剤(三菱化学社製、MKCシリケートMSEP2)
C2:ポリイソシアナート系架橋剤(トリメチロールプロパンとトルイレンジイソシアナートとの付加物)
(実施例1)
(1)半導体封止用樹脂シートの製造
表1に記載の配合の封止樹脂組成物を、支持シート(リンテック社製、厚さ38μm、SP‐PET3811)のシリコーン樹脂によって剥離処理した面に、乾燥膜厚が100μmとなるように、ロールナイフコーターを用いて塗布乾燥(2回塗布により厚膜化)し、その後この塗布乾燥した封止樹脂層の露出面を、保護フィルムとして別の剥離性のフィルム(リンテック社製、厚さ38μm、SP‐PET3801)の剥離処理面に積層し半導体封止用樹脂シートを得た。
(2)封止樹脂型半導体装置(フリップチップ型)の製造
シリコンウエハよりサイズ5×5mm、厚さ100μmで鏡面側にダミー回路を形成したチップを作成し、ダミー回路上にバンプを設けた。該チップを異方導電接着剤を使用して模擬回路基板10(ガラスエポキシ材料と電解銅箔により作成)上にフリップチップボンドを行った。
(実施例2)
実施例1と同じ封止用樹脂シートを用いて、ワイヤボンド型の樹脂封止型半導体装置を製造した。
(3)樹脂封止型半導体装置(ワイヤボンド型)の製造
シリコンウエハよりサイズ5×5mm、厚さ100μmで鏡面側にダミー回路を形成したチップを作成した。該チップを模擬回路基板10(ガラスエポキシ材料と電解銅箔により作成)上に接着剤でチップボンドし、さらにダミー回路上の端子と模擬回路基板10上の端子をワイヤボンドにより結線した。ワイヤボンドの高さはチップ上面よりおよそ40μmであった。
(比較例1、2)
封止用樹脂として表1の比較例1の配合を用いた以外は、実施例1、2と同様の操作を行った。導通に問題はなかったが、模擬回路基板10と封止樹脂との層間にたくさんの空気が巻き込まれていた。
(比較例3)
封止用樹脂として表1の比較例3の配合を用いた以外は、実施例1と同様の操作を行った。導通に問題はなかったが、チップのすそ野に空気が巻き込まれたままであった。
(比較例4)
封止用樹脂として表1の比較例3の配合を用いた以外は、実施例2と同様の操作を行った。樹脂封止後に導通されておらず、さらにチップのすそ野に空気が巻き込まれたままであった。
2…支持シート
3…封止樹脂層
10…回路基板10
11…半導体チップ
12…ハンダボール
13…接着性樹脂
14…ワイヤ
15…接着性樹脂
Claims (4)
- 支持シートと、該支持シート上に剥離可能に積層されてなる封止樹脂層とからなり、
該封止樹脂層が、バインダー成分(A)と熱硬化性成分(B)とを含み、かつ熱硬化性を有し、前記バインダー成分(A)が、重量平均分子量が10万以上のアクリル系重合体であり、前記熱硬化性成分(B)が、(B−1)エポキシ樹脂と(B−2)熱活性型潜在性エポキシ樹脂硬化剤とからなり、熱硬化性成分(B)の配合割合は、バインダー成分(A)と熱硬化性成分(B)との合計100質量部に対して、83〜95質量部であり、
熱硬化前の封止樹脂層の100℃における弾性率が1.0×103〜1.0×104Paであり、熱硬化前の封止樹脂層の120℃における溶融粘度が100〜200Pa・秒であり、熱硬化前の封止樹脂層を120℃で温度一定とした場合に、溶融粘度が最小値に達するまでの時間が60秒以下である半導体封止用樹脂シート。 - フリップチップボンドされたデバイスまたはワイヤボンドされたデバイスの封止に用いる請求項1に記載の半導体封止用樹脂シート。
- 半導体チップが搭載されている回路基板を用意し、該回路基板を加熱し、
請求項1に記載の半導体封止用樹脂シートの封止樹脂層面を、該回路基板の半導体チップ搭載面の凹凸、隙間に埋め込み、封止樹脂層面が回路基板面に接触した後、
封止樹脂層を熱硬化させる工程を含む半導体装置の製造方法。 - 該半導体チップがフリップチップボンドされた形態で回路基板に搭載されているか、またはワイヤボンディングされた形態で回路基板に搭載されてなる請求項3に記載の半導体装置の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004158024A JP4754185B2 (ja) | 2004-05-27 | 2004-05-27 | 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 |
US11/597,299 US8034667B2 (en) | 2004-05-27 | 2005-05-26 | Semiconductor sealing resin sheet and semiconductor device manufacturing method using the same |
KR1020067026807A KR101083928B1 (ko) | 2004-05-27 | 2005-05-26 | 반도체 봉지용 수지 시트 및 이것을 사용한 반도체장치의제조방법 |
CNB2005800170694A CN100466213C (zh) | 2004-05-27 | 2005-05-26 | 半导体密封用树脂片以及使用其的半导体装置的制造方法 |
PCT/JP2005/009697 WO2005117093A1 (ja) | 2004-05-27 | 2005-05-26 | 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 |
EP05743746A EP1783828A4 (en) | 2004-05-27 | 2005-05-26 | SEMICONDUCTOR RESIN BLADDER AND SEMICONDUCTOR MANUFACTURING METHOD THEREWITH |
TW94117407A TWI362116B (en) | 2004-05-27 | 2005-05-27 | Resin sheet for sealing semiconductor and manufacturing method of semiconductor drvice using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004158024A JP4754185B2 (ja) | 2004-05-27 | 2004-05-27 | 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340520A JP2005340520A (ja) | 2005-12-08 |
JP4754185B2 true JP4754185B2 (ja) | 2011-08-24 |
Family
ID=35451143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004158024A Active JP4754185B2 (ja) | 2004-05-27 | 2004-05-27 | 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8034667B2 (ja) |
EP (1) | EP1783828A4 (ja) |
JP (1) | JP4754185B2 (ja) |
KR (1) | KR101083928B1 (ja) |
CN (1) | CN100466213C (ja) |
TW (1) | TWI362116B (ja) |
WO (1) | WO2005117093A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141122A (ja) * | 2006-12-05 | 2008-06-19 | Denso Corp | 樹脂モールド電子部品及びその製造方法 |
JP5242947B2 (ja) * | 2007-05-15 | 2013-07-24 | リンテック株式会社 | シート貼付装置及び貼付方法 |
JP5671778B2 (ja) * | 2008-03-26 | 2015-02-18 | 日立化成株式会社 | 半導体封止用フィルム状接着剤、半導体装置及びその製造方法 |
EP2261963A4 (en) * | 2008-04-04 | 2013-09-11 | Sony Chem & Inf Device Corp | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
JP5223657B2 (ja) * | 2008-12-24 | 2013-06-26 | 株式会社村田製作所 | 電子部品の製造方法及び製造装置 |
JP5349432B2 (ja) * | 2010-09-06 | 2013-11-20 | 日東電工株式会社 | 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート |
US9068067B2 (en) | 2010-09-24 | 2015-06-30 | Intel Corporation | Flexible underfill compositions for enhanced reliability |
CN102842541A (zh) * | 2011-06-22 | 2012-12-26 | 日东电工株式会社 | 层叠膜及其使用 |
JP6362834B2 (ja) * | 2012-07-17 | 2018-07-25 | 晶元光電股▲ふん▼有限公司Epistar Corporation | 半導体装置の製造方法 |
JP6041933B2 (ja) * | 2012-11-29 | 2016-12-14 | 日東電工株式会社 | 熱硬化性樹脂シート及び電子部品パッケージの製造方法 |
JP5943898B2 (ja) * | 2012-11-29 | 2016-07-05 | 日東電工株式会社 | 熱硬化性樹脂シート及び電子部品パッケージの製造方法 |
KR102008792B1 (ko) * | 2012-12-13 | 2019-08-08 | 엘지이노텍 주식회사 | 터치 패널 및 이의 제조방법 |
JP2014192467A (ja) * | 2013-03-28 | 2014-10-06 | Sanken Electric Co Ltd | 半導体装置 |
JP2014216488A (ja) * | 2013-04-25 | 2014-11-17 | 日東電工株式会社 | 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置 |
JP6272690B2 (ja) * | 2013-12-26 | 2018-01-31 | 日東電工株式会社 | 両面セパレータ付き封止用シート、及び、半導体装置の製造方法 |
JP6453773B2 (ja) * | 2014-01-22 | 2019-01-16 | リンテック株式会社 | 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび検査方法 |
KR102520360B1 (ko) * | 2014-11-18 | 2023-04-11 | 가부시끼가이샤 레조낙 | 반도체 장치 및 그 제조 방법, 및 가요성 수지층 형성용 수지 조성물 |
US20160359080A1 (en) | 2015-06-07 | 2016-12-08 | Solarcity Corporation | System, method and apparatus for chemical vapor deposition |
US9806048B2 (en) | 2016-03-16 | 2017-10-31 | Qualcomm Incorporated | Planar fan-out wafer level packaging |
US9748434B1 (en) | 2016-05-24 | 2017-08-29 | Tesla, Inc. | Systems, method and apparatus for curing conductive paste |
US9954136B2 (en) | 2016-08-03 | 2018-04-24 | Tesla, Inc. | Cassette optimized for an inline annealing system |
US10115856B2 (en) | 2016-10-31 | 2018-10-30 | Tesla, Inc. | System and method for curing conductive paste using induction heating |
CN110418822A (zh) * | 2017-03-13 | 2019-11-05 | 琳得科株式会社 | 树脂组合物、树脂片、层叠体、以及半导体元件 |
JP6816667B2 (ja) * | 2017-07-10 | 2021-01-20 | 味の素株式会社 | 樹脂組成物 |
JP6997654B2 (ja) * | 2018-03-08 | 2022-01-17 | 日東電工株式会社 | 封止用シート |
WO2020017481A1 (ja) * | 2018-07-18 | 2020-01-23 | リンテック株式会社 | 樹脂シート及び積層体 |
CN109742227B (zh) * | 2019-01-03 | 2022-07-01 | 业成科技(成都)有限公司 | 封装膜、封装装置、封装方法及电子器件 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03208221A (ja) * | 1990-01-10 | 1991-09-11 | Toyo Tire & Rubber Co Ltd | フイルムコートされた電子部品封止用成形体 |
US5126188A (en) | 1989-06-16 | 1992-06-30 | Toyo Tire & Rubber Company Limited | Shaped material for use in sealing electronic parts |
JPH06244231A (ja) * | 1993-02-01 | 1994-09-02 | Motorola Inc | 気密半導体デバイスおよびその製造方法 |
JPH098179A (ja) * | 1995-06-15 | 1997-01-10 | Toshiba Corp | 樹脂封止型半導体装置、その製造方法、半導体封止用樹脂シートおよび半導体封止用樹脂組成物 |
WO1997002596A1 (fr) * | 1995-06-30 | 1997-01-23 | Kabushiki Kaisha Toshiba | Composant electronique et son procede de fabrication |
JP3911088B2 (ja) * | 1997-04-28 | 2007-05-09 | 日東電工株式会社 | 半導体装置 |
JPH11251347A (ja) * | 1998-03-03 | 1999-09-17 | Hitachi Cable Ltd | 半導体パッケージの製造方法 |
JP4275221B2 (ja) * | 1998-07-06 | 2009-06-10 | リンテック株式会社 | 粘接着剤組成物および粘接着シート |
JP2001107009A (ja) | 1999-09-30 | 2001-04-17 | Three M Innovative Properties Co | 熱硬化性接着剤組成物及びそれを用いた接着構造 |
JP2001207031A (ja) * | 2000-01-28 | 2001-07-31 | Nitto Denko Corp | 半導体封止用樹脂組成物及び半導体装置 |
JP4438973B2 (ja) | 2000-05-23 | 2010-03-24 | アムコア テクノロジー,インコーポレイテッド | シート状樹脂組成物及びそれを用いた半導体装置の製造方法 |
JP4753329B2 (ja) * | 2001-02-14 | 2011-08-24 | 日東電工株式会社 | 熱硬化性樹脂組成物および半導体装置 |
JP3544362B2 (ja) | 2001-03-21 | 2004-07-21 | リンテック株式会社 | 半導体チップの製造方法 |
JP2003049074A (ja) * | 2001-05-31 | 2003-02-21 | Nippon Petrochemicals Co Ltd | 熱硬化性樹脂組成物 |
JP4166997B2 (ja) * | 2002-03-29 | 2008-10-15 | 富士通メディアデバイス株式会社 | 弾性表面波素子の実装方法及び樹脂封止された弾性表面波素子を有する弾性表面波装置 |
JP3717899B2 (ja) * | 2002-04-01 | 2005-11-16 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP5274744B2 (ja) * | 2002-09-30 | 2013-08-28 | 日立化成株式会社 | フィルム状接着剤及びこれを用いた半導体装置 |
JP2004143217A (ja) | 2002-10-22 | 2004-05-20 | Three M Innovative Properties Co | 熱硬化性接着剤組成物 |
JP2005327789A (ja) | 2004-05-12 | 2005-11-24 | Sharp Corp | ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法 |
-
2004
- 2004-05-27 JP JP2004158024A patent/JP4754185B2/ja active Active
-
2005
- 2005-05-26 CN CNB2005800170694A patent/CN100466213C/zh active Active
- 2005-05-26 US US11/597,299 patent/US8034667B2/en not_active Expired - Fee Related
- 2005-05-26 WO PCT/JP2005/009697 patent/WO2005117093A1/ja active Application Filing
- 2005-05-26 KR KR1020067026807A patent/KR101083928B1/ko active IP Right Grant
- 2005-05-26 EP EP05743746A patent/EP1783828A4/en not_active Withdrawn
- 2005-05-27 TW TW94117407A patent/TWI362116B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW200603420A (en) | 2006-01-16 |
CN100466213C (zh) | 2009-03-04 |
KR20070022101A (ko) | 2007-02-23 |
EP1783828A4 (en) | 2009-09-23 |
TWI362116B (en) | 2012-04-11 |
EP1783828A1 (en) | 2007-05-09 |
WO2005117093A1 (ja) | 2005-12-08 |
JP2005340520A (ja) | 2005-12-08 |
US8034667B2 (en) | 2011-10-11 |
KR101083928B1 (ko) | 2011-11-15 |
US20070254410A1 (en) | 2007-11-01 |
CN1957452A (zh) | 2007-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4754185B2 (ja) | 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 | |
JP4519762B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2005327789A (ja) | ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法 | |
JP4668001B2 (ja) | ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法 | |
JP4536660B2 (ja) | ダイシング・ダイボンド用粘接着シートおよび半導体装置の製造方法 | |
JP4449325B2 (ja) | 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。 | |
JP5005324B2 (ja) | 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法 | |
TWI622633B (zh) | 非導電性黏結膜 | |
JP4067308B2 (ja) | ウエハダイシング・接着用シートおよび半導体装置の製造方法 | |
WO2019098329A1 (ja) | 熱硬化性樹脂フィルム及び第1保護膜形成用シート | |
JP5301023B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP5213313B2 (ja) | 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法 | |
JP5005325B2 (ja) | 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法 | |
JP5662810B2 (ja) | 接着剤組成物、接着シートおよび半導体装置の製造方法 | |
JP4778078B2 (ja) | 接着剤組成物、接着用シート、ダイシング・ダイアタッチフィルム及び半導体装置 | |
JP5156033B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP5414256B2 (ja) | 接着剤組成物、接着シートおよび半導体装置の製造方法 | |
JP4472620B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
CN112424307B (zh) | 用于半导体电路连接的粘合剂组合物、使用其的用于半导体的粘合剂膜、用于制造半导体封装的方法和半导体封装 | |
KR20180084056A (ko) | 회로 부재 접속용 수지 시트 | |
JP5392017B2 (ja) | 接着剤組成物、接着用シート、ダイシング・ダイアタッチフィルム及び半導体装置 | |
KR20070022729A (ko) | 다이싱·다이본딩 겸용 점접착 시트 및 이것을 사용한반도체장치의 제조방법 | |
KR20160144714A (ko) | 반도체 소자용 봉지 필름 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100604 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100929 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110525 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4754185 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |