JP5223657B2 - 電子部品の製造方法及び製造装置 - Google Patents
電子部品の製造方法及び製造装置 Download PDFInfo
- Publication number
- JP5223657B2 JP5223657B2 JP2008327325A JP2008327325A JP5223657B2 JP 5223657 B2 JP5223657 B2 JP 5223657B2 JP 2008327325 A JP2008327325 A JP 2008327325A JP 2008327325 A JP2008327325 A JP 2008327325A JP 5223657 B2 JP5223657 B2 JP 5223657B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- sheet
- electronic functional
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
図1は特許文献1に示されている電子部品製造時の各工程図である。
(1)複数のチップ状電子機能素子を実装集合基板上にそれぞれ実装する電子機能素子実装工程と、
前記実装集合基板の上面にアンダーフィル形成用の樹脂を滴下して、前記実装集合基板の上面と前記チップ状電子機能素子の下面との間に前記アンダーフィル形成用の樹脂を浸入させるアンダーフィル形成工程と、
前記チップ状電子機能素子が実装され、前記アンダーフィルが形成された前記実装集合基板上にシート樹脂を配置して、前記実装集合基板と前記シート樹脂との積層体を構成するシート樹脂積層工程と、
ガスバリア性を備えた袋に前記積層体を入れ、減圧下で前記シート樹脂の硬化温度未満の温度に加熱して前記シート樹脂中の溶剤を揮発させる溶剤揮発工程と、
前記袋を密封し、前記積層体に対して大気圧または大気圧を超える圧力を加えるとともに、前記積層体を前記シート樹脂の硬化温度に達するまで加熱することによって、前記実装集合基板の上面と前記チップ状電子機能素子の下面との間にアンダーフィルが形成された前記チップ状電子機能素子の周囲に前記シート樹脂を回り込ませた後に前記シート樹脂を硬化させて、前記チップ状電子機能素子を前記実装集合基板上に樹脂封止する樹脂封止工程と、
前記樹脂封止された電子機能素子を備えた前記実装集合基板を電子機能素子毎に分割する分割工程と、
を有して、電子部品を製造する。
(5)複数のチップ状電子機能素子が実装された実装集合基板の上面にアンダーフィル形成用の樹脂を滴下するアンダーフィル形成用樹脂滴下装置と、
前記実装集合基板上にシート樹脂が配置されてなる積層体を、ガスバリア性を備えた袋に入れられた状態で減圧するチャンバーと、
前記チャンバー内を減圧するとともに前記チャンバー内を前記シート樹脂の硬化温度未満の温度に加熱する減圧下加熱装置と、
前記袋が密封され、大気圧環境に戻された状態で、前記積層体を前記シート樹脂の硬化温度に達するまで加熱する加圧加熱硬化装置と、
を備える。
この発明の第1の実施形態に係る電子部品の製造方法及びその製造装置について、図2〜図7を参照して説明する。
図2は、電子機能素子実装工程、アンダーフィル形成工程、およびシート樹脂積層工程の各工程での状態について示す断面図である。
図3(A)に示した積層体は図2(C)に示した積層体の全体図である。
溶剤揮発工程では、図3(B)に示すように、前記積層体をパック30に入れ、基板入りパック50を構成する。
前記アンダーフィル樹脂81は、例えばこの段階で硬化させる。
前記アンダーフィル樹脂81は、この段階で硬化させてもよい。
先ず、第1の一定温度Taになるまで加熱し、また所定圧力Pになるまで加圧する。この第1の一定温度Taは、シート樹脂24の硬化温度未満の温度であり、且つシート樹脂24の樹脂がチップ状電子機能素子の周囲に充分に回り込むために要する粘度にまで粘性が下がる温度である。この第1の一定温度Taを所定時間T1持続させる。この時間T1はシート樹脂24の樹脂がチップ状電子機能素子の周囲に充分に回り込むために要する時間である。これにより、チップ状電子機能素子の周囲を樹脂で取り囲む。
なお、上記の実施形態は温間静水圧加圧法により加熱・加圧を行った例であるが、水以外の不活性液体などを使用してもよく、また気体を加熱・加圧するオートクレーブ法も同様に適用できる。
パック30のシールの後、大気圧下に戻す時にパック内の圧力(真空度とシール時の内容積で決まる)と大気圧とに差圧が生じてパック30が内容物を押し付ける。このときシート樹脂24が変形することでチップ状電子機能素子40A,40Bにストレスが掛かることになるが、一般に封止樹脂は加熱することで低粘度化するので、チップ状電子機能素子40A,40Bへのダメージを低減でき、チップ状電子機能素子40A,40B及びその接合部の破壊を防止できる。
図8は樹脂封止工程で基板入りパックを加熱加圧する状態を示す図である。第1の実施形態では、温間静水圧加圧法で基板入りパック50を加熱加圧したが、図8に示す例では、一軸プレス装置のステージ71に基板入りパック50を置き、一軸プレス装置の可動部72で、加熱しつつ基板入りパック50を所定押圧力でプレスする。
基板入りパック50の構成は図2・図3に示した工程と同じ工程で構成する。
その後の工程は第1の実施形態の場合と同様である。
この発明の第3の実施形態に係る電子部品の製造方法及びその製造装置について、図9を参照して説明する。
図9(A)は「シート樹脂積層工程」での状態を示す図、図9(B)・図9(C)は「溶剤揮発工程」での状態を示す断面図である。また、図9(D)は「樹脂封止工程」の前半工程での状態を示す図である。図9(A)〜図9(D)の工程は第1の実施形態で図3に示した工程と同様である。
12…樹脂フィルム
13…袋
25…セパレータ
23…実装基板
24…シート樹脂
25…セパレータ
30…パック
40A,40B…チップ状電子機能素子
50…パック
51…加熱ステージ
52…シールヒータ
53…板
54…吸入ダクト
55…カバー
60…加圧容器
61…加熱加圧水
71…ステージ
72…可動部
80…ディスペンサ
81…アンダーフィル形成用樹脂
Claims (5)
- 複数のチップ状電子機能素子を実装集合基板上にそれぞれ実装する電子機能素子実装工程と、
前記実装集合基板の上面にアンダーフィル形成用の樹脂を滴下して、前記実装集合基板の上面と前記チップ状電子機能素子の下面との間に前記アンダーフィル形成用の樹脂を浸入させてアンダーフィルを形成するアンダーフィル形成工程と、
前記チップ状電子機能素子が実装され、前記アンダーフィルが形成された前記実装集合基板上にシート樹脂を配置して、前記実装集合基板と前記シート樹脂との積層体を構成するシート樹脂積層工程と、
ガスバリア性を備えた袋に前記積層体を入れ、減圧下で前記シート樹脂の硬化温度未満の温度に加熱して前記シート樹脂中の溶剤を揮発させる溶剤揮発工程と、
前記袋を密封し、前記積層体に対して大気圧または大気圧を超える圧力を加えるとともに、前記積層体を前記シート樹脂の硬化温度に達するまで加熱することによって、前記実装集合基板の上面と前記チップ状電子機能素子の下面との間にアンダーフィルが形成された前記チップ状電子機能素子の周囲に前記シート樹脂を回り込ませた後に前記シート樹脂を硬化させて、前記チップ状電子機能素子を前記実装集合基板上に樹脂封止する樹脂封止工程と、
前記樹脂封止された電子機能素子を備えた前記実装集合基板を電子機能素子毎に分割する分割工程と、
を有することを特徴とする電子部品の製造方法。 - 前記樹脂封止工程は、
前記袋を密封したまま前記積層体に対して大気圧環境に戻した状態で加熱する、請求項1に記載の電子部品の製造方法。 - 前記樹脂封止工程は、
前記袋を密封したまま、加圧装置によって前記積層体に大気圧以上の圧力を加えた状態で加熱する、請求項1に記載の電子部品の製造方法。 - 前記樹脂封止工程は、
前記積層体に対して、前記シート樹脂の硬化温度未満の温度で一旦加熱し、その後に前記シート樹脂の硬化温度以上の温度で加熱する、請求項2又は3に記載の電子部品の製造方法。 - 複数のチップ状電子機能素子が実装された実装集合基板の上面にアンダーフィル形成用の樹脂を滴下するアンダーフィル形成用樹脂滴下装置と、
前記実装集合基板上にシート樹脂が配置されてなる積層体を、ガスバリア性を備えた袋に入れられた状態で減圧するチャンバーと、
前記チャンバー内を減圧するとともに前記チャンバー内を前記シート樹脂の硬化温度未満の温度に加熱する減圧下加熱装置と、
前記袋が密封され、大気圧環境に戻された状態で、前記積層体を前記シート樹脂の硬化温度に達するまで加熱する加圧加熱硬化装置と、
を備えたことを特徴とする電子部品の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327325A JP5223657B2 (ja) | 2008-12-24 | 2008-12-24 | 電子部品の製造方法及び製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327325A JP5223657B2 (ja) | 2008-12-24 | 2008-12-24 | 電子部品の製造方法及び製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010153434A JP2010153434A (ja) | 2010-07-08 |
JP5223657B2 true JP5223657B2 (ja) | 2013-06-26 |
Family
ID=42572243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008327325A Active JP5223657B2 (ja) | 2008-12-24 | 2008-12-24 | 電子部品の製造方法及び製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5223657B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10297470B2 (en) | 2013-10-28 | 2019-05-21 | Nitto Denko Corporation | Resin sheet for sealing electronic device and method for manufacturing electronic-device package |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011040182A (ja) | 2009-08-07 | 2011-02-24 | Mitsubishi Heavy Ind Ltd | 有機発光パネルの製造装置及び有機発光パネルの製造方法 |
CN104247012B (zh) | 2012-10-01 | 2017-08-25 | 富士电机株式会社 | 半导体装置及其制造方法 |
KR20150066513A (ko) * | 2012-10-12 | 2015-06-16 | 신토고교 가부시키가이샤 | 감압 지그 및 감압 지그를 이용한 피가압물의 가압 방법 |
JP6272690B2 (ja) * | 2013-12-26 | 2018-01-31 | 日東電工株式会社 | 両面セパレータ付き封止用シート、及び、半導体装置の製造方法 |
CN105565254B (zh) * | 2014-10-17 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
WO2020203102A1 (ja) * | 2019-03-29 | 2020-10-08 | 太陽インキ製造株式会社 | 中空デバイス用ドライフィルム、硬化物および電子部品 |
WO2021029259A1 (ja) * | 2019-08-09 | 2021-02-18 | ナガセケムテックス株式会社 | モールドアンダーフィル封止用の多層シート、モールドアンダーフィル封止方法、電子部品実装基板及び電子部品実装基板の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH034542A (ja) * | 1989-06-01 | 1991-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH11220077A (ja) * | 1997-10-15 | 1999-08-10 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
TWI263403B (en) * | 2004-01-22 | 2006-10-01 | Murata Manufacturing Co | Electronic component manufacturing method |
JP4754185B2 (ja) * | 2004-05-27 | 2011-08-24 | リンテック株式会社 | 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 |
JP5083161B2 (ja) * | 2008-04-16 | 2012-11-28 | 株式会社村田製作所 | 電子部品の製造方法及び製造装置 |
-
2008
- 2008-12-24 JP JP2008327325A patent/JP5223657B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10297470B2 (en) | 2013-10-28 | 2019-05-21 | Nitto Denko Corporation | Resin sheet for sealing electronic device and method for manufacturing electronic-device package |
Also Published As
Publication number | Publication date |
---|---|
JP2010153434A (ja) | 2010-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5223657B2 (ja) | 電子部品の製造方法及び製造装置 | |
JP5083161B2 (ja) | 電子部品の製造方法及び製造装置 | |
JP4386039B2 (ja) | 電子部品の製造方法 | |
JP4746646B2 (ja) | 積層型電子部品 | |
JP4188337B2 (ja) | 積層型電子部品の製造方法 | |
CN102800662A (zh) | 层叠型半导体装置及其制造方法 | |
US20180082915A1 (en) | Air cavity packages and methods for the production thereof | |
TW200304683A (en) | Packaging method for saw element and saw device having the resin-sealed saw element | |
WO2018066462A1 (ja) | 半導体チップの実装装置、および、半導体装置の製造方法 | |
JP2006324567A (ja) | 部品内蔵基板とその製造方法 | |
JP2000243767A (ja) | 半導体装置及びその製造方法 | |
JP2005303267A (ja) | 積層型電子部品 | |
CN100440464C (zh) | 层叠型半导体器件以及层叠型电子部件的制造方法 | |
JP4594777B2 (ja) | 積層型電子部品の製造方法 | |
WO2013121689A1 (ja) | 電子部品及びその製造方法 | |
KR100804856B1 (ko) | 반도체 장치의 제조 방법 | |
WO2010109985A1 (ja) | 電子部品の製造方法 | |
JP3564980B2 (ja) | 半導体チップの実装方法 | |
JP2010278421A (ja) | 電子部品の製造方法 | |
JP2008108782A (ja) | 電子装置およびその製造方法 | |
CN112530816B (zh) | 半导体装置的制造方法 | |
JP5332810B2 (ja) | 電子部品の製造装置および製造方法 | |
JP2013081971A (ja) | 加圧加熱装置、及び、電子部品の製造方法 | |
JP2005302971A (ja) | 半導体チップ実装体の製造方法、半導体チップ実装体 | |
JP4293088B2 (ja) | 積層型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121102 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20121102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5223657 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |