JP5223657B2 - 電子部品の製造方法及び製造装置 - Google Patents

電子部品の製造方法及び製造装置 Download PDF

Info

Publication number
JP5223657B2
JP5223657B2 JP2008327325A JP2008327325A JP5223657B2 JP 5223657 B2 JP5223657 B2 JP 5223657B2 JP 2008327325 A JP2008327325 A JP 2008327325A JP 2008327325 A JP2008327325 A JP 2008327325A JP 5223657 B2 JP5223657 B2 JP 5223657B2
Authority
JP
Japan
Prior art keywords
resin
chip
sheet
electronic functional
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008327325A
Other languages
English (en)
Other versions
JP2010153434A (ja
Inventor
彰夫 勝部
啓 田中
隆政 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008327325A priority Critical patent/JP5223657B2/ja
Publication of JP2010153434A publication Critical patent/JP2010153434A/ja
Application granted granted Critical
Publication of JP5223657B2 publication Critical patent/JP5223657B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

この発明は、例えばチップサイズパッケージの電子部品の製造方法及びその製造装置に関するものである。
従来、半導体ベアチップ等のチップ状電子機能素子を備えたパッケージの小型化及び低背化を図るために、各種構造のチップサイズパッケージ(CSP)の開発が行われている。
このような目的で樹脂封止パッケージを行うものとして特許文献1が開示されている。
図1は特許文献1に示されている電子部品製造時の各工程図である。
まず実装工程では、図1(A)に示すように、実装集合基板11の上に素子を突起状電極3を介して実装し、配置工程において、各素子2の上に樹脂フィルム12が配置される。続く真空パック工程において、図1(B)のように実装集合基板11と実装された各素子2と樹脂フィルム12との積層体が真空パック用の袋13に入れられて、この袋13の内部が減圧され、袋13の開口部の近傍が両側から熱融着用ヒータにより融着されて開口部が閉じられる。
その後、図1(C)のように、袋13ごと樹脂フィルム12の硬化温度未満の温度に加熱される。
これによって、袋13により真空パックされた実装集合基板11の上に実装された各素子2の間に、軟化した樹脂フィルム12が浸入し、樹脂フィルム12からの封止樹脂前躯体4aによって封止される。
次の硬化工程において、各素子2と実装集合基板11とが樹脂フィルム12からの封止樹脂前躯体4aの硬化温度までさらに加熱されて、封止樹脂前躯体4aが硬化される。その結果、図1(D)に示すように各素子2がそれぞれ封止樹脂部4で覆われる。
その後、分割工程で図1(E)に示すように、実装集合基板11を素子2ごとに仮想分断線9に沿って分割される。
再公表特許WO2005/071731号公報
前述の減圧及び加熱を伴う樹脂封止は、加熱工程以外の工程が一般的には室温でのプロセスとなるため、使用可能な樹脂の粘度物性値が限定される。仮にそれを逸脱する物性値の樹脂材料を使用した場合は、実装済み素子や接合部にダメージを与えたり、粘度が高く流動性が不充分なため必要な充填性を確保できなかったりするという課題がある。
また、樹脂には揮発性の溶剤成分が含まれているものがあるが、本硬化時にそれが揮発する過程でボイド(樹脂が充填されずに残った気泡)が生じるおそれがあり、充填不良や外観品位の低下を招く。そのため、揮発性溶剤成分の含有量を厳しく制限する必要があったり、使用可能な樹脂材料が無溶剤系材料に限定されたりする問題があった。
さらに、チップ状電子機能素子がある程度以上大きいと、そのチップ状電子機能素子と実装集合基板との間への樹脂の充填が不充分となる、すなわちアンダーフィルが完全に形成されない。そのため、接合強度が不充分になるおそれがあった。
そこで、この発明の目的は、前述の問題を解消して、樹脂の充填性を高め、実装済み素子の接合部に対するダメージを抑え、ボイドの発生を防止し、封止樹脂として利用可能な樹脂の物性値の範囲を広げた、電子部品の製造方法及びその製造装置を提供することにある。
前記課題を解決するために、この発明は次のようにして電子部品を製造する。
(1)複数のチップ状電子機能素子を実装集合基板上にそれぞれ実装する電子機能素子実装工程と、
前記実装集合基板の上面にアンダーフィル形成用の樹脂を滴下して、前記実装集合基板の上面と前記チップ状電子機能素子の下面との間に前記アンダーフィル形成用の樹脂を浸入させるアンダーフィル形成工程と、
前記チップ状電子機能素子が実装され、前記アンダーフィルが形成された前記実装集合基板上にシート樹脂を配置して、前記実装集合基板と前記シート樹脂との積層体を構成するシート樹脂積層工程と、
ガスバリア性を備えた袋に前記積層体を入れ、減圧下で前記シート樹脂の硬化温度未満の温度に加熱して前記シート樹脂中の溶剤を揮発させる溶剤揮発工程と、
前記袋を密封し、前記積層体に対して大気圧または大気圧を超える圧力を加えるとともに、前記積層体を前記シート樹脂の硬化温度に達するまで加熱することによって、前記実装集合基板の上面と前記チップ状電子機能素子の下面との間にアンダーフィルが形成された前記チップ状電子機能素子の周囲に前記シート樹脂を回り込ませた後に前記シート樹脂を硬化させて、前記チップ状電子機能素子を前記実装集合基板上に樹脂封止する樹脂封止工程と、
前記樹脂封止された電子機能素子を備えた前記実装集合基板を電子機能素子毎に分割する分割工程と、
を有して、電子部品を製造する。
この製造方法によれば、溶剤揮発工程で減圧時にシート樹脂を加熱して室温時より粘度を低下させることで樹脂流動圧力による部品や接合部へのダメージを低減して封止時の接合部破壊を防ぐだけでなく、ボイドや樹脂充填時に樹脂内に混入した気泡(以下、「エアー噛み」という。)がなくなり、空隙への樹脂浸入・充填性も向上する。
また、溶剤揮発工程でシート樹脂を減圧下で加熱する(減圧しながら加熱するか、加熱しながら減圧する)ことで、従来工法の硬化過程で発生するのと同等量の溶剤成分を揮発蒸散させることができ、その後に行う樹脂封止工程(本硬化過程)では既に溶剤成分残留量が減少しているので溶剤の揮発によるボイドが発生せず、素子へのダメージも無い。そのため、樹脂封止工程(本硬化過程)で例えば昇温速度を遅くするといった温度プロファイルの制御を行う必要もなく、単にシート樹脂の硬化温度以上に加熱することによって前記シート樹脂を本硬化させるだけで済むため、硬化時間(プロセス時間)も短縮できる。またシート樹脂中の溶剤量を厳密に管理することなくボイドレスの封止が可能となるため管理コストが低減できる。
さらには、チップ状電子機能素子と実装集合基板との間にアンダーフィル形成用樹脂が浸入(充填)するので、比較的大型のチップ状電子機能素子が搭載された電子部品を対象にする場合にも、チップ状電子機能素子と実装集合基板との間にアンダーフィルが形成されて、ボイドやエアー噛みの無い樹脂封止ができる。
(2)前記樹脂封止工程では、前記袋を密封したまま前記積層体に対して大気圧環境に戻した状態で加熱する。
この製造方法によれば、加圧+加熱+真空機能を満たすために大型プレスやそのための大型真空チャンバーとポンプなどを必要とせずに、安価な装置で同様の効果を得られ、低コストなプロセスで製造できる。また、樹脂封止工程では、大気圧環境下で単にシート樹脂の硬化温度以上に加熱することによって前記シート樹脂を本硬化させるだけで済むため、硬化時間(プロセス時間)も短縮でき、シート樹脂中の溶剤量を厳密に管理する必要もなくなり、管理コストが低減できる。
(3)前記樹脂封止工程では、前記袋を密封したまま、加圧装置によって前記積層体に大気圧以上の圧力を加えた状態で加熱する。
この製造方法によれば、溶剤揮発工程でシート樹脂から抜け切れなかった溶剤などにより発生するボイドや、エアー噛みがある場合、後にその気体が揮発し、膨張して、おおきなボイドまたはエアー噛みによる空間が発生することがあるが、これを加圧装置によって圧力をかけながら硬化温度まで上げることで、ボイドやエアー噛みをつぶすことができる。
(4)前記樹脂封止工程では、前記積層体に対して、前記シート樹脂の硬化温度未満の温度で一旦加熱し、その後に前記シート樹脂の硬化温度以上の温度で加熱する。
この製造方法によれば、前記シート樹脂の硬化温度未満の温度で、樹脂の粘性が下がっている状態で加圧するため、樹脂の流動性が非常によい。そのため、より大きなチップ状電子機能素子についても、その周囲に樹脂を充分回り込ませることが可能となる。
前記課題を解決するために、この発明の電子部品の製造装置は次のように構成する。
(5)複数のチップ状電子機能素子が実装された実装集合基板の上面にアンダーフィル形成用の樹脂を滴下するアンダーフィル形成用樹脂滴下装置と、
前記実装集合基板上にシート樹脂が配置されてなる積層体を、ガスバリア性を備えた袋に入れられた状態で減圧するチャンバーと、
前記チャンバー内を減圧するとともに前記チャンバー内を前記シート樹脂の硬化温度未満の温度に加熱する減圧下加熱装置と、
前記袋密封され、大気圧環境に戻され状態で、前記積層体を前記シート樹脂の硬化温度に達するまで加熱する加圧加熱硬化装置と、
を備える。
この構成により、加圧+加熱+真空機能を満たすために大型プレスやそのための大型真空チャンバーとポンプなどを必要とせずに、安価な装置で同様の効果を得られ、低コストなプロセスで製造できる。
また、減圧下加熱装置でシート樹脂から抜け切れなかった溶剤などにより発生するボイドやエアーの混入によるエアー噛みが加圧加熱硬化手段によってつぶされる。また、前記シート樹脂の硬化温度未満の温度で、樹脂の粘性が下がっている状態で加圧することになるので、より大きなチップ状電子機能素子についても、その下面と実装集合基板との間に樹脂の充填が可能となる。
さらに、チップ状電子機能素子と実装集合基板との間にアンダーフィル形成用樹脂が浸入(充填)して、ボイドやエアー噛みの無い樹脂封止ができる。
この発明によれば、樹脂流動圧力による部品や接合部へのダメージを低減して封止時の接合部破壊が防止できる。また、ボイドやエアー噛みがなくなり、空隙への樹脂浸入・充填性が向上する。また、溶剤の揮発によるボイドが発生せず、素子へのダメージも無い。さらに、従来は困難であった大きなチップ状電子機能素子についても、その周囲に樹脂を充分回り込ませることが可能となる。
《第1の実施形態》
この発明の第1の実施形態に係る電子部品の製造方法及びその製造装置について、図2〜図7を参照して説明する。
図2は、電子機能素子実装工程、アンダーフィル形成工程、およびシート樹脂積層工程の各工程での状態について示す断面図である。
まず、「電子機能素子実装工程」で、図2(A)に示すように、アルミナ等のセラミック基板、ガラスエポキシ等の樹脂基板である実装基板23の上面に金属ナノ粒子等によるバンプを形成し、このバンプを用いて、実装基板23上に複数のチップ状電子機能素子40Aをフェイスダウン方式で実装する。また、その他のチップ状電子機能素子40Bを半田付け実装する。この実装基板23が本発明に係る「実装集合基板」に相当する。
次に、「アンダーフィル形成工程」で、図2(B)に示すように、上記チップ状電子機能素子40A,40Bの周囲にアンダーフィル形成用樹脂をディスペンサ80で滴下する。このようにアンダーフィル形成用樹脂の滴下によって、チップ状電子機能素子40Aの下面と実装基板23との間、及びチップ状電子機能素子40Aと40Bとで挟まれる狭い空間にアンダーフィル形成用樹脂81が充填される。
その後、「シート樹脂積層工程」で、上記アンダーフィル形成用樹脂81を硬化させた後、図2(C)に示すように、実装基板23の上部にシート樹脂24及びセパレータ25を配置して積層体を構成する。
なお、アンダーフィル樹脂81はこの段階では硬化させなくてもよい。アンダーフィル樹脂を硬化させないことで、その後の溶剤揮発工程における減圧および加熱によって、チップ状電子機能素子40Aと40Bの下面や側面に巻き込まれたボイドなども除去できる。
図3(A)は前記「シート樹脂積層工程」での状態を示す図、図3(B)・図3(C)は「溶剤揮発工程」での状態を示す断面図である。また、図3(D)は「樹脂封止工程」の前半工程での状態を示す図である。
図3(A)に示した積層体は図2(C)に示した積層体の全体図である。
溶剤揮発工程では、図3(B)に示すように、前記積層体をパック30に入れ、基板入りパック50を構成する。
前記セパレータ22,25は、粘性を有するシート樹脂24がパック30の内面に貼り付かないようにするためのものであり、そのような目的を達成できるものであれば材質は特に問わない。またパック30と実装基板23との間に別のセパレータを介在させてもよい。一方、パック30の内面自体が離型機能を有する場合は、セパレータ25をパック30とシート樹脂24との間に介在させなくてもよい。このような離型機能は、例えば離型剤のコーティングなどの方法により付与することができる。
パック30としては、柔軟性とガスバリア性を備え、内層にシーラント層を有するラミネートパックを用いる。なお、基板入りパック50を構成する際に、ベース板を積層体と共にパック30に入れておくことにより、パック収縮時の実装基板の反りや外的ダメージを防止することができる。
なお、実装基板23が十分な剛性を有し、パック収縮時の反りが無視できる程度である場合には、ベース板を配置せずに基板入りパック50を作成してもよい。
前記シート樹脂は、封止樹脂をシート状に形成したものであり、実装基板の素子搭載面に搭載する。このシート樹脂は実装素子の搭載エリアを完全に覆うサイズであり、厚さは搭載素子高さより厚め(例えば素子高さ約180μmに対して230μm厚程度)のものを用いる。但し、この厚みは搭載素子の実装基板内での集積度によって変化するため、集積度に合わせて適宜定める。
その後、「溶剤揮発工程」で、図3(C)に示すように、基板入りパック50を加熱ラミネート装置の加熱ステージにセットし、減圧するとともにシート樹脂24の硬化温度未満の温度にまで加熱する。このことによってシート樹脂中の溶剤を揮発させる。
具体的には、加熱ステージ51にセットした後、70〜120℃の加熱を行い、その後真空チャンバーを閉じて減圧を開始し、所定の真空度(50〜150Pa程度)にまで到達させる。
上記加熱と減圧のタイミングは、所望の真空度到達時点で所望の温度(樹脂温度)に到達していれば任意に変更可能である。所望の温度に到達したときの真空度より最終的な到達真空度はさらに高くても構わない。また、到達温度は、シート樹脂の温度−粘度特性、実装基板の空隙の状態と樹脂の浸入量、及びシート樹脂の溶剤成分の揮発量に基づいて本硬化後にボイドが発生しない範囲で決定する。
真空度及び温度が所定値に到達した後に時間管理を行う。例えば30s程度の時間が経過するのを待つ。
次に、「樹脂封止工程」で、図3(D)に示すようにパック30をシールしてラミネートパックを密封し、真空チャンバーを開放して大気圧下に戻す。
図4は前記溶剤揮発工程と前記樹脂封止工程の処理を行う装置の構成図である。図4(B)は主要部の断面図、図4(A)は主要部の上面図である。この装置は加熱ラミネート装置であり、図中の基板入りパック50(図3(B)に示した状態)を配置する加熱ステージ(減圧下加熱手段)51、基板入りパック50のパック30のシール部Sをシールするシールヒータ52、シール用当て板53、吸入ダクト54、及びこれらを覆うカバー55を備えている。このカバー55を閉じて、所定の真空度に到達してから所定の時間その状態を維持した後に、シールヒータ52とシール用当て板53とがパック30のシール部となる箇所を上下から挟み込むように動作し、パック30の当該箇所を加圧・加熱してシール部Sを形成し、基板入りパック50を密封する。加熱ステージ51は、カートリッジヒータプレートや誘導加熱などにより、基板入りパック50を加熱する。
前記アンダーフィル樹脂81は、例えばこの段階で硬化させる。
この加熱ラミネート装置は不図示の真空チャンバー内に入れて、真空ポンプによって減圧時に真空チャンバー内を減圧する。
図5は、図3(D)に示した樹脂封止工程の前半工程に続く後半工程について示す図である。図3(D)に示したように、パック30をシールしてラミネートパックを密封し、真空チャンバーを開放して大気圧下に戻した後、図5に示す温間静水圧加圧法(WIP法)により、基板入りパック50を加熱加圧する。
前記アンダーフィル樹脂81は、この段階で硬化させてもよい。
図5に示すように、基板入りパック50を加圧容器60内に入れて、加熱加圧水61を介して加熱及び加圧する。この装置が本発明に係る「加圧加熱硬化手段」に相当する。
なお、前記アンダーフィル樹脂81を硬化させるための工程は、前記「樹脂封止工程」の前半工程や後半工程に限らず、独立して設けてもよい。
最後に「分割工程」で、図5(B)に示したように、パックを開封し、必要に応じて用いたベース板、セパレータ25を取り除いて、実装基板23をダイシングまたはスクライブ分割によって複数の子基板91にする。
図6は、従来用いられていた封止用樹脂及びこの発明の実施形態で適用するシート樹脂についての、温度に対するシート樹脂の粘度、及びシート樹脂からの溶剤揮発量の特性を示すものである。
この図6において特性曲線V1は従来の封止用樹脂の温度変化に対する樹脂の粘度の特性を表している。また、特性曲線S1は、従来の封止用樹脂の、温度変化に対する溶剤揮発量の特性を表している。
従来の封止温度は室温であり、この従来の封止用樹脂は樹脂封止を行った後に樹脂硬化設定温度にまで加熱する段階で、特性曲線S1で示すように樹脂からわずかに溶剤が揮発することになる。
一方、特性曲線V2は、本発明により新たに適用可能となる或る樹脂の温度変化に対する樹脂の粘度の特性を表している。また特性曲線S2は、本発明の電子部品の製造方法により生じる、温度変化による溶剤揮発量の変化を表している。
本発明では溶剤揮発工程での設定温度をその樹脂の溶剤揮発温度(特性曲線S1のピーク温度)より高く設定しているので、減圧下における温度上昇に伴って溶剤が揮発する。したがって、その後に、パックをシールして大気圧環境に戻した際には、樹脂中から既に溶剤が揮発している。そのため、このように従来の封止用樹脂より溶剤揮発量の多い樹脂を用いてもボイドのない電子部品が製造できる。例えば溶剤成分が0.1wt%以上含まれていても適用可能である。
因みに、特性曲線V2、S2で示した、本発明により適用可能となった樹脂を用いて従来の製造方法により樹脂封止を行ったとすると、本硬化のための温度上昇過程で、図6において特性曲線S3で示すように多量の溶剤が揮発する。この揮発した溶剤はパック内に閉じ込められたままであるので、これがボイドとなって現れる。また、室温では特性曲線V2で示すように樹脂粘度が高いため、樹脂流動圧力により部品接合部へのダメージが発生する。
図7は、図5(A)に示した温間静水圧加圧法での加熱・加圧プロファイルの例である。
先ず、第1の一定温度Taになるまで加熱し、また所定圧力Pになるまで加圧する。この第1の一定温度Taは、シート樹脂24の硬化温度未満の温度であり、且つシート樹脂24の樹脂がチップ状電子機能素子の周囲に充分に回り込むために要する粘度にまで粘性が下がる温度である。この第1の一定温度Taを所定時間T1持続させる。この時間T1はシート樹脂24の樹脂がチップ状電子機能素子の周囲に充分に回り込むために要する時間である。これにより、チップ状電子機能素子の周囲を樹脂で取り囲む。
その後、圧力Pは一定にしたまま、シート樹脂24の硬化温度以上の第2の一定温度Tbにまで温度を上げる。この状態を所定時間T2だけ持続させる。この時間T2は、チップ状電子機能素子周囲の樹脂が熱硬化するに要する充分な時間である。
続いて、加熱温度・加圧圧力を徐々に下げて、樹脂封止工程の後半工程を終了する。
なお、上記の実施形態は温間静水圧加圧法により加熱・加圧を行った例であるが、水以外の不活性液体などを使用してもよく、また気体を加熱・加圧するオートクレーブ法も同様に適用できる。
なお、図7に示した例では、シート樹脂24の硬化温度未満の温度Taを保持する時間とシート樹脂24の硬化温度以上の温度を保持する時間とを分けたが、加熱温度を徐々に上昇させることによって、加熱温度がシート樹脂24の硬化温度未満である時間にシート樹脂の流動による充填を行い、加熱温度がシート樹脂24の硬化温度以上となる時間でシート樹脂を硬化させるようにしてもよい。
以上に示した方法により、次のような効果を奏する。
パック30のシールの後、大気圧下に戻す時にパック内の圧力(真空度とシール時の内容積で決まる)と大気圧とに差圧が生じてパック30が内容物を押し付ける。このときシート樹脂24が変形することでチップ状電子機能素子40A,40Bにストレスが掛かることになるが、一般に封止樹脂は加熱することで低粘度化するので、チップ状電子機能素子40A,40Bへのダメージを低減でき、チップ状電子機能素子40A,40B及びその接合部の破壊を防止できる。
同様に、シート樹脂が室温時より低粘度化することによりボイドの発生やエアー噛みが防止され、空隙への樹脂浸入・充填性が向上する。
減圧下でシート樹脂を加熱するので、大気圧で加熱する場合に比較してより低温で多量の溶剤成分がシート樹脂から揮発蒸散し、パック後に行う本硬化加熱過程においてボイドの原因となる溶剤成分が残留しない、あるいは非常に減少していることになる。したがってボイドが発生しない。その結果、樹脂材料の溶剤有無による制約を受けることなく、多くの樹脂が封止樹脂として使用可能となり、高信頼性及び低コスト化が図れる。
さらに、チップ状電子機能素子と実装基板との間、及び狭い素子間へアンダーフィル形成用樹脂を充填する工程を実施することにより、シート樹脂でボイドやエアー噛みの無い樹脂封止ができる。特にチップ状電子機能素子と実装基板間のギャップが非常に小さい場合に確実にアンダーフィルが構成できる。
アンダーフィル形成用樹脂やシート樹脂は、粘度や線膨張係数の調整のためシリカなどのフィラーを含有している場合が多いが、チップ状電子機能素子と実装基板の間のギャップが非常に小さい場合、例えば5〜40μmの場合、アンダーフィル形成用樹脂内のフィラー径をギャップ以下に小さくする(例えば3μm以下とする)。このことで、上記ギャップにアンダーフィル形成用樹脂の充填が容易となる。一方、シート樹脂の含有するフィラーのフィラー径はアンダーフィル形成用樹脂のフィラー径より大きく(例えばフィラー径30μmに)することができる。したがって、所望の粘度や線膨張係数のシート樹脂を使用することができ、高価な樹脂を用いることなく、信頼性の高い電子部品を構成できる。
《第2の実施形態》
図8は樹脂封止工程で基板入りパックを加熱加圧する状態を示す図である。第1の実施形態では、温間静水圧加圧法で基板入りパック50を加熱加圧したが、図8に示す例では、一軸プレス装置のステージ71に基板入りパック50を置き、一軸プレス装置の可動部72で、加熱しつつ基板入りパック50を所定押圧力でプレスする。
基板入りパック50の構成は図2・図3に示した工程と同じ工程で構成する。
プレス時の加熱温度は、シート樹脂24の硬化温度未満の温度であり、且つシート樹脂24の樹脂がチップ状電子機能素子の周囲に充分に回り込むために要する粘度にまで粘性が下がる温度である。これにより、チップ状電子機能素子の周囲を樹脂で取り囲む。
その後、圧力は一定にしたまま、シート樹脂24の硬化温度以上の温度にまで温度を上げる。このことにより、チップ状電子機能素子周囲及びチップ状電子機能素子の下面と実装基板の表面との間の樹脂が熱硬化する。
その後の工程は第1の実施形態の場合と同様である。
このように、一軸プレス装置を用いると、平坦性が高い剛体(ステージ71及び可動部72)で基板入りパックに熱と圧力をかけることになるので、シート樹脂が流動することによって生じる樹脂面の平面度が上がる。
なお、実装基板がセラミック基板である場合のように、その基板の凹凸や突起などで基板割れが発生するおそれがある場合には、基板入りパック50と一軸プレス装置のステージ71及び可動部72との間にゴムシートなどの、セラミックや樹脂より柔らかい弾性体や柔軟体を挟んでもよい。
《第3の実施形態》
この発明の第3の実施形態に係る電子部品の製造方法及びその製造装置について、図9を参照して説明する。
図9(A)は「シート樹脂積層工程」での状態を示す図、図9(B)・図9(C)は「溶剤揮発工程」での状態を示す断面図である。また、図9(D)は「樹脂封止工程」の前半工程での状態を示す図である。図9(A)〜図9(D)の工程は第1の実施形態で図3に示した工程と同様である。
図9(E)は「樹脂封止工程」の後半工程での状態を示す図である。第1の実施形態では、温間静水圧加圧法で基板入りパック50を加熱加圧し、第2の実施形態では、一軸プレス装置を用いて、加熱しつつ基板入りパック50を所定押圧力でプレスするようにしたが、第3の実施形態では、大気圧で加圧しつつ加熱する。
すなわち、「樹脂封止工程」の前半工程では、図9(D)に示すようにパック30をシールしてラミネートパックを密封し、真空チャンバーを開放して大気圧下に戻す。その後、図9(E)に示すように、パックのまま大気圧下の硬化条件である175℃/1H程度の加熱処理を行い、樹脂を本硬化させる。
上記加熱処理では、先ずシート樹脂の硬化温度未満の温度で所定時間だけ保持し、その後にシート樹脂の硬化温度以上の温度まで加熱する、という2段階で加熱してもよい。
その後、「分割工程」で、パックを開封し、必要に応じて用いたベース板、セパレータ25を取り除いて、実装基板23をダイシングまたはスクライブ分割によって複数の子基板にする。
比較的大型のチップ状電子機能素子と実装集合基板との間にアンダーフィルが形成されているので、このようにして、真空チャンバーの開放により、大気圧で加熱するだけでも、チップ状電子機能素子と実装集合基板との間にボイドやエアー噛みの無い状態で樹脂封止された電子部品が構成できる。
なお、チップ状電子機能素子の接続端子の接合材料は金属ナノ粒子に限らず、導電性接着剤、はんだなどの種々の材料を用いることができる。また、Auバンプ接合による接合、ワイヤボンディング、およびこれらの組み合わせによる接合にも適用可能である。
特許文献1に示されている電子部品製造時の各工程図である。 電子機能素子実装工程、アンダーフィル形成工程、およびシート樹脂積層工程の各工程での状態について示す断面図である。 図3(A)はシート樹脂積層工程での状態を示す図、図3(B)・図3(C)は溶剤揮発工程での状態を示す断面図である。また、図3(D)は樹脂封止工程の前半工程での状態を示す図である。 溶剤揮発工程と樹脂封止工程の処理を行う装置の構成図である。 図3(D)に示した樹脂封止工程の前半工程に続く後半工程について示す図である。 従来用いられていた封止用樹脂及びこの発明の実施形態で適用するシート樹脂についての、温度に対するシート樹脂の粘度、及びシート樹脂からの溶剤揮発量の特性を示すものである。 図5(A)に示した温間静水圧加圧法での加熱・加圧プロファイルの例である。 樹脂封止工程で基板入りパックを加熱加圧する状態を示す図である。 図9(A)はシート樹脂積層工程での状態を示す図、図9(B)・図9(C)は溶剤揮発工程での状態を示す断面図で、図9(D)は樹脂封止工程の前半工程での状態を示す図である。また、図9(E)は樹脂封止工程の後半工程での状態を示す図である。
符号の説明
11…実装集合基板
12…樹脂フィルム
13…袋
25…セパレータ
23…実装基板
24…シート樹脂
25…セパレータ
30…パック
40A,40B…チップ状電子機能素子
50…パック
51…加熱ステージ
52…シールヒータ
53…板
54…吸入ダクト
55…カバー
60…加圧容器
61…加熱加圧水
71…ステージ
72…可動部
80…ディスペンサ
81…アンダーフィル形成用樹脂

Claims (5)

  1. 複数のチップ状電子機能素子を実装集合基板上にそれぞれ実装する電子機能素子実装工程と、
    前記実装集合基板の上面にアンダーフィル形成用の樹脂を滴下して、前記実装集合基板の上面と前記チップ状電子機能素子の下面との間に前記アンダーフィル形成用の樹脂を浸入させてアンダーフィルを形成するアンダーフィル形成工程と、
    前記チップ状電子機能素子が実装され、前記アンダーフィルが形成された前記実装集合基板上にシート樹脂を配置して、前記実装集合基板と前記シート樹脂との積層体を構成するシート樹脂積層工程と、
    ガスバリア性を備えた袋に前記積層体を入れ、減圧下で前記シート樹脂の硬化温度未満の温度に加熱して前記シート樹脂中の溶剤を揮発させる溶剤揮発工程と、
    前記袋を密封し、前記積層体に対して大気圧または大気圧を超える圧力を加えるとともに、前記積層体を前記シート樹脂の硬化温度に達するまで加熱することによって、前記実装集合基板の上面と前記チップ状電子機能素子の下面との間にアンダーフィルが形成された前記チップ状電子機能素子の周囲に前記シート樹脂を回り込ませた後に前記シート樹脂を硬化させて、前記チップ状電子機能素子を前記実装集合基板上に樹脂封止する樹脂封止工程と、
    前記樹脂封止された電子機能素子を備えた前記実装集合基板を電子機能素子毎に分割する分割工程と、
    を有することを特徴とする電子部品の製造方法。
  2. 前記樹脂封止工程は、
    前記袋を密封したまま前記積層体に対して大気圧環境に戻した状態で加熱する、請求項1に記載の電子部品の製造方法。
  3. 前記樹脂封止工程は、
    前記袋を密封したまま、加圧装置によって前記積層体に大気圧以上の圧力を加えた状態で加熱する、請求項1に記載の電子部品の製造方法。
  4. 前記樹脂封止工程は、
    前記積層体に対して、前記シート樹脂の硬化温度未満の温度で一旦加熱し、その後に前記シート樹脂の硬化温度以上の温度で加熱する、請求項2又は3に記載の電子部品の製造方法。
  5. 複数のチップ状電子機能素子が実装された実装集合基板の上面にアンダーフィル形成用の樹脂を滴下するアンダーフィル形成用樹脂滴下装置と、
    前記実装集合基板上にシート樹脂が配置されてなる積層体を、ガスバリア性を備えた袋に入れられた状態で減圧するチャンバーと、
    前記チャンバー内を減圧するとともに前記チャンバー内を前記シート樹脂の硬化温度未満の温度に加熱する減圧下加熱装置と、
    前記袋密封され、大気圧環境に戻され状態で、前記積層体を前記シート樹脂の硬化温度に達するまで加熱する加圧加熱硬化装置と、
    を備えたことを特徴とする電子部品の製造装置。
JP2008327325A 2008-12-24 2008-12-24 電子部品の製造方法及び製造装置 Active JP5223657B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008327325A JP5223657B2 (ja) 2008-12-24 2008-12-24 電子部品の製造方法及び製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008327325A JP5223657B2 (ja) 2008-12-24 2008-12-24 電子部品の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JP2010153434A JP2010153434A (ja) 2010-07-08
JP5223657B2 true JP5223657B2 (ja) 2013-06-26

Family

ID=42572243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008327325A Active JP5223657B2 (ja) 2008-12-24 2008-12-24 電子部品の製造方法及び製造装置

Country Status (1)

Country Link
JP (1) JP5223657B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297470B2 (en) 2013-10-28 2019-05-21 Nitto Denko Corporation Resin sheet for sealing electronic device and method for manufacturing electronic-device package

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040182A (ja) 2009-08-07 2011-02-24 Mitsubishi Heavy Ind Ltd 有機発光パネルの製造装置及び有機発光パネルの製造方法
CN104247012B (zh) 2012-10-01 2017-08-25 富士电机株式会社 半导体装置及其制造方法
KR20150066513A (ko) * 2012-10-12 2015-06-16 신토고교 가부시키가이샤 감압 지그 및 감압 지그를 이용한 피가압물의 가압 방법
JP6272690B2 (ja) * 2013-12-26 2018-01-31 日東電工株式会社 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
CN105565254B (zh) * 2014-10-17 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
WO2020203102A1 (ja) * 2019-03-29 2020-10-08 太陽インキ製造株式会社 中空デバイス用ドライフィルム、硬化物および電子部品
WO2021029259A1 (ja) * 2019-08-09 2021-02-18 ナガセケムテックス株式会社 モールドアンダーフィル封止用の多層シート、モールドアンダーフィル封止方法、電子部品実装基板及び電子部品実装基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034542A (ja) * 1989-06-01 1991-01-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH11220077A (ja) * 1997-10-15 1999-08-10 Toshiba Corp 半導体装置および半導体装置の製造方法
TWI263403B (en) * 2004-01-22 2006-10-01 Murata Manufacturing Co Electronic component manufacturing method
JP4754185B2 (ja) * 2004-05-27 2011-08-24 リンテック株式会社 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
JP5083161B2 (ja) * 2008-04-16 2012-11-28 株式会社村田製作所 電子部品の製造方法及び製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297470B2 (en) 2013-10-28 2019-05-21 Nitto Denko Corporation Resin sheet for sealing electronic device and method for manufacturing electronic-device package

Also Published As

Publication number Publication date
JP2010153434A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
JP5223657B2 (ja) 電子部品の製造方法及び製造装置
JP5083161B2 (ja) 電子部品の製造方法及び製造装置
JP4386039B2 (ja) 電子部品の製造方法
JP4746646B2 (ja) 積層型電子部品
JP4188337B2 (ja) 積層型電子部品の製造方法
CN102800662A (zh) 层叠型半导体装置及其制造方法
US20180082915A1 (en) Air cavity packages and methods for the production thereof
TW200304683A (en) Packaging method for saw element and saw device having the resin-sealed saw element
WO2018066462A1 (ja) 半導体チップの実装装置、および、半導体装置の製造方法
JP2006324567A (ja) 部品内蔵基板とその製造方法
JP2000243767A (ja) 半導体装置及びその製造方法
JP2005303267A (ja) 積層型電子部品
CN100440464C (zh) 层叠型半导体器件以及层叠型电子部件的制造方法
JP4594777B2 (ja) 積層型電子部品の製造方法
WO2013121689A1 (ja) 電子部品及びその製造方法
KR100804856B1 (ko) 반도체 장치의 제조 방법
WO2010109985A1 (ja) 電子部品の製造方法
JP3564980B2 (ja) 半導体チップの実装方法
JP2010278421A (ja) 電子部品の製造方法
JP2008108782A (ja) 電子装置およびその製造方法
CN112530816B (zh) 半导体装置的制造方法
JP5332810B2 (ja) 電子部品の製造装置および製造方法
JP2013081971A (ja) 加圧加熱装置、及び、電子部品の製造方法
JP2005302971A (ja) 半導体チップ実装体の製造方法、半導体チップ実装体
JP4293088B2 (ja) 積層型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121102

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130225

R150 Certificate of patent or registration of utility model

Ref document number: 5223657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3