WO2013121689A1 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
WO2013121689A1
WO2013121689A1 PCT/JP2012/083868 JP2012083868W WO2013121689A1 WO 2013121689 A1 WO2013121689 A1 WO 2013121689A1 JP 2012083868 W JP2012083868 W JP 2012083868W WO 2013121689 A1 WO2013121689 A1 WO 2013121689A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
electronic component
sealing layer
resin sealing
resin sheet
Prior art date
Application number
PCT/JP2012/083868
Other languages
English (en)
French (fr)
Inventor
新開　秀樹
吉田　和弘
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2013121689A1 publication Critical patent/WO2013121689A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/08—Holders with means for regulating temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1042—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a housing formed by a cavity in a resin
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Definitions

  • the present invention relates to an electronic component in which an electronic component element is mounted on a ceramic substrate and a manufacturing method thereof, and more particularly to an electronic component in which the electronic component element is sealed with a resin sealing layer and a manufacturing method thereof.
  • Patent Document 1 discloses an example of a method for manufacturing this type of electronic component.
  • Patent Document 1 an electronic component element is mounted on a mounting board. Next, the resin film is placed on the electronic component element. Thereafter, the structure in which the electronic component element and the resin film are mounted on the mounting substrate is put in a bag having gas barrier properties. Next, the inside of the bag is decompressed, and the opening of the bag is closed and sealed. Next, the bag is put in an oven and heated to cause the resin film to flow and cure along the electronic component element.
  • the electronic component element is a surface acoustic wave element. Therefore, it is necessary to reliably provide a hollow portion below the electronic component element. Therefore, a resin film made of a solventless type resin is used as the resin film.
  • an exterior resin layer composed of a plurality of resin sealing layers is configured so as to cover an electronic component element mounted on a substrate.
  • the resin sealing layer is formed by curing a resin film made of a solventless type resin.
  • the solvent-free type resin has a linear thermal expansion coefficient of several tens of ppm / ° C.
  • the linear thermal expansion coefficient of the mounting substrate made of an inorganic material such as alumina is about 7 ppm / ° C. Therefore, when a temperature change is applied as in a thermal shock test or the like, there is a possibility that peeling or the like may occur between the resin sealing layer and the mounting substrate. That is, there is a problem that the above-mentioned failure tends to occur when a thermal shock is applied.
  • Patent Document 2 an electronic component having an exterior resin layer composed of a plurality of resin sealing layers is also known, but even in an electronic component using this type of exterior resin layer, a thermal shock test is also performed. There is a problem that a failure tends to occur.
  • An object of the present invention is to provide an electronic component and a method for manufacturing the same that are unlikely to fail even when thermal shock is repeatedly applied as in a thermal shock test.
  • An electronic component according to the present invention includes a ceramic substrate, an electronic component element mounted on the ceramic substrate with a gap therebetween, and the electronic component element disposed on the ceramic substrate so as to leave the gap. And a resin sealing layer for sealing.
  • the resin sealing layer is positioned on the first resin sealing layer provided to cover the electronic component element on the ceramic substrate, and the first resin sealing layer. Second resin sealing layer. And the linear thermal expansion coefficient of the said 2nd resin sealing layer is made lower than the linear thermal expansion coefficient of the said 1st resin sealing layer.
  • the first resin sealing layer is made of a solventless resin
  • the second resin sealing layer is made of a solvent type resin. Since the 2nd resin sealing layer consists of solvent type resin, content of an inorganic filler can be raised. Therefore, the linear thermal expansion coefficient of the second resin sealing layer can be effectively reduced.
  • the first and second resin sealing layers each contain an inorganic filler, and the inorganic filler content in the second resin sealing layer is More than the inorganic filler content in the first resin sealing layer. In this case, the linear thermal expansion coefficient of the second resin sealing layer can be effectively reduced.
  • the inorganic filler content in the second resin sealing layer is 70 to 90% by weight, and the inorganic filler in the first resin sealing layer is The content is 40 to 60% by weight.
  • the linear thermal expansion coefficient in the second resin sealing layer can be further effectively increased.
  • a flow can be suppressed.
  • the inorganic filler is preferably at least one selected from the group consisting of silica, carbon, alumina, and calcium carbonate.
  • the residual solvent amount in the second resin sealing layer is preferably 0.01% by weight or less. In that case, generation of voids in the second resin sealing layer can be effectively suppressed.
  • the method of manufacturing an electronic component according to the present invention includes a ceramic substrate, an electronic component element mounted on the ceramic substrate with a gap therebetween, and the ceramic component disposed on the ceramic substrate so as to leave the gap.
  • An electronic component manufacturing method comprising a resin sealing layer sealing an electronic component element, wherein the first resin sealing layer and the first resin sealing layer are arranged on the ceramic substrate.
  • the electronic component element is resin-sealed with a resin sealing layer having a second resin sealing layer having a small thermal expansion coefficient.
  • a first resin sheet constituting a first resin sealing layer is formed on a plurality of electronic component elements mounted on the collective substrate, and a second resin sealing layer is formed on the first resin sheet.
  • a first resin sealing layer derived from the first resin sheet is formed by causing the first resin sheet to enter between the electronic component elements mounted on the collective substrate packed under reduced pressure. And a sealing step in which the second resin sheet is brought into close contact with the first resin sheet.
  • a dividing step of dividing the collective substrate for each electronic component element after the sealing step is dividing the sealing step.
  • a solvent-free type first resin sheet is used as the first resin sheet, and a solvent-type second resin is used as the second resin sheet.
  • the resin sheet is used.
  • the inorganic filler content can be increased in the second resin sealing layer. Therefore, the linear thermal expansion coefficient of the second resin sealing layer can be effectively reduced.
  • the first and second resin sheets contain an inorganic filler, and the inorganic filler content in the second resin sheet is the first value.
  • the inorganic filler content in the resin sheet is increased. In this case, the linear thermal expansion coefficient of the second resin sealing layer can be further effectively reduced.
  • the inorganic filler content in the first resin sheet is 40 to 60% by weight, and the inorganic filler content in the second resin sheet is 70 to 90% by weight.
  • the residual solvent amount of the second resin sheet is 0.01% by weight or less. In this case, generation of voids in the second resin sealing layer can be effectively suppressed.
  • At least one selected from the group consisting of silica, carbon, alumina and calcium carbonate can be used as the inorganic filler.
  • the difference between the gel time of the first resin sheet and the gel time of the second resin sheet is within 100 seconds. In this case, generation of voids in the second resin sealing layer can be effectively suppressed.
  • the thermal shock test is performed. Even when thermal shock is repeatedly applied as in the case of time, it is possible to effectively suppress the occurrence of a failure of the electronic component.
  • FIG. 1 is a schematic front sectional view of an electronic component according to an embodiment of the present invention.
  • FIG. 2A and FIG. 2B are schematic front sectional views for explaining a method for manufacturing an electronic component according to an embodiment of the present invention.
  • FIG. 3A and FIG. 3B are schematic front sectional views for explaining a method for manufacturing an electronic component according to an embodiment of the present invention.
  • FIG. 4 is a front cross-sectional view for explaining a process of dividing the collective substrate and obtaining individual electronic components in the electronic component manufacturing method of the embodiment of the present invention.
  • FIG. 5 is a schematic configuration diagram for explaining a decompression packing process in the electronic component manufacturing method according to the embodiment of the present invention.
  • FIG. 6 is a diagram showing a thermal shock test result when the filler content of the second resin sealing layer in the electronic component according to the embodiment of the present invention is changed.
  • FIG. 7 is a view showing the relationship between the residual solvent amount and the void generation rate in the resin sealing layer in the obtained electronic component in the resin sheet before curing in the electronic component according to one embodiment of the present invention. is there.
  • FIG. 1 is a schematic front sectional view of an electronic component according to an embodiment of the present invention.
  • the electronic component 1 has a ceramic substrate 2.
  • the material constituting the ceramic substrate 2 include insulating ceramics such as alumina. Since the ceramic substrate 2 is made of ceramics, its linear thermal expansion coefficient is about several ppm / ° C. For example, in the case of alumina, the coefficient of linear thermal expansion is 7 ppm / ° C.
  • the electronic component element 3 is mounted on the ceramic substrate 2.
  • the electronic component element 3 is a surface acoustic wave element.
  • the electronic component element 3 is mounted on the ceramic substrate 2 by a flip chip bonding method. More specifically, bumps 4 and 5 made of solder or the like are provided on the lower surface of the electronic component element 3. The bumps 4 and 5 are bonded to the electrodes on the ceramic substrate 2.
  • the electronic component element 3 is a surface acoustic wave element, and a surface acoustic wave propagation portion is located on the lower surface. Therefore, the air gap A is provided in order not to disturb the excitation of the surface acoustic wave.
  • the air gap A exists between the ceramic substrate 2 and the lower surface of the electronic component element 3.
  • a resin sealing layer 6 is provided so as to cover the electronic component element 3. That is, the exterior of the electronic component 1 is provided by the resin sealing layer 6 so as to leave the gap A.
  • the resin sealing layer 6 includes a first resin sealing layer 6a and a second resin sealing layer 6b.
  • the first resin sealing layer 6 a is provided on the ceramic substrate 2 so as to cover the side surface and the upper surface of the electronic component element 3.
  • the second resin sealing layer 6b is laminated on the upper surface of the first resin sealing layer 6a. As described above, since it is necessary to provide the gap A, the first resin sealing layer 6a is provided so as not to reach the gap A.
  • the characteristic of the electronic component 1 is that the linear thermal expansion coefficient of the second resin sealing layer 6b is lower than the linear thermal expansion coefficient of the first resin sealing layer 6a.
  • the electronic component 1 if thermal shock is repeatedly applied as in the thermal shock test, partial peeling may occur between the resin sealing layer 6 and the ceramic substrate 2. For this reason, it is strongly demanded that such troubles as moisture resistance failure due to peeling hardly occur.
  • the electronic component 1 is strongly required that the resin sealing layer 6 does not reach the gap A.
  • the linear thermal expansion coefficient of the resin is several tens of ppm / ° C. or more.
  • the linear thermal expansion coefficient of the ceramic substrate 2 is as low as several ppm / ° C. as described above.
  • the linear thermal expansion coefficient of the 2nd resin sealing layer 6b is made lower than the linear thermal expansion coefficient of the 1st resin sealing layer 6a. Therefore, since the linear thermal expansion coefficient of the second resin sealing layer 6b is low, the linear thermal expansion coefficient of the entire resin sealing layer 6 can be lowered. Thereby, the occurrence of failure during the thermal shock test can be effectively suppressed.
  • the first resin sealing layer 6a is made of a solventless thermosetting resin. More specifically, it consists of an epoxy resin, and its thermal expansion coefficient is 36 ppm / ° C. A solventless resin does not contain a solvent, and therefore hardly flows when cured by heating. Therefore, the gap A can be reliably ensured. That is, the first resin sealing layer 6a is unlikely to reach the gap A when being cured by heating.
  • the second resin sealing layer 6b is made of a solvent-type thermosetting resin. More specifically, the second resin sealing layer 6b is made of an epoxy resin.
  • the linear thermal expansion coefficient of the second resin sealing layer 6b is 18 ppm / ° C. in the present embodiment.
  • the solvent type resin is configured using a resin composition containing a solvent. Since the solvent is included, the second resin sealing layer 6b is more likely to flow than the first resin sealing layer 6a in the heating process during thermosetting. But since the 2nd resin sealing layer 6b is solvent type resin, it can contain many inorganic fillers. In the present embodiment, the inorganic filler content in the second resin sealing layer 6b is increased to 70% by weight or more. Therefore, the linear thermal expansion coefficient of the second resin sealing layer 6b can be effectively reduced. Therefore, as described above, the failure of the electronic component 1 when a thermal shock is applied can be effectively suppressed.
  • the electronic component 1 functions to reliably form the gap A by the first resin sealing layer 6a made of a solventless resin.
  • the second resin sealing layer 6b functions to effectively suppress the occurrence of failure during the thermal shock test. That is, the resin sealing layer 6 includes a first resin sealing layer 6a that functions as a fluidity suppressing layer, and a second resin sealing layer 6b that functions to reduce the linear thermal expansion coefficient. In addition to the first and second resin sealing layers 6a and 6b, one or more other resin sealing layers may be further laminated.
  • the solvent-free thermosetting resin constituting the first resin sealing layer 6a is not particularly limited, but it is solvent-free such as epoxy, polyimide, polyolefin, silicone, and phenol. Type thermosetting resin.
  • examples of the solvent type thermosetting resin constituting the second resin sealing layer 6b include epoxy type, polyimide type, polyolefin type, silicone type, and phenol type solvent type thermosetting resins. .
  • the first and second resin sealing layers 6a and 6b preferably contain an inorganic filler as described above.
  • the inorganic filler content in the second resin sealing layer 6b is made larger than the inorganic filler content in the first resin sealing layer 6a.
  • the linear thermal expansion coefficient of the second resin sealing layer 6b can be effectively reduced.
  • the inorganic filler content in the second resin sealing layer 6b is 70% by weight or more, and the inorganic filler content in the first resin sealing layer 6a is 60% by weight or less.
  • the content of the inorganic filler in the second resin sealing layer 6b is 70% by weight or more, the linear thermal expansion coefficient of the second resin sealing layer 6b can be effectively reduced, and failure of the thermal shock test can be prevented. Generation
  • production can be suppressed effectively.
  • the content of the inorganic filler in the first resin sealing layer 6a is 60% by weight or less, the flow can be suppressed when cured by heating.
  • the inorganic filler is not particularly limited, and at least one selected from the group consisting of silica, carbon, alumina, and calcium carbonate can be used. These inorganic fillers are general-purpose inorganic fillers and are easily available. Therefore, the electronic component of the present invention can be provided at a low cost. These inorganic fillers have a linear thermal expansion coefficient of about 0.1 to 7.0 ppm / ° C. Therefore, it greatly contributes to effectively reducing the linear thermal expansion coefficient of the second resin sealing layer 6b.
  • the residual solvent amount in the second resin sealing layer 6b is 0.01% by weight or less.
  • the residual solvent ratio is 0.01% by weight or less at the second resin sheet stage for forming the second resin sealing layer 6b used in the manufacturing method described later. Thereby, generation
  • an assembly of a plurality of electronic components 1 is manufactured and then divided into individual electronic components 1.
  • the collective substrate 2A is finally divided into the ceramic substrate 2 described above.
  • a plurality of electronic component elements 3 are mounted on the aggregate substrate 2A by a known flip chip bonding method.
  • a plurality of electronic component elements 3 are mounted in a matrix on the aggregate substrate 2A.
  • the electronic component element 3 is a surface acoustic wave element. Therefore, the surface on which the surface acoustic wave propagates is the lower surface. Therefore, since it is joined to the collective substrate 2A via the bumps 4 and 5, the gap A described above is formed between the lower surface of the electronic component element 3 and the upper surface of the collective substrate 2A.
  • the first resin sheet 6A and the second resin sheet 6B shown in FIG. 2A are laminated in this order.
  • the first resin sheet 6A is for forming the first resin sealing layer 6a.
  • the 2nd resin sheet 6B is for forming the 2nd resin sealing layer 6b mentioned above.
  • the thickness of the first resin sheet 6A is not particularly limited, but is about several tens to several hundreds ⁇ m.
  • the thickness of the second resin sheet 6B is not particularly limited, but is about several tens to several hundreds ⁇ m.
  • the first resin sheet 6A is made of the above-described solventless thermosetting resin and contains an inorganic filler in a proportion of 40 to 60% by weight.
  • the content of the inorganic filler in the first resin sheet 6A is smaller, the flow can be suppressed when heat-curing. However, if the content of the inorganic filler is too small, the fluidity becomes too low, so 40% by weight or more is preferable.
  • the second resin sheet 6B is made of a solvent-type thermosetting resin and contains 70 to 90% by weight of an inorganic filler. A higher content of the inorganic filler in the second resin sheet 6B is preferable because the linear expansion coefficient becomes lower.
  • the second resin sheet 6B has a solvent content before curing of 0 to 0.01% by weight.
  • the second resin sheet 6B should not contain a solvent, but if it is 0.01% by weight or less, generation of voids in the finally formed second resin sealing layer 6b is prevented. It can be effectively suppressed.
  • a structure in which a plurality of electronic component elements 3 are mounted on the collective substrate 2A and the first and second resin sheets 6A and 6B are stacked is put in a bag 11 for vacuum packaging. And the inside of the bag 11 is deaerated under reduced pressure, for example, at 500 Pa or less, and the opening is sealed by heat sealing.
  • a substantially rectangular bag having an opening 11a on one end side can be suitably used.
  • the bag 11 a bag having flexibility, gas barrier properties, and heat sealing properties is used.
  • the opening 11a is closed by heat-sealing the opening 11a.
  • the bag 11 is placed on the mounting table 13 in the sealed container 12.
  • the sealed container 12 is evacuated to 500 Pa or less by a vacuum pump, and the bag 11 is evacuated. In that state, the vicinity of the opening 11 a of the bag 11 is adhered by the heat sealer 14. In this way, the opening 11a is heat sealed and sealed.
  • the bag 11 closed as described above is taken out from the sealed container 12 to the atmosphere.
  • the first resin sheet 6A is in close contact with the periphery of the electronic component element 3, and further enters the gap between the electronic component element 3 and the collective substrate 2A.
  • the first resin sheet 6A is made of a solventless resin, the fluidity is low. Therefore, the gap A can be reliably left.
  • the second resin sheet 6B placed on the first resin sheet 6A is deformed along with the deformation of the first resin sheet 6A.
  • the first and second resin sheets 6A and 6B are heated to a curing temperature.
  • heating is performed at a temperature of 150 ° C.
  • the resin sealing layer 6 is formed.
  • the structure in which the resin sealing layer 6 is formed is taken out from the bag 11. In this way, as shown in FIG. 3B, an aggregate 1A formed by aggregating a plurality of electronic components 1 can be obtained.
  • the assembly 1A is cut by dicing or the like as shown by a one-dot chain line B in FIG. Thereby, a plurality of electronic components 1 can be obtained.
  • an appropriate division method such as a cut break method can be used.
  • the first resin sheet 6A is made of a solventless resin, and therefore has low fluidity during heating. Therefore, as described above, the first resin sealing layer 6a can be formed in a state in which the gap A for ensuring the excitation of the surface acoustic wave is ensured.
  • the second resin sealing layer 6b is made of a solvent-type resin and contains an inorganic filler in a large amount of 70% by weight or more. Therefore, the linear thermal expansion coefficient is sufficiently low. Therefore, the electronic component 1 is unlikely to fail in the thermal shock test as described above. This will be described based on a more specific experimental example.
  • the electronic component 1 was manufactured according to the manufacturing method of the said embodiment. However, an alumina substrate having a linear thermal expansion coefficient of 7 ppm / ° C. was used as the ceramic substrate 2. Further, a surface acoustic wave element was used as the electronic component element 3 and mounted on the collective substrate 2A. Further, as the first resin sheet 6A, a solventless type epoxy resin sheet having a linear thermal expansion coefficient after curing of 36 ppm / ° C. was used. As the first resin sheet 6A, one containing 60% by weight of an inorganic filler made of silica was used.
  • the resin constituting the second resin sheet 6B a solvent-type epoxy resin containing 60%, 67%, 70% or 75% by weight of silica as an inorganic filler was used.
  • the linear thermal expansion coefficients after curing of the second resin sheet 6B are as shown in Table 1 below.
  • the void generation rate increases as the residual solvent amount before curing of the second resin sheet 6B for forming the second resin sealing layer 6b increases. I understand that. It can also be seen that no voids are observed when the residual solvent amount is 0.01% by weight or less. Therefore, it can be seen that the residual solvent amount of the second resin sheet 6B is desirably 0.01% by weight or less.
  • the first resin sealing layer 6a is made of a solventless type resin.
  • the first resin sealing layer 6a reduces the fluidity during softening, and ensures the gap A. As long as it can form, you may comprise by solvent type resin.
  • the resin used for the first and second resin sealing layers is not limited to the thermosetting resin described above, and a thermoplastic resin may be used. Also in that case, after heating and softening above the softening temperature and performing resin sealing, the temperature may be lowered to room temperature. Even in that case, similarly to the above embodiment, the linear thermal expansion coefficient of the second resin sealing layer is relatively low, so that the failure rate due to the thermal shock test can be effectively suppressed.
  • the electronic component element is not limited to the surface acoustic wave element, and various electronic component elements that are mounted on the ceramic substrate with a gap and the resin sealing layer needs to be formed so as to ensure the gap.
  • the present invention can be applied to electronic parts using the above.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

　熱衝撃試験時のような熱衝撃が繰り返し加わった場合であっても、故障が発生しがたい電子部品を得る。　セラミック基板２上に電子部品素子３が空隙Ａを隔てて実装されており、電子部品素子３を封止するように、セラミック基板２上に樹脂封止層６が配置されており、樹脂封止層６が、空隙Ａを隔てて電子部品素子３を覆うように設けられている第１の樹脂封止層６ａと、第１の樹脂封止層６ａ上に位置している第２の樹脂封止層６ｂとを含み、第２の樹脂封止層６ｂの線熱膨張係数が第１の樹脂封止層６ａの線熱膨張係数よりも低い、電子部品１。

Description

電子部品及びその製造方法
　本発明は、セラミック基板上に電子部品素子が実装されている電子部品及びその製造方法に関し、特に、電子部品素子が樹脂封止層により封止されている電子部品及びその製造方法に関する。
　従来、樹脂封止層により外装が構成されている電子部品が種々提案されている。下記の特許文献１には、この種の電子部品の製造方法の一例が開示されている。
　特許文献１では、実装基板上に電子部品素子を実装する。次に、樹脂フィルムを電子部品素子上に載置する。しかる後、実装基板上に電子部品素子及び樹脂フィルムが搭載されている構造をガスバリア性を有する袋の中に入れる。次に、袋の内部を減圧し、袋の開口部を閉じて密封する。次に、該袋をオーブンに入れて加熱し、樹脂フィルムを電子部品素子に沿うように流動させかつ硬化させる。
　特許文献１では、電子部品素子が弾性表面波素子である。そのため、電子部品素子の下方に中空部分を確実に設ける必要がある。従って、上記樹脂フィルムとして、無溶剤タイプの樹脂からなる樹脂フィルムを用いている。
　また、下記の特許文献２では、基板上に搭載された電子部品素子を被覆するように、複数の樹脂封止層からなる外装樹脂層が構成されている。
特許第４３８６０３９号 特開２００３－２９８３８９号公報
　特許文献１に記載の電子部品の製造方法では、樹脂封止層が無溶剤タイプの樹脂からなる樹脂フィルムを硬化させることにより形成されている。無溶剤タイプの樹脂では、線熱膨張係数が数十ｐｐｍ／℃である。これに対して、アルミナなどの無機材料からなる実装基板の線熱膨張係数は７ｐｐｍ／℃程度である。従って、熱衝撃試験などのように温度変化が加わった場合、樹脂封止層と実装基板との間で剥離等が生じるおそれがあった。すなわち、熱衝撃が加わった際に上記のような故障が発生しがちであるという問題があった。
　また、特許文献２に記載のように、複数の樹脂封止層からなる外装樹脂層を有する電子部品も知られているが、この種の外装樹脂層を用いた電子部品においても、熱衝撃試験において故障が発生しがちであるという問題があった。
　本発明の目的は、熱衝撃試験時のような熱衝撃が繰り返し加わったとしても、故障が発生しがたい、電子部品及びその製造方法を提供することにある。
　本発明に係る電子部品は、セラミック基板と、前記セラミック基板上に空隙を隔てて実装された電子部品素子と、前記セラミック基板上に配置されており、前記空隙を残すようにして前記電子部品素子を封止する樹脂封止層とを備える。本発明では、前記樹脂封止層が、前記セラミック基板上の前記電子部品素子を覆うように設けられている第１の樹脂封止層と、前記第１の樹脂封止層上に位置している第２の樹脂封止層とを含む。そして、前記第２の樹脂封止層の線熱膨張係数が、前記第１の樹脂封止層の線熱膨張係数よりも低くされている。
　本発明に係る電子部品のある特定の局面では、第１の樹脂封止層が無溶剤型樹脂からなり、前記第２の樹脂封止層が溶剤型樹脂からなる。第２の樹脂封止層が溶剤型樹脂からなるため、無機フィラーの含有量を高めることができる。従って、第２の樹脂封止層の線熱膨張係数を効果的に低めることができる。
　本発明に係る電子部品の他の特定の局面では、前記第１及び第２の樹脂封止層がそれぞれ無機フィラーを含んでおり、前記第２の樹脂封止層における無機フィラー含有量が、前記第１の樹脂封止層における無機フィラー含有量よりも多い。この場合には、第２の樹脂封止層の線熱膨張係数を効果的に低めることができる。
　本発明に係る電子部品のさらに別の特定の局面をでは、前記第２の樹脂封止層における前記無機フィラー含有量が７０～９０重量％であり、前記第１の樹脂封止層における無機フィラー含有量が４０～６０重量％である。この場合には、第２の樹脂封止層における線熱膨張係数をより一層効果的に高めることができる。また、第１の樹脂封止層においては、流動を抑制することができる。
　本発明においては、上記無機フィラーとしては、好ましくは、シリカ、カーボン、アルミナ及び炭酸カルシウムからなる群から選択された少なくとも１種である。
　本発明において、好ましくは、第２の樹脂封止層における残存溶剤量が０．０１重量％以下であるとされる。その場合には、第２の樹脂封止層中のボイドの発生を効果的に抑制することができる。
　本発明に係る電子部品の製造方法は、セラミック基板と、前記セラミック基板上に空隙を隔てて実装された電子部品素子と、前記セラミック基板上に配されており、前記空隙を残すようにして前記電子部品素子を封止している樹脂封止層とを備える電子部品の製造方法であって、前記セラミック基板上に、第１の樹脂封止層と、第１の樹脂封止層よりも線熱膨張係数が小さい第２の樹脂封止層を有する樹脂封止層により前記電子部品素子を樹脂封止する。
　本発明に係る電子部品の製造方法のある特定の局面では、下記の各工程が備えられている。
　前記電子部品の製造に際し、前記セラミック基板が集合されている集合基板上に複数の電子部品素子を実装する実装工程。
　前記集合基板上に実装されている複数の電子部品素子上に第１の樹脂封止層を構成する第１の樹脂シートと、第１の樹脂シート上に第２の樹脂封止層を構成する第２の樹脂シートを積層する積層工程。
　前記積層工程後に、ガスバリア性を有する袋の中に、前記集合基板上に実装されている電子部品素子上に第１，第２の樹脂シートが積層されている構造を投入し、内部を減圧した後、前記袋の開口部を閉じて密封する減圧パック工程。
　前記減圧パックされた集合基板上に実装されている電子部品素子間に前記第１の樹脂シートを進入させることにより、前記各電子部品素子を第１の樹脂シート由来の第１の樹脂封止層により封止するとともに、第２の樹脂シートを第１の樹脂シートに密着させる封止工程。
　前記封止工程後に、前記集合基板を電子部品素子毎に分割する分割工程。
　本発明に係る電子部品の製造方法の他の特定の局面では、前記第１の樹脂シートとして、無溶剤タイプの第１の樹脂シートを用い、前記第２の樹脂シートとして、溶剤タイプの第２の樹脂シートを用いる。この場合には、第２の樹脂封止層において、無機フィラー含有量を多くすることができる。従って、第２の樹脂封止層の線熱膨張係数を効果的に低めることができる。
　本発明に係る電子部品の製造方法の他の特定の局面では、前記第１及び第２の樹脂シートが無機フィラーを含有しており、第２の樹脂シートにおける無機フィラー含有量が、第１の樹脂シートにおける無機フィラー含有量よりも多くされている。この場合には、第２の樹脂封止層の線熱膨張係数をより一層効果的に低めることができる。
　好ましくは、前記第１の樹脂シートにおける無機フィラー含有量が４０～６０重量％であり、前記第２の樹脂シートにおける無機フィラー含有量が７０～９０重量％である。
　本発明に係る電子部品の製造方法の他の特定の局面では、前記第２の樹脂シートの残存溶剤量が０．０１重量％以下である。この場合には、第２の樹脂封止層におけるボイドの発生を効果的に抑制することができる。
　本発明の製造方法においては、好ましくは、上記無機フィラーとして、シリカ、カーボン、アルミナ及び炭酸カルシウムからなる群から選択された少なくとも１種を用いることができる。
　本発明に係る電子部品の製造方法のさらに別の特定の局面では、前記第１の樹脂シートのゲルタイムと、前記第２の樹脂シートのゲルタイムとの差が１００秒以内である。この場合には、第２の樹脂封止層におけるボイドの発生を効果的に抑制することができる。
　本発明に係る電子部品及びその製造方法によれば、第１の樹脂封止層の線熱膨張係数よりも第２の樹脂封止層の線熱膨張係数が低くされているため、熱衝撃試験時のように熱衝撃が繰り返し加わった場合であっても、電子部品の故障の発生を効果的に抑制することが可能となる。
図１は、本発明の一実施形態に係る電子部品の略図的正面断面図である。 図２（ａ）及び図２（ｂ）は、本発明の一実施形態に係る電子部品の製造方法を説明するための各模式的正面断面図である。 図３（ａ）及び図３（ｂ）は、本発明の一実施形態に係る電子部品の製造方法を説明するための各模式的正面断面図である。 図４は、本発明の一実施形態の電子部品の製造方法において集合基板を分割し個々の電子部品を得る工程を説明するための正面断面図である。 図５は、本発明の一実施形態に係る電子部品の製造方法において減圧パックする工程を説明するための概略構成図である。 図６は、本発明の一実施形態に係る電子部品における第２の樹脂封止層のフィラー含有量を変化させた場合の熱衝撃試験結果を示す図である。 図７は、本発明の一実施形態に係る電子部品において、硬化前の樹脂シートにおいて、残存溶剤量と、得られた電子部品における樹脂封止層中のボイド発生率との関係を示す図である。
　以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
　図１は、本発明の一実施形態に係る電子部品の略図的正面断面図である。電子部品１は、セラミック基板２を有する。セラミック基板２を構成する材料としては、アルミナなどの絶縁性セラミックスなどが挙げられる。セラミック基板２は、セラミックスからなるため、その線熱膨張係数は、数ｐｐｍ／℃程度である。例えば、アルミナの場合、その線熱膨張係数は７ｐｐｍ／℃である。
　セラミック基板２上に、電子部品素子３が実装されている。本実施形態では、電子部品素子３は、弾性表面波素子からなる。電子部品素子３は、フリップチップボンディング工法によりセラミック基板２上に搭載されている。より具体的には、電子部品素子３の下面に、半田などからなるバンプ４，５が設けられている。このバンプ４，５が、セラミック基板２上の電極に接合されている。
　電子部品素子３は、弾性表面波素子であり、弾性表面波伝搬部分が下面に位置している。そのため、弾性表面波の励振を妨げないために、空隙Ａが設けられている。空隙Ａは、セラミック基板２と電子部品素子３の下面との間に存在する。上記電子部品素子３を被覆するように、樹脂封止層６が設けられている。すなわち、空隙Ａを残すように樹脂封止層６により電子部品１の外装が施されている。
　樹脂封止層６は、第１の樹脂封止層６ａと、第２の樹脂封止層６ｂとを有する。第１の樹脂封止層６ａが、セラミック基板２上に位置し、かつ電子部品素子３の側面及び上面を覆うように設けられている。第２の樹脂封止層６ｂは、第１の樹脂封止層６ａの上面に積層されている。前述したように、空隙Ａを設ける必要があるため、第１の樹脂封止層６ａは、空隙Ａに至らないように設けられている。
　電子部品１の特徴は、第２の樹脂封止層６ｂの線熱膨張係数が、第１の樹脂封止層６ａの線熱膨張係数よりも低くされていることにある。電子部品１では、熱衝撃試験時のように熱衝撃が繰り返し加わると、樹脂封止層６とセラミック基板２との間で部分的な剥離が生じるおそれがある。そのため、このような剥離による耐湿不良などの故障が生じがたいことが強く求められる。他方、電子部品１では、空隙Ａに樹脂封止層６が至らないことが強く求められる。
　ところで、樹脂の線熱膨張係数は、数十ｐｐｍ／℃以上である。これに対して、セラミック基板２の線熱膨張係数は、前述したように、数ｐｐｍ／℃と低い。本実施形態では、第２の樹脂封止層６ｂの線熱膨張係数が第１の樹脂封止層６ａの線熱膨張係数よりも低くされている。従って、第２の樹脂封止層６ｂの線熱膨張係数が低いため、樹脂封止層６全体の線熱膨張係数を低めることができる。それによって、熱衝撃試験時における故障の発生を効果的に抑制することができる。
　第１の樹脂封止層６ａは、本実施形態では、無溶剤型の熱硬化性樹脂からなる。より具体的には、エポキシ樹脂からなり、その熱膨張係数は３６ｐｐｍ／℃である。無溶剤型の樹脂では、溶剤を含まないため、加熱により硬化させるに際し、流動し難い。そのため、空隙Ａを確実に確保することができる。すなわち、加熱により硬化させるに際し、第１の樹脂封止層６ａが空隙Ａに至り難い。
　他方、本実施形態では、第２の樹脂封止層６ｂが溶剤型の熱硬化性樹脂からなる。より具体的には、第２の樹脂封止層６ｂは、エポキシ樹脂からなる。第２の樹脂封止層６ｂの線熱膨張係数は、本実施形態では１８ｐｐｍ／℃である。溶剤型の樹脂は、溶剤を含む樹脂組成物を用いて構成されている。溶剤を含んでいるため、熱硬化時の加熱工程において第２の樹脂封止層６ｂは第１の樹脂封止層６ａよりも流動しやすい。もっとも、第２の樹脂封止層６ｂは、溶剤型樹脂であるため、多くの無機フィラーを含有させることができる。本実施形態では、第２の樹脂封止層６ｂにおける無機フィラー含有量は７０重量％以上と多くされている。そのため、第２の樹脂封止層６ｂの線熱膨張係数を効果的に低めることができる。よって、前述したように、熱衝撃が加わった際の電子部品１の故障を効果的に抑制することができる。
　なお、無溶剤型樹脂の場合には、加熱して軟化させた場合に、ブリードが生じ難く、かつ流動性が低い。これに対して、溶剤型樹脂では、溶剤などの低分子成分が加熱軟化時にブリードする。そのため、溶剤型樹脂のみで樹脂封止層６を形成すると、熱硬化時に空隙Ａまで樹脂が入り込む。従って、空隙Ａを確実に確保することができなくなる。また取り扱い性も低下する。
　上記のように、電子部品１では、無溶剤型樹脂からなる第１の樹脂封止層６ａにより空隙Ａを確実に形成する機能を果たす。加えて、第２の樹脂封止層６ｂにより、熱衝撃試験時の故障の発生を効果的に抑制する機能を果たす。すなわち、樹脂封止層６は、流動性抑制層として機能する第１の樹脂封止層６ａと、線熱膨張係数を低下させる機能を果たす第２の樹脂封止層６ｂとを有する。なお、第１，第２の樹脂封止層６ａ，６ｂ以外に、１以上の他の樹脂封止層がさらに積層されていてもよい。
　上記第１の樹脂封止層６ａを構成する無溶剤型の熱硬化性樹脂としては、特に限定されるわけではないが、エポキシ系、ポリイミド系、ポリオレフィン系、シリコーン系、フェノール系などの無溶剤型熱硬化性樹脂を挙げることができる。
　他方、第２の樹脂封止層６ｂを構成する溶剤型の熱硬化性樹脂としては、エポキシ系、ポリイミド系、ポリオレフィン系、シリコーン系、フェノール系などの溶剤型熱硬化性樹脂を挙げることができる。
　また、第１，第２の樹脂封止層６ａ，６ｂは、好ましくは上述したように、無機フィラーを含有している。この場合、第２の樹脂封止層６ｂにおける無機フィラー含有量が、第１の樹脂封止層６ａにおける無機フィラー含有量よりも多くされる。それによって、第２の樹脂封止層６ｂの線熱膨張係数を効果的に低めることができる。好ましくは、第２の樹脂封止層６ｂにおける無機フィラー含有量は７０重量％以上であり、第１の樹脂封止層６ａにおける無機フィラー含有量は６０重量％以下である。第２の樹脂封止層６ｂにおける無機フィラー含有量が７０重量％以上である場合、第２の樹脂封止層６ｂの線熱膨張係数を効果的に低めることができ、熱衝撃試験における故障の発生を効果的に抑制することができる。第１の樹脂封止層６ａにおける無機フィラー含有量が６０重量％以下である場合、加熱により硬化させるに際し、流動を抑制することができる。
　上記無機フィラーとしては、特に限定されないが、シリカ、カーボン、アルミナ及び炭酸カルシウムからなる群から選択された少なくとも１種を用いることができる。これらの無機フィラーは、汎用の無機フィラーであり、入手が容易である。従って、本発明の電子部品を安価に提供することができる。また、これらの無機フィラーは、線熱膨張係数が、０．１～７．０ｐｐｍ／℃程度である。従って、第２の樹脂封止層６ｂの線熱膨張係数を効果的に低めることに大きく寄与する。
　好ましくは、第２の樹脂封止層６ｂにおける残存溶剤量は、０．０１重量％以下である。この場合には、加熱硬化後における第２の樹脂封止層６ｂ中のボイドの発生を効果的に抑制することができる。より好ましくは、後述する製造方法において用いられる、第２の樹脂封止層６ｂを形成するための第２の樹脂シート段階で残存溶剤率が０．０１重量％以下であることが望ましい。それによって、ボイドの発生をより効果的に抑制することができる。
　次に、上記実施形態の電子部品１の製造方法を、図２～図５を参照して説明する。本実施形態の製造方法では、複数の電子部品１の集合体を製造した後に、個々の電子部品１に分割する。
　すなわち、図２（ａ）に示されている集合基板２Ａを用意する。集合基板２Ａは、最終的に分割されて、前述したセラミック基板２となるものである。集合基板２Ａ上に、公知のフリップチップボンディング工法により、複数の電子部品素子３を実装する。集合基板２Ａ上において、マトリクス状に複数の電子部品素子３を実装する。本実施形態では、電子部品素子３は弾性表面波素子からなる。従って、弾性表面波が伝搬する面が下面となっている。よって、バンプ４，５を介して集合基板２Ａに接合されているため、電子部品素子３の下面と集合基板２Ａの上面との間に前述した空隙Ａが構成されている。
　次に、図２（ａ）に示す第１の樹脂シート６Ａ及び第２の樹脂シート６Ｂをこの順序で積層する。第１の樹脂シート６Ａは、第１の樹脂封止層６ａを形成するためのものである。第２の樹脂シート６Ｂは、前述した第２の樹脂封止層６ｂを形成するためのものである。第１の樹脂シート６Ａの厚みは特に限定されないが、数十～数百μｍ程度である。第２の樹脂シート６Ｂの厚みについても特に限定されないが、数十～数百μｍ程度である。
　第１の樹脂シート６Ａは、前述した無溶剤型熱硬化樹脂からなり、無機フィラーを４０～６０重量％の割合で含有している。第１の樹脂シート６Ａにおける無機フィラーの含有量は少ないほうが、加熱硬化させる際に流動を抑制できる。しかし、無機フィラーの含有量が少なすぎると流動性が低くなりすぎるので、４０重量％以上が好ましい。他方、第２の樹脂シート６Ｂは溶剤型熱硬化性樹脂からなり、無機フィラーを７０～９０重量％含有している。第２の樹脂シート６Ｂにおける無機フィラーの含有量は多い方が線膨張係数が低くなるので好ましい。しかし、含有量が多すぎるとシートとしての形態を維持できないので、９０重量％以下が好ましい。好ましくは、第２の樹脂シート６Ｂは、硬化前の溶剤含有率が０～０．０１重量％とされている。理想的には第２の樹脂シート６Ｂは溶剤を含んでいないほうがよいが、０．０１重量％以下であれば、最終的に形成される第２の樹脂封止層６ｂ中のボイドの発生を効果的に抑制することができる。
　次に、集合基板２Ａ上に複数の電子部品素子３が実装されており、さらに上記第１，第２の樹脂シート６Ａ，６Ｂが重ねられた構造を、真空パック用の袋１１に入れる。そして、袋１１の中を減圧下、例えば５００Ｐａ以下で脱気し、ヒートシールにより開口部を密封する。袋１１としては、一端側に開口部１１ａを有する略長方形袋状のものを好適に用いることができる。
　上記袋１１としては、柔軟性と、ガスバリア性とヒートシール性とを有するものが用いられる。
　図２（ｂ）に示すように、開口部１１ａをヒートシールすることにより、開口部１１ａを閉じる。この密封に際しては、図５に示すように、袋１１を密封容器１２内の載置台１３上に載置する。真空ポンプにより密封容器１２内を５００Ｐａ以下の真空状態とし、袋１１内を脱気する。その状態で、袋１１の開口部１１ａ近傍をヒートシーラー１４により癒着する。このようにして、開口部１１ａをヒートシールし、密封する。
　上記のようにして閉じられた袋１１を、密封容器１２から大気中に取り出す。それによって、図３（ａ）に示すように、第１，第２の樹脂シート６Ａ，６Ｂが、圧力差により変形する。この場合、第１の樹脂シート６Ａが、電子部品素子３の周囲に密着し、さらに電子部品素子３と集合基板２Ａとの間の隙間に侵入する。もっとも、第１の樹脂シート６Ａは無溶剤型樹脂からなるため、流動性が低い。そのため、確実に空隙Ａを残すことができる。
　第１の樹脂シート６Ａ上に載置されていた第２の樹脂シート６Ｂは第１の樹脂シート６Ａの変形に伴って変形する。
　次に、第１，第２の樹脂シート６Ａ，６Ｂの硬化する温度に加熱する。本実施形態では、１５０℃の温度に加熱する。それによって、樹脂封止層６が形成される。しかる後、袋１１から樹脂封止層６が形成された構造を取り出す。このようにして、図３（ｂ）に示すように、複数の電子部品１が集合してなる集合体１Ａを得ることができる。
　しかる後、図４の一点鎖線Ｂで示すようにダイシング等により集合体１Ａを切断する。それによって、複数の電子部品１を得ることができる。なお、ダイシング以外に、カットブレイク法などの適宜の分割方法を用いることができる。
　本実施形態の製造方法によれば、第１の樹脂シート６Ａは、無溶剤型樹脂からなるため、加熱時の流動性が低い。従って、上述したように、弾性表面波の励振を妨げないための空隙Ａを確実に確保した状態で第１の樹脂封止層６ａを形成することができる。他方、第２の樹脂封止層６ｂは前述したように、溶剤型樹脂からなり、無機フィラーを７０重量％以上と多量に含有している。そのため、線熱膨張係数が充分に低い。よって、電子部品１では、前述したように熱衝撃試験において故障が発生しがたい。これを、より具体的な実験例に基づき説明する。
　〔熱衝撃試験〕
　上記実施形態の製造方法に従って、電子部品１を製造した。但し、セラミック基板２としては線熱膨張係数７ｐｐｍ／℃のアルミナ基板を用いた。また、電子部品素子３として弾性表面波素子を用い、集合基板２Ａ上に実装した。また、第１の樹脂シート６Ａとして、硬化後の線熱膨張係数が３６ｐｐｍ／℃である無溶剤型のエポキシ樹脂シートを用いた。なお、第１の樹脂シート６Ａとしては、シリカからなる無機フィラーが６０重量％含有されているものを用いた。
　他方、第２の樹脂シート６Ｂを構成する樹脂としては、無機フィラーとしてシリカを６０重量％、６７重量％、７０重量％または７５重量％含む溶剤型のエポキシ樹脂を用いた。この第２の樹脂シート６Ｂの硬化後の線熱膨張係数は、それぞれ下記の表１に示す通りである。
　上記材料を用い、得られた複数種の電子部品について、－４０℃に７分３０秒維持し、次に＋１２５℃に７分３０秒維持し、さらに－４０℃に７分３０秒維持する工程を１サイクルとし、熱衝撃試験を行った。熱衝撃試験後に、電子部品１のフィルタ特性を測定し、波形が初期の状態と異なる場合を故障とした。このようにして、電子部品１の故障率を評価した。結果を下記の表１及び図６に示す。
Figure JPOXMLDOC01-appb-T000001
　表１及び図６から明らかなように、第２の樹脂シート６Ｂにおける無機フィラー含有率が６０重量％である場合に比べ、無機フィラー含有率が６７重量％以上である場合、３００サイクル後においても故障率は０％であった。また、５００サイクルの熱衝撃試験を実施した場合には、無機フィラー含有率が７０重量％以下の場合には、故障率が４％と、非常に低いことがわかる。
　〔ボイド発生率の比較〕
　上記電子部品１の製造に際し、上記熱衝撃試験の場合と同様に、但し、第２の樹脂シート６Ｂの無機フィラー含有率を７０重量％とし、残存溶剤量が０．００５、０．０１、０．０３または０．０５重量％の複数種の第２の樹脂シート６Ｂを用意した。各第２の樹脂シート６Ｂを用い、前述した熱衝撃試験の場合と同様にして、電子部品１を作製した。得られた電子部品１の側面を顕微鏡で観察し、ボイドの有無を確認した。（サンプル数：８０００個）
　結果を図７及び表２に示す。
Figure JPOXMLDOC01-appb-T000002
　図７及び表２から明らかなように、第２の樹脂封止層６ｂを形成するための第２の樹脂シート６Ｂの硬化前の残存溶剤量が高くなるにつれ、ボイドの発生率が高くなっていることがわかる。また、残存溶剤量が０．０１重量％以下であれば、ボイドの発生が見られないことがわかる。従って、第２の樹脂シート６Ｂの残存溶剤量を０．０１重量％以下とすることが望ましいことがわかる。
　なお、上述してきた実施形態では、第１の樹脂封止層６ａを無溶剤タイプの樹脂で構成したが、第１の樹脂封止層６ａは軟化時の流動性を低め、空隙Ａを確実に形成し得る限り、溶剤型の樹脂により構成してもよい。
　また、第１，第２の樹脂封止層に用いる樹脂としては、上述した熱硬化樹脂に限らず、熱可塑性樹脂を用いてもよい。その場合にも、軟化温度以上に加熱して軟化させ、樹脂封止を行った後、室温まで温度を低下させればよい。その場合においても、上記実施形態と同様に、第２の樹脂封止層の線熱膨張係数が相対的に低いため、熱衝撃試験による故障率を効果的に抑制することができる。
　さらに、電子部品素子についても弾性表面波素子に限らず、セラミック基板上に空隙を隔てて実装され、かつ樹脂封止層が空隙を確保するように形成されることが必要な様々な電子部品素子を用いた電子部品に本発明を適用することができる。
１…電子部品
１Ａ…集合体
２…セラミック基板
２Ａ…集合基板
３…電子部品素子
４，５…バンプ
６…樹脂封止層
６Ａ…第１の樹脂シート
６Ｂ…第２の樹脂シート
６ａ…第１の樹脂封止層
６ｂ…第２の樹脂封止層
１１…袋
１１ａ…開口部
１２…密封容器
１３…載置台
１４…ヒートシーラー

Claims (14)

  1. 　セラミック基板と、
    　前記セラミック基板上に空隙を隔てて実装された電子部品素子と、
    　前記セラミック基板上に配置されており、前記空隙を残すようにして前記電子部品素子を封止する樹脂封止層とを備え、
    　前記樹脂封止層が、前記セラミック基板上の前記電子部品素子を覆うように設けられている第１の樹脂封止層と、前記第１の樹脂封止層上に位置している第２の樹脂封止層とを含み、
    　前記第２の樹脂封止層の線熱膨張係数が、前記第１の樹脂封止層の線熱膨張係数よりも低くされている、電子部品。
  2. 　前記第１の樹脂封止層が無溶剤型樹脂からなり、前記第２の樹脂封止層が溶剤型樹脂からなる、請求項１に記載の電子部品。
  3. 　前記第１及び第２の樹脂封止層がそれぞれ無機フィラーを含んでおり、
    　前記第２の樹脂封止層における無機フィラー含有量が、前記第１の樹脂封止層における無機フィラー含有量よりも多い、請求項１または２に記載の電子部品。
  4. 　前記第２の樹脂封止層における前記無機フィラー含有量が７０～９０重量％であり、前記第１の樹脂封止層における無機フィラー含有量が４０～６０重量％である、請求項３に記載の電子部品。
  5. 　前記無機フィラーが、シリカ、カーボン、アルミナ及び炭酸カルシウムからなる群から選択された少なくとも１種である、請求項３または４に記載の電子部品。
  6. 　前記第２の樹脂封止層における残存溶剤量が０～０．０１重量％である、請求項１～５のいずれか１項に記載の電子部品。
  7. 　セラミック基板と、前記セラミック基板上に空隙を隔てて実装された電子部品素子と、前記セラミック基板上に配されており、前記空隙を残すようにして前記電子部品素子を封止している樹脂封止層とを備える電子部品の製造方法であって、
    　前記セラミック基板上に、第１の樹脂封止層と、第１の樹脂封止層よりも線熱膨張係数が小さい第２の樹脂封止層とを有する樹脂封止層により前記電子部品素子を樹脂封止する、電子部品の製造方法。
  8. 　前記電子部品の製造に際し、前記セラミック基板が集合されている集合基板上に複数の電子部品素子を実装する実装工程と、
    　前記集合基板上に実装されている複数の電子部品素子上に前記第１の樹脂封止層を構成する第１の樹脂シートと、第１の樹脂シート上に第２の樹脂封止層を構成する第２の樹脂シートを積層する積層工程と、
    　前記積層工程後に、ガスバリア性を有する袋の中に、前記集合基板上に実装されている電子部品素子上に第１，第２の樹脂シートが積層されている構造を投入し、内部を減圧した後、前記袋の開口部を閉じて密封する減圧パック工程と、
    　前記減圧パックされた集合基板上に実装されている電子部品素子間に前記第１の樹脂シートを進入させることにより、前記各電子部品素子を第１の樹脂シート由来の第１の樹脂封止層により封止するとともに、前記第２の樹脂シートを第１の樹脂シートに密着させる封止工程と、
    　前記封止工程後に、前記集合基板を電子部品素子毎に分割する分割工程とを有する、請求項７に記載の電子部品の製造方法。
  9. 　前記第１の樹脂シートとして、無溶剤タイプの第１の樹脂シートを用い、前記第２の樹脂シートとして、溶剤タイプの第２の樹脂シートを用いる、請求項８に記載の電子部品の製造方法。
  10. 　前記第１及び第２の樹脂シートが無機フィラーを含有しており、前記第２の樹脂シートにおける無機フィラー含有量が、前記第１の樹脂シートにおける無機フィラー含有量よりも多くされている、請求項８または９に記載の電子部品の製造方法。
  11. 　前記第１の樹脂シートにおける無機フィラー含有量が４０～６０重量％であり、前記第２の樹脂シートにおける無機フィラー含有量が７０～９０重量％である、請求項１０に記載の電子部品の製造方法。
  12. 　前記第２の樹脂シートの残存溶剤量が０．０１重量％以下である、請求項８～１１のいずれか１項に記載の電子部品の製造方法。
  13. 　前記無機フィラーがシリカ、カーボン、アルミナ及び炭酸カルシウムからなる群から選択された少なくとも１種である、請求項８～１２のいずれか１項に記載の電子部品の製造方法。
  14. 　前記第１の樹脂シートのゲルタイムと、前記第２の樹脂シートのゲルタイムとの差が１００秒以内である、請求項８～１２のいずれか１項に記載の電子部品の製造方法。
PCT/JP2012/083868 2012-02-15 2012-12-27 電子部品及びその製造方法 WO2013121689A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012030791 2012-02-15
JP2012-030791 2012-02-15

Publications (1)

Publication Number Publication Date
WO2013121689A1 true WO2013121689A1 (ja) 2013-08-22

Family

ID=48983831

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/083868 WO2013121689A1 (ja) 2012-02-15 2012-12-27 電子部品及びその製造方法

Country Status (1)

Country Link
WO (1) WO2013121689A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225393A (ja) * 2015-05-28 2016-12-28 日東電工株式会社 中空型電子デバイス封止用シート、中空型電子デバイスパッケージの製造方法、及び、中空型電子デバイスパッケージ
CN111108596A (zh) * 2017-09-29 2020-05-05 长濑化成株式会社 安装结构体的制造方法及其中使用的片材
JPWO2020203102A1 (ja) * 2019-03-29 2020-10-08
EP3706164A4 (en) * 2017-10-31 2021-08-11 Nagase ChemteX Corporation PROCESS FOR PRODUCING A PACKAGING STRUCTURE AND SHEET USED THEREIN
CN113675101A (zh) * 2021-10-20 2021-11-19 深圳新声半导体有限公司 用于芯片封装的方法和芯片颗粒
TWI844644B (zh) 2019-03-29 2024-06-11 日商太陽控股股份有限公司 中空裝置用乾式薄膜、硬化物及電子零件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327623A (ja) * 2003-04-23 2004-11-18 Three M Innovative Properties Co 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
WO2005071731A1 (ja) * 2004-01-22 2005-08-04 Murata Manufacturing Co., Ltd. 電子部品の製造方法
JP2006245989A (ja) * 2005-03-03 2006-09-14 Matsushita Electric Ind Co Ltd 弾性表面波装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327623A (ja) * 2003-04-23 2004-11-18 Three M Innovative Properties Co 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
WO2005071731A1 (ja) * 2004-01-22 2005-08-04 Murata Manufacturing Co., Ltd. 電子部品の製造方法
JP2006245989A (ja) * 2005-03-03 2006-09-14 Matsushita Electric Ind Co Ltd 弾性表面波装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225393A (ja) * 2015-05-28 2016-12-28 日東電工株式会社 中空型電子デバイス封止用シート、中空型電子デバイスパッケージの製造方法、及び、中空型電子デバイスパッケージ
TWI757551B (zh) * 2017-09-29 2022-03-11 日商長瀨化成股份有限公司 安裝結構體之製造方法及使用於其之片材
CN111108596A (zh) * 2017-09-29 2020-05-05 长濑化成株式会社 安装结构体的制造方法及其中使用的片材
US11848659B2 (en) 2017-09-29 2023-12-19 Nagase Chemtex Corporation Manufacturing method of mounting structure, and sheet therefor
CN111108596B (zh) * 2017-09-29 2023-07-18 长濑化成株式会社 安装结构体的制造方法及其中使用的片材
EP3706164A4 (en) * 2017-10-31 2021-08-11 Nagase ChemteX Corporation PROCESS FOR PRODUCING A PACKAGING STRUCTURE AND SHEET USED THEREIN
US11410898B2 (en) 2017-10-31 2022-08-09 Nagase Chemtex Corporation Manufacturing method of mounting structure, and sheet therefor
WO2020203102A1 (ja) * 2019-03-29 2020-10-08 太陽インキ製造株式会社 中空デバイス用ドライフィルム、硬化物および電子部品
CN113396056A (zh) * 2019-03-29 2021-09-14 太阳油墨制造株式会社 中空器件用干膜、固化物和电子部件
JP7394839B2 (ja) 2019-03-29 2023-12-08 太陽ホールディングス株式会社 中空デバイス用ドライフィルム、硬化物および電子部品
JPWO2020203102A1 (ja) * 2019-03-29 2020-10-08
CN113396056B (zh) * 2019-03-29 2024-05-14 太阳控股株式会社 中空器件用干膜、固化物和电子部件
TWI844644B (zh) 2019-03-29 2024-06-11 日商太陽控股股份有限公司 中空裝置用乾式薄膜、硬化物及電子零件
CN113675101B (zh) * 2021-10-20 2021-12-21 深圳新声半导体有限公司 用于芯片封装的方法和芯片颗粒
CN113675101A (zh) * 2021-10-20 2021-11-19 深圳新声半导体有限公司 用于芯片封装的方法和芯片颗粒

Similar Documents

Publication Publication Date Title
WO2013121689A1 (ja) 電子部品及びその製造方法
JP5918664B2 (ja) 積層型半導体装置の製造方法
KR101164296B1 (ko) 적층형 반도체 장치
JP5223657B2 (ja) 電子部品の製造方法及び製造装置
JP2009283553A (ja) 電子装置およびその製造方法
JP2003007962A (ja) 半導体積層モジュール
JP2010153498A5 (ja)
WO2005071731A1 (ja) 電子部品の製造方法
JP5083161B2 (ja) 電子部品の製造方法及び製造装置
JP2017017238A5 (ja)
JP4203031B2 (ja) 積層型電子部品の製造方法
US10090276B2 (en) Semiconductor package to reduce warping
JP2007035865A (ja) 半導体パッケージとその製造方法
JP2012199342A (ja) 樹脂モールド基板の製造方法および樹脂モールド基板
CN100440464C (zh) 层叠型半导体器件以及层叠型电子部件的制造方法
CN112368824B (zh) 封装体、封装体制造方法、附带接合材的盖体及附带接合材的盖体的制造方法
JP2007188944A (ja) 半導体装置の製造方法
WO2006109506A1 (ja) 半導体装置の製造方法及び半導体装置
TWI476873B (zh) 具有基板穿孔之積體電路結構及形成具有基板穿孔之積體電路結構的方法
JP2008108782A (ja) 電子装置およびその製造方法
CN113992174A (zh) 声学装置封装结构
WO2020241505A1 (ja) シート状封止材、封止用シート及び半導体装置
JP2004007051A (ja) 封止用部材およびこれを用いた表面弾性波装置の製造方法
JP5571045B2 (ja) 積層型半導体装置
JP2012033885A (ja) 電子部品モジュールの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12868455

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12868455

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP