CN111108596A - 安装结构体的制造方法及其中使用的片材 - Google Patents

安装结构体的制造方法及其中使用的片材 Download PDF

Info

Publication number
CN111108596A
CN111108596A CN201880060753.8A CN201880060753A CN111108596A CN 111108596 A CN111108596 A CN 111108596A CN 201880060753 A CN201880060753 A CN 201880060753A CN 111108596 A CN111108596 A CN 111108596A
Authority
CN
China
Prior art keywords
sheet
circuit
layer
resin composition
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880060753.8A
Other languages
English (en)
Other versions
CN111108596B (zh
Inventor
桥本卓幸
石桥卓也
冈田浩之
西村和树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagase Chemtex Corp
Original Assignee
Nagase Chemtex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=65901479&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN111108596(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nagase Chemtex Corp filed Critical Nagase Chemtex Corp
Publication of CN111108596A publication Critical patent/CN111108596A/zh
Application granted granted Critical
Publication of CN111108596B publication Critical patent/CN111108596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C51/00—Shaping by thermoforming, i.e. shaping sheets or sheet like preforms after heating, e.g. shaping sheets in matched moulds or by deep-drawing; Apparatus therefor
    • B29C51/12—Shaping by thermoforming, i.e. shaping sheets or sheet like preforms after heating, e.g. shaping sheets in matched moulds or by deep-drawing; Apparatus therefor of articles having inserts or reinforcements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C51/00—Shaping by thermoforming, i.e. shaping sheets or sheet like preforms after heating, e.g. shaping sheets in matched moulds or by deep-drawing; Apparatus therefor
    • B29C51/14—Shaping by thermoforming, i.e. shaping sheets or sheet like preforms after heating, e.g. shaping sheets in matched moulds or by deep-drawing; Apparatus therefor using multilayered preforms or sheets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/02—Forming enclosures or casings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H10N30/883—Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2101/00—Use of unspecified macromolecular compounds as moulding material
    • B29K2101/10—Thermosetting resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Mechanical Engineering (AREA)
  • Laminated Bodies (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明的安装结构体的制造方法具备以下工序：准备安装部件的工序，该安装部件具有：第1电路部件和装载于第1电路部件上的多个第2电路部件；准备热固性的片材的工序；配置工序，将片材以与第2电路部件相对的方式配置于安装部件；及密封工序，将片材向第1电路部件按压，同时加热片材，从而密封第2电路部件，并使片材固化，第2电路部件具有：基准部件和分别与基准部件相邻的第1相邻部件及第2相邻部件，基准部件与第1相邻部件之间的间隔距离D1不同于基准部件与第2相邻部件之间的间隔距离D2，进而，多个第2电路部件中的至少一个为中空部件，该中空部件具有形成在所述中空部件与第1电路部件之间的空间，在密封工序中，维持空间并密封多个第2电路部件。

Description

安装结构体的制造方法及其中使用的片材
技术领域
本发明涉及安装结构体的制造方法，详细地说，涉及经密封的安装结构体的制造方法及用于密封的片材。
背景技术
在装载于电路基板的电子零件(电路部件)中，有在电子零件与电路基板之间需要空间的情况。例如，用于去除手机等的噪音的SAW芯片为了利用在压电基板(压电体)上传播的表面波来过滤所希望的频率，在压电体上的电极与装载SAW芯片的电路基板之间需要留有空间。在密封这种内部具有空间(内部空间)的电路部件(中空部件)时，有时会使用片状密封部件(以下称为片材)。
另外，伴随着近年来电子设备的小型化，要求电路基板也小型化，装载于电路基板的多个电路部件(包括中空部件)之间的距离变小。在用片材密封这种电路部件的情况下，对于片材而言，要求具有不会进入内部空间、但可以进入电路部件间的小空隙的物性。关于这方面，在专利文献1中，提出了向间隔为100μm的电路部件间的进入速度、与向距离电路基板的高度为20μm的内部空间的进入速度之比大的片材。
现有技术文献
专利文献1：日本特开2015-106573号公报
发明内容
发明所要解决的课题
装载于电路基板的电路部件的尺寸、形状、所配置的间隔是多样的。在密封这样的多个电路部件的情况下，片材进入电路部件间的空隙时的行为特别受到电路部件彼此之间的间隔的大小影响。另外，片材进入电路部件间的空隙时的行为与欲进入内部空间时的行为不同。因此，即使采用专利文献1中记载的片材，也难以将包括中空部件在内的、以各种间隔配置的多个电路部件在维持内部空间的同时整体密封。
用于解决课题的手段
鉴于上述情况，本发明的一个方面涉及一种安装结构体的制造方法，该方法具有下述工序：准备安装部件的工序，该安装部件具有：第1电路部件和装载于所述第1电路部件上的多个第2电路部件；准备热固性片材的工序；配置工序，将所述片材以与所述第2电路部件相对的方式配置于所述安装部件上；及密封工序，将所述片材向所述第1电路部件按压，同时加热所述片材，从而密封所述第2电路部件，并使所述片材固化，所述第2电路部件具有：基准部件和分别与所述基准部件相邻的第1相邻部件及第2相邻部件；所述基准部件与所述第1相邻部件之间的间隔距离D1不同于所述基准部件与所述第2相邻部件之间的间隔距离D2，进而，多个所述第2电路部件中的至少一个为中空部件，该中空部件具有形成在所述中空部件与所述第1电路部件之间的空间；在所述密封工序中，在维持所述空间的同时多个所述第2电路部件被密封。
本发明的另一方面涉及一种片材，该片材用于密封安装部件，该安装部件具有：第1电路部件和搭载于所述第1电路部件的多个第2电路部件；所述片材具有由含有热固性树脂的树脂组合物构成的层；所述树脂组合物在所述第2电路部件被密封时的温度t下，满足损耗角正切tanδ为0.1以上且0.8以下、及储能剪切模量为1×104Pa以上且1×107Pa以下；所述第2电路部件具有：基准部件和分别与所述基准部件相邻的第1相邻部件及第2相邻部件；所述基准部件与所述第1相邻部件之间的间隔距离D1不同于所述基准部件与所述第2相邻部件之间的间隔距离D2；多个所述第2电路部件中的至少一个为中空部件，该中空部件具有形成在所述中空部件与所述第1电路部件之间的空间。
发明效果
根据本发明，能够在维持内部空间的同时，将包括中空部件在内、以不同间隔配置的多个电路部件整体密封。
附图说明
图1是示意性地表示本发明的一种实施方式涉及的安装结构体的截面图。
图2是示意性地表示本发明的一种实施方式涉及的密封工序中的各电路部件与片材的截面图。
图3是通过安装部件或安装结构体的截面来示意性表示本发明的一种实施方式涉及的制造方法的说明图。
具体实施方式
在图1中表示利用本实施方式涉及的方法所制造的安装结构体的一个例子。图1为示意地表示安装结构体10的截面图。
安装结构体10具有：第1电路部件1、装载于第1电路部件1的多个第2电路部件2、及密封第2电路部件2的密封部件4。多个第2电路部件2中的至少一个为中空部件，该中空部件具有形成在所述中空部件与第1电路部件1之间的空间(内部空间S)。密封部件4是片材4P(参考图2)的固化物。本发明包含该片材4P。密封部件4具有第1固化层41及第2固化层42。第1固化层41及第2固化层42分别为后述的第1层41P及第2层42P的固化物。片材4P为未固化物或半固化物，第1层41P及第2层42P也分别为未固化物或半固化物。
在本实施方式中，将第2电路部件2经由凸起3装载于第1电路部件1，但装载至第1电路部件1上的方法并不限定于此。在图示例中，片材4P被表示为具有两层的层叠体，但不限定于此。
第2电路部件2具有：基准部件21、与基准部件21相邻的第1相邻部件22、及与基准部件21相邻的第2相邻部件23。在此，如图2所示，基准部件21与第1相邻部件22之间的间隔距离D1不同于基准部件21与第2相邻部件23之间的间隔距离D2。另外，第2电路部件2中的至少一者是经由凸起3装载在第1电路部件1上的中空部件(在图示例中，为基准部件21及第2相邻部件23)。图2是示意性地表示密封工序中的各电路部件与片材4P的截面图。
[片材]
片材4P是将多个第2电路部件2整体密封的部件。
利用片材4P，能够将包括中空部件在内的、以各种间隔配置的多个第2电路部件2在维持中空部件的内部空间S的同时整体密封。即，多个第2电路部件2能够用一种片材4P或一片片材4P密封。通常，间隔距离越小，片材4P变得越难进入电路部件彼此之间的空隙。然而，片材4P具有：不进入内部空间S的程度的弹性；及无论间隔距离的大小如何，均可进入第2电路部件2之间并可延伸的程度的粘性。
在密封工序中，片材4P首先密合于第2电路部件2的与片材4P相对的面(上表面)。然后，沿着第2电路部件2的外形，朝向第1电路部件1延伸。此时，片材4P由于其粘性，也能够进入第2电路部件2彼此之间的间隔距离小的部分。而且，片材4P能够在该较小的空隙中朝向第1电路部件1延伸。延伸后的片材4P最终到达第1电路部件1的表面。另一方面，在到达第1电路部件1的表面后，由于片材4P的弹性产生作用，所以不会进入内部空间S。
进而，在使用这种片材4P时，即使多个第2电路部件2的距离第1电路部件1的高度各不相同，也变得能在维持中空部件的内部空间S的同时、整个密封这些多个第2电路部件2。片材4P具有能够在较小的空隙中朝向第1电路部件1延伸的程度的粘性。因此，如果一旦能够进入第2电路部件2之间，则无论第2电路部件2的高度如何，片材4P都能够延伸直到到达第1电路部件1的表面为止。
在此，片材4P是否会进入内部空间S及第2电路部件2之间，容易依赖于片材4P在第2电路部件2被密封时的温度t下的粘弹性。因此，也可以将温度t下的片材4P的损耗角正切tanδ和储能剪切模量G'控制在特定的范围内。
例如，在片材4P中设置由树脂组合物形成的层(以下，称为流动控制层)，所述树脂组合物满足在第2电路部件被密封时的温度t下，损耗角正切tanδ为0.1以上且0.8以下、且储能剪切模量G'为1×104Pa以上且1×107Pa以下。由此，容易将间隔距离、进而高度不同的多个第2电路部件2在维持内部空间S的同时整体密封。
构成流动控制层的树脂组合物(以下，称为流动控制树脂)在温度t下的损耗角正切tanδ也可以为0.2以上。上述损耗角正切tanδ可以为0.6以下，也可以为0.5以下。流动控制树脂在温度t下的储能剪切模量G'可以为1×104Pa以上，也可以为5×104Pa以上。流动控制树脂在温度t下的储能剪切模量G'可以为5×106Pa以下，也可以为1×106Pa以下。
所谓的“第2电路部件2被密封时的温度t”是指在维持内部空间S的状态下，第2电路部件2的表面被片材4P覆盖时片材4P的温度。片材4P的温度可以替代为密封工序中对片材4P的加热手段的设定温度。在片材4P的加热手段是冲压机时，所谓的“加热手段的设定温度”是指冲压机的设定温度。在片材4P的加热手段为加热第1电路部件1的加热机时，所谓的“加热手段的设定温度”是指第1电路部件1的加热机的设定温度。温度t可以根据片材4P的材质等而变化，例如，为从室温+15℃(40℃)到200℃之间。具体地，温度t例如为50℃以上且180℃以下。在密封第2电路部件2时，片材4P可以为未固化状态，也可以为半固化状态。
损耗角正切tanδ是在温度t下的各层的储能剪切模量G'与损耗剪切模量(G”)之比：G”/G'。储能剪切模量G'及损耗剪切模量G”可通过根据JIS K 7244的粘弹性测定装置来测定。具体地，储能剪切模量G'及损耗剪切模量G”是对直径8mm×1mm的试验片使用粘弹性测定装置(例如，TA Instruments公司制造，ARES-LS2)，在频率为1Hz、升温速度为10℃/分钟的条件下测定的。
流动控制树脂的伸长率E没有特别限定。例如，由流动控制树脂构成的、厚度为100μm的层在温度t下的伸长率Et可以为50％以上，也可以为200％以上。由此，片材4P变得容易进入第2电路部件2之间。伸长率Et可以为3000％以下。上述层在25℃下的伸长率E25也没有特别限定，例如可以为50％以上且3000％以下。此外，虽然在测定伸长率时使用厚度为100μm的试样，但实际的流动控制层或后述的第1层及第2层的厚度可以小于100μm，也可以为100μm以上。
伸长率E可如下所述地计算出。例如，使用粘弹性测定装置(例如，TA Instruments公司制造，ARES-LS2)，根据下述条件对试样施加拉伸应力。测定试样产生龟裂时的试样的伸长率。拉伸试验在温度t或25℃下进行。对5个试样进行测定，并将它们的平均值作为伸长率E。
夹具：拉伸粘度夹具(Extensional Viscosity Fixture)
试样：长30mm、宽10mm、厚100μm
剪切速度：0.1s-1
从绝缘性的观点考虑，整个片材4P的体积电阻率可以为1×108Ω·cm以上，也可以为1×1010Ω·cm以上。
整个片材4P的厚度T没有特别限定。从即使在第2电路部件2彼此之间的间隔距离较小的情况下也容易进入它们之间、且容易降低安装结构体10的高度的方面考虑，厚度T可以为50μm以上，也可以为200μm以上。从容易密合于第2电路部件2的表面的方面考虑，可以为1500μm以下，也可以为1000μm以下，也可以为500μm以下。片材4P的厚度T是片材4P的主面间的距离。主面间的距离可以通过将任意10处的距离平均化而求得。流动控制层的厚度、第1层的厚度T1、及第2层的厚度T2也可以同样地求得。
流动控制树脂由含有热固性树脂及固化剂的树脂组合物构成。
密封前的热固性树脂可以为未固化状态，也可以为半固化状态。所谓的“半固化状态”是指热固性树脂含有单体和/或低聚物的状态，且热固性树脂的三维交联结构的发展不充分的状态。半固化状态的热固性树脂处于在室温(25℃)下不溶于溶剂、但固化不完全的状态，即所谓的B阶段。
作为热固性树脂，没有特别限定，可举出：环氧树脂、(甲基)丙烯酸树脂、酚醛树脂、三聚氰胺树脂、硅酮树脂、尿素树脂、聚氨酯树脂、乙烯酯树脂、不饱和聚酯树脂、邻苯二甲酸二烯丙酯树脂、聚酰亚胺树脂等。这些热固性树脂可以单独使用1种，也可以将2种以上组合使用。其中，优选环氧树脂。
环氧树脂没有特别限定，可以使用例如：双酚A型环氧树脂、双酚F型环氧树脂、双酚AD型环氧树脂、双酚A型环氧树脂、氢化双酚A型环氧树脂、双酚F型环氧树脂、氢化双酚F型环氧树脂、苯酚酚醛清漆型环氧树脂、萘型环氧树脂、脂环式脂肪族环氧树脂、有机羧酸类的缩水甘油醚等。这些环氧树脂可以单独使用，也可以将2种以上组合使用。环氧树脂可以为预聚物，也可以为如聚醚改性环氧树脂、硅酮改性环氧树脂这样的环氧树脂与其它聚合物的共聚物。其中，优选双酚AD型环氧树脂、萘型环氧树脂、双酚A型环氧树脂和/或双酚F型环氧树脂。从耐热性及耐水性优良、且廉价的方面考虑，特别优选双酚A型环氧树脂、双酚F型环氧树脂。
为了调节树脂组合物的粘度，相对于环氧树脂整体，环氧树脂可以含有0.1质量％以上且30质量％以下程度的在分子中具有一个环氧基的单官能环氧树脂。作为这样的单官能环氧树脂，可以使用：苯基缩水甘油醚、2-乙基己基缩水甘油醚、乙基二乙二醇缩水甘油醚、二环戊二烯缩水甘油醚、2-羟乙基缩水甘油醚等。这些单官能环氧树脂可以单独使用，也可以将2种以上组合使用。
树脂组合物含有热固性树脂的固化剂。固化剂没有特别限定，可以使用例如：酚系固化剂(酚醛树脂等)、二氰二胺系固化剂(二氰二胺等)、尿素系固化剂、有机酸酰肼系固化剂、多胺盐系固化剂、胺加合物系固化剂、酸酐系固化剂、咪唑系固化剂等。这些固化剂可以单独使用，也可以将2种以上组合使用。固化剂的种类可以根据热固性树脂而适当选择。其中，从固化时的低排气性、耐湿性、耐热循环性等方面考虑，优选使用酚系固化剂。
固化剂的量根据固化剂的种类而不同。在使用环氧树脂时，例如，优选使用相对于1当量环氧基，固化剂的官能团的当量数为0.001当量以上且2当量以下、更优选当量数为0.005当量以上且1.5当量以下的量的固化剂。
二氰二胺系固化剂、尿素系固化剂、有机酸酰肼系固化剂、多胺盐系固化剂、胺加合物系固化剂为潜伏性固化剂。潜伏性固化剂的活性温度优选为60℃以上，更优选为80℃以上。另外，活性温度优选为250℃以下，更优选为180℃以下。由此，能够获得在活性温度以上迅速固化的树脂组合物。
树脂组合物也可以含有除上述成分以外的第三成分。作为第三成分，可举出：热塑性树脂、无机填充剂、固化促进剂、聚合引发剂、离子捕捉剂、阻燃剂、颜料、硅烷偶联剂、触变性赋予剂等。
可掺合热塑性树脂作为片材化剂。通过树脂组合物被片材化，变得容易提高密封工序中的处理性，并且变得容易抑制树脂组合物的下垂等，从而容易维持内部空间S。
作为热塑性树脂的种类，可举出例如：丙烯酸树脂、苯氧基树脂、聚烯烃、聚氨酯、嵌段异氰酸酯、聚醚、聚酯、聚酰亚胺、聚乙烯醇、丁醛树脂、聚酰胺、氯乙烯、纤维素、热塑性环氧树脂、热塑性酚醛树脂等。其中，从作为片材化剂的功能优异的方面考虑，优选丙烯酸树脂。相对于100质量份热固性树脂，热塑性树脂的量优选为5质量份以上且200质量份以下，特别优选为10质量份以上且100质量份以下。
添加至树脂组合物时的热塑性树脂的形态没有特别限定。热塑性树脂可以为例如重量平均粒径为0.01μm以上且200μm以下、优选0.01μm以上且100μm以下的粒子。上述粒子也可以具有核壳结构。此时，核心可以为含有来自例如选自由(甲基)丙烯酸正丁酯、(甲基)丙烯酸异丁酯及(甲基)丙烯酸叔丁酯所组成的组中的至少1个单体的单元的聚合物，也可以为含有来自其它(甲基)丙烯酸酯的单元的聚合物。壳层也可以为例如(甲基)丙烯酸甲酯、(甲基)丙烯酸正丁酯、(甲基)丙烯酸异丁酯或(甲基)丙烯酸叔丁酯、(甲基)丙烯酸等单官能单体与1,6-己二醇二丙烯酸酯等多官能单体的共聚物。另外，也可以将分散或溶解于溶剂中的高纯度热塑性树脂添加至树脂组合物中。
作为无机填充剂，可举出例如：熔融二氧化硅等二氧化硅、滑石、碳酸钙、钛白、氧化铁红、碳化硅、氮化硼(BN)等。其中，从廉价方面考虑，优选熔融二氧化硅。无机填充剂的平均粒径例如为0.01μm以上且100μm以下。相对于100质量份热固性树脂，无机填充剂的量优选为1质量份以上且5000质量份以下，更优选为10质量份以上且3000质量份以下。平均粒径为体积粒度分布中累积体积为50％时的粒径(D50，以下相同)。
固化促进剂没有特别限定，可举出：改性咪唑系固化促进剂、改性脂肪族多胺系促进剂、改性多胺系促进剂等。固化促进剂优选用作与环氧树脂等树脂的反应产物(加合物)。这些固化促进剂可以单独使用，也可以将2种以上组合使用。从保存稳定性的方面考虑，固化促进剂的活性温度优选为60℃以上，更优选为80℃以上。另外，活性温度优选为250℃以下，更优选为180℃以下。在此，所谓的“活性温度”为通过潜伏性固化剂和/或固化促进剂的作用，使热固性树脂的固化急速加速的温度。
固化促进剂的量根据固化促进剂的种类而不同。通常，相对于100质量份环氧树脂，固化促进剂的量优选为0.1质量份以上且20质量份以下，更优选为1质量份以上且10质量份以下。此外，将固化促进剂用作加合物时，固化促进剂的量是指除去除固化促进剂以外的成分(环氧树脂等)后的、固化促进剂的净重的量。
聚合引发剂通过光照射和/或加热来显现固化性。作为聚合引发剂，可以使用自由基引发剂、产酸剂、产碱剂等。具体地，可以使用二苯甲酮系化合物、羟基酮系化合物、偶氮化合物、有机过氧化物、芳族族锍盐、脂肪族锍盐等锍盐等。相对于100质量份环氧树脂，聚合引发剂的量优选为0.1质量份以上且20质量份以下，更优选为1质量份以上且10质量份以下。
流动控制树脂的粘弹性(即，损耗角正切tanδ)例如可以通过其原料来调节。例如，通过改变作为片材化剂的热塑性树脂的量或种类，可改变损耗角正切tanδ。其中，若使用苯氧基树脂，则可容易减小储能剪切模量G'、并增大tanδ。相对于100质量份的热固性树脂，树脂组合物中所含的热塑性树脂的量优选为5质量份以上且200质量份以下，更优选为10质量份以上且100质量份以下。
片材4P可以为仅由流动控制层构成的单层体，也可以为包含2层以上的流动控制层的多层的层叠体，也可以为包含1个以上的流动控制层和其他层(第3层)的多层的层叠体。在片材4P具有1个以上的流动控制层及1个以上的第3层的情况下，从容易兼顾内部空间S的维持与整体密封性的方面考虑，也可以使至少1个流动控制层配置在片材4P的最外层。
第3层也可以由与流动控制层相同的树脂组合物构成。然而，第3层优选具有不限制密封工序中的流动控制层的行为的物性。例如，第3层在温度t下的损耗角正切tanδ3可以为0.1以上且1.0以下，且储能剪切模量G3'可以为1×104Pa以上且1×107Pa以下。第3层可以为单层，也可以为多层的层叠体。
片材4P也可以为层叠体，该层叠体具有：第1层41P，其被配置在一侧的最外侧；及第2层42P，其相邻于第1层41P。在这种情况下，第1层41P及第2层42P中的至少一层相当于流动控制层。即，第1层由含有热固性树脂的第1树脂组合物构成，第2层由含有热固性树脂的第2树脂组合物构成，第1树脂组合物及第2树脂组合物中的至少一者满足：在温度t下，损耗角正切tanδ为0.1以上且0.8以下、及储能剪切模量为1×104Pa以上且1×107Pa以下。在密封工序中，使第1层41P与第2电路部件2相对。
从容易维持具有多样化的形状及配置的内部空间S的方面考虑，第1树脂组合物及第2树脂组合物也可以同时满足上述损耗角正切tanδ和储能剪切模量G'。
从兼顾内部空间S的维持与整体密封性的方面考虑，也可以为：双层均为流动控制层，并且第1树脂组合物在温度t下的损耗角正切tanδ1小于第2树脂组合物在温度t下的损耗角正切tanδ2(tanδ1＜tanδ2)。
以下将举例说明第1层41P及第2层42P均为流动控制层、且tanδ1＜tanδ2的情况。
(第1层)
第1层41P被配置于一侧的最外侧，且在密封工序中与第2电路部件2相对。
在温度t下，构成第1层41P的第1树脂组合物(以下，称为第1树脂)的损耗角正切tanδ1为0.1以上且0.8以下，且储能剪切模量G1'为1×104Pa以上且1×107Pa以下。
损耗角正切tanδ1也可以为0.2以上。损耗角正切tanδ1可以为0.6以下，也可以为0.4以下。储能剪切模量G1'可以为5×104Pa以上，也可以为1×105Pa以上。储能剪切模量G'可以为5×106Pa以下，也可以为1×106Pa以下。
从绝缘性的观点考虑，第1层41P的体积电阻率可以为1×108Ω·cm以上，也可以为1×1010Ω·cm以上。
第1层41P的厚度T1没有特别限定。厚度T1可以为50μm以下，也可以为40μm以下，也可以为30μm以下。由此，即使在第2电路部件2彼此之间的间隔距离较小的情况下，也容易进入它们之间，并且容易使安装结构体10的高度降低。从变得容易维持内部空间S的方面考虑，厚度T1也可以为5μm以上。
第1树脂的伸长率E1没有特别限定。例如，由第1树脂构成的厚度为100μm的层在温度t下的伸长率E1t可以为1000％以上，也可以为1300％以上。由此，第1层41P变得容易进入第2电路部件2之间。伸长率E1t也可以为3000％以下。由第1树脂构成的上述层在25℃下的伸长率E125例如也可以为50％以上且3000％以下。
第1树脂的构成没有特别限定，可以为与流动控制树脂相同的构成。
(第2层)
第2层42P是相邻于第1层41P的层。满足tanδ1＜tanδ2的第2层42P具有抑制片材4P进入内部空间S的功能。即，片材4P向内部空间S的进入量受到第2层42P的控制。
在温度t下，构成第2层42P的第2树脂组合物(以下称为第2树脂)的损耗角正切tanδ2为0.1以上且0.8以下，且储能剪切模量G2'为1×104Pa以上且1×107Pa以下。
损耗角正切tanδ2可以为0.2以上，也可以为0.3以上，也可以为0.4以上。损耗角正切tanδ2可以为0.8以下。
损耗角正切tanδ2与损耗角正切tanδ1之差没有特别限定。从容易兼顾内部空间S的维持与整体密封性的方面考虑，损耗角正切tanδ2与损耗角正切tanδ1之差可以为0.1以上，也可以为0.2以上。损耗角正切tanδ2与损耗角正切tanδ1之差可以为0.4以下，也可以为0.3以下。
储能剪切模量G2'例如可以为1×104Pa以上且1×106Pa以下。
第1树脂的储能剪切模量G1'与第2树脂的储能剪切模量G2'的大小关系没有特别限定。储能剪切模量G1'可以大于储能剪切模量G2'(G1'＞G2')，G1'也可以小于G2'(G1'＜G2')，G1'也可以等于G2'(G1'＝G2')。从容易兼顾内部空间S的维持与整体密封性的方面考虑，也可以为G1'＞G2'。
第2层42P的厚度T2没有特别限定。从变得容易进一步维持内部空间S、并且提升整体密封性的方面考虑，厚度T2可以为50μm以上且1470μm以下，也可以为970μm以下，也可以为470μm以下。
第2树脂的构成没有特别限定，可以为与流动控制树脂相同的构成。
第2层42P的体积电阻率没有特别限定，例如可以为与第1层41P相同的程度，也可以小于第1层41P。
第2树脂的伸长率E2没有特别限定。例如，由第2树脂构成的厚度为100μm的层在温度t下的伸长率E2t也可以比由第1树脂构成的层小。伸长率E2t例如可以为50％以上，也可以为200％以上。伸长率E2t可以为1000％以下，也可以为500％以下。由第2树脂构成的上述层在25℃下的伸长率E225例如可以为50％以上且3000％以下。
[安装结构体的制造方法]
参照图3来说明本实施方式涉及的制造方法。图3是利用安装部件或安装结构体10的截面来示意性表示本实施方式涉及的制造方法的说明图。
安装结构体10通过以下方法而被制造，该方法包括以下工序：准备安装部件的部件准备工序，该安装部件具有：第1电路部件1、及装载于第1电路部件1的多个第2电路部件2；片材准备工序，准备热固性的片材4P；配置工序，将片材4P以与第2电路部件2相对的方式配置于安装部件；以及密封工序，将片材4P对第1电路部件1按压，同时加热片材4P，从而密封第2电路部件2，并使片材4P固化。
以下将以片材4P具有第1层41P及第2层42P的情况为例，来说明各工序。
(部件准备工序)
准备具有第1电路部件1、及装载于第1电路部件1的多个第2电路部件2的安装部件(图3(a))。
第1电路部件1例如为选自由半导体元件、半导体封装、玻璃基板、树脂基板、陶瓷基板及硅基板所组成的组中的至少1种。这些第1电路部件也可以为通过在其表面形成如ACF(各向异性导电膜)或ACP(各向异性导电胶)的导电材料层而成的电路部件。树脂基板可以为刚性树脂基板，也可以为柔性树脂基板，可列举出例如：环氧树脂基板(例如，玻璃环氧基板)、双马来酰亚胺三嗪基板、聚酰亚胺树脂基板、氟树脂基板等。第1电路部件1也可以为内部具有半导体芯片等的元件内置基板。
第2电路部件2具有：基准部件21；第1相邻部件22，相邻于基准部件21；及第2相邻部件23，相邻于基准部件21。基准部件21与第1相邻部件22之间的间隔距离D1不同于基准部件21与第2相邻部件23之间的间隔距离D2。第1相邻部件22的从基准部件21起的高度ΔH1也可以不同于第2相邻部件23的从基准部件21起的高度ΔH2。
高度ΔH是指在从第1电路部件1的主面方向观察时，以基准部件21的最高(距第1电路部件1的距离最大)部分为基准时，与其相邻的相邻部件的最高部分的高度，也考虑比基准部件21高或低。例如，在第1相邻部件22比基准部件21高、且第2相邻部件23比基准部件21低的情况下，即使第1相邻部件22及第2相邻部件23与基准部件21的高度差相同，高度ΔH1也不同于高度ΔH2。另外，例如在第1相邻部件22的高度与基准部件21相同(ΔH1＝0)、且第2相邻部件23的高度比基准部件21高(或者低)的情况下，高度ΔH1不同于高度ΔH2。
在间隔距离D2比间隔距离D1大的情况下，间隔距离D2相对于间隔距离D1的比例可以为200％以上，也可以为300％以上。即使像这样在间隔距离的差异较大的情况下，利用片材4P，也能够将这些第2电路部件2整体密封。间隔距离D是指从第1电路部件1的主面的法线方向观察时，基准部件21与与其相邻的相邻部件(在图示例中，为相邻部件22或23)之间的最短距离。
间隔距离D根据第1电路部件1的尺寸、第2电路部件2的数量、尺寸及配置方法等进行适当设定，没有特别限定。间隔距离D的下限根据片材4P的厚度适当设定即可，例如可以为片材4P的厚度T的100％以上且4000％以下。若间隔距离D相对于片材4P的厚度T为上述范围，则片材4P可容易进入其空隙。间隔距离D例如可以为50μm以上且6mm以下，也可以为50μm以上且2000μm以下，也可以为100μm以上且1500μm以下。
在第1相邻部件22比第2相邻部件23高的情况下，第1相邻部件22的高度相对于第2相邻部件23的高度的比例可以为200％以上，也可以为300％以上。即使像这样在高度差异很大的情况下，利用片材4P，也能够将这些第2电路部件2整体密封。第1相邻部件22的高度是第1相邻部件22的从第1电路部件1到最远的部分为止的距离，第2相邻部件23的高度是第2相邻部件23的从第1电路部件1到最远的部分为止的距离。
第2电路部件2包括经由凸起3装载于第1电路部件1的中空部件(在图示例中，为基准部件21及第2相邻部件23)。在第1电路部件1与中空部件之间形成有内部空间S。中空部件是需要在维持该内部空间S的状态下被密封(中空密封)的电子零件。作为中空部件，可举出例如：RFIC、SAW、传感器芯片(加速度传感器等)、压电振动器芯片、晶体振动器芯片、MEMS装置等。作为除中空部件以外的第2电路部件2，可举出例如：FBAR、BAW、芯片多层LC滤波器、电介质滤波器、层叠陶瓷电容器(MLCC)等。
即，安装部件可以具有：各种在第1电路部件1上装载有第2电路部件2的板上芯片(Chip on Board、CoB)结构(包括：晶圆上芯片(Chip on Wafer、CoW)、膜上芯片(Chip onFilm、CoF)、玻璃上芯片(Chip on Glass、CoG))、芯片上芯片(Chip on Chip、CoC)结构、封装上芯片(Chip on Package、CoP)结构及堆叠封装(Package on Package、PoP)结构。安装部件也可以为在装载有第2电路部件2的第1电路部件1上进一步层叠第1电路部件1和/或第2电路部件2而成的多层安装部件。
凸起3具有导电性，第1电路部件1与中空部件经由凸起3而被电连接。凸起3的高度没有特别限定，例如可以为5μm以上且150μm以下。凸起3的材料也是只要有导电性，就没有特别限定，可举出例如：铜、金、焊球等。
(片材准备工序)
准备具有第1层41P及第2层42P的片材4P(图3(a))。
作为层叠体的片材4P的制造方法没有特别限定。片材4P可以在分别作成各层后，通过层叠(层压法)形成，也可以通过依次涂布各层的材料(涂布法)而形成。
在层压法中，各层例如通过下述方法形成，该方法包括：分别调制含有上述树脂组合物的溶剂膏糊或无溶剂膏糊(以下，仅统称为膏糊)的工序、由上述膏糊形成各层的工序(形成工序)。通过该方法，分别形成第1层41P及第2层42P后，依次层叠。膏糊含有预凝胶化剂时，在进行形成工序时会进行凝胶化。凝胶化通过以下方法进行：将膏糊薄膜化后，以低于热固性树脂的固化温度的温度(例如70℃以上且150℃以下)将薄膜加热1分钟以上且10分钟以下。
另一方面，在涂布法中，通过上述方法，例如，形成第1层41P后，在该第1层41P的表面涂布含有第2树脂组合物的膏糊，形成第2层42P。此时，也可以在形成工序时进行凝胶化。凝胶化可以在由各膏糊分别形成薄膜后依次实施，也可以在形成薄膜的层叠体后实施。
各层(薄膜)例如通过模具、辊涂布机、刮片等形成。此时，优选将膏糊的粘度调节为10mPa·s以上且10000mPa·s以下。在使用溶剂膏糊时，之后也可以在70℃以上且150℃以下的温度下干燥1分钟以上且10分钟以下，以除去溶剂。上述凝胶化与溶剂的除去可同时实施。
作为单层体的片材4P也通过与上述薄膜相同的方法制作。
(配置工序)
以使第1层41P与第2电路部件2相对的方式，将片材4P配置于安装部件。此时，以一个片材4P覆盖多个第2电路部件2。
(密封工序)
将片材4P向第1电路部件1按压(图3(b))、并加热片材4P。由此，可在维持内部空间S的同时密封第2电路部件2。与第2电路部件2的密封同时、或者在第2电路部件2被密封后，片材4P进行固化(图3(c))。
片材4P向第1电路部件1的按压例如在将片材4P以低于片材4P中所含的热固性树脂的固化温度的温度进行加热的同时进行(热压)。由此，第2电路部件2被密封。此时，片材4P密合于第2电路部件2的表面，并且延伸至到达第2电路部件2彼此之间的第1电路部件1的表面为止。因此，第2电路部件2的密封可靠性得以提高。
热压可以在大气压下进行，也可以在减压气氛(例如50Pa以上且50,000Pa以下，优选50Pa以上且3,000Pa以下)下进行。按压时的加热条件没有特别限定，根据按压方法或热固性树脂的种类适当设定即可。上述加热例如在40℃以上且200℃以下(优选在50℃以上且180℃以下)进行1秒以上且300分钟以下(优选进行3秒以上且300分钟以下)。
接着，以上述固化温度加热片材4P，使片材4P中的热固性树脂固化，形成密封部件4。片材4P的加热(热固性树脂的固化)的条件根据热固性树脂的种类适当设定即可。热固性树脂的固化例如在50℃以上且200℃以下(优选在120℃以上且180℃以下)进行1秒以上且300分钟以下(优选进行60分钟以上且300分钟以下)。
热压与热固性树脂的固化可以分别实施，也可以同时进行。例如，也可以在减压气氛下，以低于片材4P中所含的热固性树脂的固化温度的温度进行热压后，解除减压，在大气压下进一步以高温加热，使热固性树脂固化。或者，也可以在大气压下，以低于片材4P中所含的热固性树脂的固化温度的温度进行热压后，进一步以高温加热，使热固性树脂固化。另外，也可以通过在减压气氛下以固化温度进行热压，从而在减压中使热固性树脂固化。
通过以上方法，能够得到具有安装部件、及密封安装部件的密封部件的安装结构体10，所述安装部件具有：第1电路部件1、及装载于第1电路部件1的多个第2电路部件2。
实施例
接着，根据实施例，更具体地说明本发明。然而，本发明并不受以下实施例的限定。
[实施例1]
(1)片材4P的制作
使用以下的树脂组合物(流动控制树脂X1)，利用涂布法来制作作为单层体的片材X1(厚度为250μm)。
(流动控制树脂X1)
环氧树脂(热固性树脂)：100份
苯酚酚醛清漆(固化剂)：80份
丙烯酸树脂(热塑性树脂)：50份
熔融球形二氧化硅(无机填充剂)：400份
咪唑(固化促进剂)：2份
在SAW芯片被密封时的温度t(100℃)下，流动控制树脂X1的伸长率为400％，损耗角正切tanδ为0.5，储能剪切模量G'为7×104Pa。流动控制树脂X1在25℃下的伸长率为200％。伸长率通过使用流动控制树脂X1来制作厚度为100μm的层，并进行测定。
(2)安装部件的制作
将三个同型的SAW芯片A～SAW芯片C(第2电路部件，1.1mm×1.1mm，高度为0.2mm)，经由金属凸起(直径为100μm、高度为20μm)，依序排列并装载至玻璃基板(第1电路部件，50mm四方，厚度为0.2mm)，由此获得安装部件。SAW芯片A与SAW芯片B之间的间隔距离D1为0.4mm，SAW芯片B与SAW芯片C之间的间隔距离D2为0.1mm。
(3)安装结构体的制作
用片材X1密封所获得的安装部件，以获得安装结构体。密封通过将片材X1一边在100℃下加热、一边在减压气氛下(400Pa)进行。
(4)整体密封性的评价
用光学显微镜从玻璃基板侧观察所获得的安装结构体，并根据以下的评价方法进行评价。将结果表示于表1。
最良：在所有的SAW芯片与玻璃基板之间形成有足够的内部空间。而且，在SAW芯片A与SAW芯片B之间、在SAW芯片B与SAW芯片C之间，均无空隙地填充有树脂。
良*1：在所有的SAW芯片与玻璃基板之间形成有足够的内部空间。除此之外，尽管在SAW芯片A与SAW芯片B之间、以及在SAW芯片B与SAW芯片C之间，均填充有树脂，但在SAW芯片B与SAW芯片C之间可确认有小孔。
良*2：在SAW芯片A与SAW芯片B之间、以及在SAW芯片B与SAW芯片C之间，均无空隙地填充有树脂。除此之外，尽管在所有的SAW芯片与玻璃基板之间形成有足够的内部空间，但在与SAW芯片A、SAW芯片B、SAW芯片C之间，可确认有内部空间的尺寸的参差不齐(树脂的进入量的参差不齐)。
不良：在SAW芯片A与SAW芯片B之间、以及在SAW芯片B与SAW芯片C之间，均无空隙地填充有树脂。然而，树脂大量进入SAW芯片A、SAW芯片B与玻璃基板之间，未形成足够的内部空间。
[实施例2]
除了使用具有第1层X21(12μm)及第2层X22(250μm)的片材X2以外，以与实施例1相同的方式制作安装结构体并进行评价。将结果表示于表1。
使用以下的树脂组合物(第1树脂X21、第2树脂X22)，利用涂布法来制作片材X2。
(第1树脂X21)
环氧树脂(热固性树脂)：100份
苯酚酚醛清漆(固化剂)：60份
丙烯酸树脂(热塑性树脂)：60份
熔融球形二氧化硅(无机填充剂)：100份
咪唑(固化促进剂)：2份
(第2树脂X22)
环氧树脂(热固性树脂)：100份
苯酚酚醛清漆(固化剂)：80份
丙烯酸树脂(热塑性树脂)：50份
熔融球形二氧化硅(无机填充剂)：400份
咪唑(固化促进剂)：2份
在SAW芯片被密封时的温度t(100℃)下，第1树脂X21的伸长率为1400％，损耗角正切tanδ1为0.2，储能剪切模量G1'为1×105Pa。在温度t下，第2树脂X22层的伸长率为400％，损耗角正切tanδ2为0.5，储能剪切模量G2'为7×104Pa。在25℃下，第1树脂X21的伸长率为300％，第2树脂X22的伸长率为200％。伸长率通过使用第1树脂X21及第2树脂X22，分别制作厚度为100μm的层，并进行测定。
进而，在密封时，分别测定片材X2在进入SAW芯片A与SAW芯片B之间、以及SAW芯片B与SAW芯片C之间时的速度(进入速度)。进入速度通过以下方式计算出：从加热片材X2开始，每经过2秒取出安装部件，用带有高度测量功能的光学显微镜从SAW芯片的侧面观察片材X2距离玻璃基板的高度。进入速度设为片材X2到达玻璃基板为止的平均速度。
片材X2朝向SAW芯片A与B之间的进入速度为110μm/秒，朝向SAW芯片B与C之间的进入速度为16μm/秒。从该结果可以看出，芯片间的距离越大，片材X2的进入速度变得越快，在密封工序中的片材X2的行为受芯片间的距离的影响。
[实施例3]
除了使用具有第1层X31(40μm)及第2层X32(250μm)的片材X3以外，以与实施例1相同的方式制作安装结构体并进行评价。将结果表示于表1。
使用以下的树脂组合物(第1树脂X31、第2树脂X32)，利用涂布法制作片材X3。
(第1树脂X31)
环氧树脂(热固性树脂)：100份
苯酚酚醛清漆(固化剂)：60份
丙烯酸树脂(热塑性树脂)：20份
熔融球形二氧化硅(无机填充剂)：250份
咪唑(固化促进剂)：2份
(第2树脂X32)
环氧树脂(热固性树脂)：100份
苯酚酚醛清漆(固化剂)：60份
丙烯酸树脂(热塑性树脂)：25份
熔融球形二氧化硅(无机填充剂)：900份
咪唑(固化促进剂)：2份
在SAW芯片被密封时的温度t(100℃)下，第1树脂X31的伸长率为2000％，损耗角正切tanδ1为0.4，储能剪切模量G1'为4×104Pa。在温度t下，第2树脂X32的伸长率为300％，损耗角正切tanδ2为0.7，储能剪切模量G2'为5×105Pa。在25℃下，第1树脂X31的伸长率为600％，第2树脂X32的伸长率为50％。
[比较例1]
除了使用具有第1层Y11(15μm)及第2层Y12(250μm)的片材Y1以外，以与实施例1相同的方式制作安装结构体并进行评价。将结果表示于表1。
使用以下的树脂组合物(第1树脂Y11、第2树脂Y12)，利用涂布法制作片材Y1。
(第1树脂Y11)
环氧树脂(热固性树脂)：100份
苯酚酚醛清漆(固化剂)：60份
苯氧基树脂(热塑性树脂)：20份
熔融球形二氧化硅(无机填充剂)：250份
咪唑(固化促进剂)：2份
(第2树脂Y12)
环氧树脂(热固性树脂)：100份
苯酚酚醛清漆(固化剂)：60份
苯氧树脂(热塑性树脂)：35份
熔融球形二氧化硅(无机填充剂)：340份
咪唑(固化促进剂)：2份
在SAW芯片被密封时的温度t(100℃)下，第1树脂Y11的伸长率为100％，损耗角正切tanδ1为1.1，储能剪切模量G1'为5×104Pa。在温度t下，第2树脂Y12的伸长率为100％，损耗角正切tanδ2为1.0，储能剪切模量G2'为6×104Pa。在25℃下，第1树脂Y11的伸长率为50％，第2树脂Y12的伸长率为50％。
[表1]
Figure BDA0002417167370000201
产业上的可利用性
本发明的制造方法由于能将以不同间隔配置的多个电路部件在维持内部空间的同时进行整体密封，因此可适用于制造各种安装结构体。
符号说明
10：安装结构体
1：第1电路部件
2：第2电路部件
21：基准部件
22：第1相邻部件
23：第2相邻部件
3：凸起
4：密封部件(片材的固化物)
41：第1固化层(已固化的第1层)
42：第2固化层(已固化的第2层)
4P：片材
41P：第1层
42P：第2层

Claims (8)

1.一种安装结构体的制造方法，该方法具有下述工序：
准备安装部件的工序，该安装部件具有：第1电路部件、及装载于所述第1电路部件上的多个第2电路部件；
准备热固性的片材的工序；
配置工序，将所述片材以与所述第2电路部件相对的方式配置于所述安装部件上；及
密封工序，将所述片材向所述第1电路部件按压，同时加热所述片材，从而密封所述第2电路部件，并使所述片材固化，
所述第2电路部件具有：基准部件、和分别与所述基准部件相邻的第1相邻部件及第2相邻部件，
所述基准部件与所述第1相邻部件之间的间隔距离D1不同于所述基准部件与所述第2相邻部件之间的间隔距离D2，
进而，多个所述第2电路部件中的至少一个为中空部件，该中空部件具有形成在所述中空部件与所述第1电路部件之间的空间，
在所述密封工序中，在维持所述空间的同时，多个所述第2电路部件被密封。
2.根据权利要求1所述的安装结构体的制造方法，其中，所述片材具有由含有热固性树脂的树脂组合物构成的层，
所述树脂组合物在所述第2电路部件被密封时的温度t下满足：损耗角正切tanδ为0.1以上且0.8以下、及储能剪切模量为1×104Pa以上且1×107Pa以下。
3.根据权利要求2所述的安装结构体的制造方法，其中，所述片材具有：第1层，其被配置于一侧的最外侧、并与所述第2电路部件相对；及第2层，其与所述第1层相邻，
所述第1层由含有热固性树脂的第1树脂组合物构成，
所述第2层由含有热固性树脂的第2树脂组合物构成，
所述第1树脂组合物及所述第2树脂组合物中的至少一者在所述温度t下满足：损耗角正切tanδ为0.1以上且0.8以下、及储能剪切模量为1×104Pa以上且1×107Pa以下。
4.根据权利要求3所述的安装结构体的制造方法，其中，所述第1树脂组合物及所述第2树脂组合物在所述温度t下均满足：损耗角正切tanδ为0.1以上且0.8以下、及储能剪切模量为1×104Pa以上且1×107Pa以下，
所述第1树脂组合物在所述温度t下的损耗角正切tanδ小于所述第2树脂组合物在所述温度t下的损耗角正切tanδ，
由所述第1树脂组合物构成的、厚度为100μm的层在所述温度t下的伸长率为1000％以上，
所述第1层的厚度为50μm以下。
5.根据权利要求1～4中任一项所述的安装结构体的制造方法，其中，从所述基准部件起的所述第1相邻部件的高度ΔH1不同于从所述基准部件起的所述第2相邻部件的高度ΔH2。
6.一种片材，该片材用于密封安装部件，该安装部件具有：第1电路部件和装载于所述第1电路部件上的多个第2电路部件，
所述片材具有由含有热固性树脂的树脂组合物构成的层，
所述树脂组合物在所述第2电路部件被密封时的温度t下满足：损耗角正切tanδ为0.1以上且0.8以下、及储能剪切模量为1×104Pa以上且为1×107Pa以下，
所述第2电路部件具有：基准部件和分别与所述基准部件相邻的第1相邻部件及第2相邻部件，
所述基准部件与所述第1相邻部件之间的间隔距离D1不同于所述基准部件与所述第2相邻部件之间的间隔距离D2，
多个所述第2电路部件中的至少一个为中空部件，该中空部件具有形成在所述中空部件与所述第1电路部件之间的空间。
7.根据权利要求6所述的片材，其中，该片材具有：第1层，其被配置于一侧的最外侧、并与所述第2电路部件相对；及第2层，其与所述第1层相邻，
所述第1层由含有热固性树脂的第1树脂组合物构成，
所述第2层由含有热固性树脂的第2树脂组合物构成，
所述第1树脂组合物及所述第2树脂组合物中的至少一者在所述温度t下满足：损耗角正切tanδ为0.1以上且0.8以下、及储能剪切模量为1×104Pa以上且1×107Pa以下。
8.根据权利要求7所述的片材，其中，所述第1树脂组合物及所述第2树脂组合物均满足：在所述温度t下损耗角正切tanδ为0.1以上且0.8以下、及在所述温度t下的储能剪切模量为1×104Pa以上且1×107Pa以下，
所述第1树脂组合物在所述温度t下的损耗角正切tanδ小于所述第2树脂组合物在所述温度t下的损耗角正切tanδ，
由所述第1树脂组合物构成的、厚度为100μm的层在所述温度t下的伸长率为1000％以上，
所述第1层的厚度为50μm以下。
CN201880060753.8A 2017-09-29 2018-09-28 安装结构体的制造方法及其中使用的片材 Active CN111108596B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-191945 2017-09-29
JP2017191945 2017-09-29
PCT/JP2018/036283 WO2019065977A1 (ja) 2017-09-29 2018-09-28 実装構造体の製造方法およびこれに用いられるシート

Publications (2)

Publication Number Publication Date
CN111108596A true CN111108596A (zh) 2020-05-05
CN111108596B CN111108596B (zh) 2023-07-18

Family

ID=65901479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880060753.8A Active CN111108596B (zh) 2017-09-29 2018-09-28 安装结构体的制造方法及其中使用的片材

Country Status (8)

Country Link
US (1) US11848659B2 (zh)
EP (1) EP3690932A4 (zh)
JP (1) JP7038726B2 (zh)
KR (1) KR102513134B1 (zh)
CN (1) CN111108596B (zh)
SG (1) SG11202002773YA (zh)
TW (1) TWI757551B (zh)
WO (1) WO2019065977A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115485830A (zh) * 2020-05-29 2022-12-16 高通股份有限公司 包括衬底、集成器件、和具有底切的封装层的封装
CN116552017A (zh) * 2023-07-10 2023-08-08 湖南省康普通信技术有限责任公司 一种基于光信号测距实现的非接触式仿形包装方法及设备
CN118265233A (zh) * 2024-05-11 2024-06-28 江苏博敏电子有限公司 一种基于异向导电材料的内埋芯片制作工艺

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020241505A1 (zh) * 2019-05-31 2020-12-03
JP7494032B2 (ja) 2019-07-12 2024-06-03 日東電工株式会社 封止用樹脂シート、封止用多層樹脂シートおよび電子素子パッケージ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013121689A1 (ja) * 2012-02-15 2013-08-22 株式会社村田製作所 電子部品及びその製造方法
JP2015221499A (ja) * 2014-05-22 2015-12-10 ナガセケムテックス株式会社 積層シートおよびその製造方法ならびに積層シートを用いて封止された実装構造体およびその製造方法
JP2016032008A (ja) * 2014-07-28 2016-03-07 大日本印刷株式会社 太陽電池モジュール用の封止材シート及びその製造方法
CN105453253A (zh) * 2013-08-07 2016-03-30 日东电工株式会社 中空型电子器件密封用树脂片及中空型电子器件封装件的制造方法
CN107039360A (zh) * 2015-11-04 2017-08-11 日东电工株式会社 中空型电子器件密封用片、以及中空型电子器件封装体的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4383768B2 (ja) 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
JP4872587B2 (ja) 2006-10-12 2012-02-08 日立化成工業株式会社 封止フィルム、及びこれを用いた半導体装置
JP6259608B2 (ja) * 2013-08-09 2018-01-10 日東電工株式会社 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
CN105917462B (zh) * 2013-11-28 2019-10-15 日东电工株式会社 密封用热固化性树脂片及中空封装体的制造方法
JP2015106573A (ja) 2013-11-28 2015-06-08 日東電工株式会社 中空封止用樹脂シート、及び、中空パッケージの製造方法
EP3128545A4 (en) 2014-03-31 2018-02-28 Nagase ChemteX Corporation Circuit member having hollow section, mounting structure, and mounting structure manufacturing method
JP2016136567A (ja) 2015-01-23 2016-07-28 日東電工株式会社 封止用シート
JP6467689B2 (ja) * 2017-03-13 2019-02-13 ナガセケムテックス株式会社 中空構造電子部品
JP6975547B2 (ja) 2017-03-31 2021-12-01 ナガセケムテックス株式会社 実装構造体の製造方法およびこれに用いられる積層シート
EP3706164A4 (en) 2017-10-31 2021-08-11 Nagase ChemteX Corporation PROCESS FOR PRODUCING A PACKAGING STRUCTURE AND SHEET USED THEREIN

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013121689A1 (ja) * 2012-02-15 2013-08-22 株式会社村田製作所 電子部品及びその製造方法
CN105453253A (zh) * 2013-08-07 2016-03-30 日东电工株式会社 中空型电子器件密封用树脂片及中空型电子器件封装件的制造方法
JP2015221499A (ja) * 2014-05-22 2015-12-10 ナガセケムテックス株式会社 積層シートおよびその製造方法ならびに積層シートを用いて封止された実装構造体およびその製造方法
JP2016032008A (ja) * 2014-07-28 2016-03-07 大日本印刷株式会社 太陽電池モジュール用の封止材シート及びその製造方法
CN107039360A (zh) * 2015-11-04 2017-08-11 日东电工株式会社 中空型电子器件密封用片、以及中空型电子器件封装体的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115485830A (zh) * 2020-05-29 2022-12-16 高通股份有限公司 包括衬底、集成器件、和具有底切的封装层的封装
CN116552017A (zh) * 2023-07-10 2023-08-08 湖南省康普通信技术有限责任公司 一种基于光信号测距实现的非接触式仿形包装方法及设备
CN116552017B (zh) * 2023-07-10 2023-09-15 湖南省康普通信技术有限责任公司 一种基于光信号测距实现的非接触式仿形包装方法及设备
CN118265233A (zh) * 2024-05-11 2024-06-28 江苏博敏电子有限公司 一种基于异向导电材料的内埋芯片制作工艺

Also Published As

Publication number Publication date
SG11202002773YA (en) 2020-04-29
US11848659B2 (en) 2023-12-19
EP3690932A4 (en) 2021-02-17
KR102513134B1 (ko) 2023-03-24
CN111108596B (zh) 2023-07-18
KR20200064066A (ko) 2020-06-05
US20200266797A1 (en) 2020-08-20
WO2019065977A1 (ja) 2019-04-04
JP7038726B2 (ja) 2022-03-18
EP3690932A1 (en) 2020-08-05
JPWO2019065977A1 (ja) 2020-11-26
TWI757551B (zh) 2022-03-11
TW201921603A (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
CN111108596B (zh) 安装结构体的制造方法及其中使用的片材
JP6718105B2 (ja) 実装構造体の製造方法およびこれに用いられるシート
CN111279472B (zh) 安装结构体的制造方法及其中使用的片材
JP6894076B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
CN111108595A (zh) 安装结构体的制造方法及其中使用的层叠片材
JP6865340B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant