JP6259608B2 - 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法 - Google Patents

電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法 Download PDF

Info

Publication number
JP6259608B2
JP6259608B2 JP2013167055A JP2013167055A JP6259608B2 JP 6259608 B2 JP6259608 B2 JP 6259608B2 JP 2013167055 A JP2013167055 A JP 2013167055A JP 2013167055 A JP2013167055 A JP 2013167055A JP 6259608 B2 JP6259608 B2 JP 6259608B2
Authority
JP
Japan
Prior art keywords
resin
electronic device
resin layer
less
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013167055A
Other languages
English (en)
Other versions
JP2015035567A (ja
Inventor
石坂　剛
剛 石坂
豊田　英志
英志 豊田
石井　淳
淳 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2013167055A priority Critical patent/JP6259608B2/ja
Priority to CN201480043548.2A priority patent/CN105453252B/zh
Priority to PCT/JP2014/067921 priority patent/WO2015019769A1/ja
Priority to SG11201600906YA priority patent/SG11201600906YA/en
Priority to TW103123613A priority patent/TW201513278A/zh
Publication of JP2015035567A publication Critical patent/JP2015035567A/ja
Application granted granted Critical
Publication of JP6259608B2 publication Critical patent/JP6259608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法に関する。
従来、電子デバイスパッケージの製造方法として、基板などに固定された１又は複数の電子デバイスを封止樹脂で封止するという方法が知られている。このような封止樹脂として、例えば、熱硬化性樹脂シートが知られている（例えば、特許文献１参照）。
特開２００６−１９７１４号公報
スマートフォンなどに使用される電子デバイスは高速で動作するため、電子デバイス及びその周辺が高温になり易い（ホットスポットが発生し易い）。電子デバイスが高温になると、動作が不安定になったり、電子デバイスの特性が劣化することがある。
しかしながら、特許文献１ではホットスポットの解消について検討されておらず、特許文献１に記載の熱硬化性樹脂シートはホットスポットを解消できない。
本発明は前記課題を解決し、電子デバイスの熱を基板に逃がすことができる電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法を提供することを目的とする。
本発明は、第１の樹脂層及び第２の樹脂層を備え、前記第１の樹脂層の熱伝導率が１Ｗ／ｍＫ以上である電子デバイス封止用樹脂シートに関する。
本発明の電子デバイス封止用樹脂シートで電子デバイスを封止することにより、電子デバイスの熱を高熱伝導率の第１の樹脂層を介して基板に逃がすことができ、ひいては、筐体に逃がすことができる。したがって、ホットスポットを解消できる。
本発明の電子デバイス封止用樹脂シートでは、高熱伝導率の第１の樹脂層が電子デバイスの熱を基板に逃がす役割を担っており、第２の樹脂層の熱伝導率は高める必要がない。つまり、ダイシングブレードの摩耗の原因となるアルミナなどの熱伝導粒子を樹脂シート全体に配合する必要がない。このため、ダイシングブレードの摩耗を低減することもできる。また、コストを低減できる。
前記第１の樹脂層は熱伝導粒子を含み、前記第１の樹脂層中の前記熱伝導粒子の含有量が６０〜８５体積％であることが好ましい。熱伝導粒子の含有量が前記範囲内であると、第１の樹脂層１の熱伝導率を高めつつ、電子デバイスや基板に対する良好な濡れ性及び接着性を得ることができる。
前記熱伝導粒子がアルミナ及び／又は窒化ホウ素であることが好ましい。これにより、良好な熱伝導性と、良好な流動性が得られる。
前記熱伝導粒子の含有量が３０体積％以下の樹脂層が、前記第１の樹脂層のダイシングが予定されている部分に形成されていることが好ましい。熱伝導粒子（特にアルミナ）は非常に硬く、ダイシングブレードの摩耗の原因となるが、熱伝導粒子の含有量が少ない又は熱伝導粒子を含まない樹脂層を、第１の樹脂層のダイシングが予定されている部分に設けることにより、ダイシングブレードの摩耗を低減できる。
本発明はまた、前記第１の樹脂層が電子デバイスと接触するように、前記電子デバイス封止用樹脂シートで前記電子デバイスを封止する工程を含む電子デバイスパッケージの製造方法に関する。
これにより得られる電子デバイスパッケージにおいて、高熱伝導率の第１の樹脂層が電子デバイスと接触しているので、電子デバイスで発生した熱を基板に逃がすことができる。
実施形態１の樹脂シートの断面模式図である。 電子デバイスが搭載された基板の断面模式図である。 実施形態１の樹脂シートで電子デバイスを封止した様子を模式的に示す図である。 電子デバイスパッケージをダイシングした様子を模式的に示す図である。 チップ状の電子デバイスパッケージを基板に実装した様子を模式的に示す図である。 粘着シートに電子デバイスを固定した様子を模式的に示す図である。 樹脂シートで電子デバイスを封止した様子を模式的に示す図である。 封止体から粘着シートを剥離した様子を模式的に示す図である。 研削した後の封止体の断面を模式的に示す図である。 封止体に再配線とバンプを形成した様子を模式的に示す図である。 封止体をダイシングした様子を模式的に示す図である。 （ａ）は実施形態２の樹脂シートの断面模式図である。（ｂ）はその模式底面図である。
以下に実施形態を掲げ、本発明を詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
［実施形態１］
図１は、実施形態１の樹脂シート１１の断面模式図である。樹脂シート１１は、第１の樹脂層１と第２の樹脂層２とを積層した構造である。なお、樹脂シート１１の両面には、ポリエチレンテレフタレート（ＰＥＴ）フィルムなどの支持体が設けられていてもよい。樹脂シート１１からの剥離を容易に行うために、支持体には離型処理が施されていてもよい。
第１の樹脂層１の熱伝導率は１Ｗ／ｍＫ以上である。１Ｗ／ｍＫ以上であるので、電子デバイスの熱を高熱伝導率の第１の樹脂層を介して基板に逃がすことができる。第１の樹脂層１の熱伝導率は好ましくは３Ｗ／ｍＫ以上である。第１の樹脂層１の熱伝導率の上限は特に限定されないが、例えば１５Ｗ／ｍＫ以下である。
なお、第１の樹脂層１は、電気絶縁性であることが好ましい。
第１の樹脂層１は、熱伝導粒子を含むことが好ましい。これにより、熱伝導率を１Ｗ／ｍＫ以上に設計できる。
熱伝導粒子としては特に限定されず、例えば、アルミナ（酸化アルミニウム）、酸化亜鉛、酸化マグネシウム、窒化ホウ素、水酸化マグネシウム、窒化アルミニウム、炭化珪素等の電気絶縁性のものが挙げられる。これらは、単独で又は２種以上を併用して用いることができる。なかでも、熱伝導率が高く、良好な流動性が得られるという理由から、アルミナ、窒化ホウ素が好ましい。
熱伝導粒子の熱伝導率は、第１の樹脂層１に熱伝導性を付与可能な限り特に限定されないが、好ましくは１２Ｗ／ｍＫ以上であり、より好ましくは１５Ｗ／ｍＫ以上であり、さらに好ましくは２５Ｗ／ｍＫ以上である。１２Ｗ／ｍＫ以上であると、第１の樹脂層１に１Ｗ／ｍＫ以上の熱伝導性を容易に付与できる。熱伝導粒子の熱伝導率は、例えば、２００Ｗ／ｍＫ以下である。
熱伝導粒子の粒子形状は特に限定されず、例えば、球状、楕円球体状、扁平形状、針状、繊維状、フレーク状、スパイク状、コイル状等が挙げられる。これらの形状のうち、分散性に優れ、充填率を向上できる点で球状が好ましい。
第１の樹脂層１中の熱伝導粒子の含有量は好ましくは５５体積％以上、より好ましくは６０体積％以上である。５５体積％以上であると、第１の樹脂層１の熱伝導率を高めることができる。一方、熱伝導粒子の含有量は、好ましくは８３体積％以下、より好ましくは７０体積％以下である。８３体積％以下であると、第１の樹脂層１中の接着成分の相対的な減少を防止でき、電子デバイスや基板に対する濡れ性及び接着性を確保できる。
熱伝導粒子の含有量は、「重量％」を単位としても説明できる。代表的にアルミナの含有量について、「重量％」を単位として説明する。
アルミナは通常、比重３．９ｇ／ｃｍ３であるので、アルミナの含有量（重量％）の好適範囲は例えば以下のとおりである。
すなわち、第１の樹脂層１中のアルミナの含有量は、８３重量％以上が好ましく、８６重量％以上がより好ましい。第１の樹脂層１中のアルミナの含有量は、９５重量％以下が好ましく、９０重量％以下がより好ましい。
第１の樹脂層１では、熱伝導粒子の全量を１００体積％とした際の熱伝導粒子のレーザー回折散乱法により測定した粒度分布が以下の関係を満たすことが好ましい。
１００μｍ超：１体積％以下
１０μｍ以下：３０体積％以上７０体積％以下
１μｍ以下：１０体積％以上
該粒度分布において、粒径が１００μｍ超の粒子の比率は１体積％以下であり、０．５体積％以下が好ましく、０．３体積％以下がより好ましい。なお、粒径が１００μｍ超の粒子の比率の下限は０．０１体積％以上が好ましい。粒径が１０μｍ以下の粒子の比率は３０体積％以上７０体積％以下であり、３５体積％以上６５体積％以下が好ましく、４０体積％以上６０体積％以下がより好ましい。さらに、粒径が１μｍ以下の粒子の比率は１０体積％以上であり、１３体積％以上が好ましく、１５体積％以上がより好ましい。なお、粒径が１μｍ以下の粒子の比率の上限は４０体積％以下が好ましい。粒度分布が上記特定の関係にあることにより、中空構造付近における樹脂へダイラタンシー様作用を付与して封止時の中空構造への樹脂進入を好適に抑制することができる。粒度分布は、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
第１の樹脂層１は、エポキシ樹脂を含むことが好ましい。
エポキシ樹脂としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂などの各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
エポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０〜２５０、軟化点もしくは融点が５０〜１３０℃の常温で固形のものが好ましい。なかでも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂がより好ましい。
第１の樹脂層１は、フェノール樹脂を含むことが好ましい。
フェノール樹脂は、エポキシ樹脂との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂などが用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。
フェノール樹脂としては、エポキシ樹脂との反応性の観点から、水酸基当量が７０〜２５０、軟化点が５０〜１１０℃のものを用いることが好ましく、なかでも硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
第１の樹脂層１中のエポキシ樹脂及びフェノール樹脂の合計含有量は、５重量％以上が好ましい。５重量％以上であると、電子デバイス、基板などに対する接着力が良好に得られる。第１の樹脂層１中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２０重量％以下が好ましい。２０重量％以下であると、吸湿性を低く抑えることができる。
エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基１当量に対して、フェノール樹脂中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
第１の樹脂層１は、熱可塑性樹脂を含むことが好ましい。
熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６−ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴなどの飽和ポリエステル樹脂、ポリアミドイミド樹脂、フッ素樹脂、スチレン−イソブチレン−スチレンブロック共重合体、メチルメタクリレート−ブタジエン−スチレン共重合体（ＭＢＳ樹脂）などが挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。
第１の樹脂層１中の熱可塑性樹脂の含有量は、１重量％以上が好ましい。１重量％以上であると、柔軟性、可撓性を付与できる。第１の樹脂層１中の熱可塑性樹脂の含有量は、１０重量％以下が好ましい。１０重量％以下であると、電子デバイス、基板などに対する接着力が良好に得られる。
第１の樹脂層１は、硬化促進剤を含むことが好ましい。
硬化促進剤としては、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されず、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレートなどの有機リン系化合物；２−フェニル−４，５−ジヒドロキシメチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾールなどのイミダゾール系化合物；などが挙げられる。
硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して０．１〜５重量部が好ましい。
第１の樹脂層１は、前記成分以外にも、封止樹脂の製造に一般に使用される配合剤、例えば、シリカなどを適宜含有してよい。
第１の樹脂層１は一般的な製法で作製できる。例えば、前記各成分を溶媒（例えば、メチルエチルケトン、酢酸エチルなど）に溶解ないし分散させて塗布液を調製し、塗布液を基材セパレータ上に塗布した後、塗布膜を乾燥させる。これにより、第１の樹脂層１を作製できる。
第１の樹脂層１の厚みは、好ましくは２００μｍ以下、より好ましくは１００μｍ以下である。１００μｍ以下であると、ダイシングブレードの摩耗を低減できる。また、第１の樹脂層１の厚みは、好ましくは４０μｍ以上、より好ましくは５０μｍ以上である。４０μｍ以上であると、バンプなどの電気配線と並列した熱回路（熱伝導パス）を形成できる。
第２の樹脂層２の熱伝導率は特に限定されないが、第１の樹脂層１の熱伝導率より低いことが好ましい。これにより、電子デバイスの熱を基板に逃がし易くなる。
第２の樹脂層２の熱伝導率は、好ましくは３Ｗ／ｍＫ以下、より好ましくは１Ｗ／ｍＫ以下である。また、第２の樹脂層２の熱伝導率の下限は特に限定されないが、例えば０．５Ｗ／ｍＫ以上である。
第２の樹脂層２は、電気絶縁性であってもよいし、電気絶縁性でなくともよいが、電気絶縁性であることが好ましい。
第２の樹脂層２は、エポキシ樹脂を含むことが好ましい。エポキシ樹脂としては、第１の樹脂層１で説明したものを好適に使用できる。
第２の樹脂層２は、フェノール樹脂を含むことが好ましい。フェノール樹脂としては、第１の樹脂層１で説明したものを好適に使用できる。
第２の樹脂層２中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２重量％以上が好ましい。２重量％以上であると、充分な硬化物強度が得られる。第２の樹脂層２中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２０重量％以下が好ましく、１０重量％以下がより好ましい。２０重量％以下であると、硬化物の線膨張係数を小さくでき、また低吸湿化できる。
エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基１当量に対して、フェノール樹脂中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
第２の樹脂層２は、熱可塑性樹脂を含むことが好ましい。熱可塑性樹脂としては、第１の樹脂層１で説明したものを好適に使用できる。
第２の樹脂層２中の熱可塑性樹脂の含有量は、０．５重量％以上が好ましく、１重量％以上がより好ましい。０．５重量％以上であると、良好な可とう性が得られる。第２の樹脂層２中の熱可塑性樹脂の含有量は、３．５重量％以下が好ましい。３．５重量％以下であると、良好な流動性が得られる。
第２の樹脂層２は、フィラーを含むことが好ましい。
フィラーとしては特に限定されないが、無機充填材が好ましい。無機充填材としては、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカなど）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素などが挙げられる。なかでも、線膨張係数を良好に低減できるという理由から、シリカ、アルミナが好ましく、シリカがより好ましい。シリカとしては、流動性に優れるという理由から、溶融シリカが好ましく、球状溶融シリカがより好ましい。
フィラーの平均粒径は、好ましくは１μｍ以上、より好ましくは５μｍ以上である。１μｍ以上であると、樹脂シートの可撓性、柔軟性を得易い。フィラーの平均粒径は、好ましくは４０μｍ以下、より好ましくは３０μｍ以下である。４０μｍ以下であると、フィラーを高充填率化し易い。
なお、平均粒径は、例えば、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
フィラーは、シランカップリング剤により処理（前処理）されたものが好ましい。これにより、樹脂との濡れ性を向上でき、フィラーの分散性を高めることができる。
シランカップリング剤は、分子中に加水分解性基及び有機官能基を有する化合物である。
加水分解性基としては、例えば、メトキシ基、エトキシ基などの炭素数１〜６のアルコキシ基、アセトキシ基、２−メトキシエトキシ基等が挙げられる。なかでも、加水分解によって生じるアルコールなどの揮発成分を除去し易いという理由から、メトキシ基が好ましい。
有機官能基としては、ビニル基、エポキシ基、スチリル基、メタクリル基、アクリル基、アミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基などが挙げられる。なかでも、エポキシ樹脂、フェノール樹脂と反応し易いという理由から、エポキシ基が好ましい。
シランカップリング剤としては、例えば、ビニルトリメトキシシラン、ビニルトリエトキシシランなどのビニル基含有シランカップリング剤；２−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン、３−グリシドキシプロピルメチルジメトキシシラン、３−グリシドキシプロピルトリメトキシシラン、３−グリシドキシプロピルメチルジエトキシシラン、３−グリシドキシプロピルトリエトキシシランなどのエポキシ基含有シランカップリング剤；ｐ−スチリルトリメトキシシランなどのスチリル基含有シランカップリング剤；３−メタクリロキシプロピルメチルジメトキシシラン、３−メタクリロキシプロピルトリメトキシシラン、３−メタクリロキシプロピルメチルジエトキシシラン、３−メタクリロキシプロピルトリエトキシシランなどのメタクリル基含有シランカップリング剤；３−アクリロキシプロピルトリメトキシシランなどのアクリル基含有シランカップリング剤；Ｎ−２−（アミノエチル）−３−アミノプロピルメチルジメトキシシラン、Ｎ−２−（アミノエチル）−３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシラン、３−トリエトキシシリル−Ｎ−（１，３−ジメチル−ブチリデン）プロピルアミン、Ｎ−フェニル−３−アミノプロピルトリメトキシシラン、Ｎ−（ビニルベンジル）−２−アミノエチル−３−アミノプロピルトリメトキシシランなどのアミノ基含有シランカップリング剤；３−ウレイドプロピルトリエトキシシランなどのウレイド基含有シランカップリング剤；３−メルカプトプロピルメチルジメトキシシラン、３−メルカプトプロピルトリメトキシシランなどのメルカプト基含有シランカップリング剤；ビス（トリエトキシシリルプロピル）テトラスルフィドなどのスルフィド基含有シランカップリング剤；３−イソシアネートプロピルトリエトキシシランなどのイソシアネート基含有シランカップリング剤などが挙げられる。
シランカップリング剤によりフィラーを処理する方法としては特に限定されず、溶媒中でフィラーとシランカップリング剤を混合する湿式法、気相中でフィラーとシランカップリング剤を処理させる乾式法などが挙げられる。
シランカップリング剤の処理量は特に限定されないが、未処理のフィラー１００重量部に対して、シランカップリング剤を０．１〜１重量部処理することが好ましい。
第２の樹脂層２中のフィラーの含有量は、好ましくは７０体積％以上であり、より好ましくは７４体積％以上である。７０体積％以上であると、線膨張係数を低く設計できる。一方、フィラーの含有量は、好ましくは９０体積％以下であり、より好ましくは８５体積％以下である。９０体積％以下であると、柔軟性、流動性、接着性が良好に得られる。
フィラーの含有量は、「重量％」を単位としても説明できる。代表的にシリカの含有量について、「重量％」を単位として説明する。
シリカは通常、比重２．２ｇ／ｃｍ３であるので、シリカの含有量（重量％）の好適範囲は例えば以下のとおりである。
すなわち、第２の樹脂層２中のシリカの含有量は、８１重量％以上が好ましく、８４重量％以上がより好ましい。第２の樹脂層２中のシリカの含有量は、９４重量％以下が好ましく、９１重量％以下がより好ましい。
アルミナは通常、比重３．９ｇ／ｃｍ３であるので、アルミナの含有量（重量％）の好適範囲は例えば以下のとおりである。
すなわち、第２の樹脂層２中のアルミナの含有量は、８８重量％以上が好ましく、９０重量％以上がより好ましい。第２の樹脂層２中のアルミナの含有量は、９７重量％以下が好ましく、９５重量％以下がより好ましい。
第２の樹脂層２は、硬化促進剤を含むことが好ましい。硬化促進剤としては、第１の樹脂層１で説明したものを好適に使用できる。
硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して０．１〜５重量部が好ましい。
第２の樹脂層２は、前記成分以外にも、封止樹脂の製造に一般に使用される配合剤、例えば、難燃剤成分、顔料、シランカップリング剤などを適宜含有してよい。
難燃剤成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物などの各種金属水酸化物；ホスファゼン化合物などを用いることができる。なかでも、難燃性、硬化後の強度に優れるという理由から、ホスファゼン化合物が好ましい。
顔料としては特に限定されず、カーボンブラックなどが挙げられる。
第２の樹脂層２の製造方法は特に限定されないが、前記各成分（例えば、エポキシ樹脂、フェノール樹脂、熱可塑性樹脂、フィラー及び硬化促進剤）を混練して得られる混練物をシート状に塑性加工する方法が好ましい。これにより、フィラーを高充填でき、線膨張係数を低く設計できる。
具体的には、エポキシ樹脂、フェノール樹脂、熱可塑性樹脂、フィラー及び硬化促進剤をミキシングロール、加圧式ニーダー、押出機などの公知の混練機で溶融混練することにより混練物を調製し、得られた混練物をシート状に塑性加工する。混練条件として、温度の上限は、１４０℃以下が好ましく、１３０℃以下がより好ましい。温度の下限は、上述の各成分の軟化点以上であることが好ましく、例えば３０℃以上、好ましくは５０℃以上である。混練の時間は、好ましくは１〜３０分である。また、混練は、減圧条件下（減圧雰囲気下）で行うことが好ましく、減圧条件下の圧力は、例えば、１×１０−４〜０．１ｋｇ／ｃｍ２である。
溶融混練後の混練物は、冷却することなく高温状態のままで塑性加工することが好ましい。塑性加工方法としては特に制限されず、平板プレス法、Ｔダイ押出法、スクリューダイ押出法、ロール圧延法、ロール混練法、インフレーション押出法、共押出法、カレンダー成形法などが挙げられる。塑性加工温度としては上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０〜１５０℃、好ましくは５０〜１４０℃、さらに好ましくは７０〜１２０℃である。
第２の樹脂層２の厚みは特に限定されないが、好ましくは２０μｍ以上、より好ましくは５０μｍ以上である。また、第２の樹脂層２の厚みは、好ましくは２０００μｍ以下、より好ましくは１０００μｍ以下である。上記範囲内であると、良好に電子デバイスを封止できる。
第１の樹脂層１の熱伝導率／第２の樹脂層２の熱伝導率（第１の樹脂層１の熱伝導率の第２の樹脂層２の熱伝導率に対する比）が、好ましくは２以上であり、より好ましくは３以上である。２以上であると、電子デバイスの熱を基板に効果的に逃がすことができる。第１の樹脂層１の熱伝導率／第２の樹脂層２の熱伝導率の値の上限は特に限定されないが、例えば１０以下である。
第１の樹脂層１の厚み／第２の樹脂層２の厚み（第１の樹脂層１の厚みの第２の樹脂層２の厚みに対する比）が、好ましくは１０以下であり、より好ましくは５以下である。１０以下であると、電子デバイスの熱を基板に効果的に逃がしつつ、ダイシングブレードの摩耗を低減できる。第１の樹脂層１の厚み／第２の樹脂層２の厚みが、好ましくは１以上である。１以上であると、電子デバイスパッケージの反りを低減できる。
なお、図１では、第１の樹脂層１が単層である場合を示しているが、第１の樹脂層１はこれに限定されず、複層であってもよい。また、図１では、第２の樹脂層２が単層である場合を示しているが、第２の樹脂層２はこれに限定されず、複層であってもよい。
樹脂シート１１は電子デバイスの封止に使用される。電子デバイスとしては、センサー、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）、ＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタなどの中空構造を有する電子デバイス（中空型電子デバイス）；半導体チップ、ＩＣ（集積回路）、トランジスタなどの半導体素子；コンデンサ；抵抗などが挙げられる。なお、中空構造とは、電子デバイスを基板に搭載した際に、電子デバイスと基板との間に形成される中空部をいう。
封止方法としては特に限定されず、例えば、基板に搭載された電子デバイスを樹脂シート１１で覆う方法、粘着シートに搭載された電子デバイスを樹脂シート１１で覆う方法などが挙げられる。基板としては特に限定されず、例えば、プリント配線基板、セラミック基板、シリコン基板、金属基板、半導体ウェハなどが挙げられる。
なお、熱伝導経路を確保する観点から、第１の樹脂層１を電子デバイスと接触させることが重要である。
［電子デバイスパッケージの製造方法］
例えば、以下の工程を行うことで電子デバイスパッケージを得ることができる。以下の工程は、一般にチップ・オン・ウェハ（ＣＯＷ）プロセスと呼ばれる。
（電子デバイス搭載基板準備工程）
電子デバイス搭載基板準備工程では、複数の電子デバイス１３が搭載された基板１２を準備する（図２参照）。電子デバイス１３の基板１２への搭載には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。通常、電子デバイス１３と基板１２とは電気的に接続されている。図２では、電子デバイス１３と基板１２とはバンプなどの突起電極１３ａを介して電気的に接続されている例を示している。
なお、電子デバイス１３がＳＡＷフィルタなどの中空型電子デバイスである場合、電子デバイス１３と基板１２との間に、中空部（中空構造）１４が維持されている。このとき、電子デバイス１３と基板１２との間の距離は、一般的には１５〜５０μｍ程度である。
（封止工程）
封止工程では、第１の樹脂層１が基板１２及び電子デバイス１３と接触するように、基板１２上に樹脂シート１１を積層し、電子デバイス１３を樹脂シート１１で封止する（図３参照）。これにより、電子デバイス１３が樹脂封止された電子デバイスパッケージ１５を得る。
樹脂シート１１を基板１２上に積層する方法は特に限定されず、熱プレスやラミネータなど公知の方法により行うことができる。熱プレス条件としては、温度が、例えば、４０〜１００℃、好ましくは５０〜９０℃であり、圧力が、例えば、０．１〜１０ＭＰａ、好ましくは０．５〜８ＭＰａであり、時間が、例えば０．３〜１０分間、好ましくは０．５〜５分間である。また、樹脂シート１１の電子デバイス１３及び基板１２への密着性および追従性の向上を考慮すると、減圧条件下（例えば０．１〜５ｋＰａ）においてプレスすることが好ましい。
（熱硬化工程）
必要に応じて、電子デバイスパッケージ１５の樹脂シート１１を熱硬化する。
熱硬化処理の条件として、加熱温度が好ましくは１００℃以上、より好ましくは１２０℃以上である。一方、加熱温度の上限が、好ましくは２００℃以下、より好ましくは１８０℃以下である。加熱時間が、好ましくは１０分以上、より好ましくは３０分以上である。一方、加熱時間の上限が、好ましくは１８０分以下、より好ましくは１２０分以下である。また、必要に応じて加圧してもよく、好ましくは０．１ＭＰａ以上、より好ましくは０．５ＭＰａ以上である。一方、上限は好ましくは１０ＭＰａ以下、より好ましくは５ＭＰａ以下である。
（研削工程）
必要に応じて、電子デバイスパッケージ１５の樹脂シート１１を研削する。研削方法としては、例えば、高速回転する砥石を用いるグラインディング法などが挙げられる。
（配線層形成工程）
必要に応じて、電子デバイスパッケージ１５の基板１２を研削する。研削方法としては、例えば、高速回転する砥石を用いるグラインディング法などが挙げられる。次いで、必要に応じて、電子デバイスパッケージ１５にビア（Ｖｉａ）を形成する。次いで、必要に応じて、電子デバイスパッケージ１５に再配線を形成する。次いで、必要に応じて、再配線上にバンプを形成する。
（ダイシング工程）
必要に応じて、電子デバイスパッケージ１５のダイシングを行う（図４参照）。これにより、チップ状の電子デバイスパッケージ１６を得ることができる。
（基板実装工程）
必要に応じて、電子デバイスパッケージ１５又は電子デバイスパッケージ１６に再配線及びバンプ１７を形成し、これを基板１８に実装する（図５参照）。
（レーザーマーキング工程）
レーザーマーキングは、電子デバイスパッケージ１５又は電子デバイスパッケージ１６に任意のタイミングで行うことができる。例えば、熱硬化前の電子デバイスパッケージ１５にレーザーマーキングを行ってもよく、熱硬化後の電子デバイスパッケージ１５にレーザーマーキングを行ってもよく、電子デバイスパッケージ１６にレーザーマーキングを行ってもよい。
電子デバイスパッケージ１５及び電子デバイスパッケージ１６において、高熱伝導率の第１の樹脂層１が電子デバイス１３と接触しているので、電子デバイス１３で発生した熱を、基板１２など（例えば、基板１２、基板１８、筐体など）に逃がすことができる。したがって、ホットスポットを解消できる。
［電子デバイスパッケージの製造方法］
例えば、以下の工程を行うことでも電子デバイスパッケージを得ることができる。以下の工程は、Ｆａｎ−ｏｕｔ（ファンアウト）型ウェハレベルパッケージ（ＷＬＰ）の製造に好適である。
（電子デバイスを粘着シートに固定する工程）
まず、粘着シート４１に複数の電子デバイス１３を固定する（図６参照）。このとき、必要に応じて、電子デバイス１３の回路形成面が粘着シート４１と対向するように配置固定する。電子デバイス１３の固定には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。
粘着シート４１は、通常、支持体４２と、支持体４２上に積層された粘着剤層４３とを有する。
粘着剤層４３としては特に限定されないが、容易に剥離できるという理由から、通常は、熱剥離性粘着剤層、放射線硬化型粘着剤層等を使用する。支持体４２の材料としては特に限定されない。例えば、ＳＵＳ等の金属材料、ポリイミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリエーテルサルフォン等のプラスチック材料等である。
（封止工程）
封止工程では、第１の樹脂層１が粘着シート４１及び電子デバイス１３と接触するように、粘着シート４１上に樹脂シート１１を積層し、電子デバイス１３を樹脂シート１１で封止する（図７参照）。これにより、電子デバイス１３が樹脂封止された封止体５１を得る。
樹脂シート１１を粘着シート４１上に積層する方法は特に限定されず、熱プレスやラミネータなど公知の方法により行うことができる。
（熱硬化工程）
必要に応じて、封止体５１を熱硬化する（封止体５１の樹脂シート１１を熱硬化する）。
（剥離工程）
次いで、封止体５１から粘着シート４１を剥離する（図８参照）。剥離方法は特に限定されないが、粘着剤層４３の粘着力を低下させた後に剥離することが好ましい。例えば、粘着剤層４３が熱剥離性粘着剤層である場合、粘着剤層４３を加熱し、粘着剤層４３の粘着力を低下させた後に剥離する。
（研削工程）
次いで、必要に応じて、封止体５１の樹脂シート１１を研削する（図９参照）。研削方法としては、例えば、高速回転する砥石を用いるグラインディング法などが挙げられる。
（配線層形成工程）
次いで、セミアディティブ法などを利用して、封止体５１に再配線５２を形成する（図１０参照）。
その後、封止体５１の再配線５２を形成した面に、ポリイミドやポリベンゾオキサゾール（ＰＢＯ）などの絶縁層を形成する。絶縁層は、例えば、ドライフィルムレジストなどのフィルムをラミネートすることで形成できる。
次いで、再配線５２上にバンプ５３を形成するバンピング加工を行う。バンピング加工は、半田ボールや半田メッキ等公知の方法で行うことができる。
（ダイシング工程）
電子デバイス１３、第１の樹脂層１及び再配線５２などの要素からなる封止体５１のダイシングを行ってもよい（図１１参照）。以上により、チップ領域の外側に配線を引き出した電子デバイスパッケージ６１得ることができる。なお、ダイシングせずに封止体５１をそのまま電子デバイスパッケージとして使用してもよい。
（基板実装工程）
必要に応じて、電子デバイスパッケージ６１を基板に実装する。
（レーザーマーキング工程）
レーザーマーキングは、封止体５１又は電子デバイスパッケージ６１に任意のタイミングで行うことができる。例えば、熱硬化前の封止体５１にレーザーマーキングを行ってもよく、熱硬化後の封止体５１にレーザーマーキングを行ってもよく、電子デバイスパッケージ６１にレーザーマーキングを行ってもよい。
電子デバイスパッケージ６１において、高熱伝導率の第１の樹脂層１が電子デバイス１３と接触しているので、電子デバイス１３で発生した熱を、基板など（例えば、基板、筐体など）に逃がすことができる。したがって、ホットスポットを解消できる。なお、電子デバイス１３で発生した熱は、第１の樹脂層１、再配線５２及びバンプ５３などを経由して、基板に伝わることができる。
電子デバイスパッケージ６１は、パッケージオンパッケージ（ＰｏＰ）、システムインパッケージ（ＳｉＰ）、マルチチップパッケージ（ＭＣＰ）などの実装方法に好適に適用できる。なお、パッケージオンパッケージ（ＰｏＰ）では、スルーモールドビア（ＴＭＶ）を採用することにより、熱を良好に逃がすことができる。
［実施形態２］
図１２の（ａ）は実施形態２の樹脂シート１０１の断面模式図である。（ｂ）はその模式底面図である。熱伝導粒子の含有量が少ない又は熱伝導粒子を含まない樹脂層３１が、第１の樹脂層１のダイシングが予定されている部分（ダイシング予定部分）に形成されている点以外は、樹脂シート１０１は実施形態１の樹脂シート１１と同様である。
熱伝導粒子（特にアルミナ）は非常に硬く、ダイシングブレードの摩耗の原因となるが、樹脂シート１０１はダイシング予定部分に樹脂層３１を備えるため、ダイシングブレードの摩耗を低減できる。また、第１の樹脂層１において、樹脂層３１以外の部分は高熱伝導率であるため、電子デバイスの熱を基板に逃がすことができる。
樹脂層３１中の熱伝導粒子の含有量は、３０体積％以下であり、好ましくは０体積％である。３０体積％以下であるので、ダイシングブレードの摩耗を低減できる。
樹脂層３１は、エポキシ樹脂を含むことが好ましい。エポキシ樹脂としては、第１の樹脂層１で説明したものを好適に使用できる。
樹脂層３１は、フェノール樹脂を含むことが好ましい。フェノール樹脂としては、第１の樹脂層１で説明したものを好適に使用できる。
エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基１当量に対して、フェノール樹脂中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
樹脂層３１は、熱可塑性樹脂を含むことが好ましい。熱可塑性樹脂としては、第１の樹脂層１で説明したものを好適に使用できる。
樹脂層３１は、フィラーを含むことが好ましい。フィラーとしては、第２の樹脂層２で説明したものを好適に使用できる。
樹脂層３１は、硬化促進剤を含むことが好ましい。硬化促進剤としては、第１の樹脂層１で説明したものを好適に使用できる。
第１の樹脂層１のダイシング予定部分に樹脂層３１を形成する方法は特に限定されず、例えば、第１の樹脂層１からダイシング予定部分の樹脂層を取り除いてスペースを設け、スペースに樹脂層３１を形成するための溶液を充填し、乾燥させることで、樹脂層３１を形成できる。
以下に、この発明の好適な実施例を例示的に詳しく説明する。ただし、この実施例に記載されている材料や配合量などは、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
まず、実施例で使用した成分について説明する。
第１の樹脂層を作製するために使用した成分について説明する。
エポキシ樹脂：新日鐵化学（株）製のＹＳＬＶ−８０ＸＹ（ビスフェノールＦ型エポキシ樹脂、エポキン当量２００ｇ／ｅｑ．軟化点８０℃）
フェノール樹脂：明和化成社製のＭＥＨ−７８５１−ＳＳ（ビフェニルアラルキル骨格を有するフェノール樹脂、水酸基当量２０３ｇ／ｅｑ．軟化点６７℃）
熱可塑性樹脂：三菱レイヨン社製メタブレンＣ−１３２Ｅ（ＭＢＳ樹脂、平均粒径１２０μｍ）
熱伝導粒子：電気化学工業製のＤＡＢ−４５ＳＩ（アルミナ、ｄ５０ １９．９μｍ、熱伝導率３０Ｗ／ｍＫ）
難燃剤：伏見製薬所製のＦＰ−１００（ホスファゼン化合物）
硬化促進剤：四国化成工業社製の２ＰＨＺ−ＰＷ（２−フェニル−４，５−ジヒドロキシメチルイミダゾール）
第２の樹脂層を作製するために使用した成分について説明する。
エポキシ樹脂：新日鐵化学（株）製のＹＳＬＶ−８０ＸＹ（ビスフェノールＦ型エポキシ樹脂、エポキン当量２００ｇ／ｅｑ．軟化点８０℃）
フェノール樹脂：明和化成社製のＭＥＨ−７８５１−ＳＳ（ビフェニルアラルキル骨格を有するフェノール樹脂、水酸基当量２０３ｇ／ｅｑ．軟化点６７℃）
熱可塑性樹脂：三菱レイヨン社製メタブレンＣ−１３２Ｅ（ＭＢＳ樹脂、平均粒径１２０μｍ）
フィラー：電気化学工業社製のＦＢ−９４５４ＦＣ（溶融球状シリカ、平均粒子径２０μｍ）
シランカップリング剤：信越化学社製のＫＢＭ−４０３（３−グリシドキシプロピルトリメトキシシラン）
シランカップリング剤処理フィラー：電気化学工業社製のＦＢ−９４５４ＦＣ（溶融球状シリカ、平均一次粒子径２０μｍ）を信越化学社製のＫＢＭ−４０３（３−グリシドキシプロピルトリメトキシシラン）で処理したもの（ＦＢ−９４５４ＦＣ ８７．９重量部に対して、ＫＢＭ−４０３ ０．５重量部の割合で処理）
カーボンブラック：三菱化学社製の＃２０
難燃剤：伏見製薬所製のＦＰ−１００（ホスファゼン化合物）
硬化促進剤：四国化成工業社製の２ＰＨＺ−ＰＷ（２−フェニル−４，５−ジヒドロキシメチルイミダゾール）
［実施例、参考例及び比較例］
（第１の樹脂層の作製）
表１に記載の配合比に従い、各成分を配合し、これに各成分の総量と同量のメチルエチルケトンを添加して、ワニスを調製した。得られたワニスを、コンマコ―タ−により、厚み５０μｍのポリエステルフィルムＡ（三菱化学ポリエステル社製、ＭＲＦ−５０）の剥離処理面上に塗工し、乾燥させた。次いで、厚み３８μｍのポリエステルフィルムＢ（三菱化学ポリエステル社製、ＭＲＦ−３８）の剥離処理面を、乾燥後のワニス上に張り合わせて、第１の樹脂層を作製した（第１の樹脂層の厚み ７０μｍ）。
表３に記載の熱伝導粒子量である点以外は、第１の樹脂層と同様のワニスを調製した。第１の樹脂層からダイシング予定部分の樹脂層を取り除いてスペースを設けた後、スペースにワニスを充填し、これを乾燥させることで、第１の樹脂層のダイシング予定部分に樹脂層を形成した。
すなわち、第１の樹脂層において、ダイシング予定部分の樹脂層と、ダイシング予定部分以外の樹脂層とは、熱伝導粒子量のみが異なる。
Figure 0006259608
（第２の樹脂層の作製）
表２に記載の配合比に従い、各成分を配合し、ロール混練機により６０〜１２０℃、１０分間、減圧条件下（０．０１ｋｇ／ｃｍ２）で溶融混練し、混練物を調製した。次いで、得られた混練物を、平板プレス法により、シート状に形成して、第２の樹脂層を作製した（第２の樹脂層の厚み １３０μｍ）。
Figure 0006259608
（樹脂シートの作製）
第１の樹脂層のポリエステルフィルムＡを剥離した後、ロールラミネ―タ―を用いて第２の樹脂層上に第１の樹脂層を積層した。これにより、第２の樹脂層上に第１の樹脂層が積層された樹脂シートを作製した。
（評価）
第１の樹脂層、第２の樹脂層及び樹脂シートについて以下の評価を行った。結果を表３に示す。
（熱伝導率）
サンプル（第１の樹脂層及び第２の樹脂層）を、乾燥機内において１７５℃、１時間で熱処理を行い、熱硬化させた。その後、ＴＷＡ法（温度波熱分析法、測定装置；アイフェイズモバイル、（株）アイフェイズ製）により、サンプルの熱拡散率α（ｍ２／ｓ）を測定した。次に、サンプルの比熱Ｃｐ（Ｊ／ｇ・℃）を、ＤＳＣ法により測定した。比熱測定は、エスアイアイナノテクノロジー（株）製のＤＳＣ６２２０を用い、昇温速度１０℃／ｍｉｎ、温度２０〜３００℃の条件下で行い、得られた実験データを基に、ＪＩＳハンドブック（比熱容量測定方法Ｋ−７１２３）により算出した。更に、サンプルの比重を測定した。
熱拡散率α、比熱Ｃｐ及び比重の値を基に、下記式により熱伝導率を算出した。
Figure 0006259608
［ダイシングブレードの摩耗寿命］
ＳＡＷフィルタ（チップ厚み２００μｍ、バンプ高さ２０μｍ）がマトリックス状に配列されたセラミック基板上に樹脂シートを積層し、温度１００℃，圧力３００ｋＰａの条件にて１分間真空プレス（到達真空度６．６５×１０2 Ｐａ）した。大気開放後、ＳＡＷフィルタパッケージを１３０℃のオーブンに３時間投入することにより樹脂シートを硬化させた。その後、ダイシング装置を用いてＳＡＷフィルタパッケージを個片化した。ダイシング後に、ダイシング装置（ＤＦＤ６３６１、ＤＩＳＣＯ社製）の接触式のブレード位置合わせ機能で、ダイシングブレードの摩耗量を測定して求めた。摩耗量が３０μｍ未満である場合を○、摩耗量が３０μｍ以上である場合を×と判定した。
［柔軟性・可とう性］
温度２５℃において直径３０ｍｍのステンレス製パイプに樹脂シートを巻きつけた際、樹脂シートに割れ（クラック）が発生した場合を×、割れ（クラック）が発生しない場合を○と判定した。
［熱拡散性（ホットスポット面積）］
ＳＡＷフィルタ（チップ厚み２００μｍ、バンプ高さ２０μｍ）がマトリックス状に配列されたセラミック基板上に樹脂シートを積層し、温度１００℃，圧力３００ｋＰａの条件にて１分間真空プレス（到達真空度６．６５×１０2 Ｐａ）した。大気開放後、ＳＡＷフィルタパッケージを１３０℃のオーブンに３時間投入することにより樹脂シートを硬化させた。その後、ダイシング装置を用いてＳＡＷフィルタパッケージを個片化した。
個片化したＳＡＷフィルタを、ＳＡＷフィルタ試験装置を用いて駆動試験を行った。駆動中のＳＡＷフィルタを赤外線サーモグラフィを用いてＳＡＷフィルタ表面の温度分布（ホットスポット）を測定した。そして、ホットスポット部の温度がパッケージ表面の最低温度部より ＋１０℃未満である場合を○、ホットスポット面積が ＋１０℃以上である場合を×と判定した。
［素子及び基板への接着性］
素子を５ｍｍ×５ｍｍの個片に切断し、その個片を樹脂シート表面に配置し、温度１００℃，圧力３００ｋＰａの条件にて１分間真空プレス（到達真空度６．６５×１０2 Ｐａ）した。その後、１３０℃のオーブンに３時間投入することにより樹脂シートを硬化させた。硬化後、Ｄａｇｅ社製万能型ボンドテスター（Ｄａｇｅ４０００）を用い、素子のせん断接着力を測定した。
基板を５ｍｍ×５ｍｍの個片に切断し、その個片を樹脂シート表面に配置し、温度１００℃，圧力３００ｋＰａの条件にて１分間真空プレス（到達真空度６．６５×１０2 Ｐａ）した。その後、１３０℃のオーブンに３時間投入することにより樹脂シートを硬化させた。硬化後、Ｄａｇｅ社製万能型ボンドテスター（Ｄａｇｅ４０００）を用い、基板のせん断接着力を測定した。
素子のせん断接着力が８ＭＰａ以上であり、かつ基板のせん断接着力が８ＭＰａ以上である場合を○と判定した。素子のせん断接着力又は基板のせん断接着力が８ＭＰａ未満である場合を×と判定した。
Figure 0006259608
１ 第１の樹脂層
２ 第２の樹脂層
１１ 樹脂シート
１２ 基板
１３ 電子デバイス
１３ａ 突起電極
１４ 中空部
１５、１６ 電子デバイスパッケージ
１７ バンプ
１８ 基板
４１ 粘着シート
４２ 支持体
４３ 粘着剤層
５１ 封止体
５２ 再配線
５３ バンプ
６１ 電子デバイスパッケージ
１０１ 樹脂シート

Claims (4)

  1. 第１の樹脂層及び第２の樹脂層を備え、
    前記第１の樹脂層の熱伝導率が１Ｗ／ｍＫ以上であり、
    熱伝導粒子の含有量が３０体積％以下の樹脂層が、前記第１の樹脂層のダイシングが予定されている部分に形成されている、
    電子デバイス封止用樹脂シート。
  2. 前記第１の樹脂層は熱伝導粒子を含み、
    前記第１の樹脂層中の前記熱伝導粒子の含有量が５５〜８３体積％である請求項１に記載の電子デバイス封止用樹脂シート。
  3. 前記熱伝導粒子がアルミナ及び／又は窒化ホウ素である請求項１又は２に記載の電子デバイス封止用樹脂シート。
  4. 前記第１の樹脂層が電子デバイスと接触するように、請求項１〜３のいずれかに記載の電子デバイス封止用樹脂シートで前記電子デバイスを封止する工程を含む電子デバイスパッケージの製造方法。
JP2013167055A 2013-08-09 2013-08-09 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法 Active JP6259608B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013167055A JP6259608B2 (ja) 2013-08-09 2013-08-09 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
CN201480043548.2A CN105453252B (zh) 2013-08-09 2014-07-04 电子器件密封用树脂片及电子器件封装件的制造方法
PCT/JP2014/067921 WO2015019769A1 (ja) 2013-08-09 2014-07-04 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
SG11201600906YA SG11201600906YA (en) 2013-08-09 2014-07-04 Resin sheet for electronic device encapsulation and method for manufacturing electronic device package
TW103123613A TW201513278A (zh) 2013-08-09 2014-07-09 電子元件密封用樹脂薄片及電子元件封裝體之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013167055A JP6259608B2 (ja) 2013-08-09 2013-08-09 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2015035567A JP2015035567A (ja) 2015-02-19
JP6259608B2 true JP6259608B2 (ja) 2018-01-10

Family

ID=52461108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013167055A Active JP6259608B2 (ja) 2013-08-09 2013-08-09 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Country Status (5)

Country Link
JP (1) JP6259608B2 (ja)
CN (1) CN105453252B (ja)
SG (1) SG11201600906YA (ja)
TW (1) TW201513278A (ja)
WO (1) WO2015019769A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761540B2 (en) 2015-06-24 2017-09-12 Micron Technology, Inc. Wafer level package and fabrication method thereof
JP6788344B2 (ja) * 2015-12-21 2020-11-25 京セラ株式会社 電子部品及び電子部品の製造方法
JP6461031B2 (ja) * 2016-03-16 2019-01-30 東芝メモリ株式会社 半導体装置の製造方法
JP2018051892A (ja) * 2016-09-28 2018-04-05 京セラ株式会社 熱硬化性樹脂シート、その製造方法および電子部品の封止方法
CN106684057B (zh) * 2016-12-30 2019-10-22 华为技术有限公司 芯片封装结构及其制造方法
JP6894076B2 (ja) * 2017-03-31 2021-06-23 ナガセケムテックス株式会社 実装構造体の製造方法およびこれに用いられる積層シート
JP6975547B2 (ja) * 2017-03-31 2021-12-01 ナガセケムテックス株式会社 実装構造体の製造方法およびこれに用いられる積層シート
TWI645523B (zh) * 2017-07-14 2018-12-21 矽品精密工業股份有限公司 封裝結構及其製法
WO2019017283A1 (ja) 2017-07-21 2019-01-24 株式会社村田製作所 電子部品
KR102513134B1 (ko) * 2017-09-29 2023-03-24 나가세케무텍쿠스가부시키가이샤 실장 구조체의 제조 방법 및 이것에 이용되는 시트
WO2019065976A1 (ja) 2017-09-29 2019-04-04 ナガセケムテックス株式会社 実装構造体の製造方法およびこれに用いられる積層シート
JP7119817B2 (ja) * 2018-09-18 2022-08-17 昭和電工マテリアルズ株式会社 半導体装置
WO2020241505A1 (ja) * 2019-05-31 2020-12-03 パナソニックＩｐマネジメント株式会社 シート状封止材、封止用シート及び半導体装置
WO2022024369A1 (ja) * 2020-07-31 2022-02-03 国立大学法人東北大学 半導体装置の製造方法、半導体装置を備えた装置の製造方法、半導体装置、半導体装置を備えた装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11310766A (ja) * 1998-04-28 1999-11-09 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び電子部品装置
JP2008288433A (ja) * 2007-05-18 2008-11-27 Yaskawa Electric Corp 実装基板の樹脂モールド方法とその装置および樹脂モールド実装基板
JP2010109246A (ja) * 2008-10-31 2010-05-13 Yaskawa Electric Corp 半導体装置および半導体装置の製造方法
TW201032300A (en) * 2009-02-27 2010-09-01 Advanced Semiconductor Eng Chip scale package and method of fabricating the same
JP2011054806A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011216849A (ja) * 2010-03-17 2011-10-27 Tdk Corp 電子回路モジュール部品及び電子回路モジュール部品の製造方法
JP2013004848A (ja) * 2011-06-20 2013-01-07 Semiconductor Components Industries Llc 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2015019769A1 (ja) 2015-02-12
SG11201600906YA (en) 2016-03-30
CN105453252A (zh) 2016-03-30
TW201513278A (zh) 2015-04-01
JP2015035567A (ja) 2015-02-19
CN105453252B (zh) 2018-10-26

Similar Documents

Publication Publication Date Title
JP6259608B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP6393092B2 (ja) 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
JP6320239B2 (ja) 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
JP6643791B2 (ja) 中空封止用樹脂シート及び中空パッケージの製造方法
JP6356395B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
WO2015098833A1 (ja) 半導体パッケージの製造方法
WO2015098829A1 (ja) 半導体パッケージの製造方法
JP2015216229A (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
WO2015098835A1 (ja) 半導体パッケージの製造方法
JP5793160B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
WO2016072236A1 (ja) 樹脂組成物、半導体装置の製造方法及び半導体装置
WO2015098838A1 (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
WO2014203830A1 (ja) 電子デバイスの封止方法、電子デバイスパッケージの製造方法及び封止シート
WO2014156833A1 (ja) 中空封止用樹脂シート及び中空パッケージの製造方法
JP2018198337A (ja) 中空封止用樹脂シート及び中空パッケージの製造方法
WO2014156777A1 (ja) 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法
JP2015220400A (ja) 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
WO2016080117A1 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP5735030B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP2015220401A (ja) 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
JP6302692B2 (ja) 中空封止用樹脂シート及び中空パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171211

R150 Certificate of patent or registration of utility model

Ref document number: 6259608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250