JP6461031B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6461031B2
JP6461031B2 JP2016052785A JP2016052785A JP6461031B2 JP 6461031 B2 JP6461031 B2 JP 6461031B2 JP 2016052785 A JP2016052785 A JP 2016052785A JP 2016052785 A JP2016052785 A JP 2016052785A JP 6461031 B2 JP6461031 B2 JP 6461031B2
Authority
JP
Japan
Prior art keywords
resin
film
resin material
semiconductor device
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016052785A
Other languages
English (en)
Other versions
JP2017168646A (ja
Inventor
竹識 前田
竹識 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016052785A priority Critical patent/JP6461031B2/ja
Priority to TW106103790A priority patent/TWI641061B/zh
Priority to CN201710133213.5A priority patent/CN107204332B/zh
Publication of JP2017168646A publication Critical patent/JP2017168646A/ja
Application granted granted Critical
Publication of JP6461031B2 publication Critical patent/JP6461031B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices

Description

本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置において、例えば、複数の半導体チップを積層し、その周りを封止樹脂で封止する構成がある。半導体装置において反りが生じる場合がある。反りの抑制が望まれる。
特開２０１４−１３０８７５号公報
本発明の実施形態は、反りを小さくできる半導体装置の製造方法を提供する。
本発明の実施形態によれば、半導体装置の製造方法は、第１クランプ部と、第２クランプ部と、前記第１クランプ部の少なくとも一部と前記第２クランプ部の少なくとも一部との間に設けられ前記第１クランプ部から第１深さで後退したキャビティ部と、前記第１クランプ部と前記キャビティ部との間に設けられ前記第１クランプ部から前記第１深さよりも浅い第２深さで後退した第１中間部と、前記第２クランプ部と前記キャビティ部との間に設けられ前記第２クランプ部から前記第１深さよりも浅い第３深さで後退した第２中間部と、を含む第１面を有する第１金型部の前記キャビティ部の少なくとも一部からフィルムの一部を離して前記第１中間部及び前記第２中間部で前記フィルムを保持する工程を含む。前記製造方法は、前記第１面に対向し前記キャビティ部から第１方向において離れた第２金型部と、前記フィルムと、の間に、配線基板と、前記配線基板と前記第１方向に離れた第１半導体素子と、前記配線基板と前記第１半導体素子との間に設けられ前記第１半導体素子から離れた第２半導体素子と、を含む積層体を配置する工程を含む。前記製造方法は、前記フィルムの前記一部が前記キャビティ部から離れ、前記積層体の少なくとも一部が前記フィルムと接した状態で前記第１半導体素子と前記第２半導体素子との間に第２樹脂材料を導入する工程を含む。前記製造方法は、前記第２樹脂材料を導入する前記工程の後に、前記フィルムの少なくとも一部を前記キャビティ部に接触させた状態で、前記積層体と前記フィルムとの間に第１樹脂材料を導入する工程を含む。
第１の実施形態に係る半導体装置を例示する模式的断面図である。 第１の実施形態に係る半導体装置を例示するグラフ図である。 第２の実施形態に係る半導体装置の製造方法を例示するフォローチャート図である。 図４（ａ）〜図４（ｃ）は、第２の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図５（ａ）及び図５（ｂ）は、第３の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 第３の実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、本実施形態に係る半導体装置１１０は、配線基板４０と、素子部１０Ｄと、樹脂封止部３０と、を含む。樹脂封止部３０は、例えば、第１樹脂部３１と、第２樹脂部３２と、を含む。
この例では、配線基板４０は、例えば、基板４２と、貫通電極４１と、を含む。貫通電極４１は、基板４２を貫通する。
配線基板４０の上に、素子部１０Ｄが設けられる。例えば、素子部１０Ｄと、配線基板４０とは、接続部材４３により電気的に接続される。
素子部１０Ｄの周りに第１樹脂部３１及び第２樹脂部３２が設けられる。これらの樹脂部は、例えば封止樹脂である。
素子部１０Ｄは、配線基板４０の一部４０ｃと、第１樹脂部３１の一部３１ｃと、の間に設けられる。配線基板４０のこの一部４０ｃは、例えば、配線基板４０の内側部分（例えば中央部分）である。第１樹脂部３１のこの一部３１ｃは、例えば、第１樹脂部３１の内側部分（例えば中央部分）である。このように、素子部１０Ｄは、配線基板４０と第１樹脂部３１との間の内側部分（例えば、中央部分）に設けられる。第１樹脂部３１は、素子部１０Ｄを覆う。
素子部１０Ｄは、複数の半導体素子１０を含む。複数の半導体素子１０は、例えば、第１半導体素子１１、第２半導体素子１２及び第３半導体素子１３などを含む。第１半導体素子１１及び第２半導体素子１２は、例えば、メモリチップである。第３半導体素子１３は、コントローラチップである。半導体素子１０の機能は任意である。この例では、第３半導体素子１３のサイズは、他の半導体素子（例えば第１半導体素子１１）のサイズとは異なる。
第２半導体素子１２は、例えば、第１半導体素子１１と、第１樹脂部３１の上記の一部３１ｃ（内側部分、例えば中央部分）と、の間に設けられる。
第２半導体素子１２から第１半導体素子１１に向かう方向（第１方向）をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
複数の半導体素子１０（例えば、半導体チップ）は、Ｚ軸方向に積層されている。複数の半導体素子１０は互いに離れている。複数の半導体素子１０のそれぞれは、例えば、Ｘ−Ｙ平面に沿って広がる板状である。配線基板４０の主面は、例えば、Ｘ−Ｙ平面に対しえ実質的に平行である。配線基板４０は、例えば、Ｘ−Ｙ平面に沿って広がる板状である。
配線基板４０は、上記の一部４０ｃに加えて、他部４０ｐを含む。他部４０ｐは、例えば、配線基板４０の周辺部分である。他部４０ｐ（周辺部分）は、例えば、Ｘ−Ｙ平面内において、上記の一部４０ｃ（内側部分）の周りに設けられる。
第１樹脂部３１は、上記の一部３１ｃに加えて、他部３１ｐを含む。他部３１ｐは、例えば、第１樹脂部３１の周辺部分である。他部３１ｐ（周辺部分）は、例えば、Ｘ−Ｙ平面内において、上記の一部３１ｃ（内側部分）の周りに設けられる。
第２樹脂部３２は、第１樹脂部３１と配線基板４０との間に設けられる。第２樹脂部３２は、複数の部分（部分３２ｃ及び部分３２ｐ）を含む。部分３２ｃは、第１半導体素子１１と第２半導体素子１２との間の素子間領域Ｒｃに設けられる。部分３２ｐは、配線基板４０の上記の他部４０ｐ（周辺部分）と、第１樹脂部３１の上記の他部３１ｐ（周辺部分）と、の間の周辺領域Ｒｐに設けられる。
このように、第２樹脂部３２は、複数の半導体素子１０の間の素子間領域Ｒｃに設けられた部分３２ｃと、複数の半導体素子１０の周り（Ｘ−Ｙ平面内で周り）の周辺領域Ｒｐに設けられた部分３２ｐと、を含む。部分３２ｐ（周辺部分）は、部分３２ｃ（素子間部分）と連続している。
第１樹脂部３１及び第２樹脂部３２は、フィラーを含む。第１樹脂部３１は、複数の第１フィラー３１ｆと、第１樹脂３１ｒと、を含む。第１樹脂３１ｒは、複数の第１フィラー３１ｆの周りに設けられる。第１樹脂部３１は、第１フィラー含有率を有する。第１フィラー含有率は、第１樹脂部３１における第１フィラー３１ｆの含有率（重量パーセント）である。第１フィラー含有率（例えば、充填率）は、比較的高い。第１フィラー含有率は、例えば、８０重量パーセント以上である。
第２樹脂部３２は、複数の第２フィラー３２ｆと、第２樹脂３２ｒと、を含む。第２樹脂３２ｒは、複数の第２フィラー３２ｆの周りに設けられる。第２樹脂部３２は、第２フィラー含有率を有する。第２フィラー含有率は、第２樹脂部３２における第２フィラー３２ｆの含有率（重量パーセント）である。第２フィラー含有率（例えば、充填率）は、比較的低い。第２フィラー含有率は、第１フィラー含有率よりも低い。第２フィラー含有率は、例えば、８２重量パーセント以下である。
本実施形態においては、樹脂部に、中間的な領域３３が設けられる。領域３３は、第２樹脂部３２の上記の周辺領域Ｒｐに設けられた部分３２ｐと、第１樹脂部３１の上記の他部３１ｐ（周辺部分）との間に位置する。この領域３３におけるフィラー含有率は、周辺領域Ｒｐに設けられた上記の部分３２ｐから第１樹脂部３１の上記の他部３１ｐに向かう方向Ｄｚに沿って連続的に上昇する。方向Ｄｚは、Ｚ軸方向に沿う方向である。
以下、このような樹脂部におけるフィラー含有率の例について説明する。
図２は、第１の実施形態に係る半導体装置を例示するグラフ図である。
図２は、樹脂部におけるフィラー含有率の変化を例示している。図２の横軸は、Ｚ軸方向（方向Ｄｚ）に沿った位置ｐｚである。位置ｐｚは、周辺領域Ｒｐに設けられた上記の部分３２ｐと、第１樹脂部３１の上記の他部３１ｐと、を結ぶ線Ｌ１（図１参照）上の位置である。縦軸は、フィラー含有率Ｃｆ（重量％）である。
図２に示すように、第２樹脂部３２におけるフィラー含有率Ｃｆは、第２フィラー含有率Ｃ２である。第１樹脂部３１におけるフィラー含有率Ｃｆは、第１フィラー含有率Ｃ１である。第１フィラー含有率Ｃ１は、第２フィラー含有率Ｃ２よりも高い。
第２樹脂部３２と第１樹脂部３１との間の領域３３においては、フィラー含有率は、方向Ｄｚに沿って連続的に上昇する。
このように、本実施形態においては、フィラー含有率が連続的に変化する領域３３が設けられる。第１樹脂部３１と第２樹脂部３２との間には明確な界面がない。第１樹脂部３１及び第２樹脂部３２は、例えば、シームレスである。２つの樹脂部の間に界面が存在すると、この界面で剥離が生じやすい。実施形態においては、界面が実質的に存在しないため、界面で生じる剥離が生じない。
複数の半導体素子１０の間の素子間領域Ｒｃには、フィラー含有率が低い第２樹脂部３２の一部（部分３２ｃ）が配置される。これにより、複数の半導体素子１０の間への樹脂の充填性が高くできる。複数の半導体素子１０の間に高いフィラー含有率を有する樹脂を充填する参考例においては、未充填の部分が生じやすい。
一方、素子部１０Ｄを覆う第１樹脂部３１においては、高いフィラー含有率の材料が用いられる。これにより、反り耐性が高くできる。これにより、反りを小さくできる半導体装置が提供できる。
例えば、第１樹脂部３１は、複数の半導体素子１０の間の素子間領域Ｒｃには、充填されない。このため、第１樹脂部３１は、狭い空間への充填性を考慮せずに、条件（材料）を適正化できる。例えば、封止工程後における反りを抑制できる。たとえば、半導体装置１１０（パッケージ）における反りを抑制できる。
例えば、半導体装置１１０の周りにシールド（図示しない）が設けられる場合がある。第１樹脂部３１の条件（材料）を充填性を考慮せず適正化できるため、例えば、シールドとの密着性が高い材料を、第１樹脂部３１に用いることができる。シールドとの高い密着性が得られる。
例えば、封止樹脂にレーザを照射して刻印（マーク）を形成する場合がある。第１樹脂部３１の条件（材料）を充填性を考慮せず適正化できるため、例えば刻印が良い材料を、第１樹脂部３１に用いることができる。良好な刻印を形成し易くなる。
実施形態においては、第１樹脂部３１の第１フィラー含有量は高い。これにより、外部からの応力などに対して高い耐性が得られる。高信頼性の半導体装置が得られる。
実施形態において、例えば、第１樹脂部３１の線膨張係数は、第２樹脂部３２の線膨張係数よりも低い。第１樹脂部３１において、熱による変形が小さい。例えば、第１樹脂部３１と配線基板４０との間における線膨張係数の差が小さくできる。これにより、反りが抑制できる。
一方、第２樹脂部３２においては、狭い空間への充填性が高い材料が用いられる。例えば、第２樹脂部３２に含まれる複数のフィラー（第２フィラー３２ｆ）の径は、比較的小さくされる。例えば、第２樹脂部３２に含まれる複数のフィラー（第２フィラー３２ｆ）の平均の粒径は、第１半導体素子１１と第２半導体素子１２との間の距離ｔ１（図１参照）の１／３以下である。これにより、第１半導体素子１１と第２半導体素子１２との間の空間に第２樹脂部３２となる材料を良好な充填性で充填できる。
例えば、第２樹脂部３２に含まれる複数のフィラー（第２フィラー３２ｆ）の平均の粒径は、例えば、３マイクロメートル以下である。良好な充填性が得られる。
例えば、第２樹脂部３２に含まれる複数のフィラー（第２フィラー３２ｆ）の最大粒径は、例えば、２０マイクロメートル以下である。良好な充填性が得られる。
例えば、第１半導体素子１１と第２半導体素子１２との間の空間に配置される第２樹脂部３２の剛性は、これらの半導体素子を覆う第１樹脂部３１の剛性よりも高くても良い。これにより、例えば、外部からの衝撃に対する耐性が高くできる。
例えば、第２樹脂部３２の耐熱温度は、第１樹脂部３１の耐熱温度よりも高くても良い。これにより、例えば、高温での保存性が良好にできる。
図１に示すように、素子部１０Ｄの上面は、第１樹脂部３１と接しても良い。例えば、素子部１０Ｄは、Ｘ−Ｙ平面に沿って広がる面１０Ｆ（配線基板４０に沿って広がる面）を有する。この面１０Ｆの少なくとも一部は、第１樹脂部３１と接しても良い。例えば、面１０Ｆの９０％以上は、第１樹脂部３１と接しても良い。素子部１０Ｄの上面（面１０Ｆ）が第１樹脂部３１と接することで、素子部１０Ｄと第１樹脂部３１との間において高い密着性が得られる。反りが効果的に抑制できる。
すでに説明したように、実施形態においては、フィラー含有率Ｃｆが連続的に変化する領域３３が設けられる。シームレスな樹脂部が得られる。このような構成は、例えば、以下に説明する製造方法により製造できる。
（第２の実施形態）
第２の実施形態は、半導体装置の製造方法に係る。本製造方法においては、金型の間にフィルムを挿入した状態で被加工物を加工する。まず、概要について説明する。
図３は、第２の実施形態に係る半導体装置の製造方法を例示するフォローチャート図である。
図３に示すように、本製造方法は、金型の一部でフィルムを保持する（ステップＳ１１０）。そして、金型とフィルムとの間に積層体（被処理物である配線基板４０及び素子部１０Ｄ）を配置する（ステップＳ１２０）。第２樹脂部材料（第２樹脂部３２となる材料）を導入し（ステップＳ１３０）、第１樹脂材料（第１樹脂部３１となる材料）を導入する（ステップＳ１４０）。
以下、各工程についての例について説明する。
図４（ａ）〜図４（ｃ）は、第２の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図４（ａ）に示すように、トランスファ成型装置２１０が用いられる。トランスファ成型装置２１０においてトランスファ部７５の上（プランジャの上）に樹脂材料（第１樹脂材料３１Ｍ及び第２樹脂材料３２Ｍ）がセットされる。そして、第１金型部５０及び第２金型部６０が用いられる。第１金型部５０と第２金型部６０との間の距離は可変である。例えば、１つの状態（図４（ａ）に例示した状態）において、第１金型部５０は、Ｚ軸方向において第２金型部６０と離れている。
第１金型部５０は、第１面５０ａを有する。第１面５０ａは、第２金型部６０と対向する。第１面５０ａは、第１クランプ部５１ｃと、第２クランプ部５２ｃと、キャビティ部５１ｖと、第１中間部５１ｍと、第２中間部５２ｍと、を含む。キャビティ部５１ｖ、第１中間部５１ｍ及び第２中間部５２ｍは、第１金型部５０の第１面５０ａに設けられた凹部である。
第２クランプ部５２ｃは、Ｚ軸方向と交差する方向（Ｘ−Ｙ平面に沿った少なくとも１つの方向）において、第１クランプ部５１ｃと並ぶ。例えば、Ｚ軸方向における第２クランプ部５２ｃの位置は、Ｚ軸方向における第１クランプ部５１ｃの位置と実質的に同じである。
キャビティ部５１ｖは、第１クランプ部５１ｃの少なくとも一部と、第２クランプ部５２ｃの少なくとも一部と、の間に設けられる。キャビティ部５１ｖは、第１クランプ部５１ｃから第１深さｄ１で後退している。例えば、キャビティ部５１ｖは、第２クランプ部５２ｃからも第１深さｄ１で後退している。
第１中間部５１ｍは、第１クランプ部５１ｃとキャビティ部５１ｖとの間に設けられる。第１中間部５１ｍは、第１クランプ部５１ｃから第２深さｄ２で後退している。第２深さｄ２は、第１深さｄ１よりも浅い。
第２中間部５２ｍは、第２クランプ部５２ｃとキャビティ部５１ｖとの間に設けられる。第２中間部５２ｍは、第２クランプ部５２ｃから第３深さｄ３で後退している。第３深さｄ３は、第１深さｄ１よりも浅い。
このように、第１金型部５０の第１面５０ａにおいて、クランプ部とキャビティ部５１ｖとの間に、中間の深さの中間部が設けられる。
図４（ａ）に示すように、このような第１中間部５１ｍ及び第２中間部５２ｍでフィルム７０を保持する（ステップＳ１１０）。このとき、キャビティ部５１ｖの少なくとも一部から、フィルム７０の一部を離して、保持する。
例えば、第１金型部５０には、第１中間部５１ｍに設けられた第１吸着孔５１ｈと、第２中間部５２ｍに設けられただ第２吸着孔５２ｈと、が設けられている。これらの吸着孔によりフィルム７０を吸着して保持する。第１中間部５１ｍ及び第２中間部５２ｍよりもキャビティ部５１ｖは深いため、フィルム７０はキャビティ部５１ｖの形状に沿わない。フィルム７０とキャビティ部５１ｖとの間に空隙が形成される。このように、上記のフィルム７０を保持する工程（ステップＳ１１０）は、例えば、上記の第１吸着孔５１ｈ及び第２吸着孔５２ｈを用いてフィルム７０を保持することを含んでも良い。
そして、図４（ａ）に示すように、第２金型部６０とフィルム７０との間に、積層体１５を配置する（ステップＳ１２０）。第２金型部６０は、第１金型部５０の上記の第１面５０ａと対向する。第２金型部６０は、上記のキャビティ部５１ｖからＺ軸方向（第１方向）において離れている。積層体１５は、複数の半導体素子１０と、配線基板４０と、を含む。第１半導体素子１１は、配線基板４０と第１方向（Ｚ軸方向）において離れている。第２半導体素子１２は、配線基板４０と第１半導体素子１１との間に設けられている。第２半導体素子１２は、第１半導体素子から離れている。これらの半導体素子１０の間には、間隙１５ｇが設けられている。
図４（ｂ）に示すように、トランスファ部７５を駆動する。これにより、第１半導体素子１１と第２半導体素子１２との間（間隙１５ｇ）に第２樹脂材料３２Ｍを導入する（ステップＳ１３０）。このとき、第２樹脂材料３２Ｍの導入は、フィルム７０の一部がキャビティ部５１ｖから離れている状態で実施する。例えば、積層体１５の少なくとも一部がフィルム７０と接した状態で、第２樹脂材料３２Ｍが導入される。このようなフィルム７０の状態は、例えば、中間部におけるフィルム７０の保持の強度と、樹脂材料の押し出す圧力と、の調整により行われる。例えば、第２樹脂材料３２Ｍにおけるフィラー含有率は、比較的低い。これにより、第２樹脂材料３２Ｍは、間隙１５ｇ内に良好な充填性で充填される。
図４（ｃ）に示すように、上記の第２樹脂材料３２Ｍを導入した工程の後に、積層体１５とフィルム７０との間に第１樹脂材料３１Ｍを導入する（ステップＳ１４０）。例えば、第１樹脂材料３１Ｍにおけるフィラー含有率は、第２樹脂材料３２Ｍにおけるフィラー含有率よりも高い。第１樹脂材料３１Ｍの導入は、フィルム７０の少なくとも一部をキャビティ部５１ｖに接触させた状態で行われる。これにより、フィルム７０と積層体１５との間に空間が形成される。これにより、積層体１５の上に第１樹脂材料３１Ｍが導入できる。
図４（ｃ）に示すように、第１樹脂材料３１Ｍと第２樹脂材料３２Ｍとが互いに混ざった中間材料３３Ｍが形成される。例えば、第１樹脂材料３１Ｍ及び第２樹脂材料３２Ｍを熱硬化させるときに高温状態となる。材料の流動性が高まり、２つの材料が混ざり合う。これにより、中間材料３３Ｍが形成される。
第１樹脂材料３１Ｍの一部により、第１樹脂部３１が形成される。第２樹脂材料３２Ｍの一部により、第２樹脂部３２が形成される。第１樹脂材料３１Ｍの残りの一部、及び、第２樹脂材料３２Ｍの残りに一部により、中間的な領域３３が形成される。
このようにして半導体装置１１０が製造できる。実施形態によれば、反りを小さくできる半導体装置の製造方法が提供できる。
図４（ｃ）に示すように、第１樹脂材料３１Ｍを導入する工程（ステップＳ１４０）において、例えば、フィルム７０をキャビティ部５１ｖの形状に沿わせた状態で、積層体１５とフィルム７０との間に第１樹脂材料３１Ｍを導入する。
例えば、第１樹脂材料３１Ｍを導入する工程（ステップＳ１４０）においては、フィルム７０をキャビティ部５１ｖに近づけながら第１樹脂材料を導入する。例えば、フィルム７０とキャビティ部５１ｖとの間の距離（Ｚ軸方向に沿う距離）を減少させつつ、積層体１５とフィルム７０との間に第１樹脂材料３１Ｍを導入する。
図４（ｂ）に示すように、第２樹脂材料３２Ｍを導入する工程（ステップＳ１３０）においては、例えば、サイド領域Ｒｓに第２樹脂材料３２Ｍを導入する。サイド領域Ｒｓは、第１方向（Ｚ軸方向と交差する方向、図中で横方向）において、積層体１５と重なる。
このとき、図４（ｃ）に示すように、第１樹脂材料３１Ｍを導入する工程（ステップＳ１４０）において、例えば、サイド領域Ｒｓに設けられた第２樹脂材料３２Ｍの一部と、フィルム７０と、の間に、第１樹脂材料３１Ｍを導入する。既に説明したように、サイド領域Ｒｓに設けられた第２樹脂材料３２Ｍの一部の一部と、第１樹脂材料３１Ｍの一部と、が混合される。これにより、中間材料３３Ｍが形成される。
第２樹脂材料３２Ｍ及び第１樹脂材料３１Ｍが硬化（熱硬化）した後に、第１金型部５０の第１面５０ａと、第２金型部６０と、の間の距離を増大させる。２つの金型部を離す。
樹脂材料は硬化の際に収縮する。実施形態においては、第１樹脂材料３１Ｍの熱収縮率は、第２樹脂材料３２Ｍの熱収縮率よりも低い。例えば、第１樹脂材料３１Ｍにおけるフィラー含有率を第２樹脂材料３２Ｍにおけるフィラー含有率よりも高くする。これにより、このような熱収縮率の関係が得られる。第１樹脂材料３１Ｍの熱収縮率を低くすることで、反りが抑制される。第１樹脂材料３１Ｍの熱収縮率は、例えば、０．０１パーセント以上０．３パーセント以下である。
（第３の実施形態）
本実施形態においては、第１樹脂部３１となる樹脂膜、及び、第２樹脂部３２となる樹脂膜を含む積層膜を用いて成型が行われる。
図５（ａ）及び図５（ｂ）は、第３の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図５（ａ）に示すように積層樹脂層３５が準備される。積層樹脂層３５は、第１樹脂膜３１Ｆと、第１樹脂膜３１Ｆと積層された第２樹脂膜３２Ｆと、を含む。例えば、第１樹脂膜３１Ｆにおけるフィラー含有率は、第２樹脂膜３２Ｆにおけるフィラー含有率よりも高い。
図５（ｂ）に示すように、第１金型部５０と第２金型部６０との間に配置された積層樹脂層３５と、第２金型部６０との間に、積層体１５を配置する。積層体１５は、配線基板４０と、第１半導体素子１１と、第２半導体素子１２と、を含む。第２半導体素子１２は、配線基板４０と第１半導体素子１１との間に設けられ、第１半導体素子１１から離れている。積層体１５及び積層樹脂層３５を配置する際に、積層体１５と第１樹脂膜３１Ｆとの間に第２樹脂膜３２Ｆが配置される。
この後、加熱して樹脂膜を融解し、硬化させる。例えば、第２樹脂膜３２Ｆを融解して、融解した第２樹脂膜３２Ｆの液を、第１半導体素子１１と第２半導体素子１２との間に導入する。そして、融解した第２樹脂膜３２Ｆの液を固化させる。この工程において、例えば、融解した第１樹脂膜３１Ｆの液の一部を、融解した第２樹脂膜３２Ｆの液の一部と混ぜる。融解した第２樹脂膜３２Ｆの液の一部から、第２樹脂部３２が形成される。融解した第１樹脂膜３１Ｆの液の一部から、第１樹脂部３１が形成される。混ざった部分から、中間的な領域３３が形成される。
この方法においても、中間的な領域３３におけるフィラー含有率は、Ｚ軸方向に沿って連続的に上昇する。これにより、反りを小さくできる半導体装置及びその製造方法が提供できる。
図６は、第３の実施形態に係る半導体装置を例示する模式的断面図である。
図６に示す本実施形態に係る半導体装置１２０は、例えば、第３の実施形態に係る上記の製造方法により作製されても良い。半導体装置１２０は、配線基板４０と、素子部１０Ｄと、第１樹脂部３１と、第２樹脂部３２と、を含む。半導体装置１２０においては、第２樹脂部３２の一部３２ｔが、素子部１０Ｄと第１樹脂部３１の一部３１ｃ（内側部分、例えば中央部分）との間に配置されている。この例では、第２樹脂部３２の一部３２ｔと、第１樹脂部３１の一部３１ｃとの間に、中間的な別の領域３４がさらに設けられている。これ以外は、半導体装置１１０と同様であるので説明を省略する。
半導体装置１２０を上記の第３の実施形態に係る製造方法（積層樹脂層３５を用いる方法）で作製する場合、素子部１０Ｄと第１樹脂膜３１Ｆとの間に、第２樹脂膜３２Ｆの一部が配置される。このため、上記のような、第２樹脂部３２の一部３２ｔが形成される。そして、融解したときに、この部分において、第１樹脂膜３１Ｆの一部と第２樹脂膜３２Ｆの一部とが混ざる。これにより、上記のような中間的な領域３４が形成される。
半導体装置１２０においても、樹脂部がシームレスである。界面での剥がれの問題が生じない。そして、フィラー含有率が低い第２樹脂部３２により半導体素子１０の間の空間が良好な充填性で充填される。そして、フィラー含有率が高い第１樹脂部３１により、反りが抑制できる。反りを小さくできる半導体装置が提供できる。
単一のモールド樹脂で狭ギャップ部およびチップ封止を実施する参考例がある。この場合、モールド樹脂には狭ギャップ部の充填性を確保するためにフィラーの平均粒径をギャップ部の約１／３以下にする。フィラーの平均粒径を小さくすると、フィラーの充填率（含有率）を上げることが困難になる。このため、チップ封止の観点において、樹脂の収縮量が大きくなる。このため、モールド後の反り、および、パッケージの反りの制御が困難になる。
実施形態においては、チップ間にモールドアンダーフィル（第２樹脂部３２）を充填しする。その周りにフィラー含有率の高いモールド樹脂（第１樹脂部３１）を設ける。このとき、モールドアンダーフィルの一部がモールド樹脂の一部と混ざるようにする。界面が生じない。モールドアンダーフィル（第２樹脂部３２）は、充填性に優れる。モールド樹脂（第１樹脂部３１）は、反りの耐性に優れる。これにより、例えば、良好な充填性が得られ、反りを抑制できる。モールド樹脂（第１樹脂部３１）においては、充填性以外の特性を優先することができる。例えば、反りの抑制に加えて、マーキング性やシールド剤との密着性に優れる樹脂を選択することができる。
実施形態によれば、反りを小さくできる半導体装置及びその製造方法を提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる配線基板、半導体素子、バンプ、接着部及び樹脂部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体素子、 １０Ｄ…素子部、 １０Ｆ…面、 １１〜１３…第１〜第３半導体素子、 １５…積層体、 １５ｇ…間隙、 ３０…樹脂封止部、 ３１、３２…第１、第２樹脂部、 ３１Ｆ、３２Ｆ…第１、第２樹脂膜、 ３１Ｍ、３２Ｍ…第１、第２樹脂材料、 ３１ｃ…一部、 ３１ｆ、３２ｆ…第１、第２フィラー、 ３１ｐ…他部、 ３１ｒ、３２ｒ…第１、第２樹脂、 ３２ｃ…部分、 ３２ｐ…部分、 ３２ｔ…一部、 ３３…領域、 ３３Ｍ…中間材料、 ３４…領域、 ３５…積層樹脂層、 ４０…配線基板、 ４０ｃ…一部、 ４０ｐ…他部、 ４１…貫通電極、 ４２…基板、 ４３…接続部材、 ５０…第１金型部、 ５０ａ…第１面、 ５１ｃ、５２ｃ…第１、第２クランプ部、 ５１ｈ、５２ｈ…第１、第２吸着孔、 ５１ｍ、５１ｍ…第１、第２２中間部、 ５１ｖ…キャビティ部、 ６０…第２金型部、 ７０…フィルム、 ７５…トランスファ部、 １１０、１２０…半導体装置、 ２１０…トランスファ成型装置、 Ｃ１、Ｃ２…第１、第２フィラー含有率、 Ｃｆ…フィラー含有率、 Ｄｚ…方向、 Ｌ１…線、 Ｒｃ…素子間領域、 Ｒｐ…周辺領域、 Ｒｓ…サイド領域、 ｄ１〜ｄ３…第１〜第３深さ、 ｐｚ…位置、 ｔ１…距離

Claims (5)

  1. 第１クランプ部と、第２クランプ部と、前記第１クランプ部の少なくとも一部と前記第２クランプ部の少なくとも一部との間に設けられ前記第１クランプ部から第１深さで後退したキャビティ部と、前記第１クランプ部と前記キャビティ部との間に設けられ前記第１クランプ部から前記第１深さよりも浅い第２深さで後退した第１中間部と、前記第２クランプ部と前記キャビティ部との間に設けられ前記第２クランプ部から前記第１深さよりも浅い第３深さで後退した第２中間部と、を含む第１面を有する第１金型部の前記キャビティ部の少なくとも一部からフィルムの一部を離して前記第１中間部及び前記第２中間部で前記フィルムを保持する工程と、
    前記第１面に対向し前記キャビティ部から第１方向において離れた第２金型部と、前記フィルムと、の間に、配線基板と、前記配線基板と前記第１方向に離れた第１半導体素子と、前記配線基板と前記第１半導体素子との間に設けられ前記第１半導体素子から離れた第２半導体素子と、を含む積層体を配置する工程と、
    前記フィルムの前記一部が前記キャビティ部から離れ、前記積層体の少なくとも一部が前記フィルムと接した状態で前記第１半導体素子と前記第２半導体素子との間に第２樹脂材料を導入する工程と、
    前記第２樹脂材料を導入する前記工程の後に、前記フィルムの少なくとも一部を前記キャビティ部に接触させた状態で、前記積層体と前記フィルムとの間に第１樹脂材料を導入する工程と、
    を備えた半導体装置の製造方法。
  2. 前記フィルムを保持する前記工程は、前記第１中間部に設けられた第１吸着孔と、前記第２中間部に設けられただ第２吸着孔と、を用いて前記フィルムを保持することを含む、請求項１記載の半導体装置の製造方法。
  3. 前記第１樹脂材料を導入する前記工程は、前記フィルムを前記キャビティ部の形状に沿わせた状態で、前記積層体と前記フィルムとの間に前記第１樹脂材料を導入することを含む、請求項１または２に記載の半導体装置の製造方法。
  4. 前記第２樹脂材料を導入する前記工程は、前記第１方向と交差する方向において前記積層体と重なるサイド領域に前記第２樹脂材料を導入することを含み、
    前記第１樹脂材料を導入する前記工程は、前記サイド領域に設けられた前記第２樹脂材料の一部と前記フィルムとの間に前記第１樹脂材料を導入することを含む、請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記第１樹脂材料を導入する前記工程は、前記サイド領域に設けられた前記第２樹脂材料の前記一部の一部と、前記第１樹脂材料の一部と、を混合させることを含む、請求項４記載の半導体装置の製造方法。
JP2016052785A 2016-03-16 2016-03-16 半導体装置の製造方法 Active JP6461031B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016052785A JP6461031B2 (ja) 2016-03-16 2016-03-16 半導体装置の製造方法
TW106103790A TWI641061B (zh) 2016-03-16 2017-02-06 半導體裝置及其製造方法
CN201710133213.5A CN107204332B (zh) 2016-03-16 2017-03-08 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016052785A JP6461031B2 (ja) 2016-03-16 2016-03-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017168646A JP2017168646A (ja) 2017-09-21
JP6461031B2 true JP6461031B2 (ja) 2019-01-30

Family

ID=59904875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016052785A Active JP6461031B2 (ja) 2016-03-16 2016-03-16 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP6461031B2 (ja)
CN (1) CN107204332B (ja)
TW (1) TWI641061B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490019B (zh) * 2020-04-24 2022-01-07 天津恒立远大仪表股份有限公司 一种集成电路结构及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378374B2 (ja) * 1993-09-14 2003-02-17 株式会社東芝 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート
JP4575205B2 (ja) * 2005-03-30 2010-11-04 Ｏｋｉセミコンダクタ株式会社 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法
JP2006313775A (ja) * 2005-05-06 2006-11-16 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JP2009141020A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 電子部品封止用シート
JP2010109011A (ja) * 2008-10-28 2010-05-13 Nec Electronics Corp 半導体装置およびその製造方法
JP2012109437A (ja) * 2010-11-18 2012-06-07 Elpida Memory Inc 半導体装置及びその製造方法
KR101854948B1 (ko) * 2011-03-28 2018-05-04 히타치가세이가부시끼가이샤 수지 조성물, 수지 시트, 수지 시트 경화물, 수지 시트 적층체, 수지 시트 적층체 경화물 및 그 제조 방법, 반도체 장치, 그리고 ｌｅｄ 장치
JP2013145840A (ja) * 2012-01-16 2013-07-25 Mitsubishi Chemicals Corp 三次元集積回路の層間充填層形成用塗布液、及び三次元集積回路の製造方法
JP6259608B2 (ja) * 2013-08-09 2018-01-10 日東電工株式会社 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Also Published As

Publication number Publication date
TWI641061B (zh) 2018-11-11
TW201735198A (zh) 2017-10-01
CN107204332B (zh) 2019-12-06
CN107204332A (zh) 2017-09-26
JP2017168646A (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
US10170434B2 (en) Warpage control in package-on-package structures
US11222792B2 (en) Semiconductor package device and method of manufacturing the same
US9237647B2 (en) Package-on-package structure with through molding via
JP6421083B2 (ja) 半導体装置の製造方法
KR101548051B1 (ko) 단차를 형성하는 몰딩재를 갖는 패키지
US10177099B2 (en) Semiconductor package structure, package on package structure and packaging method
CN102610580A (zh) 用于fcbga的非金属加强圈
KR102228461B1 (ko) 반도체 패키지 장치
US20170040308A1 (en) Method of manufacturing a semiconductor package
US10734345B2 (en) Packaging through pre-formed metal pins
US20160005681A1 (en) Semiconductor package and method of manufacturing the same
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
JP6461031B2 (ja) 半導体装置の製造方法
WO2018126545A1 (zh) 一种高可靠性电子封装结构、电路板及设备
CN102664170B (zh) 半导体封装结构及其制造方法
TWI751331B (zh) 半導體裝置的製造方法以及半導體裝置的中間體
US10756026B2 (en) Semiconductor device and method of manufacturing the same
CN206116378U (zh) 半导体封装构造
CN205645791U (zh) 集成电路器件
JP5869631B2 (ja) 電子部品の製造方法
US20200098700A1 (en) Semiconductor package device and method of manufacturing the same
US20170077065A1 (en) Semiconductor storage device and manufacturing method thereof
CN106328611A (zh) 半导体封装构造及其制造方法
JP6610460B2 (ja) 電子装置、及び、電子装置の製造方法
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181225

R150 Certificate of patent or registration of utility model

Ref document number: 6461031

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350