CN105453252A - 电子器件密封用树脂片及电子器件封装件的制造方法 - Google Patents

电子器件密封用树脂片及电子器件封装件的制造方法 Download PDF

Info

Publication number
CN105453252A
CN105453252A CN201480043548.2A CN201480043548A CN105453252A CN 105453252 A CN105453252 A CN 105453252A CN 201480043548 A CN201480043548 A CN 201480043548A CN 105453252 A CN105453252 A CN 105453252A
Authority
CN
China
Prior art keywords
resin
resin bed
electronic device
resin sheet
bed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480043548.2A
Other languages
English (en)
Other versions
CN105453252B (zh
Inventor
石坂刚
丰田英志
石井淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN105453252A publication Critical patent/CN105453252A/zh
Application granted granted Critical
Publication of CN105453252B publication Critical patent/CN105453252B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供可以将电子器件的热向基板排放的电子器件密封用树脂片及电子器件封装件的制造方法。本发明提供一种电子器件密封用树脂片，其具备第一树脂层及第二树脂层，所述第一树脂层的热导率为1W/mK以上。

Description

电子器件密封用树脂片及电子器件封装件的制造方法
技术领域
本发明涉及电子器件密封用树脂片及电子器件封装件的制造方法。
背景技术
以往，作为电子器件封装件的制造方法，已知有将固定于基板等上的1个或多个电子器件用密封树脂密封的方法。作为此种密封树脂，例如已知有热固性树脂片(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2006-19714号公报
发明内容
发明所要解决的问题
由于智能手机等中使用的电子器件高速地运作，因此电子器件及其外围容易达到高温(容易产生热点)。一旦电子器件达到高温，运作就会变得不稳定，电子器件的特性会发生劣化。
然而，专利文献1中对于热点的消除并没有进行研究，专利文献1中记载的热固化性树脂片无法消除热点。
本发明的目的在于，解决所述问题，提供可以将电子器件的热向基板排放的电子器件密封用树脂片及电子器件封装件的制造方法。
用于解决问题的方法
本发明提供一种电子器件密封用树脂片，其具备第一树脂层及第二树脂层，所述第一树脂层的热导率为1W/mK以上。
通过用本发明的电子器件密封用树脂片将电子器件密封，就可以将电子器件的热经由高热导率的第一树脂层向基板排放，进而可以向壳体排放。因而，可以消除热点。
本发明的电子器件密封用树脂片中，高热导率的第一树脂层担负将电子器件的热向基板排放的作用，不需要提高第二树脂层的热导率。即，不需要在整个树脂片中配合成为切割刀片的磨损的原因的氧化铝等导热粒子。由此，也可以减少切割刀片的磨损。另外，可以降低成本。
优选所述第一树脂层含有导热粒子，所述第一树脂层中的所述导热粒子的含量为60～85体积％。如果导热粒子的含量为所述范围内，则可以在提高第一树脂层1的热导率的同时，获得对电子器件或基板的良好的润湿性及胶粘性。
所述导热粒子优选为氧化铝和/或氮化硼。由此，就可以获得良好的导热性、良好的流动性。
优选所述导热粒子的含量为30体积％以下的树脂层形成于所述第一树脂层的预定要进行切割的部分。导热粒子(特别是氧化铝)非常硬，成为切割刀片的磨损的原因，然而通过将导热粒子的含量少或不含有导热粒子的树脂层设于第一树脂层的预定要进行切割的部分，就可以减少切割刀片的磨损。
另外，本发明提供一种电子器件封装件的制造方法，其包括以使所述第一树脂层与电子器件接触的方式用所述电子器件密封用树脂片将所述电子器件密封的工序。
在由此得到的电子器件封装件中，由于高热导率的第一树脂层与电子器件接触，因此可以将电子器件中产生的热向基板排放。
附图说明
图1是实施方式1的树脂片的示意剖视图。
图2是搭载有电子器件的基板的示意剖视图。
图3是示意性地表示用实施方式1的树脂片将电子器件密封的样子的图。
图4是示意性地表示切割电子器件封装件的样子的图。
图5是示意性地表示将芯片状的电子器件封装件安装于基板的样子的图。
图6是示意性地表示将电子器件固定于粘合片的样子的图。
图7是示意性地表示用树脂片将电子器件密封的样子的图。
图8是示意性地表示从密封体中剥离粘合片的样子的图。
图9是示意性地表示磨削后的密封体的剖面的图。
图10是示意性地表示在密封体上形成再布线和凸块的样子的图。
图11是示意性地表示切割密封体的样子的图。
图12(a)是实施方式2的树脂片的示意剖视图。(b)是其示意仰视图。
具体实施方式
以下举出实施方式，对本发明进行详细说明，然而本发明并不仅限定于这些实施方式。
[实施方式1]
图1是实施方式1的树脂片11的示意剖视图。树脂片11是层叠了第一树脂层1与第二树脂层2的结构。而且，也可以在树脂片11的两面，设有聚对苯二甲酸乙二醇酯(PET)膜等支承体。为了容易进行从树脂片11中的剥离，也可以对支承体实施脱模处理。
第一树脂层1的热导率为1W/mK以上。由于为1W/mK以上，因此可以将电子器件的热经由高热导率的第一树脂层向基板排放。第一树脂层1的热导率优选为3W/mK以上。第一树脂层1的热导率的上限没有特别限定，然而例如为15W/mK以下。
而且，第一树脂层1优选为电绝缘性。
第一树脂层1优选含有导热粒子。由此，就可以将热导率设计为1W/mK以上。
作为导热粒子没有特别限定，例如可以举出氧化铝(alumina)、氧化锌、氧化镁、氮化硼、氢氧化镁、氮化铝、碳化硅等电绝缘性的物质。它们可以单独使用或并用2种以上地使用。其中，从热导率高、可以获得良好的流动性的理由考虑，优选氧化铝、氮化硼。
导热粒子的热导率只要是能够对第一树脂层1赋予导热性就没有特别限定，然而优选为12W/mK以上，更优选为15W/mK以上，进一步优选为25W/mK以上。如果为12W/mK以上，则可以容易地对第一树脂层1赋予1W/mK以上的导热性。导热粒子的热导率例如为200W/mK以下。
导热粒子的粒子形状没有特别限定，例如可以举出球状、椭圆球体状、扁平形状、针状、纤维状、薄片状、钉形、线圈状等。这些形状中，从分散性优异、可以提高填充率的方面考虑，优选球状。
第一树脂层1中的导热粒子的含量优选为55体积％以上，更优选为60体积％以上。如果为55体积％以上，则可以提高第一树脂层1的热导率。另一方面，导热粒子的含量优选为83体积％以下，更优选为70体积％以下。如果为83体积％以下，则可以防止第一树脂层1中的胶粘成分的相对减少，可以确保对电子器件或基板的润湿性及胶粘性。
导热粒子的含量也可以以“重量％”为单位进行说明。作为代表性的情况对氧化铝的含量以“重量％”为单位进行说明。
氧化铝通常密度为3.9g/cm3，因此氧化铝的含量(重量％)的合适范围例如如下所示。
即，第一树脂层1中的氧化铝的含量优选为83重量％以上，更优选为86重量％以上。第一树脂层1中的氧化铝的含量优选为95重量％以下，更优选为90重量％以下。
第一树脂层1中，将导热粒子的总量设为100体积％时的导热粒子的利用激光衍射散射法测定的粒度分布优选满足以下的关系。
大于100μm：1体积％以下
10μm以下：30体积％以上且为70体积％以下
1μm以下：10体积％以上
在该粒度分布中，粒径大于100μm的粒子的比率为1体积％以下，优选为0.5体积％以下，更优选为0.3体积％以下。而且，粒径大于100μm的粒子的比率的下限优选为0.01体积％以上。粒径为10μm以下的粒子的比率为30体积％以上且为70体积％以下，优选为35体积％以上且为65体积％以下，更优选为40体积％以上且为60体积％以下。此外，粒径为1μm以下的粒子的比率为10体积％以上，优选为13体积％以上，更优选为15体积％以上。而且，粒径为1μm以下的粒子的比率的上限优选为40体积％以下。通过使粒度分布处于上述特定的关系，可以对中空结构附近的树脂赋予类似膨胀性的作用而合适地抑制树脂进入密封时的中空结构。粒度分布通过使用从总体中任意地抽出的试样，用激光衍射散射式粒度分布测定装置进行测定而导出。
第一树脂层1优选含有环氧树脂。
作为环氧树脂，没有特别限定。例如可以使用三苯基甲烷型环氧树脂、甲酚线性酚醛型环氧树脂、联苯型环氧树脂、改性双酚A型环氧树脂、双酚A型环氧树脂、双酚F型环氧树脂、改性双酚F型环氧树脂、双环戊二烯型环氧树脂、苯酚线性酚醛型环氧树脂、苯氧基树脂等各种环氧树脂。这些环氧树脂既可以单独地使用，也可以并用2种以上。
从确保环氧树脂的反应性的观点考虑，优选环氧当量为150～250、软化点或熔点为50～130℃的在常温下为固体的环氧树脂。其中，从可靠性的观点考虑，更优选三苯基甲烷型环氧树脂、甲酚线性酚醛型环氧树脂、联苯型环氧树脂。
第一树脂层1优选含有酚醛树脂。
酚醛树脂只要是在与环氧树脂之间发生固化反应的树脂，就没有特别限定。例如可以使用苯酚线性酚醛树脂、苯酚芳烷基树脂、联苯基芳烷基树脂、双环戊二烯型酚醛树脂、甲酚线性酚醛树脂、甲阶酚醛树脂等。这些酚醛树脂既可以单独地使用，也可以并用2种以上。
作为酚醛树脂，从与环氧树脂的反应性的观点考虑，优选使用羟基当量为70～250、软化点为50～110℃的酚醛树脂，其中从固化反应性高的观点考虑，可以合适地使用苯酚线性酚醛树脂。另外，从可靠性的观点考虑，也可以合适地使用苯酚芳烷基树脂、联苯基芳烷基树脂之类的低吸湿性的酚醛树脂。
第一树脂层1中的环氧树脂及酚醛树脂的合计含量优选为5重量％以上。如果是5重量％以上，则可以良好地获得对电子器件、基板等的胶粘力。第一树脂层1中的环氧树脂及酚醛树脂的合计含量优选为20重量％以下。如果是20重量％以下，则可以将吸湿性抑制得较低。
对于环氧树脂与酚醛树脂的配合比例，从固化反应性的观点考虑，优选以相对于环氧树脂中的环氧基1当量使酚醛树脂中的羟基的合计为0.7～1.5当量的方式配合，更优选为0.9～1.2当量。
第一树脂层1优选含有热塑性树脂。
作为热塑性树脂，可以举出天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁二烯橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、6-尼龙或6，6-尼龙等聚酰胺树脂、苯氧基树脂、丙烯酸系树脂、PET或PBT等饱和聚酯树脂、聚酰胺酰亚胺树脂、氟树脂、苯乙烯-异丁烯-苯乙烯嵌段共聚物、甲基丙烯酸甲酯-丁二烯-苯乙烯共聚物(MBS树脂)等。这些热塑性树脂既可以单独地使用，也可以并用2种以上地使用。
第一树脂层1中的热塑性树脂的含量优选为1重量％以上。如果是1重量％以上，则可以赋予柔软性、挠曲性。第一树脂层1中的热塑性树脂的含量优选为10重量％以下。如果是10重量％以下，则可以良好地获得对电子器件、基板等的胶粘力。
第一树脂层1优选含有固化促进剂。
作为固化促进剂，只要是可以使环氧树脂与酚醛树脂的固化进行的物质，就没有特别限定，例如可以举出三苯基膦、四苯基鏻四苯基硼酸盐等有机磷系化合物；2-苯基-4，5-二羟基甲基咪唑、2-苯基-4-甲基-5-羟基甲基咪唑等咪唑系化合物等。
对于固化促进剂的含量，相对于环氧树脂及酚醛树脂的合计100重量份优选为0.1～5重量份。
第一树脂层1也可以在所述成分以外，还适当地含有密封树脂的制造中一般使用的配合剂，例如二氧化硅等。
第一树脂层1可以利用一般的制法制作。例如，将所述各成分溶解或分散在溶剂(例如甲乙酮、乙酸乙酯等)中而制备涂布液，将涂布液涂布在基材隔片上后，使涂布膜干燥。由此，就可以制作出第一树脂层1。
第一树脂层1的厚度优选为200μm以下，更优选为100μm以下。如果是100μm以下，则可以减少切割刀片的磨损。另外，第一树脂层1的厚度优选为40μm以上，更优选为50μm以上。如果是40μm以上，则可以形成与凸块等电气布线并联的热回路(导热路径)。
第二树脂层2的热导率没有特别限定，然而优选低于第一树脂层1的热导率。由此，就容易将电子器件的热向基板排放。
第二树脂层2的热导率优选为3W/mK以下，更优选为1W/mK以下。另外，第二树脂层2的热导率的下限没有特别限定，然而例如为0.5W/mK以上。
第二树脂层2既可以是电绝缘性，也可以不是电绝缘性，然而优选为电绝缘性。
第二树脂层2优选含有环氧树脂。作为环氧树脂，可以合适地使用第一树脂层1中说明的环氧树脂。
第二树脂层2优选含有酚醛树脂。作为酚醛树脂，可以合适地使用第一树脂层1中说明的酚醛树脂。
第二树脂层2中的环氧树脂及酚醛树脂的合计含量优选为2重量％以上。如果是2重量％以上，则可以获得充分的固化物强度。第二树脂层2中的环氧树脂及酚醛树脂的合计含量优选为20重量％以下，更优选为10重量％以下。如果是20重量％以下，则可以减小固化物的线性膨胀系数，另外可以低吸湿化。
对于环氧树脂与酚醛树脂的配合比例，从固化反应性的观点考虑，优选以相对于环氧树脂中的环氧基1当量使酚醛树脂中的羟基的合计为0.7～1.5当量的方式配合，更优选为0.9～1.2当量。
第二树脂层2优选含有热塑性树脂。作为热塑性树脂，可以合适地使用第一树脂层1中说明的热塑性树脂。
第二树脂层2中的热塑性树脂的含量优选为0.5重量％以上，更优选为1重量％以上。如果是0.5重量％以上，则可以获得良好的挠曲性。第二树脂层2中的热塑性树脂的含量优选为3.5重量％以下。如果是3.5重量％以下，则可以获得良好的流动性。
第二树脂层2优选含有填料。
作为填料没有特别限定，然而优选无机填充材料。作为无机填充材料，例如可以举出石英玻璃、滑石、二氧化硅(熔融二氧化硅或结晶性二氧化硅等)、氧化铝、氮化铝、氮化硅、氮化硼等。其中，从可以良好地降低线性膨胀系数的理由考虑，优选二氧化硅、氧化铝，更优选二氧化硅。作为二氧化硅，从流动性优异的理由考虑，优选熔融二氧化硅，更优选球状熔融二氧化硅。
填料的平均粒径优选为1μm以上，更优选为5μm以上。如果是1μm以上，则容易获得树脂片的挠曲性、柔软性。填料的平均粒径优选为40μm以下，更优选为30μm以下。如果是40μm以下，则容易将填料高填充率化。
而且，平均粒径例如可以通过使用从总体中任意地抽出的试样，用激光衍射散射式粒度分布测定装置进行测定而导出。
填料优选利用硅烷偶联剂进行了处理(前处理)的填料。由此，就可以提高与树脂的润湿性，可以提高填料的分散性。
硅烷偶联剂是在分子中具有水解性基团及有机官能团的化合物。
作为水解性基团，例如可以举出甲氧基、乙氧基等碳原子数1～6的烷氧基、乙酰氧基、2-甲氧基乙氧基等。其中，从容易除去因水解而产生的醇等挥发成分的理由考虑，优选甲氧基。
作为有机官能团，可以举出乙烯基、环氧基、苯乙烯基、甲基丙烯酰基、丙烯酰基、氨基、脲基、巯基、硫醚基、异氰酸酯基等。其中，从容易与环氧树脂、酚醛树脂反应的理由考虑，优选环氧基。
作为硅烷偶联剂，例如可以举出乙烯基三甲氧基硅烷、乙烯基三乙氧基硅烷等含有乙烯基的硅烷偶联剂；2-(3，4-环氧基环己基)乙基三甲氧基硅烷、3-环氧丙氧基丙基甲基二甲氧基硅烷、3-环氧丙氧基丙基三甲氧基硅烷、3-环氧丙氧基丙基甲基二乙氧基硅烷、3-环氧丙氧基丙基三乙氧基硅烷等含有环氧基的硅烷偶联剂；对苯乙烯基三甲氧基硅烷等含有苯乙烯基的硅烷偶联剂；3-甲基丙烯酰氧基丙基甲基二甲氧基硅烷、3-甲基丙烯酰氧基丙基三甲氧基硅烷、3-甲基丙烯酰氧基丙基甲基二乙氧基硅烷、3-甲基丙烯酰氧基丙基三乙氧基硅烷等含有甲基丙烯酰基的硅烷偶联剂；3-丙烯酰氧基丙基三甲氧基硅烷等含有丙烯酰基的硅烷偶联剂；N-2-(氨基乙基)-3-氨基丙基甲基二甲氧基硅烷、N-2-(氨基乙基)-3-氨基丙基三甲氧基硅烷、3-氨基丙基三甲氧基硅烷、3-氨基丙基三乙氧基硅烷、3-三乙氧基甲硅烷基-N-(1，3-二甲基-丁叉基)丙胺、N-苯基-3-氨基丙基三甲氧基硅烷、N-(乙烯基苄基)-2-氨基乙基-3-氨基丙基三甲氧基硅烷等含有氨基的硅烷偶联剂；3-脲基丙基三乙氧基硅烷等含有脲基的硅烷偶联剂；3-巯基丙基甲基二甲氧基硅烷、3-巯基丙基三甲氧基硅烷等含有巯基的硅烷偶联剂；双(三乙氧基甲硅烷基丙基)四硫醚等含有硫醚基的硅烷偶联剂；3-异氰酸酯丙基三乙氧基硅烷等含有异氰酸酯基的硅烷偶联剂等。
作为利用硅烷偶联剂处理填料的方法没有特别限定，可以举出在溶剂中将填料和硅烷偶联剂混合的湿式法、在气相中处理填料和硅烷偶联剂的干式法等。
硅烷偶联剂的处理量没有特别限定，然而优选相对于未处理的填料100重量份，处理0.1～1重量份的硅烷偶联剂。
第二树脂层2中的填料的含量优选为70体积％以上，更优选为74体积％以上。如果是70体积％以上，则可以设计出低的线性膨胀系数。另一方面，填料的含量优选为90体积％以下，更优选为85体积％以下。如果是90体积％以下，则可以获得良好的柔软性、流动性、胶粘性。
填料的含量也可以以“重量％”为单位来说明。作为代表性的情况对二氧化硅的含量以“重量％”为单位进行说明。
由于二氧化硅通常密度为2.2g/cm3，因此二氧化硅的含量(重量％)的合适范围例如如下所示。
即，第二树脂层2中的二氧化硅的含量优选为81重量％以上，更优选为84重量％以上。第二树脂层2中的二氧化硅的含量优选为94重量％以下，更优选为91重量％以下。
由于氧化铝通常密度为3.9g/cm3，因此氧化铝的含量(重量％)的合适范围例如如下所示。
即，第二树脂层2中的氧化铝的含量优选为88重量％以上，更优选为90重量％以上。第二树脂层2中的氧化铝的含量优选为97重量％以下，更优选为95重量％以下。
第二树脂层2优选含有固化促进剂。作为固化促进剂，可以合适地使用第一树脂层1中说明的固化促进剂。
固化促进剂的含量优选相对于环氧树脂及酚醛树脂的合计100重量份为0.1～5重量份。
第二树脂层2也可以在所述成分以外，还适当地含有在密封树脂的制造中一般使用的配合剂，例如阻燃剂成分、颜料、硅烷偶联剂等。
作为阻燃剂成分，例如可以使用氢氧化铝、氢氧化镁、氢氧化铁、氢氧化钙、氢氧化锡、复合化金属氢氧化物等各种金属氢氧化物；磷腈化合物等。其中，从阻燃性、固化后的强度优异的理由考虑，优选磷腈化合物。
作为颜料没有特别限定，可以举出炭黑等。
第二树脂层2的制造方法没有特别限定，然而优选将混炼所述各成分(例如环氧树脂、酚醛树脂、热塑性树脂、填料及固化促进剂)而得的混炼物塑性加工为片状的方法。由此，就可以高密度填充填料，可以设计出低的线性膨胀系数。
具体而言，通过将环氧树脂、酚醛树脂、热塑性树脂、填料及固化促进剂用混合辊、加压式捏合机、挤出机等公知的混炼机进行熔融混炼而制备混炼物，将所得的混炼物塑性加工为片状。作为混炼条件，温度的上限优选为140℃以下，更优选为130℃以下。温度的下限优选为上述的各成分的软化点以上，例如为30℃以上，优选为50℃以上。混炼的时间优选为1～30分钟。另外，混炼优选在减压条件下(减压气氛下)进行，减压条件下的压力例如为1×10-4～0.1kg/cm2。
熔融混炼后的混炼物优选不进行冷却而保持高温状态地进行塑性加工。作为塑性加工方法没有特别限制，可以举出平板冲压法、T型模头挤出法、螺杆模头挤出法、辊轧制法、辊混炼法、吹胀挤出法、共挤出法、轧制成型法等。作为塑性加工温度优选为上述的各成分的软化点以上，如果考虑环氧树脂的热固性及成型性，则例如为40～150℃，优选为50～140℃，更优选为70～120℃。
第二树脂层2的厚度没有特别限定，然而优选为20μm以上，更优选为50μm以上。另外，第二树脂层2的厚度优选为2000μm以下，更优选为1000μm以下。如果是上述范围内，则可以良好地密封电子器件。
第一树脂层1的热导率/第二树脂层2的热导率(第一树脂层1的热导率与第二树脂层2的热导率的比)优选为2以上，更优选为3以上。如果是2以上，则可以将电子器件的热向基板有效地排放。第一树脂层1的热导率/第二树脂层2的热导率的值的上限没有特别限定，然而例如为10以下。
第一树脂层1的厚度/第二树脂层2的厚度(第一树脂层1的厚度与第二树脂层2的厚度的比)优选为10以下，更优选为5以下。如果是10以下，则可以在将电子器件的热向基板有效地排放的同时，减少切割刀片的磨损。第一树脂层1的厚度/第二树脂层2的厚度优选为1以上。如果是1以上，则可以减少电子器件封装件的翘曲。
而且，虽然在图1中，表示出第一树脂层1为单层的情况，然而第一树脂层1并不限定于此，也可以是多层。另外，虽然在图1中，表示出第二树脂层2为单层的情况，然而第二树脂层2并不限定于此，也可以是多层。
树脂片11被用于电子器件的密封中。作为电子器件，可以举出传感器、MEMS(MicroElectroMechanicalSystems)、SAW(SurfaceAcousticWave)滤波器等具有中空结构的电子器件(中空型电子器件)；半导体芯片、IC(集成电路)、晶体管等半导体元件；电容器；电阻等。而且，所谓中空结构，是指在将电子器件搭载于基板上时形成于电子器件与基板之间的中空部。
作为密封方法没有特别限定，例如可以举出将搭载于基板上的电子器件用树脂片11覆盖的方法、将搭载于粘合片上的电子器件用树脂片11覆盖的方法等。作为基板没有特别限定，例如可以举出印刷电路板、陶瓷基板、硅基板、金属基板、半导体晶片等。
而且，从确保导热路径的观点考虑，重要的是使第一树脂层1与电子器件接触。
[电子器件封装件的制造方法]
例如可以通过进行以下的工序而得到电子器件封装件。以下的工序一般被称作Chip-On-Wafer(COW)工序。
(电子器件搭载基板准备工序)
电子器件搭载基板准备工序中，准备搭载有多个电子器件13的基板12(参照图2)。在电子器件13向基板12上的搭载时，可以使用倒装芯片接合机或芯片接合机等公知的装置。通常，电子器件13与基板12被电连接。图2中，表示出电子器件13与基板12被借助凸块等突起电极13a电连接的例子。
而且，在电子器件13为SAW滤波器等中空型电子器件的情况下，在电子器件13与基板12之间，维持有中空部(中空结构)14。此时，电子器件13与基板12之间的距离一般为15～50μm左右。
(密封工序)
密封工序中，以使第一树脂层1与基板12及电子器件13接触的方式，在基板12上层叠树脂片11，将电子器件13用树脂片11密封(参照图3)。由此，得到将电子器件13加以树脂密封了的电子器件封装件15。
将树脂片11层叠于基板12上的方法没有特别限定，可以利用热压或层压机等公知的方法进行。作为热压条件，温度例如为40～100℃，优选为50～90℃，压力例如为0.1～10MPa，优选为0.5～8MPa，时间例如为0.3～10分钟，优选为0.5～5分钟。另外，如果考虑树脂片11与电子器件13及基板12的密合性及追随性的提高，则优选在减压条件下(例如0.1～5kPa)进行冲压。
(热固化工序)
根据需要，将电子器件封装件15的树脂片11热固化。
作为热固化处理的条件，加热温度优选为100℃以上，更优选为120℃以上。另一方面，加热温度的上限优选为200℃以下，更优选为180℃以下。加热时间优选为10分钟以上，更优选为30分钟以上。另一方面，加热时间的上限优选为180分钟以下，更优选为120分钟以下。另外，根据需要也可以进行加压，优选为0.1MPa以上，更优选为0.5MPa以上。另一方面，上限优选为10MPa以下，更优选为5MPa以下。
(磨削工序)
根据需要，对电子器件封装件15的树脂片11进行磨削。作为磨削方法，例如可以举出使用高速旋转的磨石的研磨(grinding)法等。
(布线层形成工序)
根据需要，对电子器件封装件15的基板12进行磨削。作为磨削方法，例如可以举出使用高速旋转的磨石的研磨法等。然后，根据需要，在电子器件封装件15中形成通孔(Via)。然后，根据需要，在电子器件封装件15形成再布线。然后，根据需要，在再布线上形成凸块。
(切割工序)
根据需要，进行电子器件封装件15的切割(参照图4)。由此，就可以得到芯片状的电子器件封装件16。
(基板安装工序)
根据需要，在电子器件封装件15或电子器件封装件16形成再布线及凸块17，将其安装在基板18上(参照图5)。
(激光标记工序)
可以对电子器件封装件15或电子器件封装件16在任意的时刻进行激光标记。例如，既可以对热固化前的电子器件封装件15进行激光标记，也可以对热固化后的电子器件封装件15进行激光标记，还可以对电子器件封装件16进行激光标记。
在电子器件封装件15及电子器件封装件16中，由于高热导率的第一树脂层1与电子器件13接触，因此可以将电子器件13中产生的热向基板12等(例如基板12、基板18、壳体等)排放。因而，可以消除热点。
[电子器件封装件的制造方法]
例如，通过进行以下的工序也可以得到电子器件封装件。以下的工序适合于Fan-out(扇出)型晶片级封装件(WLP)的制造。
(将电子器件固定在粘合片上的工序)
首先，在粘合片41上固定多个电子器件13(参照图6)。此时，根据需要，以使电子器件13的电路形成面与粘合片41相面对的方式配置固定。在电子器件13的固定时，可以使用倒装芯片接合机或芯片接合机等公知的装置。
粘合片41通常具有支承体42和层叠于支承体42上的粘合剂层43。
作为粘合剂层43没有特别限定，然而从可以容易地剥离的理由考虑，通常使用热剥离性粘合剂层、辐射线固化型粘合剂层等。作为支承体42的材料没有特别限定。例如为SUS等金属材料、聚酰亚胺、聚酰胺酰亚胺、聚醚醚酮、聚醚砜等塑料材料等。
(密封工序)
密封工序中，以使第一树脂层1与粘合片41及电子器件13接触的方式，在粘合片41上层叠树脂片11，将电子器件13用树脂片11密封(参照图7)。由此，得到将电子器件13加以树脂密封了的密封体51。
将树脂片11层叠于粘合片41上的方法没有特别限定，可以利用热压、层压机等公知的方法进行。
(热固化工序)
根据需要，将密封体51热固化(将密封体51的树脂片11热固化)。
(剥离工序)
然后，从密封体51中剥离粘合片41(参照图8)。剥离方法没有特别限定，然而优选在使粘合剂层43的粘合力降低后剥离。例如，在粘合剂层43为热剥离性粘合剂层的情况下，加热粘合剂层43，使粘合剂层43的粘合力降低后剥离。
(磨削工序)
然后，根据需要，磨削密封体51的树脂片11(参照图9)。作为磨削方法，例如可以举出使用高速旋转的磨石的研磨法等。
(布线层形成工序)
然后，利用半加成法等，在密封体51上形成再布线52(参照图10)。
其后，在密封体51的形成有再布线52的面上，形成聚酰亚胺或聚苯并噁唑(PBO)等绝缘层。绝缘层例如可以通过层压干膜抗蚀剂等的膜而形成。
然后，进行在再布线52上形成凸块53的凸块加工。凸块加工可以利用焊料球或焊料镀敷等公知的方法进行。
(切割工序)
也可以进行由电子器件13、第一树脂层1及再布线52等要素构成的密封体51的切割(参照图11)。利用以上操作，就可以得到向芯片区域的外侧引出了布线的电子器件封装件61。而且，也可以不切割而将密封体51直接作为电子器件封装件使用。
(基板安装工序)
根据需要，将电子器件封装件61安装在基板上。
(激光标记工序)
可以对密封体51或电子器件封装件61在任意的时刻进行激光标记。例如，既可以对热固化前的密封体51进行激光标记，也可以对热固化后的密封体51进行激光标记，还可以对电子器件封装件61进行激光标记。
在电子器件封装件61中，由于高热导率的第一树脂层1与电子器件13接触，因此可以将电子器件13中产生的热向基板等(例如基板、壳体等)排放。因而，可以消除热点。而且，可以将电子器件13中产生的热经由第一树脂层1、再布线52及凸块53等向基板传递。
电子器件封装件61可以合适地应用于Package-On-Package(PoP)、System-In-Package(SiP)、Multi-Chip-Package(MCP)等安装方法。而且，Package-On-Package(PoP)中，通过采用ThroughMoldVia(TMV)，可以良好地排放热。
(变形例)
在实施方式1中，对具备第一树脂层1及配置于第一树脂层1上的第二树脂层2的树脂片11进行了说明。变形例1中，树脂片具备第一树脂层1、配置于第一树脂层1上的第三层、和配置于第三层上的第二树脂层2。变形例2中，树脂片具备第一树脂层1、配置于第一树脂层1上的第二树脂层2、和配置于第二树脂层2上的第三层。作为第三层，例如适合为含有树脂的层、金属层等。第三层既可以是单层，也可以是多层。
[实施方式2]
图12的(a)是实施方式2的树脂片101的示意剖视图。(b)是其示意仰视图。除了导热粒子的含量少或不含有导热粒子的树脂层31形成于第一树脂层1的预定要进行切割的部分(预定切割部分)这一点以外，树脂片101与实施方式1的树脂片11相同。
导热粒子(特别是氧化铝)非常硬，成为切割刀片的磨损的原因，然而由于树脂片101在预定切割部分具备树脂层31，因此可以减少切割刀片的磨损。另外，在第一树脂层1中，由于树脂层31以外的部分为高热导率，因此可以将电子器件的热向基板排放。
树脂层31中的导热粒子的含量为30体积％以下，优选为0体积％。由于为30体积％以下，因此可以减少切割刀片的磨损。
树脂层31优选含有环氧树脂。作为环氧树脂，可以合适地使用第一树脂层1中说明的环氧树脂。
树脂层31优选含有酚醛树脂。作为酚醛树脂，可以合适地使用第一树脂层1中说明的环氧树脂。
对于环氧树脂与酚醛树脂的配合比例，从固化反应性的观点考虑，优选以相对于环氧树脂中的环氧基1当量使酚醛树脂中的羟基的合计为0.7～1.5当量的方式配合，更优选为0.9～1.2当量。
树脂层31优选含有热塑性树脂。作为热塑性树脂，可以合适地使用第一树脂层1中说明的热塑性树脂。
树脂层31优选含有填料。作为填料，可以合适地使用第二树脂层2中说明的填料。
树脂层31优选含有固化促进剂。作为固化促进剂，可以合适地使用第一树脂层1中说明的固化促进剂。
在第一树脂层1的预定切割部分形成树脂层31的方法没有特别限定，例如可以从第一树脂层1中去除预定切割部分的树脂层而设置空隙，向空隙中填充用于形成树脂层31的溶液，并使之干燥，由此形成树脂层31。
(变形例)
实施方式2中，对具备第一树脂层1和配置于第一树脂层1上的第二树脂层2的树脂片101进行了说明。变形例1中，树脂片具备第一树脂层1、配置于第一树脂层1上的第三层、和配置于第三层上的第二树脂层2。变形例2中，树脂片具备第一树脂层1、配置于第一树脂层1上的第二树脂层2、和配置于第二树脂层2上的第三层。作为第三层，例如适合为含有树脂的层、金属层等。第三层既可以是单层，也可以是多层。
实施例
以下，对本发明的合适的实施例示例性地详细说明。然而，该实施例中记载的材料、配合量等只要没有特别限定性的记载，就不是将本发明的范围仅限定于它们的意旨。
首先，对实施例中使用的成分进行说明。
对为了制作第一树脂层而使用的成分进行说明。
环氧树脂：新日铁化学(株)制的YSLV-80XY(双酚F型环氧树脂、环氧当量200g/eq.软化点80℃)
酚醛树脂：明和化成公司制的MEH-7851-SS(具有联苯基芳烷基骨架的酚醛树脂、羟基当量203g/eq.软化点67℃)
热塑性树脂：三菱丽阳公司制METABLENC-132E(MBS树脂、平均粒径120μm)
导热粒子：电化学工业公司制的DAB-45SI(氧化铝、d5019.9μm、热导率30W/mK)
阻燃剂：伏见制药所制的FP-100(磷腈化合物)
固化促进剂：四国化成工业公司制的2PHZ-PW(2-苯基-4，5-二羟基甲基咪唑)
对为了制作第二树脂层而使用的成分进行说明。
环氧树脂：新日铁化学(株)制的YSLV-80XY(双酚F型环氧树脂、环氧当量200g/eq.软化点80℃)
酚醛树脂：明和化成公司制的MEH-7851-SS(具有联苯基芳烷基骨架的酚醛树脂、羟基当量203g/eq.软化点67℃)
热塑性树脂：三菱丽阳公司制METABLENC-132E(MBS树脂、平均粒径120μm)
填料：电化学工业公司制的FB-9454FC(熔融球状二氧化硅、平均粒径20μm)
硅烷偶联剂：信越化学公司制的KBM-403(3-环氧丙氧基丙基三甲氧基硅烷)
硅烷偶联剂处理填料：将电化学工业公司制的FB-9454FC(熔融球状二氧化硅、平均一次粒径20μm)用信越化学公司制的KBM-403(3-环氧丙氧基丙基三甲氧基硅烷)处理了的填料(相对于FB-9454FC87.9重量份，用KBM-4030.5重量份的比例进行处理)
炭黑：三菱化学公司制的#20
阻燃剂：伏见制药所制的FP-100(磷腈化合物)
固化促进剂：四国化成工业公司制的2PHZ-PW(2-苯基-4，5-二羟基甲基咪唑)
[实施例、参考例及比较例]
(第一树脂层的制作)
依照表1中记载的配比配合各成分，向其中添加与各成分的总量相同量的甲乙酮，制备出清漆。将所得的清漆利用逗点涂布机涂布在厚50μm的聚酯膜A(三菱化学聚酯公司制、MRF-50)的剥离处理面上，使之干燥。然后，将厚38μm的聚酯膜B(三菱化学聚酯公司制、MRF-38)的剥离处理面粘合在干燥后的清漆上，制作出第一树脂层(第一树脂层的厚度为70μm)。
除了表3中记载的导热粒子量这一点以外，制备出与第一树脂层相同的清漆。从第一树脂层中去除预定切割部分的树脂层而设置空隙后，向空隙中填充清漆，使之干燥，由此在第一树脂层的预定切割部分形成树脂层。
即，第一树脂层中，预定切割部分的树脂层与预定切割部分以外的树脂层仅导热粒子量不同。
[表1]
(第二树脂层的制作)
依照表2中记载的配比配合各成分，利用辊混炼机在60～120℃、10分钟、减压条件下(0.01kg/cm2)进行熔融混炼，制备出混炼物。然后，将所得的混炼物利用平板冲压法制成片状，制作出第二树脂层(第二树脂层的厚度为130μm)。
[表2]
(树脂片的制作)
剥离第一树脂层的聚酯膜A后，使用辊层压机在第二树脂层上层叠第一树脂层。由此，制作出在第二树脂层上层叠了第一树脂层的树脂片。
(评价)
对第一树脂层、第二树脂层及树脂片进行了以下的评价。将结果表示于表3中。
(热导率)
将样品(第一树脂层及第二树脂层)在干燥机内在175℃进行1小时的热处理，使之热固化。其后，利用TWA法(温度波热分析法、测定装置；ai-PhaseMobile、(株)ai-Phase制)，测定出样品的热扩散率α(m2/s)。然后，利用DSC法测定出样品的比热Cp(J/g·℃)。比热测定是使用SIINanoTechnology(株)制的DSC6220，在升温速度10℃/min、温度20～300℃的条件下进行，基于所得的实验数据，利用JIS手册(比热容量测定方法K-7123)算出。此外，测定出样品的密度。
基于热扩散率α、比热Cp及密度的值，利用下式算出热导率。
[数1]
热导率(W/m·K)＝热扩散率(m2/s)×比热(J/g·℃)×密度(g/cm3)
[切割刀片的磨损寿命]
在以矩阵状排列有SAW滤波器(芯片厚度200μm、凸块高度20μm)的陶瓷基板上层叠树脂片，在温度100℃、压力300kPa的条件下真空冲压1分钟(极限真空度6.65×102Pa)。向大气开放后，将SAW滤波器封装件投入130℃的烘箱中3小时，由此使树脂片固化。其后，使用切割装置将SAW滤波器封装件单片化。切割后，利用切割装置(DFD6361、DISCO公司制)的接触式的刀片对位功能，测定求出切割刀片的磨损量。将磨损量小于30μm的情况判定为○，将磨损量为30μm以上的情况判定为×。
[柔软性·挠曲性]
在温度25℃将树脂片卷绕在直径30mm的不锈钢制管上时，将在树脂片中产生裂纹(crack)的情况判定为×，将没有产生裂纹(crack)的情况判定为○。
[热扩散性(热点面积)]
在以矩阵状排列有SAW滤波器(芯片厚度200μm、凸块高度20μm)的陶瓷基板上层叠树脂片，在温度100℃、压力300kPa的条件下真空冲压1分钟(极限真空度6.65×102Pa)。向大气开放后，将SAW滤波器封装件投入130℃的烘箱中3小时，由此使树脂片固化。其后，使用切割装置将SAW滤波器封装件单片化。
对单片化了的SAW滤波器使用SAW滤波器试验装置进行驱动试验。对驱动中的SAW滤波器用红外线热成像仪测定出SAW滤波器表面的温度分布(热点)。此后，将热点部的温度与封装件表面的最低温度部相比小于+10℃的情况判定为○，将热点面积为+10℃以上的情况判定为×。
[对元件及基板的胶粘性]
将元件切割为5mm×5mm的单片，将该单片配置于树脂片表面，在温度100℃、压力300kPa的条件下进行1分钟真空冲压(极限真空度6.65×102Pa)。其后，投入130℃的烘箱中3小时，由此使树脂片固化。固化后，使用Dage公司制万能型结合强度试验机(Dage4000)，测定出元件的剪切胶粘力。
将基板切割为5mm×5mm的单片，将该单片配置于树脂片表面，在温度100℃、压力300kPa的条件下进行1分钟真空冲压(极限真空度6.65×102Pa)。其后，投入130℃的烘箱中3小时，由此使树脂片固化。固化后，使用Dage公司制万能型结合强度试验机(Dage4000)，测定出基板的剪切胶粘力。
将元件的剪切胶粘力为8MPa以上、并且基板的剪切胶粘力为8MPa以上的情况判定为○。将元件的剪切胶粘力或基板的剪切胶粘力小于8MPa的情况判定为×。
[表3]
符号说明
1第一树脂层，2第二树脂层，11树脂片，12基板，13电子器件，13a突起电极，14中空部，15、16电子器件封装件，17凸块，18基板，41粘合片，42支承体，43粘合剂层，51密封体，52再布线，53凸块，61电子器件封装件，101树脂片。

Claims (5)

1.一种电子器件密封用树脂片，其具备第一树脂层及第二树脂层，
所述第一树脂层的热导率为1W/mK以上。
2.根据权利要求1所述的电子器件密封用树脂片，其中，
所述第一树脂层含有导热粒子，
所述第一树脂层中的所述导热粒子的含量为55～83体积％。
3.根据权利要求1或2所述的电子器件密封用树脂片，其中，
所述导热粒子为氧化铝和/或氮化硼。
4.根据权利要求1～3中任一项所述的电子器件密封用树脂片，其中，
所述导热粒子的含量为30体积％以下的树脂层形成于所述第一树脂层的预定要进行切割的部分。
5.一种电子器件封装件的制造方法，其包括以使所述第一树脂层与电子器件接触的方式用权利要求1～4中任一项所述的电子器件密封用树脂片将所述电子器件密封的工序。
CN201480043548.2A 2013-08-09 2014-07-04 电子器件密封用树脂片及电子器件封装件的制造方法 Expired - Fee Related CN105453252B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013167055A JP6259608B2 (ja) 2013-08-09 2013-08-09 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP2013-167055 2013-08-09
PCT/JP2014/067921 WO2015019769A1 (ja) 2013-08-09 2014-07-04 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Publications (2)

Publication Number Publication Date
CN105453252A true CN105453252A (zh) 2016-03-30
CN105453252B CN105453252B (zh) 2018-10-26

Family

ID=52461108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480043548.2A Expired - Fee Related CN105453252B (zh) 2013-08-09 2014-07-04 电子器件密封用树脂片及电子器件封装件的制造方法

Country Status (5)

Country Link
JP (1) JP6259608B2 (zh)
CN (1) CN105453252B (zh)
SG (1) SG11201600906YA (zh)
TW (1) TW201513278A (zh)
WO (1) WO2015019769A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256360A (zh) * 2017-07-14 2019-01-22 矽品精密工业股份有限公司 封装结构及其制法
CN111108595A (zh) * 2017-09-29 2020-05-05 长濑化成株式会社 安装结构体的制造方法及其中使用的层叠片材

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761540B2 (en) 2015-06-24 2017-09-12 Micron Technology, Inc. Wafer level package and fabrication method thereof
JP6788344B2 (ja) * 2015-12-21 2020-11-25 京セラ株式会社 電子部品及び電子部品の製造方法
JP6461031B2 (ja) * 2016-03-16 2019-01-30 東芝メモリ株式会社 半導体装置の製造方法
JP2018051892A (ja) * 2016-09-28 2018-04-05 京セラ株式会社 熱硬化性樹脂シート、その製造方法および電子部品の封止方法
CN106684057B (zh) 2016-12-30 2019-10-22 华为技术有限公司 芯片封装结构及其制造方法
JP6894076B2 (ja) * 2017-03-31 2021-06-23 ナガセケムテックス株式会社 実装構造体の製造方法およびこれに用いられる積層シート
JP6975547B2 (ja) * 2017-03-31 2021-12-01 ナガセケムテックス株式会社 実装構造体の製造方法およびこれに用いられる積層シート
WO2019017283A1 (ja) 2017-07-21 2019-01-24 株式会社村田製作所 電子部品
EP3690932A4 (en) * 2017-09-29 2021-02-17 Nagase ChemteX Corporation METHOD FOR PRODUCING AN ASSEMBLY STRUCTURE AND FILM USED FOR IT
JP7119817B2 (ja) * 2018-09-18 2022-08-17 昭和電工マテリアルズ株式会社 半導体装置
JPWO2020241505A1 (zh) * 2019-05-31 2020-12-03
WO2022024369A1 (ja) * 2020-07-31 2022-02-03 国立大学法人東北大学 半導体装置の製造方法、半導体装置を備えた装置の製造方法、半導体装置、半導体装置を備えた装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109246A (ja) * 2008-10-31 2010-05-13 Yaskawa Electric Corp 半導体装置および半導体装置の製造方法
US20110049701A1 (en) * 2009-09-02 2011-03-03 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20110229708A1 (en) * 2010-03-17 2011-09-22 Tdk Corporation Electronic circuit module component and method of manufacturing electronic circuit module component
JP2013004848A (ja) * 2011-06-20 2013-01-07 Semiconductor Components Industries Llc 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11310766A (ja) * 1998-04-28 1999-11-09 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び電子部品装置
JP2008288433A (ja) * 2007-05-18 2008-11-27 Yaskawa Electric Corp 実装基板の樹脂モールド方法とその装置および樹脂モールド実装基板
TW201032300A (en) * 2009-02-27 2010-09-01 Advanced Semiconductor Eng Chip scale package and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109246A (ja) * 2008-10-31 2010-05-13 Yaskawa Electric Corp 半導体装置および半導体装置の製造方法
US20110049701A1 (en) * 2009-09-02 2011-03-03 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20110229708A1 (en) * 2010-03-17 2011-09-22 Tdk Corporation Electronic circuit module component and method of manufacturing electronic circuit module component
JP2013004848A (ja) * 2011-06-20 2013-01-07 Semiconductor Components Industries Llc 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256360A (zh) * 2017-07-14 2019-01-22 矽品精密工业股份有限公司 封装结构及其制法
CN111108595A (zh) * 2017-09-29 2020-05-05 长濑化成株式会社 安装结构体的制造方法及其中使用的层叠片材

Also Published As

Publication number Publication date
CN105453252B (zh) 2018-10-26
JP2015035567A (ja) 2015-02-19
WO2015019769A1 (ja) 2015-02-12
JP6259608B2 (ja) 2018-01-10
TW201513278A (zh) 2015-04-01
SG11201600906YA (en) 2016-03-30

Similar Documents

Publication Publication Date Title
CN105453252A (zh) 电子器件密封用树脂片及电子器件封装件的制造方法
CN105453253B (zh) 中空型电子器件密封用树脂片及中空型电子器件封装件的制造方法
TWI553077B (zh) 高熱傳導性膜狀接著劑用組成物、高熱傳導性膜狀接著劑、使用該高熱傳導性膜狀接著劑之半導體封裝件及其製造方法
TW201516122A (zh) 半導體晶片密封用熱固性樹脂片及半導體封裝之製造方法
JP5735036B2 (ja) 電子部品装置の製造方法、及び、積層シート
TW201448135A (zh) 中空密封用樹脂薄片及中空封裝之製造方法
CN105493270A (zh) 电子设备密封用树脂片及电子设备封装体的制造方法
JP6356395B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
TWI655230B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
TW201508018A (zh) 電子元件密封用樹脂薄片及電子元件封裝體之製造方法
WO2016080116A1 (ja) 半導体装置の製造方法
CN106065243A (zh) 密封用树脂片及电子器件装置
TW201523810A (zh) 中空封閉用樹脂薄片、及中空封裝的製造方法
US9147625B2 (en) Thermosetting resin sheet for sealing electronic component, resin-sealed type semiconductor device, and method for producing resin-sealed type semiconductor device
TWI701276B (zh) 中空型電子裝置密封用薄片及中空型電子裝置封裝之製造方法
KR20160013010A (ko) 전자 부품 장치의 제조 방법
WO2016080117A1 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
TWI838750B (zh) 接著劑用組成物及膜狀接著劑、以及使用膜狀接著劑之半導體封裝及其製造方法
JP6630861B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
WO2014188824A1 (ja) 電子部品装置の製造方法
TWI643890B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
TWI625832B (zh) Resin sheet for electronic component sealing and method of manufacturing electronic component package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181026