CN105493270A - 电子设备密封用树脂片及电子设备封装体的制造方法 - Google Patents

电子设备密封用树脂片及电子设备封装体的制造方法 Download PDF

Info

Publication number
CN105493270A
CN105493270A CN201480046689.XA CN201480046689A CN105493270A CN 105493270 A CN105493270 A CN 105493270A CN 201480046689 A CN201480046689 A CN 201480046689A CN 105493270 A CN105493270 A CN 105493270A
Authority
CN
China
Prior art keywords
resin bed
resin
electronic equipment
resin sheet
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480046689.XA
Other languages
English (en)
Inventor
丰田英志
志贺豪士
石坂刚
清水祐作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN105493270A publication Critical patent/CN105493270A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

本发明提供可以利用激光标记形成观察性优异的标记的电子设备密封用树脂片及电子设备封装体的制造方法。本发明涉及一种电子设备密封用树脂片，其具备第一树脂层及第二树脂层，对所述第一树脂层进行激光标记后的标记部与所述标记部以外的对比度为20％以上。

Description

电子设备密封用树脂片及电子设备封装体的制造方法
技术领域
本发明涉及电子设备密封用树脂片及电子设备封装体的制造方法。
背景技术
以往，作为电子设备封装体的制造方法，已知有将固定于基板等上的1或多个电子设备用密封树脂密封的方法。作为此种密封树脂，例如已知有热固性树脂片(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2006-19714号公报
发明内容
发明所要解决的问题
为了对电子设备封装体赋予各种信息(例如产品编号等文字信息、或二维码等图形信息)，有时对电子设备封装体进行激光标记。然而，一般而言，由于热固性树脂片含有很多填料，因此因激光照射而气化的着色剂(炭黑、染料等)的量少。另外，由于高密度填充填料，因此难以利用激光照射深度地雕刻热固性树脂片。基于此种理由，在热固性树脂片中难以获得高对比度，难以在热固性树脂片中形成观察性优异的标记。
本发明的目的在于，解决所述问题，提供可以利用激光标记形成观察性优异的标记的电子设备密封用树脂片及电子设备封装体的制造方法。
解决问题的手段
本发明涉及一种电子设备密封用树脂片，其具备第一树脂层及第二树脂层，对所述第一树脂层进行激光标记后的标记部与所述标记部以外的对比度为20％以上。
本发明的电子设备密封用树脂片具备标记部与非标记部的对比度为20％以上的第一树脂层。由此，利用对第一树脂层的激光标记，可以形成观察性优异的标记。
本发明的电子设备密封用树脂片由于不需要提高第二树脂层的对比度，因此可以在第二树脂层中高密度填充填料。由此，就可以减少电子设备封装体的翘曲。
所述第一树脂层中的填料的含量优选为76体积％以下。如果是76体积％以下，则可以获得高对比度。
优选所述第一树脂层含有炭黑，所述第一树脂层中的所述炭黑的含量为0.1～2重量％。如果是所述范围内，则可以获得良好的对比度。
优选所述第一树脂层含有染料，所述第一树脂层中的所述染料的含量为0.1～2重量％。如果是所述范围内，则可以获得良好的对比度。
优选利用混炼得到所述第二树脂层。由此，就可以不使用溶剂地制作第二树脂层，从而可以防止由溶剂的挥发造成的树脂片表面的变形。
另外，本发明还提供一种电子设备封装体的制造方法，其包括用所述电子设备密封用树脂片将电子设备密封的工序。
所述电子设备封装体的制造方法优选在将所述电子设备密封后，包括对所述第一树脂层进行激光标记的工序。
附图说明
图1是实施方式1的树脂片的剖面示意图。
图2是搭载有电子设备的基板的剖面示意图。
图3是示意性地表示用实施方式1的树脂片将电子设备密封的样子的图。
图4是示意性地表示切割电子设备封装体的样子的图。
图5是示意性地表示将芯片状的电子设备封装体安装在基板上的样子的图。
图6是示意性地表示在粘合片上固定了电子设备的样子的图。
图7是示意性地表示用树脂片将电子设备密封的样子的图。
图8是示意性地表示从密封体剥离了粘合片的样子的图。
图9是示意性地表示磨削后的密封体的剖面的图。
图10是示意性地表示在密封体形成了再布线和凸点的样子的图。
图11是示意性地表示切割密封体的样子的图。
具体实施方式
以下将举出实施方式，对本发明进行详细说明，然而本发明并不仅限定于这些实施方式。
[实施方式1]
图1是实施方式1的树脂片11的剖面示意图。树脂片11是层叠了第一树脂层1与第二树脂层2的结构。而且，也可以在树脂片11的两面，设有聚对苯二甲酸乙二醇酯(PET)膜等支撑体。为了容易进行从树脂片11的剥离，也可以对支撑体实施脱模处理。
第一树脂层1的进行激光标记后的标记部与标记部以外的对比度为20％以上。对比度的下限值优选为25％，更优选为30％以上。另外，虽然对比度越大越好，然而作为上限值，例如可以举出60％、100％、150％、200％、250％等。第一树脂层1由于进行激光标记后的标记部与标记部以外的对比度为20％以上，具有优异的对比度，因此利用激光标记赋予的各种信息(例如文字信息、图形信息)的观察性良好。
对比度可以在利用KYENCE(株)制CV-5000测定第一树脂层1的标记部与标记部以外的部位(非标记部)的明度后，利用以下的计算式求出。
[(标记部的明度-非标记部的明度)/标记部的明度]×100(％)
在进行激光标记时，可以利用公知的激光标记装置。另外，作为激光器，可以利用气体激光器、固体激光器、液体激光器等各种激光器。具体而言，作为气体激光器，没有特别限制，可以利用公知的气体激光器，然而适合为二氧化碳激光器(CO2激光器)、准分子激光器(ArF激光器、KrF激光器、XeCl激光器、XeF激光器等)。另外，作为固体激光器，没有特别限制，可以利用公知的固体激光器，然而适合为YAG激光器(Nd：YAG激光器等)、YVO4激光器。
作为进行激光标记时的激光器的照射条件，可以考虑标记部与标记部以外的对比度或加工深度等适当地设定，例如在使用了激光标记装置：商品名“MD-S9900”、KYENCE公司制的情况下，可以设为以下的范围内。
(激光照射条件)
波长：532nm
强度：1.0W
扫描速度：700mm/sec
Q开关频率：64kHz
第一树脂层1的蚀刻率(标记部的雕刻深度)优选为80％以上，更优选为100％以上。如果是80％以上，则在标记部与非标记部的明度方面存在有明确的差别，可以获得良好的对比度。第一树脂层1的蚀刻率优选为1000％以下，更优选为800％以下。如果是1000％以下，则标记部会变得精细，可以获得良好的对比度。
蚀刻率可以利用实施例中记载的方法测定。
第一树脂层1既可以含有填料，也可以不含有。
作为填料没有特别限定，然而优选无机填充材料。作为无机填充材料，例如可以举出石英玻璃、滑石、二氧化硅(熔融二氧化硅或结晶二氧化硅等)、氧化铝、氮化铝、氮化硅、氮化硼等。其中，基于可以良好地降低线膨胀系数的理由，优选二氧化硅、氧化铝，更优选二氧化硅。作为二氧化硅，优选熔融二氧化硅，更优选球状熔融二氧化硅。
填料的平均粒径优选为0.1μm以上，更优选为0.4μm以上。如果是0.1μm以上，则容易获得树脂片的挠曲性、柔软性。填料的平均粒径优选为40μm以下，更优选为30μm以下。
而且，平均粒径例如可以通过使用从母料中任意地抽出的试样，用激光衍射散射式粒度分布测定装置进行测定而导出。
从提高对比度的方面考虑，第一树脂层1中的填料的含量越少越好。第一树脂层1中的填料的含量优选为76体积％以下，更优选为70体积％以下。如果是76体积％以下，则可以获得高对比度。第一树脂层1中的填料的含量更优选为0体积％。如果是0体积％，则可以利用激光器在第一树脂层1中容易地形成贯穿孔。
填料的含量也可以以“重量％”为单位来说明。作为代表性的情况对二氧化硅的含量以“重量％”为单位进行说明。
由于二氧化硅通常比重为2.2g/cm3，因此二氧化硅的含量(重量％)的合适范围例如如下所示。
即，第一树脂层1中的二氧化硅的含量优选为86重量％以下，更优选为83重量％以下。
第一树脂层1优选含有炭黑。由此，就可以提高对比度。
第一树脂层1中的炭黑的含量优选为0.1重量％以上。如果是0.1重量％以上，则可以获得良好的对比度。第一树脂层1中的炭黑的含量优选为2重量％以下。如果是2重量％以下，则流动性良好且容易成型。
第一树脂层1优选含有染料。由此，就可以提高对比度。
作为染料，可以举出黑系染料、水青系染料、洋红系染料、黄系染料等。
作为黑系染料，可以举出C.I.溶剂黑3、溶剂黑7、溶剂黑22、溶剂黑27、溶剂黑29、溶剂黑34、溶剂黑43、溶剂黑70、C.I.直接黑17、直接黑19、直接黑22、直接黑32、直接黑38、直接黑51、直接黑71、C.I.酸性黑1、酸性黑2、酸性黑24、酸性黑26、酸性黑31、酸性黑48、酸性黑52、酸性黑107、酸性黑109、酸性黑110、酸性黑119、酸性黑154、C.I.分散黑1、分散黑3、分散黑10、分散黑24等。作为水青系染料，可以举出C.I.溶剂蓝25、溶剂蓝36、溶剂蓝60、溶剂蓝70、溶剂蓝93、溶剂蓝95、C.I.酸性蓝6、酸性蓝45等。作为洋红系染料，可以举出C.I.溶剂红1、溶剂红3、溶剂红8、溶剂红23、溶剂红24、溶剂红25、溶剂红27、溶剂红30、溶剂红49、溶剂红52、溶剂红58、溶剂红63、溶剂红81、溶剂红82、溶剂红83、溶剂红84、溶剂红100、溶剂红109、溶剂红111、溶剂红121、溶剂红122；C.I.分散红9；C.I.溶剂紫8、溶剂紫13、溶剂紫14、溶剂紫21、溶剂紫27；C.I.分散紫1；C.I.碱性红1、碱性红2、碱性红9、碱性红12、碱性红13、碱性红14、碱性红15、碱性红17、碱性红18、碱性红22、碱性红23、碱性红24、碱性红27、碱性红29、碱性红32、碱性红34、碱性红35、碱性红36、碱性红37、碱性红38、碱性红39、碱性红40；C.I.碱性紫1、碱性紫3、碱性紫7、碱性紫10、碱性紫14、碱性紫15、碱性紫21、碱性紫25、碱性紫26、碱性紫27、碱性紫28等。作为黄系染料，可以举出C.I.溶剂黄19、溶剂黄44、溶剂黄77、溶剂黄79、溶剂黄81、溶剂黄82、溶剂黄93、溶剂黄98、溶剂黄103、溶剂黄104、溶剂黄112、溶剂黄162等。
第一树脂层1中的染料的含量优选为0.1重量％以上。如果是0.1重量％以上，则可以获得良好的对比度。第一树脂层1中的染料的含量优选为2重量％以下。如果是2重量％以下，则流动性良好且容易成型。
第一树脂层1优选含有环氧树脂。
作为环氧树脂，没有特别限定。例如可以使用三苯基甲烷型环氧树脂、甲酚线性酚醛型环氧树脂、联苯型环氧树脂、改性双酚A型环氧树脂、双酚A型环氧树脂、双酚F型环氧树脂、改性双酚F型环氧树脂、双环戊二烯型环氧树脂、苯酚线性酚醛型环氧树脂、苯氧基树脂等各种环氧树脂。这些环氧树脂既可以单独地使用，也可以并用2种以上。
从确保环氧树脂的反应性的观点考虑，优选环氧当量为150～250、软化点或熔点为50～130℃的在常温下为固体的环氧树脂。其中，从可靠性的观点考虑，更优选三苯基甲烷型环氧树脂、甲酚线性酚醛型环氧树脂、联苯型环氧树脂。
第一树脂层1优选含有酚醛树脂。
酚醛树脂只要是在与环氧树脂之间发生固化反应的树脂，就没有特别限定。例如可以使用苯酚线性酚醛树脂、苯酚芳烷基树脂、联苯基芳烷基树脂、双环戊二烯型酚醛树脂、甲酚线性酚醛树脂、甲阶酚醛树脂等。这些酚醛树脂既可以单独地使用，也可以并用2种以上。
作为酚醛树脂，从与环氧树脂的反应性的观点考虑，优选使用羟基当量为70～250、软化点为50～110℃的酚醛树脂，其中从固化反应性高的观点考虑，可以合适地使用苯酚线性酚醛树脂。另外，从可靠性的观点考虑，也可以合适地使用苯酚芳烷基树脂、联苯基芳烷基树脂之类的低吸湿性的酚醛树脂。
第一树脂层1中的环氧树脂及酚醛树脂的合计含量优选为9重量％以上。如果是9重量％以上，则可以获得良好的固化物强度。第一树脂层1中的环氧树脂及酚醛树脂的合计含量优选为90重量％以下。如果是90重量％以下，则可以压低吸湿性。
对于环氧树脂与酚醛树脂的配合比例，从固化反应性的观点考虑，优选以相对于环氧树脂中的环氧基1当量使酚醛树脂中的羟基的合计为0.7～1.5当量的方式配合，更优选为0.9～1.2当量。
第一树脂层1优选含有热塑性树脂。
作为热塑性树脂，可以举出天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、6-尼龙或6，6-尼龙等聚酰胺树脂、苯氧基树脂、丙烯酸类树脂、PET或PBT等饱和聚酯树脂、聚酰胺酰亚胺树脂、氟树脂、苯乙烯-异丁烯-苯乙烯嵌段共聚物、甲基丙烯酸甲酯-丁二烯-苯乙烯共聚物(MBS树脂)等。这些热塑性树脂既可以单独地使用，也可以并用2种以上地使用。
第一树脂层1中的热塑性树脂的含量优选为1重量％以上。如果是1重量％以上，则可以赋予柔软性、挠曲性。第一树脂层1中的热塑性树脂的含量优选为16重量％以下。如果是16重量％以下，则固化后的粘接性会变得良好，可靠性提高。
第一树脂层1优选含有固化促进剂。
作为固化促进剂，只要是可以使环氧树脂与酚醛树脂的固化进行的物质，就没有特别限定，例如可以举出三苯基膦、四苯基硼化四苯基鏻等有机磷系化合物；2-苯基-4，5-二羟基甲基咪唑、2-苯基-4-甲基-5-羟基甲基咪唑等咪唑系化合物等。
对于固化促进剂的含量，相对于环氧树脂及酚醛树脂的合计100重量份优选为0.1～5重量份。
第一树脂层1也可以在所述成分以外，还适当地含有密封树脂的制造中一般使用的配合剂。
第一树脂层1可以利用一般的制法制作。例如，将所述各成分溶解或分散在溶剂(例如甲乙酮、乙酸乙酯等)中而制备涂布液，将涂布液涂布在基材隔片上后，使涂布膜干燥。由此，就可以制作出第一树脂层1。
从可以增大第二树脂层2的厚度的方面考虑，第一树脂层1的厚度越小越好。第一树脂层1的厚度优选为100μm以下，更优选为30μm以下。如果是30μm以下，则容易以低输出功率形成贯穿孔，可以获得良好的对比度。另外，第一树脂层1的厚度的下限没有特别限定，然而例如为5μm以上。
第二树脂层2的蚀刻率优选为2％以上。如果是2％以上，则即使在第一树脂层1与第二树脂层2的界面存在有凹凸的情况下，也可以将贯穿孔形成至第二树脂层2，可以获得良好的对比度。
第二树脂层2的蚀刻率优选为20％以下，更优选为10％以下。如果是20％以下，则标记变得精细，可以获得良好的对比度。
第二树脂层2优选含有环氧树脂。作为环氧树脂，可以合适地使用第一树脂层1中说明的环氧树脂。
第二树脂层2优选含有酚醛树脂。作为酚醛树脂，可以合适地使用第一树脂层1中说明的酚醛树脂。
第二树脂层2中的环氧树脂及酚醛树脂的合计含量优选为2重量％以上。如果是2重量％以上，则可以获得充分的固化物强度。第二树脂层2中的环氧树脂及酚醛树脂的合计含量优选为20重量％以下。如果是20重量％以下，则可以减小固化物的线膨胀系数，另外可以低吸湿化。
对于环氧树脂与酚醛树脂的配合比例，从固化反应性的观点考虑，优选以相对于环氧树脂中的环氧基1当量使酚醛树脂中的羟基的合计为0.7～1.5当量的方式配合，更优选为0.9～1.2当量。
第二树脂层2优选含有热塑性树脂。作为热塑性树脂，可以合适地使用第一树脂层1中说明的热塑性树脂。
第二树脂层2中的热塑性树脂的含量优选为0.5重量％以上。如果是0.5重量％以上，则可以获得良好的挠曲性。第二树脂层2中的热塑性树脂的含量优选为20重量％以下。如果是20重量％以下，则可以获得良好的流动性。
第二树脂层2优选含有填料。作为填料，可以合适地使用第一树脂层1中说明的填料。其中，基于可以对第二树脂层2赋予白色的理由，优选二氧化硅。如果第二树脂层2呈现出白色，则在利用激光器在第一树脂层1形成贯穿孔时，容易辨识标记。
填料优选为利用硅烷偶联剂进行了处理(预处理)的填料。由此，就可以提高与树脂的润湿性，可以提高填料的分散性。
硅烷偶联剂是在分子中具有水解性基团及有机官能团的化合物。
作为水解性基团，例如可以举出甲氧基、乙氧基等碳原子数1～6的烷氧基、乙酰氧基、2-甲氧基乙氧基等。其中，基于容易除去因水解而产生的醇等挥发成分的理由，优选甲氧基。
作为有机官能团，可以举出乙烯基、环氧基、苯乙烯基、甲基丙烯酰基、丙烯酰基、氨基、脲基、巯基、硫醚基、异氰酸酯基等。其中，基于容易与环氧树脂、酚醛树脂反应的理由，优选环氧基。
作为硅烷偶联剂，例如可以举出乙烯基三甲氧基硅烷、乙烯基三乙氧基硅烷等含有乙烯基的硅烷偶联剂；2-(3，4-环氧基环己基)乙基三甲氧基硅烷、3-环氧丙氧基丙基甲基二甲氧基硅烷、3-环氧丙氧基丙基三甲氧基硅烷、3-环氧丙氧基丙基甲基二乙氧基硅烷、3-环氧丙氧基丙基三乙氧基硅烷等含有环氧基的硅烷偶联剂；对苯乙烯基三甲氧基硅烷等含有苯乙烯基的硅烷偶联剂；3-甲基丙烯酰氧基丙基甲基二甲氧基硅烷、3-甲基丙烯酰氧基丙基三甲氧基硅烷、3-甲基丙烯酰氧基丙基甲基二乙氧基硅烷、3-甲基丙烯酰氧基丙基三乙氧基硅烷等含有甲基丙烯酰基的硅烷偶联剂；3-丙烯酰氧基丙基三甲氧基硅烷等含有丙烯酰基的硅烷偶联剂；N-2-(氨基乙基)-3-氨基丙基甲基二甲氧基硅烷、N-2-(氨基乙基)-3-氨基丙基三甲氧基硅烷、3-氨基丙基三甲氧基硅烷、3-氨基丙基三乙氧基硅烷、3-三乙氧基甲硅烷基-N-(1，3-二甲基-亚丁基)丙胺、N-苯基-3-氨基丙基三甲氧基硅烷、N-(乙烯基苄基)-2-氨基乙基-3-氨基丙基三甲氧基硅烷等含有氨基的硅烷偶联剂；3-脲基丙基三乙氧基硅烷等含有脲基的硅烷偶联剂；3-巯基丙基甲基二甲氧基硅烷、3-巯基丙基三甲氧基硅烷等含有巯基的硅烷偶联剂；双(三乙氧基甲硅烷基丙基)四硫化物等含有硫醚基的硅烷偶联剂；3-异氰酸酯丙基三乙氧基硅烷等含有异氰酸酯基的硅烷偶联剂等。
作为利用硅烷偶联剂处理填料的方法没有特别限定，可以举出在溶剂中将填料和硅烷偶联剂混合的湿式法、在气相中处理填料和硅烷偶联剂的干式法等。
硅烷偶联剂的处理量没有特别限定，然而优选相对于未处理的填料100重量份，处理0.1～1重量份的硅烷偶联剂。
第二树脂层2中的填料的含量优选为55体积％以上，更优选为60体积％以上。如果是55体积％以上，则可以设计出低的线膨胀系数。另一方面，填料的含量优选为90体积％以下，更优选为85体积％以下。如果是90体积％以下，则可以获得良好的柔软性、流动性、粘接性。
填料的含量也可以以“重量％”为单位来说明。作为代表性的情况对二氧化硅的含量以“重量％”为单位进行说明。
由于二氧化硅通常比重为2.2g/cm3，因此二氧化硅的含量(重量％)的合适范围例如如下所示。
即，第二树脂层2中的二氧化硅的含量优选为73重量％以上，更优选为76重量％以上。第二树脂层2中的二氧化硅的含量优选为95重量％以下，更优选为93重量％以下。
由于氧化铝通常比重为3.9g/cm3，因此氧化铝的含量(重量％)的合适范围例如如下所示。
即，第二树脂层2中的氧化铝的含量优选为82重量％以上，更优选为85重量％以上。第二树脂层2中的氧化铝的含量优选为97重量％以下，更优选为95重量％以下。
第二树脂层2优选含有固化促进剂。作为固化促进剂，可以合适地使用第一树脂层1中说明的固化促进剂。
固化促进剂的含量优选相对于环氧树脂及酚醛树脂的合计100重量份为0.1～5重量份。
第二树脂层2也可以在所述成分以外，还适当地含有在密封树脂的制造中一般使用的配合剂，例如阻燃剂成分、硅烷偶联剂、炭黑、染料等。
作为阻燃剂成分，例如可以使用氢氧化铝、氢氧化镁、氢氧化铁、氢氧化钙、氢氧化锡、复合化金属氢氧化物等各种金属氢氧化物；磷腈化合物等。其中，基于阻燃性、固化后的强度优异的理由，优选磷腈化合物。
第二树脂层2中的炭黑及染料的合计含量越少越好，具体而言优选为0重量％。
第二树脂层2的制造方法没有特别限定。然而，如果利用溶剂涂布来制作第二树脂层2，则残存于第二树脂层2中的溶剂在所树脂片11热固化时会挥发，使气体进入第二树脂层2与第一树脂层1之间，从而会有树脂片11的厚度的均匀性降低、树脂片11的表面轻微变形而难以辨识标记的情况。
由此，作为第二树脂层2的制造方法，优选将混炼所述各成分(例如环氧树脂、酚醛树脂、热塑性树脂、填料及固化促进剂)而得的混炼物塑性加工为片状的方法。由此，就可以不使用溶剂地制作第二树脂层2，因而可以消除所述的问题。而且，虽然也可能从第一树脂层1中产生气体，然而由于通常第一树脂层1的厚度要薄于第二树脂层2，因此来自第一树脂层1的气体不会成为问题。
具体而言，通过将环氧树脂、酚醛树脂、热塑性树脂、填料及固化促进剂用混炼辊、加压式捏合机、挤出机等公知的混炼机进行熔融混炼而制备混炼物，将所得的混炼物塑性加工为片状。作为混炼条件，温度的上限优选为140℃以下，更优选为130℃以下。温度的下限优选为上述的各成分的软化点以上，例如为30℃以上，优选为50℃以上。混炼的时间优选为1～30分钟。另外，混炼优选在减压条件下(减压气氛下)进行，减压条件下的压力例如为1×10-4～0.1kg/cm2。
熔融混炼后的混炼物优选不进行冷却而保持高温状态不变地进行塑性加工。作为塑性加工方法没有特别限制，可以举出平板压制法、T型模头挤出法、螺杆模头挤出法、辊压延法、辊混炼法、吹塑挤出法、共挤出法、压延成型法等。作为塑性加工温度优选为上述的各成分的软化点以上，如果考虑环氧树脂的热固性及成型性，则例如为40～150℃，优选为50～140℃，更优选为70～120℃。
第二树脂层2的厚度没有特别限定，然而优选为100μm以上，更优选为150μm以上，进一步优选为200μm以上。如果是200μm以上，则可以降低激光器对电子设备造成的不良影响。另外，第二树脂层2的厚度没有特别限定，然而优选为1000μm以下，更优选为800μm以下。如果是1000μm以下，则可以将一般的电子设备良好地密封。
第一树脂层1的厚度/第二树脂层2的厚度(第一树脂层1的厚度与第二树脂层2的厚度的比)优选为1/4以下，更优选为1/6以下。如果是1/4以下，则可以降低激光器对电子设备造成的不良影响。第一树脂层1的厚度/第二树脂层2的厚度的下限没有特别限定，例如为1/40以上。
而且，虽然在图1中，表示出第一树脂层1为单层的情况，然而第一树脂层1并不限定于此，也可以是多层。另外，虽然在图1中，表示出第二树脂层2为单层的情况，然而第二树脂层2并不限定于此，也可以是多层。
树脂片11被用于电子设备的密封中。作为电子设备，可以举出传感器、MEMS(MicroElectroMechanicalSystems)、SAW(SurfaceAcousticWave)滤波器等具有中空结构的电子设备(中空型电子设备)；半导体芯片、IC(集成电路)、晶体管等半导体元件；电容器；电阻等。而且，所谓中空结构，是指电子设备与搭载有电子设备的基板之间是中空的结构。
作为密封方法没有特别限定，例如可以举出将搭载于基板上的电子设备用树脂片11覆盖的方法、将搭载于粘合片上的电子设备用树脂片11覆盖的方法等。作为基板没有特别限定，例如可以举出印刷电路板、陶瓷基板、硅基板、金属基板、半导体晶片等。
[电子设备封装体的制造方法]
例如可以通过进行以下的工序来获得电子设备封装体。
(电子设备搭载基板准备工序)
电子设备搭载基板准备工序中，准备搭载有多个电子设备13的基板12(参照图2)。在电子设备13向基板12上的搭载时，可以使用倒装芯片接合机或芯片接合机等公知的装置。通常，电子设备13与基板12被电连接。图2中，表示出电子设备13与基板12被借助凸点等突起电极13a电连接的例子。
而且，在电子设备13为SAW滤波器等中空型电子设备的情况下，在电子设备13与基板12之间，维持有中空部(中空结构)14。此时，电子设备13与基板12之间的距离一般为15～50μm左右。
(密封工序)
密封工序中，以使第二树脂层2与基板12及电子设备13接触的方式，在基板12上层叠树脂片11，将电子设备13用树脂片11密封(参照图3)。由此，得到将电子设备13加以树脂密封了的电子设备封装体15。
将树脂片11层叠于基板12上的方法没有特别限定，可以利用热压或层压机等公知的方法进行。作为热压条件，温度例如为40～100℃，优选为50～90℃，压力例如为0.1～10MPa，优选为0.5～8MPa，时间例如为0.3～10分钟，优选为0.5～5分钟。另外，如果考虑树脂片11与电子设备13及基板12的密合性及追随性的提高，则优选在减压条件下(例如0.1～5kPa)进行压制。
(热固化工序)
根据需要，将电子设备封装体15的树脂片11热固化。
作为热固化处理的条件，加热温度优选为100℃以上，更优选为120℃以上。另一方面，加热温度的上限优选为200℃以下，更优选为180℃以下。加热时间优选为10分钟以上，更优选为30分钟以上。另一方面，加热时间的上限优选为180分钟以下，更优选为120分钟以下。另外，根据需要也可以进行加压，优选为0.1MPa以上，更优选为0.5MPa以上。另一方面，上限优选为10MPa以下，更优选为5MPa以下。
(磨削工序)
根据需要，对电子设备封装体15的树脂片11进行磨削。作为磨削方法，例如可以举出使用高速旋转的砂轮的磨片法等。
(布线层形成工序)
根据需要，对电子设备封装体15的基板12进行磨削。作为磨削方法，例如可以举出使用高速旋转的砂轮的磨片法等。然后，根据需要，在电子设备封装体15形成通孔(Via)。然后，根据需要，在电子设备封装体15形成再布线。然后，根据需要，在再布线上形成凸点。
(切割工序)
根据需要，进行电子设备封装体15的切割(参照图4)。由此，就可以得到芯片状的电子设备封装体16。
(基板安装工序)
根据需要，在电子设备封装体15或电子设备封装体16形成再布线及凸点17，将其安装在基板18(参照图5)。
(激光标记工序)
激光标记可以对电子设备封装体15或电子设备封装体16在任意的时刻进行。例如，既可以对热固化前的电子设备封装体15进行激光标记，也可以对热固化后的电子设备封装体15进行激光标记，还可以对电子设备封装体16进行激光标记。
对电子设备封装体15或电子设备封装体16的第一树脂层1部分进行激光标记。
由于电子设备封装体15及电子设备封装体16具有高对比度的第一树脂层1，因此可以利用激光标记形成观察性优异的标记。
而且，虽然在图2～5中表示出电子设备封装体16具有第一树脂层1的例子，然而电子设备封装体的制造方法并不限定于此，例如也可以在磨削工序除去第一树脂层1。
[电子设备封装体的制造方法]
例如，通过进行以下的工序也可以得到电子设备封装体。以下的工序适合于Fan-out(扇出)型晶片级封装体(WLP)的制造。
(将电子设备固定在粘合片上的工序)
首先，在粘合片41上固定多个电子设备13(参照图6)。此时，根据需要，以使电子设备13的电路形成面与粘合片41相面对的方式配置固定。在电子设备13的固定时，可以使用倒装芯片接合机或芯片接合机等公知的装置。
粘合片41通常具有支撑体42和层叠于支撑体42上的粘合剂层43。
作为粘合剂层43没有特别限定，然而基于可以容易地剥离的理由，通常使用热剥离性粘合剂层、辐射线固化型粘合剂层等。作为支撑体42的材料没有特别限定。例如为SUS等金属材料、聚酰亚胺、聚酰胺酰亚胺、聚醚醚酮、聚醚砜等塑料材料等。
(密封工序)
密封工序中，以使第二树脂层2与粘合片41及电子设备13接触的方式，在粘合片41上层叠树脂片11，将电子设备13用树脂片11密封(参照图7)。由此，得到将电子设备13加以树脂密封了的密封体51。
将树脂片11层叠于粘合片41上的方法没有特别限定，可以利用热压、层压机等公知的方法进行。
(热固化工序)
根据需要，将密封体51热固化(将密封体51的树脂片11热固化)。
(剥离工序)
然后，从密封体51剥离粘合片41(参照图8)。剥离方法没有特别限定，然而优选在使粘合剂层43的粘合力降低后进行剥离。例如，在粘合剂层43为热剥离性粘合剂层的情况下，加热粘合剂层43，使粘合剂层43的粘合力降低后进行剥离。
(磨削工序)
然后，根据需要，磨削密封体51的树脂片11(参照图9)。作为磨削方法，例如可以举出使用高速旋转的砂轮的磨片法等。
(布线层形成工序)
然后，利用半加成法等，在密封体51上形成再布线52(参照图10)。
其后，在密封体51的形成有再布线52的面上，形成聚酰亚胺或聚苯并噁唑(PBO)等绝缘层。绝缘层例如可以通过层压干膜抗蚀剂等的膜而形成。
然后，进行在再布线52上形成凸点53的凸点加工。凸点加工可以利用焊料球或焊料镀敷等公知的方法进行。
(切割工序)
也可以进行由电子设备13、第二树脂层2及再布线52等要素构成的密封体51的切割(参照图11)。利用以上操作，就可以得到向芯片区域的外侧引出了布线的电子设备封装体61。而且，也可以不切割而将密封体51直接作为电子设备封装体使用。
(基板安装工序)
根据需要，将电子设备封装体61安装在基板上。
(激光标记工序)
激光标记可以对密封体51或电子设备封装体61在任意的时刻进行。例如，既可以对热固化前的密封体51进行激光标记，也可以对热固化后的密封体51进行激光标记，还可以对电子设备封装体61进行激光标记。
激光标记优选对密封体51或电子设备封装体61的第一树脂层1部分进行。
由于密封体51或电子设备封装体61具有高对比度的第一树脂层1，因此可以利用激光标记形成观察性优异的标记。
而且，虽然在图6～11中，表示出利用密封体51的磨削除去第一树脂层1的情况，然而电子设备封装体的制造方法并不限定于此，也可以残留第一树脂层1。
在前述的电子设备封装体的制造方法中，激光标记的深度优选相对于第一树脂层1的厚度为80％以上。如果是80％以上，则可以获得高对比度。激光标记的深度更优选为100％。如果将激光标记的深度设定为100％，即利用激光器在第一树脂层1形成贯穿孔，则会露出第二树脂层2，因此可以提高标记的观察性。
(变形例)
在实施方式1中，对具备第一树脂层1及配置于第一树脂层1上的第二树脂层2的树脂片11进行了说明。变形例1中，树脂片具备第一树脂层1、配置于第一树脂层1上的层、和配置于层上的第二树脂层2。作为层，例如适合为含有树脂的层、金属层等。层既可以是单层，也可以是多层。变形例2中，树脂片具备第一树脂层1、配置于第一树脂层1上的第二树脂层2、和配置于第二树脂层2上的层。变形例2中，作为层，例如适合为含有树脂的层、金属层等，更适合为含有树脂的层。变形例2中，层既可以是单层，也可以是多层。
[实施例]
以下，对本发明的合适的实施例示例性地详细说明。然而，该实施例中记载的材料、配合量等只要没有特别限定性的记载，就不是将本发明的范围仅限定于它们的意旨。
首先，对实施例中使用的成分进行说明。
对为了制作第一树脂层而使用的成分进行说明。
环氧树脂：新日铁化学(株)制的YSLV-80XY(双酚F型环氧树脂、环氧当量200g/eq.软化点80℃)
酚醛树脂：明和化成公司制的MEH-7851-SS(具有联苯基芳烷基骨架的酚醛树脂、羟基当量203g/eq.软化点67℃)
热塑性树脂：三菱丽阳公司制METABLENC-132E(MBS树脂、平均粒径120μm)
填料：电化学工业公司制的FB-9454FC(熔融球状二氧化硅、平均粒径20μm)
炭黑：三菱化学公司制的#20
染料：Orient化学工业株式会社制的OILBLACKBS
固化促进剂：四国化成工业公司制的2PHZ-PW(2-苯基-4，5-二羟基甲基咪唑)
对为了制作第二树脂层而使用的成分进行说明。
环氧树脂：新日铁化学(株)制的YSLV-80XY(双酚F型环氧树脂、环氧当量200g/eq.软化点80℃)
酚醛树脂：明和化成公司制的MEH-7851-SS(具有联苯基芳烷基骨架的酚醛树脂、羟基当量203g/eq.软化点67℃)
热塑性树脂：三菱丽阳公司制METABLENC-132E(MBS树脂、平均粒径120μm)
硅烷偶联剂处理填料：将电化学工业公司制的FB-9454FC(熔融球状二氧化硅、平均一次粒径20μm)用信越化学公司制的KBM-403(3-环氧丙氧基丙基三甲氧基硅烷)处理了的填料(相对于FB-9454FC87.9重量份，用KBM-4030.5重量份的比例进行处理)
固化促进剂：四国化成工业公司制的2PHZ-PW(2-苯基-4，5-二羟基甲基咪唑)
[实施例及比较例]
(第一树脂层的制作)
依照表1中记载的配比配合各成分，向其中添加与各成分的总量相同量的甲乙酮，制备出清漆。将所得的清漆利用逗点型刮刀涂布机涂布在厚50μm的聚酯膜A(三菱化学聚酯公司制、MRF-50)的剥离处理面上，使之干燥。然后，将厚38μm的聚酯膜B(三菱化学聚酯公司制、MRF-38)的剥离处理面粘合在干燥后的清漆上，制作出第一树脂层。
[表1]
[表1]
(第一树脂层)
(第二树脂层的制作)
依照表2中记载的配比配合各成分，利用辊混炼机在60～120℃、10分钟、减压条件下(0.01kg/cm2)进行熔融混炼，制备出混炼物。然后，将所得的混炼物利用平板压制法制成片状，制作出第二树脂层。
[表2]
[表2]
(第二树脂层)
(树脂片的制作)
剥离第一树脂层的聚酯膜A后，使用辊压机在第二树脂层上层叠第一树脂层。由此，制作出在第二树脂层上层叠了第一树脂层的树脂片。
(激光标记)
对树脂片的第一树脂层，利用激光标记赋予了文字及二维码。
激光标记条件如下所示。
激光标记装置：商品名“MD-S9900”、KYENCE公司制
波长：532nm
强度：1.0W
扫描速度：700mm/sec
Q开关频率：64kHz
加工出作为整体的尺寸为约4mm×约4mm、各单元的尺寸为0.08mm×0.24mm的二维码。而且，作为文字，没有特别限制。
[评价]
对进行了激光标记的树脂片进行以下的评价。将结果表示于表3中。
(对比度)
使用图像处理装置(商品名“CV-5000”、KYENCE公司制)，在光量30％的条件下，测定出标记部的明度及非标记部的明度。此后，利用下式算出对比度值。
[(标记部的明度-非标记部的明度)/标记部的明度]×100(％)
(观察性)
将可以通过目视(目视距离：约40cm)辨识利用激光标记形成的文字、并且能够用二维码读取器(KYENCE公司制、产品名“SR-600”、读取时的二维码与二维码读取器的距离：10cm以下)读取的树脂片设为○，将无法通过目视辨识利用激光标记形成的文字的、或无法用二维码读取器读取的树脂片设为×。对10个树脂片进行该评价，计数○的树脂片。
(蚀刻率)
在对第一树脂层在前述的激光标记条件下进行激光标记后，使用测长显微镜(奥林巴斯公司制的STM6)测定出激光标记部的雕刻深度。将利用激光标记形成贯穿孔时的蚀刻率设为100％，求出蚀刻率。因而，例如在20μm的厚度的第一树脂层中雕刻深度为10μm的情况下，蚀刻率为50％。
对第二树脂层，也利用相同的方法测定出蚀刻率。
[表3]
[表3]
符号的说明
1第一树脂层，
2第二树脂层，
11树脂片，
12基板，
13电子设备，
13a突起电极，
14中空部，
15、16电子设备封装体，
17凸点，
18基板，
41粘合片，
42支撑体，
43粘合剂层，
51密封体，
52再布线，
53凸点，
61电子设备封装体

Claims (7)

1.一种电子设备密封用树脂片，其具备第一树脂层及第二树脂层，
对所述第一树脂层进行激光标记后的标记部与所述标记部以外的对比度为20％以上。
2.根据权利要求1所述的电子设备密封用树脂片，其中，
所述第一树脂层中的填料的含量为76体积％以下。
3.根据权利要求1或2所述的电子设备密封用树脂片，其中，
所述第一树脂层含有炭黑，
所述第一树脂层中的所述炭黑的含量为0.1～2重量％。
4.根据权利要求1～3中任一项所述的电子设备密封用树脂片，其中，
所述第一树脂层含有染料，
所述第一树脂层中的所述染料的含量为0.1～2重量％。
5.根据权利要求1～4中任一项所述的电子设备密封用树脂片，其中，
利用混炼得到所述第二树脂层。
6.一种电子设备封装体的制造方法，其包括用权利要求1～5中任一项所述的电子设备密封用树脂片将电子设备密封的工序。
7.根据权利要求6所述的电子设备封装体的制造方法，其中，
在将所述电子设备密封后，包括对所述第一树脂层进行激光标记的工序。
CN201480046689.XA 2013-08-26 2014-07-18 电子设备密封用树脂片及电子设备封装体的制造方法 Pending CN105493270A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-174778 2013-08-26
JP2013174778A JP6274784B2 (ja) 2013-08-26 2013-08-26 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
PCT/JP2014/069223 WO2015029642A1 (ja) 2013-08-26 2014-07-18 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Publications (1)

Publication Number Publication Date
CN105493270A true CN105493270A (zh) 2016-04-13

Family

ID=52586217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480046689.XA Pending CN105493270A (zh) 2013-08-26 2014-07-18 电子设备密封用树脂片及电子设备封装体的制造方法

Country Status (5)

Country Link
JP (1) JP6274784B2 (zh)
CN (1) CN105493270A (zh)
SG (1) SG11201601421QA (zh)
TW (1) TW201509659A (zh)
WO (1) WO2015029642A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111716848A (zh) * 2019-03-19 2020-09-29 日东电工株式会社 密封用片
CN113992174A (zh) * 2021-11-03 2022-01-28 北京超材信息科技有限公司 声学装置封装结构
CN114024520A (zh) * 2021-11-03 2022-02-08 北京超材信息科技有限公司 声学装置双层覆膜工艺

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160001169A (ko) * 2014-06-26 2016-01-06 삼성전자주식회사 마킹층을 포함하는 반도체 패키지
KR101685428B1 (ko) * 2015-07-20 2016-12-12 주식회사 이오테크닉스 레이저 마킹방법
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
KR20220158705A (ko) 2020-03-26 2022-12-01 쇼와덴코머티리얼즈가부시끼가이샤 반도체 봉지용 이형 필름, 반도체 봉지용 마킹 필름, 반도체 패키지 및 반도체 패키지의 제조 방법
KR20220158704A (ko) 2020-03-26 2022-12-01 쇼와덴코머티리얼즈가부시끼가이샤 반도체 봉지용 마킹 필름, 반도체 봉지용 이형 필름, 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0873621A (ja) * 1994-09-07 1996-03-19 Toshiba Corp 樹脂シート
US5789466A (en) * 1994-02-28 1998-08-04 E. I. Du Pont De Nemours And Company Laser marking of fluoropolymer composition
JP2006321216A (ja) * 2005-04-19 2006-11-30 Hitachi Chem Co Ltd 封止用シート
JP2009141020A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 電子部品封止用シート
CN102153961A (zh) * 2009-12-24 2011-08-17 日东电工株式会社 倒装芯片型半导体背面用膜

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5587220B2 (ja) * 2010-01-29 2014-09-10 日東電工株式会社 熱伝導性接着シート

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789466A (en) * 1994-02-28 1998-08-04 E. I. Du Pont De Nemours And Company Laser marking of fluoropolymer composition
JPH0873621A (ja) * 1994-09-07 1996-03-19 Toshiba Corp 樹脂シート
JP2006321216A (ja) * 2005-04-19 2006-11-30 Hitachi Chem Co Ltd 封止用シート
JP2009141020A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 電子部品封止用シート
CN102153961A (zh) * 2009-12-24 2011-08-17 日东电工株式会社 倒装芯片型半导体背面用膜

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111716848A (zh) * 2019-03-19 2020-09-29 日东电工株式会社 密封用片
CN113992174A (zh) * 2021-11-03 2022-01-28 北京超材信息科技有限公司 声学装置封装结构
CN114024520A (zh) * 2021-11-03 2022-02-08 北京超材信息科技有限公司 声学装置双层覆膜工艺
CN114024520B (zh) * 2021-11-03 2023-02-10 北京超材信息科技有限公司 声学装置双层覆膜工艺

Also Published As

Publication number Publication date
TW201509659A (zh) 2015-03-16
JP2015043378A (ja) 2015-03-05
JP6274784B2 (ja) 2018-02-07
SG11201601421QA (en) 2016-03-30
WO2015029642A1 (ja) 2015-03-05

Similar Documents

Publication Publication Date Title
CN105493270A (zh) 电子设备密封用树脂片及电子设备封装体的制造方法
CN105431937B (zh) 密封用片、以及使用了该密封用片的半导体装置的制造方法
CN105453252A (zh) 电子器件密封用树脂片及电子器件封装件的制造方法
CN102947929B (zh) 倒装芯片型半导体背面用膜
WO2015098829A1 (ja) 半導体パッケージの製造方法
CN106057722A (zh) 倒装芯片型半导体背面用膜和半导体背面用切割带集成膜
CN102002323A (zh) 带有切割片的胶粘薄膜及其制造方法
CN102947930A (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN105102566B (zh) 半导体装置的制造中使用的粘接片、切割带一体型粘接片、半导体装置、以及半导体装置的制造方法
WO2014126150A1 (ja) 半導体素子用封止シート、半導体装置及び半導体装置の製造方法
JP2002093825A (ja) 半導体パッケージの製造方法及び半導体パッケージ
WO2015098835A1 (ja) 半導体パッケージの製造方法
JP2015126124A (ja) 半導体パッケージの製造方法
CN107011816A (zh) 层叠体和联合体、组合的回收方法和半导体装置的制造方法
TW201513277A (zh) 電子元件密封用樹脂薄片及電子元件封裝體之製造方法
CN105074892A (zh) 半导体装置的制造方法
JP2009010057A (ja) 電子素子の実装方法
CN106696408A (zh) 层叠体和联合体以及半导体装置的制造方法
CN102376611A (zh) 半导体背面用膜、半导体背面用切割带集成膜、用于生产半导体器件的方法和半导体器件
WO2015002048A1 (ja) 半導体装置の製造方法
TW201626517A (zh) 密封用片材、及半導體裝置
JP6302801B2 (ja) 封止用シート
KR102370954B1 (ko) 세퍼레이터를 갖는 밀봉용 시트 및 반도체 장치의 제조 방법
CN105684143A (zh) 电子器件密封用树脂片及电子器件封装体的制造方法
JP2015220350A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160413