JP2013004848A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2013004848A JP2013004848A JP2011136211A JP2011136211A JP2013004848A JP 2013004848 A JP2013004848 A JP 2013004848A JP 2011136211 A JP2011136211 A JP 2011136211A JP 2011136211 A JP2011136211 A JP 2011136211A JP 2013004848 A JP2013004848 A JP 2013004848A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- island
- semiconductor device
- resin
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】半導体装置10は、アイランド12と、アイランド12の上面に実装された半導体素子20と、外部接続端子として機能するリード14と、これらを一体的に被覆して機械的に支持する封止樹脂15とを主要に備えた構成となっている。更に、封止樹脂15は、半導体素子20等を直に樹脂封止する第1封止樹脂16と、この第1封止樹脂16を更に封止する第2封止樹脂18から構成される。
【選択図】図1
Description
10A 半導体モジュール
12 アイランド
14,14A,14B,14Cリード
15 封止樹脂
16 第1封止樹脂
18 第2封止樹脂
20 半導体素子
26 ヒートシンク
34 金属細線
40 金型
42 上金型
44 下金型
46 キャビティ
50 リードフレーム
54 ブロック
56、56A、56B、56C、56D ユニット
58 タイバー
60 金型
62 上金型
64 下金型
66 キャビティ
68 押圧部
Claims (9)
- アイランドと、
リードと、
前記アイランドの主面に実装されて前記リードと接続された半導体素子と、
前記アイランドと前記半導体素子とを被覆する第1封止樹脂と、
前記アイランドの下面を被覆する部分の前記第1封止樹脂を露出させた状態で、前記第1封止樹脂を被覆する第2封止樹脂と、
を備えることを特徴とする半導体装置。 - 前記第1封止樹脂の外形形状は、上面、前記上面に対向する下面および、前記上面と前記下面とをつなぐ4つの側面を有する六面体形状であり、
前記第1封止樹脂の前記下面は前記第2封止樹脂により被覆されずに露出し、
延期第1封止樹脂の前記上面および前記側面は前記第2封止樹脂により被覆されることを特徴とする請求項1に記載の半導体装置。 - 前記半導体素子と前記リードとを接続する金属細線を前記第1封止樹脂により被覆することを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記第1封止樹脂にはアルミナが含まれ、前記第2封止樹脂にはシリカが含まれることを特徴とする請求項1から請求項3の何れかに記載の半導体装置。
- 上面に半導体素子が固着されたアイランドを第1金型に収納し、前記第1金型に第1樹脂封止を注入することにより、前記半導体素子および前記アイランドを第1封止樹脂により被覆する第1工程と、
前記第1封止樹脂により被覆された状態の前記アイランドを第2金型に収納し、前記第2金型に第2封止樹脂を注入することにより、前記アイランドの下面を被覆する部分の前記第1封止樹脂を露出させた状態で、前記第1封止樹脂を前記第2封止樹脂で被覆する第2工程と、を備えたことを特徴とする半導体装置の製造方法。 - 前記第1封止樹脂の外形形状は、上面、前記上面に対向する下面および、前記上面と前記下面とをつなぐ4つの側面を有する六面体形状であり、
前記第2工程では、前記第1封止樹脂の前記下面を前記第2金型の内壁に当接させた状態で、前記第1封止樹脂の前記上面および前記側面を前記第2封止樹脂で被覆することを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記第1工程では、前記アイランドの端部を前記第1金型で挟持することを特徴とする請求項5または請求項6に記載の半導体装置の製造方法。
- 前記第2工程では、前記第1封止樹脂の主面を押圧することで、前記第2金型の内部における前記第1封止樹脂の位置を固定することを特徴とする請求項5から請求項7の何れかに記載の半導体装置の製造方法。
- 前記第1工程で、前記第1金型の上方内壁と前記アイランドの上面とが離間する距離は、
前記第2工程で、前記第2金型の上方内壁と前記アイランドの上面とが離間する距離よりも短いことを特徴とする請求項5から請求項8の何れかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011136211A JP2013004848A (ja) | 2011-06-20 | 2011-06-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011136211A JP2013004848A (ja) | 2011-06-20 | 2011-06-20 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013004848A true JP2013004848A (ja) | 2013-01-07 |
Family
ID=47673062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011136211A Ceased JP2013004848A (ja) | 2011-06-20 | 2011-06-20 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013004848A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015019769A1 (ja) * | 2013-08-09 | 2015-02-12 | 日東電工株式会社 | 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法 |
WO2020194480A1 (ja) * | 2019-03-25 | 2020-10-01 | 新電元工業株式会社 | 半導体装置、リードフレーム及び電源装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63141353A (ja) * | 1986-12-03 | 1988-06-13 | Toshiba Corp | 樹脂封止型半導体装置とその製造方法 |
JPH02118939U (ja) * | 1989-03-09 | 1990-09-25 | ||
JPH10144827A (ja) * | 1996-11-13 | 1998-05-29 | Oki Electric Ind Co Ltd | 樹脂封止半導体装置、その製造方法及びその金型 |
JP2001028420A (ja) * | 1999-07-14 | 2001-01-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
2011
- 2011-06-20 JP JP2011136211A patent/JP2013004848A/ja not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63141353A (ja) * | 1986-12-03 | 1988-06-13 | Toshiba Corp | 樹脂封止型半導体装置とその製造方法 |
JPH02118939U (ja) * | 1989-03-09 | 1990-09-25 | ||
JPH10144827A (ja) * | 1996-11-13 | 1998-05-29 | Oki Electric Ind Co Ltd | 樹脂封止半導体装置、その製造方法及びその金型 |
JP2001028420A (ja) * | 1999-07-14 | 2001-01-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015019769A1 (ja) * | 2013-08-09 | 2015-02-12 | 日東電工株式会社 | 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法 |
JP2015035567A (ja) * | 2013-08-09 | 2015-02-19 | 日東電工株式会社 | 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法 |
CN105453252A (zh) * | 2013-08-09 | 2016-03-30 | 日东电工株式会社 | 电子器件密封用树脂片及电子器件封装件的制造方法 |
WO2020194480A1 (ja) * | 2019-03-25 | 2020-10-01 | 新電元工業株式会社 | 半導体装置、リードフレーム及び電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8772923B2 (en) | Semiconductor device having leads with cutout and method of manufacturing the same | |
CN101626001B (zh) | 半导体装置及其制造方法 | |
US7839004B2 (en) | Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame | |
KR100806479B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP6115738B2 (ja) | 半導体装置およびその製造方法 | |
KR101236141B1 (ko) | 회로 장치의 제조 방법 | |
US20090115038A1 (en) | Semiconductor Packages and Methods of Fabricating the Same | |
JP5180722B2 (ja) | 半導体装置の製造方法 | |
JP2005191071A (ja) | 半導体装置 | |
JP5161688B2 (ja) | 半導体装置および半導体モジュール | |
JP2013089893A (ja) | 半導体装置、半導体装置モジュールおよび半導体装置の製造方法 | |
JP2013004848A (ja) | 半導体装置およびその製造方法 | |
JP2013020997A (ja) | 半導体装置の製造方法 | |
US20210175141A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP5308107B2 (ja) | 回路装置の製造方法 | |
JP2014120619A (ja) | 半導体装置及びその製造方法 | |
WO2013061603A1 (ja) | 回路装置の製造方法 | |
KR101983164B1 (ko) | 전력 반도체 패키지 및 그 제조 방법 | |
WO2013076932A1 (ja) | 回路装置の製造方法 | |
JP2013105759A (ja) | 回路装置 | |
JP2008004971A (ja) | 半導体装置およびその製造方法 | |
JP2013105758A (ja) | 回路装置およびその製造方法 | |
JP2008112928A (ja) | 回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140603 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151013 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151027 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20160223 |