JP4293088B2 - 積層型半導体装置の製造方法 - Google Patents

積層型半導体装置の製造方法 Download PDF

Info

Publication number
JP4293088B2
JP4293088B2 JP2004225375A JP2004225375A JP4293088B2 JP 4293088 B2 JP4293088 B2 JP 4293088B2 JP 2004225375 A JP2004225375 A JP 2004225375A JP 2004225375 A JP2004225375 A JP 2004225375A JP 4293088 B2 JP4293088 B2 JP 4293088B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
resin
module
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004225375A
Other languages
English (en)
Other versions
JP2006049416A (ja
Inventor
憲 前田
忠彦 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004225375A priority Critical patent/JP4293088B2/ja
Publication of JP2006049416A publication Critical patent/JP2006049416A/ja
Application granted granted Critical
Publication of JP4293088B2 publication Critical patent/JP4293088B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、基板に電子部品を実装した基板モジュールを複数積層してなる積層型半導体装置を製造する積層型半導体装置の製造方法に関するものである。
近年電子機器の小型化・高機能化の進展に伴い、電子機器に組み込まれる実装基板の実装密度を更に高密度化することが求められている。このような高密度実装に対応するための実装形態として、基板に電子部品を実装した基板モジュールを積層した構造が採用されるようになっている（例えば特許文献１参照）。この特許文献例では、基板に半導体素子を実装して樹脂封止した半導体装置を複数個積層して積層型半導体装置を構成しており、これにより、基板サイズを増大することなく高機能の実装基板を製造することが可能となる。
特開２００３−１３３５１９号公報
ところで基板に電子部品を実装して樹脂封止した基板モジュールは、樹脂封止過程での加熱状態から冷却される際の熱変形により、常温において基板の端部が樹脂封止面側に反った状態になる。このような反り変形を生じた基板モジュールを積層して積層型半導体装置を製造する過程においては、半田接合のための加熱が行われる際に反り変形は一旦緩和されるものの、常温まで冷却されると再び反り変形状態に復帰する。
そしてこのように反り変形を生じた状態のまま基板に実装すると、半田接合部の形状不良や残留応力の増大により、実装信頼性を低下させるという問題点があった。このような課題は、積層構造を構成する基板モジュールがが薄型化するに伴い特に顕著となっており、実装後の信頼性を損なう結果となっていた。
そこで本発明は、実装後の信頼性に優れた積層型半導体装置を実現することができる積層型半導体装置の製造方法を提供することを目的とする。
本発明の積層型半導体装置の製造方法は、基板と、この基板の中央部に電子部品を実装するとともにこの電子部品を樹脂封止して設けられた部品実装部と、前記基板に形成された複数の半田バンプとを備えた基板モジュールを、前記基板の端部が常温で前記部品実装部側に反り変形を生じた状態で複数個積層し前記半田バンプで基板相互を接続して成る積層型半導体装置を製造する積層型半導体装置の製造方法であって、一の基板モジュールの前記部品実装部と他の基板モジュールの基板の中央部とを熱硬化性樹脂を介して仮止めして複数の基板モジュールを積層する工程と、積層した複数の基板モジュールを加熱して前記基板モジュールの反りを一時的に緩和するとともに前記半田バンプを溶融しその後前記熱硬化性樹脂を硬化させる工程と、前記熱硬化性樹脂が硬化した後溶融した半田を冷却固化する工程とを含む。
本発明によれば、一の基板モジュールの部品実装部と他の基板モジュールの基板の中央部とを熱硬化性樹脂を介して仮止めして複数の基板モジュールを積層することにより、冷却過程における基板の変形を既に硬化した熱硬化性樹脂によって拘束して反り変形を低減することができ、実装後の信頼性に優れた積層型半導体装置を実現することができる。
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の積層型半導体装置を構成する基板モジュールの構成説明図、図２は本発明の一実施の形態の積層型半導体装置の製造方法の工程説明図、図３は本発明の一実施の形態の積層型半導体装置の部分断面図、図４，図５，図６は本発明の一実施の形態の実施の積層型半導体装置を構成する基板モジュールの構成説明図である。
まず図１を参照して、積層型半導体装置を構成する基板モジュールについて説明する。図１（ａ）において、基板モジュール１は、下面側の縁部に電極２ａを介して半田バンプ４が形成された基板２の上面の中央部に、部品実装部３を設けた構成となっている。基板２の上面側の縁部には、後述する積層型半導体装置の製造工程において基板相互を接続するための電極２ｂが設けられている。
部品実装部３は、図１（ｂ）に示すように、基板２の上面に半導体素子５を搭載し、基板２の電極２ｃと半導体素子５の電極５ａとをワイヤ６によって接続した後に、樹脂モールド７によって樹脂封止して設けられている。すなわち、部品実装部３は基板２の中央部に電子部品である半導体素子５を実装するとともに、半導体素子５を樹脂封止して設けられている。
図１（ｃ）は、基板モジュール１に部品実装部３を設けた後の常温状態における断面形状を示している。半導体素子５が搭載されワイヤボンディングが行われた後の基板２は樹脂モールド工程において上面側を樹脂封止される。この樹脂モールド工程においては、溶融状態の高温の樹脂をモールドキャビティに注入し、モールドキャビティ内で熱硬化させることにより、樹脂モールド７が形成される。樹脂モールドが形成された基板２は高温のモールドキャビティから取り外され、大気中で冷却される。この冷却過程においては、基板２と樹脂モールド７の熱膨張係数の違いにより基板２の上面側の樹脂モールド７が基板２よりも大きく収縮するため、基板モジュール１全体は基板２の端部２ｅが部品実装部３側に反りを生じる形で変形する。
これにより、外縁部に位置する半田バンプ４ｅの下端部は内側に位置する半田バンプ４の下端部よりも反り変形による変位ｄ１だけ上方に位置するようになる。樹脂モールド工程を経て基板モジュール１が完成した後には、常温においては基板モジュール１は常にこのように端部２ｅが反った状態となり、基板モジュール１を積層することによって積層型半導体装置を製造する過程においても、基板モジュール１は常にこのように反った状態で取り扱われる。
次に、図２、図３を参照して、積層型半導体装置の製造方法について説明する。ここで示す積層型半導体装置は、基板モジュール１を基板２の端部２ｅが常温で部品実装部３側に反り変形を生じた状態で複数個積層し、半田バンプ４で基板２相互を接続して成るものである。ここでは２個の基板モジュール１を使用し、第１の基板モジュール１Ａ上に第２の基板モジュール１Ｂを積層する構成例を示しているが、もちろん３個以上の基板モジュール１を積層する場合においても同様の製造方法を適用することができる。
図２（ａ）において、第１の基板モジュール１Ａの部品実装部３上には、ディスペンサなどの樹脂塗布手段により樹脂８が塗布される。樹脂８は熱硬化性樹脂であり、半田バンプ４の半田材質の融点温度よりも高い温度で熱硬化する特性を備えている。また樹脂８には規定粒径の固形粒子８ａ（図３参照）を含むフィラー成分が含有されており、固形粒子８ａは後述するように基板モジュール１相互を積層した状態において基板モジュール１相互の間隔を所定寸法に保つスペーサとして機能するようになっている。
次いで第１の基板モジュール１Ａには第２の基板モジュール１Ｂが積層される。すなわち、図２（ｂ）に示すように、半田バンプ４の下端部にフラックス９が塗布された第２の基板モジュール１Ｂを、樹脂８が塗布された第１の基板モジュール１Ａに対して位置合わせして下降させ、図２（ｃ）に示すように、第２の基板モジュール１Ｂの半田バンプ４を第１の基板モジュール１Ａの基板２上の電極２ｂにフラックス９を介して着地させる。この状態では、第２の基板モジュール１Ｂの基板２と第１の基板モジュール１Ａの部品実装部３の間には、樹脂８が介在する。
この後積層された第１の基板モジュール１Ａ、第２の基板モジュール１Ｂはリフロー工程に送られ加熱される。ここでは、樹脂８の熱硬化温度以上の温度に加熱される。この加熱により第１の基板モジュール１Ａ、第２の基板モジュール１Ｂの部品実装部３がいずれも昇温して膨張し、これにより図２（ｄ）に示すように、第１の基板モジュール１Ａ、第２の基板モジュール１Ｂにおける基板２の反り変形が緩和される。そして温度が半田融点に到達すると半田バンプ４が溶融して第２の基板モジュール１Ｂの半田バンプ４が溶融した溶融半田が第１の基板モジュール１Ａの電極２ｂに濡れ拡がって半田接合される。そしてさらに温度が上昇して樹脂８の熱硬化温度に到達すると、第２の基板モジュール１Ｂの基板２と第１の基板モジュール１Ａの部品実装部３の間で樹脂８が硬化する。
このとき、樹脂８には所定粒径の固形粒子８ａが含有されていることから、図３に示すように、固形粒子８ａが第２の基板モジュール１Ｂの基板２と第１の基板モジュール１Ａの部品実装部３との間に挟まれることにより、この隙間寸法ｈは予め設定された固形粒子８ａの規定寸法に略等しくなる。したがって、第１の基板モジュール１Ａ、第２の基板モジュール１Ｂのそれぞれの基板２間の寸法は上述のｈに部品実装部３の厚み寸法を加えた所定寸法Ｈに保たれる。すなわち部品実装部３と基板２との間に固形粒子８ａが介在することによって、基板モジュール相互の間隔を所定寸法Ｈに保つようにしている。
この後積層状態の第１の基板モジュール１Ａ、第２の基板モジュール１Ｂは冷却される。これにより、図２（ｅ）に示すように、半田バンプ４が溶融した半田が冷却固化して電極２ａに半田接合され、積層型半導体装置が完成する。このとき、第１の基板モジュール１Ａ、第２の基板モジュール１Ｂの部品実装部３がいずれも冷却によって収縮し、第１の基板モジュール１Ａ、第２の基板モジュール１Ｂの基板２は、再び端部２ｅが部品実装部３側に反る形で変形する。
このとき第２の基板モジュール１Ｂの基板２と第１の基板モジュール１Ａの部品実装部３の間には、既に熱硬化した樹脂８が第２の基板モジュール１Ｂの基板２と第１の基板モジュール１Ａの部品実装部３に密着した状態で存在していることから、基板２の反り変形が部品実装部３によって樹脂８を介して拘束される。これにより、基板２の反り変形は大幅に抑制され、外縁に位置する半田バンプ４ｅと内部に位置する半田バンプ４との高さ差は、図１（ｃ）に示す変位ｄ１よりも小さい変位ｄ２に減少する。
すなわち、上述の積層型半導体装置の製造方法は、一の基板モジュールの部品実装部３と他の基板モジュールの基板２の中央部とを熱硬化性樹脂である樹脂８を介して仮止めして複数の基板モジュールを積層する工程と、積層した複数の基板モジュールを加熱して基板モジュールの反りを一時的に緩和するとともに半田バンプ４を溶融しその後樹脂８を硬化させる工程と、樹脂８が硬化した後溶融した半田を冷却固化する工程とを含む形態となっている。これにより、積層型半導体装置完成後における反り変形を減少させることができ、反り変形を生じた状態のまま基板に実装した場合に発生する半田接合部の形状不良や残留応力の増大を防止することができ、実装信頼性を確保することができる。
なお上記実施例においては、部品実装部３として半導体素子５をワイヤボンディングにより基板２に実装し樹脂封止した例を示しているが、本発明はこのような実施例に限定されず、以下に例示するように多様なバリエーションが可能である。
図４（ａ）に示す基板モジュール１１は、基板モジュール１と同様の基板２に、部品実装部３と異なる構成の部品実装部３Ａを設けた例を示している。図４（ｂ）に示すように，部品実装部３Ａは、部品実装部３と同様にワイヤ６によってワイヤボンディングにより接続された半導体素子５に加えて、チップ型部品１０を端子１０ａを介して基板２に実装し、半導体素子５とチップ型部品１０をともに同一の樹脂モールド７Ａ内に収納したものである。
また図５に示す基板モジュール１２は、基板モジュール１と同様の基板２において、部品実装部３と同様の部品実装部３Ｂを基板２のバンプ形成側に設けたものである。この場合には、基板２の端部は部品実装部３Ｂ側に反り変形する。基板モジュール１２を積層する際には、図５（ｂ）に示すように、第１の基板モジュール１２Ａの基板２の上面に樹脂８を供給し、その上から第２の基板モジュール１２Ｂの部品実装部３を樹脂８を介して積層する。この例においても同様に、樹脂８を介在させることにより積層型半導体装置を形成した後の、基板２の反り変形を減少させることができる。
また図６（ａ）に示す基板モジュール１３は、基板モジュール１と同様の基板２において、半導体素子１４をバンプ１４ａを介して基板２に実装し、半導体素子１４と基板２との間の実装隙間に熱硬化性樹脂を充填して硬化させ、封止樹脂部１５を形成したものである。このような構成においても、基板２の片面側のみに存在する封止樹脂部１５によって基板２に反り変形が生じることから、本発明の適用対象となる。
さらに図６（ｂ）に示す基板モジュール１６は、同様に半田バンプ４が形成された基板１７において中央部に凹部１７ａを設け、凹部１７ａ内に半導体素子１８を収容する形態で部品実装部３Ｄを設けたものである。この例では、半導体素子１８はワイヤ１９によって基板１７にワイヤボンディングされており、凹部１７ａ全体を覆う形で樹脂モールド２０が形成されている。このような構成においても、基板２の片面側のみに存在する樹脂モールド２０によって基板２に反り変形が生じ、同様に本発明の適用対象となる。
本の積層型半導体装置の製造方法は、反り変形を低減して実装後の信頼性に優れた積層型半導体装置を実現することができるという効果を有し、基板モジュールを半田バンプを介して積層する構造の半導体装置に利用可能である。
本発明の一実施の形態の積層型半導体装置を構成する基板モジュールの構成説明図 本発明の一実施の形態の積層型半導体装置の製造方法の工程説明図 本発明の一実施の形態の積層型半導体装置の部分断面図 本発明の一実施の形態の実施の積層型半導体装置を構成する基板モジュールの構成説明図 本発明の一実施の形態の実施の積層型半導体装置を構成する基板モジュールの構成説明図 本発明の一実施の形態の実施の積層型半導体装置を構成する基板モジュールの構成説明図
符号の説明
１，１１，１２，１３，１６ 基板モジュール
２ 基板
３，３Ａ，３Ｂ．３Ｃ．３Ｄ 部品実装部
４ バンプ
５ 半導体素子
７ 樹脂モールド
８ 樹脂
１４，２０ 半導体素子

Claims (2)

  1. 基板と、この基板の中央部に電子部品を実装するとともにこの電子部品を樹脂封止して設けられた部品実装部と、前記基板に形成された複数の半田バンプとを備えた基板モジュールを、前記基板の端部が常温で前記部品実装部側に反り変形を生じた状態で複数個積層し前記半田バンプで基板相互を接続して成る積層型半導体装置を製造する積層型半導体装置の製造方法であって、
    一の基板モジュールの前記部品実装部と他の基板モジュールの基板の中央部とを熱硬化性樹脂を介して仮止めして複数の基板モジュールを積層する工程と、積層した複数の基板モジュールを加熱して前記基板モジュールの反りを一時的に緩和するとともに前記半田バンプを溶融しその後前記熱硬化性樹脂を硬化させる工程と、前記熱硬化性樹脂が硬化した後溶融した半田を冷却固化する工程とを含むことを特徴とする積層型半導体装置の製造方法。
  2. 前記熱硬化性樹脂は固形粒子を含むフィラー成分を含有し、前記部品実装部と前記基板との間に前記固形粒子が介在することによって、基板モジュール相互の間隔を所定寸法に保つことを特徴とする請求項１記載の積層型半導体装置の製造方法。
JP2004225375A 2004-08-02 2004-08-02 積層型半導体装置の製造方法 Expired - Fee Related JP4293088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004225375A JP4293088B2 (ja) 2004-08-02 2004-08-02 積層型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004225375A JP4293088B2 (ja) 2004-08-02 2004-08-02 積層型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006049416A JP2006049416A (ja) 2006-02-16
JP4293088B2 true JP4293088B2 (ja) 2009-07-08

Family

ID=36027650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004225375A Expired - Fee Related JP4293088B2 (ja) 2004-08-02 2004-08-02 積層型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4293088B2 (ja)

Also Published As

Publication number Publication date
JP2006049416A (ja) 2006-02-16

Similar Documents

Publication Publication Date Title
US7863101B2 (en) Stacking semiconductor device and production method thereof
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP4714598B2 (ja) 半導体装置及びその製造方法
WO2011042982A1 (ja) 半導体装置の製造方法
US7450395B2 (en) Circuit module and circuit device including circuit module
US20140070411A1 (en) Semiconductor device
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP5980566B2 (ja) 半導体装置及びその製造方法
KR20200069017A (ko) 양면 냉각형 파워모듈 및 그 제조 방법
JP4725817B2 (ja) 複合基板の製造方法
JP2009049218A (ja) 半導体装置及び半導体装置の製造方法
JP4978054B2 (ja) 半導体装置及びその製造方法並びに回路基板装置
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP5229401B2 (ja) 電子部品内蔵樹脂基板および電子回路モジュール
JP4594777B2 (ja) 積層型電子部品の製造方法
JP4293088B2 (ja) 積層型半導体装置の製造方法
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
JP6347323B2 (ja) 半導体装置
JP2010267792A (ja) 半導体装置およびその製造方法
JP2012015446A (ja) 半導体装置の製造方法
JP2005167072A (ja) 半導体装置およびその製造方法
KR20070119790A (ko) 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조
JP4543316B2 (ja) 電子回路モジュール部品及びその製造方法
JP2001230370A (ja) 半導体装置の製造方法
JP2007096087A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060619

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4293088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees