JP3564980B2 - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法 Download PDFInfo
- Publication number
- JP3564980B2 JP3564980B2 JP32738297A JP32738297A JP3564980B2 JP 3564980 B2 JP3564980 B2 JP 3564980B2 JP 32738297 A JP32738297 A JP 32738297A JP 32738297 A JP32738297 A JP 32738297A JP 3564980 B2 JP3564980 B2 JP 3564980B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- sealing material
- substrate
- mounting
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体チップをフリップチップ実装方式で基板に実装する、半導体チップの実装方法に関するものである。
【0002】
【従来の技術】
電子機器の小型化が加速する中、半導体装置等の高密度実装の要求が高まってきており、例えば、フリップチップ実装方式が検討されている。このフリップチップ実装方式は、半導体チップをフェイスダウンの状態で基板に取り付ける実装方式であり、半導体チップの表面に形成されたバンプを、基板の表面に形成された電極と接合することにより電気的に接続する実装方式である。
【0003】
このフリップチップ実装方式は、ワイヤーボンディング方式や、ビームリード方式等と比較して、短距離での接合ができるため、電気的性能が優れた実装が可能であると共に、バンプを半導体チップの周囲部分や中央部分に形成することにより、半導体チップの面積全体を活用して実装することができるため、高密度な実装が可能であり、採用が増加している方式である。
【0004】
しかしこの方式は、半導体チップと基板を短距離で接続するため、電子機器を使用することによって温度が上昇すると、半導体チップと基板の熱膨張率の差に起因する応力によって、バンプにクラックが入りやすく、接続信頼性が低下する場合があるという問題があった。そのため、半導体チップと基板の間の隙間に液状の封止材料を充填した後、固化させることによって隙間を埋め、発生する応力を分散させて、バンプにクラックが入りにくくする方法が検討されている。
【0005】
この半導体チップと基板の間の隙間に封止材料を充填する方法としては、半導体チップと基板の間の隙間が一般に150μm以下と狭いため、毛細管現象を利用して、半導体チップと基板の間の空気を追い出しながら充填する方法が行われている。この毛細管現象を利用する方法は、図3(a)に示すように、表面に電極11を有する基板10と、表面にバンプ13を有する半導体チップ12を重ねて、電極11とバンプ13を接合した後、半導体チップ12の一方の端面部分に液状の封止材料14を供給する。すると、図3(b)に示すように、毛細管現象によって、封止材料14が半導体チップ12と基板10の隙間に侵入して行き、図3(c)に示すように、半導体チップ12と基板10の隙間全体に封止材料14が充填される。なお、図3(a)〜(c)の左列の図は平面方向の封止材料14の様子を表し、右列の図は垂直方向の封止材料14の様子を表す。
【0006】
近年半導体チップ12の大きさは大型化する傾向にあり、また、バンプ13の数は増加する傾向にある。この大型化した半導体チップ12や、バンプ13の数が増加した半導体チップ12の場合、半導体チップ12と基板10の間の隙間に封止材料14が十分に充填されず、半導体チップ12と基板10の間に気泡が残留し、接続信頼性が低下する場合があるという問題があった。これは、大型化した半導体チップ12の場合、封止材料14が侵入するべき距離が長くなるため、毛細管現象による浸透力だけでは不足となり、封止材料14を供給した端面部分から遠い部分に封止材料14が到達しなくなるためと考えられている。
【0007】
また、バンプ13の数が増加した場合、例えば図4(a)に示すような、周辺部と中央部にバンプ13が偏在する配列の場合、図4(b)に示すように、バンプ13の有無によって封止材料14の流れが均一でなくなり、図4(c)に示すように、封止材料14の流れが遅くなった部分に、気泡30が残留しやすくなるためと考えられている。
【0008】
一方、図5(a)に示すように、表面に電極11を有する基板10の上にあらかじめ液状の封止材料14を塗布した後、表面にバンプ13を有する半導体チップ12を、電極11とバンプ13が接触するように重ねて実装する方法も検討されている。しかしこの方法の場合、封止材料14の流動による半導体チップ12と基板10の間の空気を追い出す効果が期待されないため、半導体チップ12と基板10の間の隙間に気泡30が残留し、接続信頼性が低下する場合があるという問題があった。
【0009】
そのため、大型化した半導体チップ12や、バンプ13の数が増加した半導体チップ12の場合であっても、半導体チップ12と基板10の間の隙間に封止材料14が充填されやすく、半導体チップ12と基板10の間に残留する気泡30が少ない実装が可能な半導体チップ12の実装方法が望まれている。
【0010】
【発明が解決しようとする課題】
本発明は、上記問題点を改善するために成されたもので、その目的とするところは、半導体チップと基板の間の隙間に封止材料を充填して実装する半導体チップの実装方法であって、半導体チップと基板の間に残留する気泡が少ない実装が可能な半導体チップの実装方法を提供することにある。
【0011】
【課題を解決するための手段】
本発明の請求項1に係る半導体チップの実装方法は、表面に電極を有する基板の、半導体チップを実装しようとする部分に、液状の封止材料を供給した後、減圧雰囲気下で、封止材料を供給した部分に、表面にバンプを有する半導体チップを重ねて上記電極と上記バンプを接続し、次いでその接続した状態を保ちながら外気を導入することにより、減圧槽内部の雰囲気の圧力を解放した後、その接続した状態を保ちながら封止材料を固化することを特徴とする。
【0012】
本発明の請求項2に係る半導体チップの実装方法は、請求項1記載の半導体チップの実装方法において、減圧雰囲気の減圧度が、13kPa以下であることを特徴とする。
【0013】
本発明の請求項3に係る半導体チップの実装方法は、請求項1又は請求項2記載の半導体チップの実装方法において、液状の封止材料を供給する方法が、室温で液状の封止材料を塗布する方法、又はシート状の封止材料を載置した後、加熱溶融させる方法であることを特徴とする。
【0014】
本発明の請求項4に係る半導体チップの実装方法は、請求項1から請求項3のいずれかに記載の半導体チップの実装方法において、封止材料が、熱硬化性樹脂組成物であると共に、封止材料を固化する方法が、封止材料を加熱して硬化する方法であることを特徴とする。
【0015】
本発明の請求項5に係る半導体チップの実装方法は、請求項4記載の半導体チップの実装方法において、加熱する方法が、パルスヒート方式であることを特徴とする。
【0016】
本発明の請求項6に係る半導体チップの実装方法は、請求項1から請求項5のいずれかに記載の半導体チップの実装方法において、電極とバンプを接続する方法が、電極とバンプを、金属接触により接続する方法であると共に、接続した状態を保つ方法が、半導体チップを基板の方向に加圧する方法であることを特徴とする。
【0017】
本発明の請求項7に係る半導体チップの実装方法は、請求項1から請求項5のいずれかに記載の半導体チップの実装方法において、電極とバンプを接続する方法が、電極とバンプを、金属溶着により接着する方法であると共に、接続した状態を保つ方法が、その接着によることを特徴とする。
【0018】
本発明によると、半導体チップと基板を重ねた直後には、半導体チップと基板の間に気泡が残留している場合であっても、電極とバンプが接続した 状態を保ちながら、外気を導入することにより、減圧槽内部の雰囲気の圧力を解放したときには、半導体チップと基板の間の気泡は縮小して微少化し、その後封止材料を固化した後も、その封止材料内の気泡は微少化が保持されるため、半導体チップと基板の間に残留する気泡の体積が少ない実装が可能となる。
【0019】
【発明の実施の形態】
本発明に係る半導体チップの実装方法を図面に基づいて説明する。図1は本発明に係る半導体チップの実装方法の一実施の形態を説明する工程図であり、図2は本発明に係る半導体チップの実装方法の他の実施の形態の、工程の一部を説明する図である。
【0020】
本発明に係る半導体チップの実装方法の一実施の形態は、図1(a)に示すように、表面に電極11を有する基板10の、半導体チップ(12)を実装しようとする部分に、液状の封止材料14を供給する。この封止材料14を供給する量としては、後の工程で基板10と半導体チップを重ねたとき、基板10と半導体チップの間に形成される隙間の体積より、やや多めの封止材料14を供給する。
【0021】
液状の封止材料14を供給する方法としては、室温で液状の封止材料14を塗布する方法や、シート状の封止材料14を載置した後、加熱溶融させる方法や、粉状の封止材料14を載置した後、加熱溶融させる方法等が挙げられる。なお、室温で液状の封止材料14を塗布する方法の場合、作業性が優れ好ましく、シート状の封止材料14を載置した後、加熱溶融させる方法の場合、封止材料14を供給する量が安定すると共に、封止材料14の取り扱い性が優れ好ましい。
【0022】
なお、後の工程で基板10と半導体チップ(12)を重ねたとき、電極11上の封止材料14が動いて接続に支障が生じなくなる場合には、電極11上にも封止材料14を供給しても良いが、電極11上は供給しないことが好ましい。
【0023】
本発明に用いる封止材料14としては、特に限定するものではなく、エポキシ樹脂組成物等の熱硬化性樹脂組成物や、ポリエチレン樹脂組成物等の熱可塑性樹脂組成物が挙げられる。なお、熱硬化性樹脂組成物の場合、熱可塑性樹脂組成物と比較して一般に耐熱性が優れるため、実装の信頼性が優れ好ましい。
【0024】
次いで、図1(b)に示すように、内部を減圧可能な減圧槽20に、封止材料14を表面に有する基板10及び半導体チップ12を投入した後、真空ポンプ22を動かすと共に、減圧弁23を開状態、外気導入弁24を閉状態にして、減圧槽20の内部を減圧にする。なおこのとき、基板10と半導体チップ12は重ねずに、離した状態で減圧にする。
【0025】
このときの減圧度は、13kPa(100Torr)以下、より好ましくは133Pa(1Torr)以下が好ましい。13kPa(100Torr)を越える場合、後の工程で減圧槽20の内部の雰囲気の圧力を解放したとき、気泡が縮小する効果が小さく、基板10と半導体チップ12の間にやや大きな気泡が残留して、実装の接続信頼性が低下する場合がある。なお、減圧度の下限は、いくら小さくても良いが、1Pa程度が経済的である。
【0026】
なお、上記基板10に封止材料14を供給する工程と、上記基板10及び半導体チップ12を減圧槽20に投入する工程の順番は、どちらを先に行っても良い。
【0027】
次いで、図1(c)に示すように、減圧槽20の内部を減圧にしたままの状態で、基板10の封止材料14を供給した部分に半導体チップ12を重ねて電極11とバンプ13を接続する。なおこのときには、半導体チップ12と基板10の間に気泡30が多少残留していても良い。
【0028】
電極11とバンプ13を接続する方法としては、特に限定するものではなく、必要に応じて半田等を介して金属溶着により接着する方法や、銀ペースト等を介して金属接触により接続する方法や、電極11とバンプ13を直接接触させて金属接触により接続する方法等が挙げられる。
【0029】
次いで、図1(d)に示すように、電極11とバンプ13が接続した状態を保ちながら、減圧弁23を閉状態にして真空ポンプ22との接続を停止すると共に、外気導入弁24を開状態にして外気を導入することにより、減圧槽20の内部の雰囲気の圧力を解放する。すると、半導体チップ12と基板10の間の気泡30はそれぞれ縮小して微少化し、残留する気泡30の体積が少なくなり、接続信頼性を低下させない程度になる。
【0030】
なおこのときの外気を導入することにより、減圧槽内部の雰囲気の圧力を解放する程度は、前工程で減圧した圧力の10倍以上の圧力まで解放することが好ましい。なお、常圧まで戻す方法が容易である。
【0031】
電極11とバンプ13が接続した状態を保つ方法としては、電極11とバンプ13を金属接触により接続した場合には、例えば図2に示すように、半導体チップ12と基板10を、加圧盤26,26の間に挟んで加圧することにより、半導体チップ12を基板10の方向に加圧する方法が挙げられる。なお、電極11とバンプ13を金属溶着により接着した場合には、その接着により接続した状態が保たれるため、特別な加圧等は不要である。
【0032】
次いで、電極11とバンプ13が接続した状態を保ちながら、封止材料14を固化した後、図1(e)に示すように、減圧槽20から取り出すことにより、実装が終了する。半導体チップ12と基板10の間の封止材料14が固化した部分に残留する気泡30は、外気を導入することにより、減圧槽内部の雰囲気の圧力を解放したときに微少化した状態が保持されるため、半導体チップ12と基板10の間に残留する気泡の体積が少ない実装となる。
【0033】
なお、封止材料14を固化する方法としては、封止材料14が熱硬化性樹脂組成物の場合、加熱して硬化させ、封止材料14が熱可塑性樹脂組成物の場合、放冷することにより固化する。なお、上記加熱する方法としては、パルスを封止材料14の部分又は半導体チップ12等に印加して、その印加した部分から発熱させて加熱するパルスヒート方式による局部加熱が、過度に加熱することを防止でき好ましい。
【0034】
なお、上記封止材料14を固化する工程と、上記減圧槽20から取り出す工程の順番はどちらが先でもよいが、先に減圧槽20から取り出す場合には、電極11とバンプ13が接続した状態を保ちながら、減圧槽20から取り出すことが必要である。なお、封止材料14が熱硬化性樹脂組成物の場合、減圧槽20内で封止材料14がゲル化する程度まで硬化を進めた後、減圧槽20から取り出し、次いで再度加熱して硬化するようにしても良い。
【0035】
また、電極11とバンプ13を加熱して金属溶着により接着する場合には、金属溶着により接着した後、冷却し、次いで外気を導入することにより、減圧槽内部の雰囲気の圧力を解放した後、再度加熱して封止材料14を固化しても良いが、一度の加熱の間に、金属溶着・雰囲気の圧力解放・封止材料14の固化を連続して行うようにすると、生産性が優れ好ましい。
【0036】
本発明に用いる基板10としては、表面に電極11を有し、半導体チップ12を実装可能なものであれば特に限定するものではなく、ガラスエポキシ積層板等の有機系の板や、アルミナセラミック等の無機系の板が挙げられる。なお、有機系の板の場合、無機系の板と比較して安価であり好ましい。基板10の表面に形成された電極11としては、銅や半田等で一般に形成される。
【0037】
また、本発明に用いる半導体チップ12としては、表面にバンプ13を有するものであれば特に限定するものではなく、半導体素子が形成されたシリコンチップ等が挙げられる。半導体チップ12の表面に形成されたバンプ13としては、半田や金等で一般に形成される。
【0038】
【実施例】
(実施例1)
表面にバンプを有する半導体チップとして、半田バンプを一方の表面の周辺部に200μmピッチで形成した10mm角178端子の半導体チップを用いた。また、表面に電極を有する基板として、銅の表面に半田の層を20μm形成した電極を表面に有する、厚み1.6mmのガラスエポキシ樹脂積層板を用いた。
【0039】
そして、減圧槽に基板と半導体チップを投入した後、基板の半導体チップを実装しようとする9mm角の範囲に、液状の熱硬化性封止材料[松下電工株式会社製、品名CV−5186S]を0.03g塗布した。次いで、真空ポンプを動かして、減圧槽の内部を93Pa(0.7Torr)の減圧状態にした。
【0040】
次いで、電極とバンプが接触するように基板と半導体チップを重ねて、半導体チップを基板の方向に5kgで加圧した。なおこの加圧によって、半導体チップの4辺から封止材料の流れ出しが多少観測された。次いで、パルスヒート方式で半導体チップを250℃5秒加熱して、バンプを形成する半田及び電極表面の半田を溶融させて、電極とバンプを接着した。
【0041】
次いで、減圧槽内に外気を導入することにより雰囲気の圧力を常圧まで解放した後、150℃で3分間加熱して封止材料をゲル化させた。次いで、基板と半導体チップを減圧槽から取り出した後、150℃で2時間加熱して封止材料を硬化して実装を終了した。
【0042】
(実施例2)
電極とバンプが接触するように基板と半導体チップを重ねて、半導体チップを基板の方向に5kgで加圧した後、その加圧した状態を保ったまま、減圧槽内に外気を導入することにより雰囲気の圧力を常圧まで解放し、次いで、その加圧した状態を保ったまま、パルスヒート方式で半導体チップを250℃5秒加熱して、バンプを形成する半田及び電極表面の半田を溶融させて、電極とバンプを接着したこと以外は実施例1と同様にして半導体チップを基板に実装した。
【0043】
(実施例3)
減圧槽の内部を267Pa(2Torr)の減圧状態にしたこと以外は実施例1と同様にして半導体チップを基板に実装した。
【0044】
(実施例4)
減圧槽の内部を27kPa(200Torr)の減圧状態にしたこと以外は実施例1と同様にして半導体チップを基板に実装した。
【0045】
(実施例5)
実施例1で用いた液状の封止材料を、9×9×0.12mmの大きさに注型した後、100℃で1時間加熱してシート状とした封止材料を用いたこと以外は実施例1と同様にして半導体チップを基板に実装した。
【0046】
(実施例6)
半田バンプを一方の表面の周辺部に200μmピッチと、その表面の中央部に300μmピッチで10行10列形成した10mm角278端子の半導体チップを用いたこと以外は実施例1と同様にして半導体チップを基板に実装した。
【0047】
(実施例7)
表面にバンプを有する半導体チップとして、金ワイヤボンダを用いて作成したスタッドバンプを一方の表面の周辺部に200μmピッチで形成した10mm角178端子の半導体チップを用いた。また、表面に電極を有する基板として、銀ペーストを塗布した後、120℃10分加熱して樹脂をBステージ化させて形成した電極を表面に有する、厚み1.6mmのガラスエポキシ樹脂積層板を用いた。
【0048】
そして、基板の半導体チップを実装しようとする9mm角の範囲に、液状の熱硬化性封止材料[松下電工株式会社製、品名CV−5183F]を0.02g塗布した後、減圧槽に基板と半導体チップを投入し、次いで、真空ポンプを動かして、減圧槽の内部を93Pa(0.7Torr)の減圧状態にした。
【0049】
次いで、電極とバンプが接触するように基板と半導体チップを重ねて、半導体チップを基板の方向に50kgで加圧した。次いで、その加圧した状態を保ったまま、減圧槽内に外気を導入することにより雰囲気の圧力を常圧まで解放した後、パルスヒート方式で半導体チップを180℃2分加熱して、銀ペーストを硬化させて、バンプと電極を接着すると共に、封止材料をゲル化させた。次いで、基板と半導体チップを減圧槽から取り出した後、150℃で2時間加熱して封止材料を硬化して実装を終了した。
【0050】
(比較例1)
減圧槽内を減圧にすることなしに、実装の工程全体を常圧下で行ったこと以外は実施例1と同様にして半導体チップを基板に実装した。
【0051】
(比較例2)
減圧槽内に外気を導入することなしに、150℃で3分間加熱して封止材料をゲル化させた後、減圧槽内に外気を導入することにより雰囲気の圧力を常圧まで解放したこと以外は実施例1と同様にして半導体チップを基板に実装した。
【0052】
(評価、結果)
基板に実装した半導体チップの、気泡残留状況と接続信頼性を評価した。気泡残留状況は、基板と半導体チップの間の封止材料の硬化した部分を断面観察して、直径0.3mm以上の気泡の数を数えた。また、接続信頼性は、−55℃30分と125℃30分の処理を1サイクルとして、このサイクルを1000サイクル処理した後、バンプの接続抵抗を測定し、接続抵抗が1Ω以上のバンプの数を数えた。
【0053】
その結果は、表1に示したように、各実施例は各比較例と比べて、残留している気泡が少ないと共に、接続信頼性が優れていることが確認された。また、減圧雰囲気の減圧度が13kPa以下である実施例1〜3及び実施例5〜7は、実施例4と比べて、残留している気泡が特に少なく、接続信頼性も特に優れていることが確認された。
【0054】
【表1】
【0055】
【発明の効果】
本発明に係る半導体チップの実装方法は、減圧雰囲気下で、電極とバンプを接続した後、その接続した状態を保ちながら雰囲気の圧力を解放し、次いでその接続した状態を保ちながら封止材料を固化して実装するため、半導体チップと基板の間に残留する気泡が少ない実装が可能となる。
【図面の簡単な説明】
【図1】本発明に係る半導体チップの実装方法の一実施の形態を説明する工程図である。
【図2】本発明に係る半導体チップの実装方法の他の実施の形態の、工程の一部を説明する図である。
【図3】従来の半導体チップの実装方法を説明する工程図である。
【図4】従来の、他の半導体チップの実装方法を説明する工程図である。
【図5】従来の、更に他の半導体チップの実装方法を説明する工程図である。
【符号の説明】
10 基板
11 電極
12 半導体チップ
13 バンプ
14 封止材料
20 減圧槽
22 真空ポンプ
23 減圧弁
24 外気導入弁
25 加圧盤
30 気泡
Claims (7)
- 表面に電極を有する基板の、半導体チップを実装しようとする部分に、液状の封止材料を供給した後、減圧雰囲気下で、封止材料を供給した部分に、表面にバン プを有する半導体チップを重ねて上記電極と上記バンプを接続し、次いでその接続した状態を保ちながら外気を導入することにより、減圧槽内部の雰囲気の圧力を解放した後、その接続した状態を保ちながら封止材料を固化することを特徴とする半導体チップの実装方法。
- 減圧雰囲気の減圧度が、13kPa以下であることを特徴とする請求項1記載の半導体チップの実装方法。
- 液状の封止材料を供給する方法が、室温で液状の封止材料を塗布する方法、又はシート状の封止材料を載置した後、加熱溶融させる方法であることを特徴とする請求項1又は請求項2記載の半導体チップの実装方法。
- 封止材料が、熱硬化性樹脂組成物であると共に、封止材料を固化する方法が、封止材料を加熱して硬化する方法であることを特徴とする請求項1から請求項3のいずれかに記載の半導体チップの実装方法。
- 加熱する方法が、パルスヒート方式であることを特徴とする請求項4記載の半導体チップの実装方法。
- 電極とバンプを接続する方法が、電極とバンプを、金属接触により接続する方法であると共に、接続した状態を保つ方法が、半導体チップを基板の方向に加圧する方法であることを特徴とする請求項1から請求項5のいずれかに記載の半導体チップの実装方法。
- 電極とバンプを接続する方法が、電極とバンプを、金属溶着により接着する方法であると共に、接続した状態を保つ方法が、その接着によることを特徴とする請求項1から請求項5のいずれかに記載の半導体チップの実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32738297A JP3564980B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32738297A JP3564980B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体チップの実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11163048A JPH11163048A (ja) | 1999-06-18 |
JP3564980B2 true JP3564980B2 (ja) | 2004-09-15 |
Family
ID=18198530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32738297A Expired - Fee Related JP3564980B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体チップの実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3564980B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001230528A (ja) * | 2000-02-15 | 2001-08-24 | Sony Corp | 実装装置及び実装方法 |
WO2001071798A1 (fr) * | 2000-03-23 | 2001-09-27 | Nagase & Co., Ltd. | Appareil utilise pour etancheifier un dispositif a semi-conducteurs |
JP2002313841A (ja) * | 2000-04-14 | 2002-10-25 | Namics Corp | フリップチップ実装方法 |
JP4846633B2 (ja) * | 2007-03-20 | 2011-12-28 | 富士通株式会社 | 部品内蔵基板の製造方法 |
JP2012074636A (ja) * | 2010-09-29 | 2012-04-12 | Sumitomo Bakelite Co Ltd | 接合方法、半導体装置、多層回路基板および電子部品 |
JP5498361B2 (ja) * | 2010-11-18 | 2014-05-21 | パナソニック株式会社 | 電子部品の接続方法 |
JP7236807B2 (ja) | 2018-01-25 | 2023-03-10 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
-
1997
- 1997-11-28 JP JP32738297A patent/JP3564980B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11163048A (ja) | 1999-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100552095B1 (ko) | 범프 부품 실장체의 제조방법 및 그 제조장치 | |
CN102800662A (zh) | 层叠型半导体装置及其制造方法 | |
JP4663184B2 (ja) | 半導体装置の製造方法 | |
JP2003174124A (ja) | 半導体装置の外部電極形成方法 | |
WO2001043518A1 (en) | Chip package with molded underfill | |
EP3038144B1 (en) | A process for manufacturing a package for a surface-mount semiconductor device | |
JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
CN100485895C (zh) | 内埋式晶片封装结构及其工艺 | |
CN114050113A (zh) | 封装方法 | |
JP5083161B2 (ja) | 電子部品の製造方法及び製造装置 | |
JPH11274241A (ja) | 半導体装置の製造方法 | |
JP2003282819A (ja) | 半導体装置の製造方法 | |
JP5830847B2 (ja) | 半導体装置の製造方法及び接合方法 | |
JP2000031309A (ja) | チップスタックパッケ―ジ | |
JP2001237268A (ja) | 半導体素子の実装方法及び製造装置 | |
JPH09505444A (ja) | 接着シートを用いたマルチチップ電子パッケージモジュール | |
JPH08306738A (ja) | 半導体装置およびその製造方法 | |
JP3564980B2 (ja) | 半導体チップの実装方法 | |
JP4594777B2 (ja) | 積層型電子部品の製造方法 | |
JP2010050323A (ja) | 電子装置およびその製造方法 | |
KR101374146B1 (ko) | 반도체 패키지 제조 방법 | |
JP2004282042A (ja) | 半導体デバイスのアセンブリ法 | |
JP4024458B2 (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
JP3563637B2 (ja) | 半導体装置とその製造方法 | |
JPH11340278A (ja) | 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |