KR100552095B1 - 범프 부품 실장체의 제조방법 및 그 제조장치 - Google Patents

범프 부품 실장체의 제조방법 및 그 제조장치 Download PDF

Info

Publication number
KR100552095B1
KR100552095B1 KR1020010007723A KR20010007723A KR100552095B1 KR 100552095 B1 KR100552095 B1 KR 100552095B1 KR 1020010007723 A KR1020010007723 A KR 1020010007723A KR 20010007723 A KR20010007723 A KR 20010007723A KR 100552095 B1 KR100552095 B1 KR 100552095B1
Authority
KR
South Korea
Prior art keywords
bump
wiring board
partition
partition wall
delete delete
Prior art date
Application number
KR1020010007723A
Other languages
English (en)
Other versions
KR20010082698A (ko
Inventor
츠카모토마사히데
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20010082698A publication Critical patent/KR20010082698A/ko
Application granted granted Critical
Publication of KR100552095B1 publication Critical patent/KR100552095B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/085—Using vacuum or low pressure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53191—Means to apply vacuum directly to position or hold work part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 지지기판(101)상의 배선기판(102)에 탑재한 범프(bump) 부품(104)을 유연한 격벽(106)으로 덮는다. 격벽(106)의 양측에 압력차를 부여하여, 범프부품(104)을 배선기판(102)에 가압한다. 이 상태에서 가열함으로써 범프부품(104)과 배선기판(102)이 도전성 접착제나 납땜 등으로 접속된다. 가열시에 배선기판(102)이 변형하는 일이 없다. 따라서, 범프부품의 실장체를 수율좋게 제조할 수 있다.

Description

범프 부품 실장체의 제조방법 및 그 제조장치{Method for fabricating bump-mounted unit and apparatus for fabricating the same}
도1은 본 발명의 일실시 형태의 범프 부품 실장체의 제조방법의 원리를 설명하는 단면도,
도2는 본 발명의 일실시 형태의 보다 구체적인 범프 부품 실장체의 제조방법을 설명하는 단면도,
도3은 스터드 범프 본딩에 의한 본 발명의 범프 부품 실장체의 요부 단면도,
도4는 납땜 범프를 구비한 범프 부품의 본 발명에 의한 실장체의 요부 단면도,
도5는 ACF를 이용한 본 발명 실장체의 제조방법의 일공정을 도시한 요부 단면도,
도6은 ACF를 이용한 본 발명의 범프 부품 실장체의 요부단면도,
도7은 NCP를 이용한 본 발명 실장체의 제조방법의 일공정을 도시한 요부 단면도,
도8은 NCP을 이용한 본 발명의 범프 부품 실장체의 요부 단면도,
도9는 본 발명의 별도의 실시형태의 범프 부품 실장체의 제조방법을 설명하는 단면도,
도10은 본 발명의 범프 부품 실장체의 제조방법의 별도의 실시형태의 기본구성을 도시한 단면도,
도11은 본 발명의 범프 부품 실장체의 제조방법의 다른 별도의 실시형태의 기본구성을 도시한 단면도,
도12A는 본 발명의 범프 부품 실장체의 제조방법의 다른 별도의 실시형태에 사용되는 격벽을 도시한 단면도, 도12B는 상기 격벽을 이용한 범프 부품 실장체의 제조방법의 기본구성을 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
101 : 지지기판 102 : 배선기판
103 : 전극 104, 104’ : 범프 부품
104a : 전극 105 : 범프
106 : 유연한 격벽 107 : 격벽내 공간
108 : 격벽외 공간 201 : 격벽 지지체
202 : 격벽 203 : 주입용 파이프
204 : 감압용 파이프 205 : 가압용 파이프
206 : 고무마개 207 : 구멍
211 : 도전성 접착제 212 : 언더필
215 : 납땜 범프 220 : ACF
221 : 접착수지성분 222 : 도전성 미립자
225 : NCP 232 : 리브
233 : 홈
241, 242, 243, 245 : 표면 실장용 전자부품
250 : 격벽 251 : 오목부
본 발명은 배선기판상에 수율좋게 플립 칩이나 CSP(chip size package) 등의 범프 부품을 실장할 수 있는 범프 부품 실장체의 제조방법 및 그 제조장치에 관한 것이다.
반도체 칩의 실장방법으로서 최근에는 플립 칩을 실장하는 방법이 주목되고 있다. 베어 반도체 칩의 패드(전극 단자)에 전기적 도체의 돌기(범프)를 형성하고, 이 범프와 배선기판상의 전극을 전기적으로 접합하는 방법이다. 종래의 QFP(Quad Flat Package)와 같이 리드가 부착된 패키지에 비교해 작게 실장할 수는 있으나 배선이 짧게 되기 때문에 고속 동작에 적합한 등의 이유로 최근에는 이 기술의 개발이 현저하다. 플립 칩 실장 기술중에서 스터드 범프 본딩(Stud Bump Bonding)에 의한 실장은 신뢰성이 높고 실용화도 개시되어 있다. 또한, 납땜 볼에 의해 베어 반도체를 배선기판상에 직접 부착하는 방법도 종래에 알려져 있다.
스터드 범프 본딩 방법은 문헌 Yoshihiro Tomura et. Al "Advanced Flip Chip Bonding Technique For MCM-L", 1996 Proceedings of First PanPacific Microelectronics Symposium, p 125-131(1996)에 기술되어 있다.
또한, 종래의 QFP(Quad Flat Package)에 비해 현저하게 소형으로 할 수 있으므로 CSP나 BGA(Ball Grid array)도 많이 이용된다. 이들도 평면적으로 나열된 범프(납땜 볼)를 가지고 있어 본 발명에서 말하는 범프 부품인 것은 말할 것도 없다.
상기 방법은 널리 채용되고 있지만, 큰 문제를 안고 있다.
배선기판이 항상 평탄하고 범프 부품 실장시에 변형하지 않는 경우에는 아무런 문제가 없다. 그러나, 유리섬유나 아라미드 섬유같은 강화 심재와 수지와 동박과 같은 복합체로 이루어지는 일반적인 회로기판은 범프 부품 실장시에 납땜 볼을 용융 접착시키기 때문에 언더필(Underfill)의 경화 때문에 필연적으로 가해지는 열에 의해 변형되어 평탄성을 유지하는 것이 곤란하다. 특히, 배선기판이 얇고 유연한 배선기판에서는 거의 불가능하다고 봐도 된다.
이 문제를 해결하는 방법으로서, 가열중, 배선기판을 반도체 칩과 함께 가압하는 공법(예컨대, 반도체 칩과 배선기판과의 사이에 ACF (Anisotropic Conductive Film)를 개재시켜, 압압하면서 가열하는 방법)도 있지만, 아무래도 일품마다 처리되어 생산성이 나쁘다.
본 발명은 상기 종래의 문제점을 해결하고, 범프 부품의 실장시에 부여되는 열에 의한 배선기판의 변형을 방지할 수 있는 범프 부품 실장체의 제조방법 및 제조장치를 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해 본 발명은 이하의 구성으로 한다.
본 발명의 제l 범프 부품 실장체의 제조방법은 배선기판상에 탑재한 복수의 범프 부품을 덮도록 형성한 유연한 격벽의 양측에 주어지는 압력차에 의해 범프 부품을 가압하는 공정을 가지는 것을 특징으로 하고 있다.
이렇게 함으로써, 가열중이나 혹은 변형이 일어날 가능성이 있는 공정중에는 항상 강제적으로 배선기판의 평탄성을 유지할 수 있고, 배선기판의 변형에 의한 수율 열화를 방지할 수 있다.
또한, 본 발명의 제2 범프 부품 실장체의 제조방법은 배선기판상에 탑재한 범프 부품을 덮도록 형성한 유연한 격벽과 배선기판으로 가능한 격벽내 공간을 감압하고, 감압중 혹은 감압후에 상기 격벽내 공간에 언더필을 주입하는 공정을 적어도 가지는 것을 특징으로 한다. 이에 따라, 언더필을 기포없이 고속으로 격벽내 공간내에 충전시킬 수 있다.
또한, 본 발명의 제3 범프 부품 실장체의 제조방법은 복수의 범프 부품을 배선기판상에 플립 칩 실장하는 공정과, 상기 복수의 범프 부품을 유연한 격벽으로 덮고, 상기 격벽과 상기 배선기판과의 사이에 격벽내 공간을 형성하는 공정과, 상기 격벽의 양측에 압력차를 부여하여 상기 범프 부품을 상기 배선기판에 가압하는 공정을 가지는 것을 특징으로 한다. 이에 따라, 그 후에 계속해서 행해지는 가열공정이나 변형이 일어날 가능성이 있는 공정중에 배선기판을 항상 평탄한 상태로 유지할 수 있어, 실장 수율이 향상된다. 또한, 격벽의 양측에 압력차를 부여하는 것뿐이므로 저비용으로 실장할 수 있다.
상기 제3 제조방법에 있어서, 상기 플립 실장하는 공정전에 상기 범프 부품 의 범프 또는 상기 배선기판의 전극에 도전성 접착제를 부여하는 공정을 더 가지고, 상기 가압하는 공정후에, 상기 가압한 상태에서 상기 도전성 접착제를 건조, 경화, 또는 용융시키는 공정과, 상기 격벽내 공간을 감압하여, 감압중 또는 감압후에 상기 격벽내 공간에 언더필을 주입하는 공정과, 상기 언더필을 경화시키는 공정을 더 가지고 있어도 된다. 이에 따라, 스터드 범프 본딩에 의한 플립 칩 실장체를 수율좋게 얻을 수 있다. 또한, 격벽으로 범프 부품을 덮은 후는 언더필의 경화 종료까지 격벽을 덮은채로의 상태에서 공정을 진행시킬 수 있다.
또한, 상기 제3 제조방법에 있어서, 상기 범프 부품이 납땜 범프를 구비하고, 상기 가압하는 공정후에, 상기 가압한 상태에서 상기 납땜 범프를 용융시키는 공정을 더 가지고 있어도 된다. 이에 따라 납땜 볼을 구비한 범프 부품의 플립 칩 실장체를 수율좋게 얻을 수 있다.
또한, 상기 제3 제조방법에 있어서, 상기 플립 실장하는 공정에서 상기 범프 부품과 상기 배선기판과의 사이에 접착제를 개재시켜, 상기 가압하는 공정후에 상기 가압한 상태에서 상기 접착제를 건조, 경화, 또는 용융시키는 공정을 더 가지고 있어도 된다. 이에 따라, ACF, ACP(Anisotropic Conductive Paste), NCP(Non-Conductive Paste) 등의 접착제를 이용한 플립 칩 실장체를 수율좋게 얻을 수 있다.
상기 제3 제조방법에서, 또한, 상기 배선기판을 절단하는 공정을 가지고 있어도 된다. 이에 따라, 예컨대 범프 부품이 실장된 소형 카드형 기판(모듈이나 CSP, BGA 등)을 한번에 다수 제조할 수 있다.
상기 제3 제조방법에서, 상기 범프 부품과 상기 격벽과의 사이에 시트형상물을 개재시켜도 된다. 이에 따라, 격벽의 오염을 방지할 수 있고, 또는 격벽과 범프 부품 실장체의 분리가 용이하게 된다. 또는, 시트형상물이 얻어진 플립 칩 실장체에 일체화시켜 외장으로서 이용할 수도 있다.
다음에, 본 발명의 범프 부품 실장체의 제조장치는 배선기판을 탑재하기 위한 지지기판과, 유연한 격벽과, 상기 격벽을 지지하는 격벽 지지체와, 상기 격벽과 상기 격벽 지지체와의 사이에 형성된 밀폐공간(격벽외 공간)을 가지는 것을 특징으로 한다. 이에 따라 격벽의 양측에 용이하게 압력차를 부여할 수 있다. 따라서, 간단한 구성이며 저비용으로 상기 본 발명의 제조방법을 실시할 수 있다.
상기 제조장치에 있어서, 상기 격벽을 지지한 격벽 지지체와 상기 지지기판을 상기 배선기판을 끼고 일체화했을 때, 상기 격벽과 상기 배선기판으로 밀폐된 격벽내 공간이 형성되는 것이 바람직하다. 이에 따라, 밀폐공간(격벽외 공간)과 격벽내 공간과의 사이에 압력차를 부여함으로써, 배선기판을 지지기판에 가압할 수 있어 배선기판의 변형을 방지할 수 있다. 또한, 격벽내 공간을 언더필 주입시의 형으로서 이용할 수 있다.
상기 제조장치에 있어서, 상기 격벽과 상기 격벽 지지체에 의해 형성된 밀폐공간을 가압하기 위한 가압용 파이프를 삽입하기 위한 고무마개를 가지는 것이 바람직하다. 이에 따라, 고무마개에 니들 파이프를 집어넣어 상기 밀폐공간(격벽외 공간)을 용이하게 가압할 수 있고, 그 후 니들 파이프를 빼도 가압상태를 유지할 수 있다.
또한, 상기 제조장치에 있어서, 상기 격벽내 공간을 감압하기 위한 감압용 파이프를 삽입하기 위한 고무마개를 가지는 것이 바람직하다. 이에 따라, 고무 마개에 니들 파이프를 집어넣어 격벽내 공간을 용이하게 감압할 수 있고, 그 후 니들 파이프를 빼도 감압상태를 유지할 수 있다.
또한, 상기 제조장치에 있어서, 상기 격벽내 공간에 언더필을 주입하기 위한 주입용 파이프를 삽입하기 위한 고무마개를 가지는 것이 바람직하다. 이에 따라, 고무마개에 니들 파이프를 집어넣어 격벽내 공간내에 언더필을 주입할 수 있고, 그 후 니들 파이프를 빼도 격벽 양측의 압력차를 유지할 수 있다.
또한, 상기 제조장치에서, 상기 지지 기판은 상기 배선기판을 흡착하여 지지하는 것이 바람직하다. 이에 따라, 격벽 지지체와 지지 기판을 일체화하기 전에, 배선기판을 평탄한 상태로 유지할 수 있다. 또한, 언더필을 주입할시에 밀폐공간(격벽외 공간)의 가압이 부족한 경우라도 배선기판의 변형을 방지할 수 있다.
또한, 상기 제조장치에서, 상기 격벽을 지지한 격벽 지지체와 상기 지지기판을 상기 배선기판을 끼고 일체화했을 때, 상기 배선기판의 배선의 일부가 노출되는 것이 바람직하다. 이에 따라, 격벽 지지체를 제거하지 않고, 노출된 배선을 이용하여 전기적 검사를 행할 수 있다.
<발명의 실시형태>
이하, 본 발명의 실시 형태에 대해 도면에 의거하여 설명한다.
(실시 형태1)
도1에 본 발명의 원리도를 도시한다. 도1에는 강체이고 상면이 평탄한 지지 기판(101)상에 전극(103)을 가지는 배선기판(102)을 두고, 그 위에 범프(105)를 가지는 복수의 범프 부품(104)을 탑재하고, 그 위에 이들 범프 부품(104)을 덮도록 유연한 격벽(106)을 형성한 상태를 도시한다. 배선기판(102)으로는 통상의 양면 배선기판이나 다층 배선기판을 이용할 수 있는 것은 물론이지만, 본 발명에서는 이들에 추가하여 통상의 실장방법으로는 이용할 수 없는 유연한 배선기판도 이용할 수 있다. 배선기판(102)의 재료에 관해서도 특별한 한정은 없고, 수지기판, 유기 필름으로 이루어지는 기판, 세라믹 기판 등을 이용할 수 있고, 예컨대 통상의 유리 에폭시 기판이어도 되고, 폴리이미드 필름을 베이스로 하는 기판이어도 되며, 또는 알루미나를 주성분으로 하는 세라믹 기판이어도 된다．
도1에서 격벽(106)의 상하, 즉 격벽(106)과 배선기판(102)으로 형성된 격벽내 공간(107)과 격벽외 공간(108)에 압력차를 부여하여 범프 부품(104)을 가압한다. 이 압력차를 유지하면서 실장공정을 실행한다. 그 구체적인 방법에 관해서는 후술한다.
압력차로 범프 부품(104)을 가압하기 위해서는 격벽내 공간(107)의 압력을 격벽외 공간(108)의 압력보다 낮게 하면 된다. 예컨대, 도1에서 격벽내 공간(107)을 l기압(101.3kPa)이하로 감압하고, 격벽외 공간(108)을 2기압(202.6 kPa)으로 가압한다. 결과적으로 범프 부품(104)을 1기압(101.3kPa)이상의 힘으로 가압할 수 있다. 물론, 이때 격벽외 공간(108)을 반드시 가압할 필요는 없다. 굳이 가압하지 않고 1기압(101.3kPa)이어도 격벽내 공간(107)을 감압하면 1기압(101.3kPa) 이하지만, 압압력을 발생할 수 있는 것은 말할 것도 없다. 또는, 격벽내 공간(107)을 감 압하지 않고, 격벽외 공간(108)을 가압해도 된다. 또한, 격벽내 공간(107)이 1기압(101.3kPa) 이상인 경우에, 격벽외 공간(108)을 이보다 더욱 고압으로 가압해도 된다.
범프 부품(104)과 배선 기판(102) 사이에 언더필이 필요한 경우는 격벽내 공간(107)을 진공(10mmHg(1.3kPa)이하)으로 하고, 1기압(101.3kPa)에서 언더필을 주입하면 된다. 진공도가 높은 경우에는 거의 기포를 없애고 또한 고속으로 격벽내 공간(107)을 언더필로 채울 수 있다. 이 상태에서 가열하여, 언더필을 경화시키면 된다. 언더필의 점도가 높고 주입속도가 느린 경우에는 격벽외 공간(108)의 기압을 높혀 범프 부품(104)에 압압력을 주면서, 주입 압력을 올려 주입 속도를 높힐 수 있다.
본 발명에서 범프 부품이란 돌기전극(범프)이 부여된 전자 부품을 의미하고, 예컨대, 플립 칩, 베어 칩, CSP, BGA 등은 물론 돌기 전극 부착 칩 콘덴서, 돌기 전극 부착 칩 저항 등도 포함한다.
(실시형태2)
상기 기술을 구체적으로 실현하는 방법에 관해 도2를 이용하여 기술한다.
지지기판(101), 배선기판(102), 전극(103), 범프 부품(104)과 범프(105)에 대해서는 도1의 경우와 동일하다.
격벽(202)은 도1의 격벽(106)과 비교해 조금 형이 틀리다. 격벽(202)은 격벽 지지체(201)에 의해 지지되어 있다. 도2에 도시하는 바와같이, 격벽내 공간(107)과 격벽외 공간(108)이 각각 기밀하게 형성된다. 즉, 격벽내 공간(107)은 격벽(202)의 주위를 격벽 지지체(201)로 배선기판(102)의 상면에 밀착시킴으로서 형성된다. 한편, 격벽외 공간(108)은 격벽(202)과 격벽 지지체(201)와의 사이에 형성된다. 격벽 지지체(201)는 전체 힘을 지탱하도록 강체로 만들어져 있다. 예컨대 스테인레스강 등의 금속이다. 이 격벽 지지체(201)는 도면에는 기재되어 있지 않지만 어떠한 수단으로 지지 기판(101)에 고정한다. 고정수단은 나사 고정도 좋지만, 대량 생산을 생각할 경우, 조립·분해의 번거로움을 피하기 위해 혹은 기계화를 위해 원터치 탈착기구가 바람직하다.
격벽(202)은 유연하고, 본 실시 형태의 경우, 내열성과 난형성을 구비한 수지, 예컨대 실리콘 수지가 바람직하다. 형을 이용하여 성형함으로써 용이하게 도면과 같은 형의 격벽(202)이 가능하다. 범프 부품(104)을 가압하는 원리는 도1의 설명과 같다.
본 실시형태에서는 조금 더 연구가 이루어져 격벽내 공간(107)은 감압용 파이프(204)로 감압한다. 또한, 가압용 파이프(205)로 격벽외 공간(108)을 가압한다. 격벽내외의 압력차에 의해 범프 부품(104)은 배선기판(102)에 가압된다. 이 상태에서 언더필을 주입용 파이프(203)로부터 격벽내 공간(107)에 주입할 수 있다. 이 때, 격벽외 공간(108)을 가압하여 놓는 쪽이 좋다. 배선기판(102)으로서 유연한 배선기판을 이용한 경우에, 만약 격벽외 공간(108)을 가압하지 않고 주입을 하면, 격벽(202), 범프 부품(104), 배선기판(102)을 압압하는 힘이 없어져 변형을 허용하고, 수율이 떨어진다.
감압용 파이프(204)가 격벽내 공간(107)을 감압하고 있을 때, 기밀성을 유지 하기 위해 주입용 파이프(203)는 닫혀져 있는 쪽이 바람직하다. 또한, 지지기판(101)이나 격벽 지지체(201)를 포함하는 전체(이후, 지그라고 부른다)가 감압용 파이프(204)나 가압용 파이프(205), 주입용 파이프(203)로부터 독립해 있는 쪽이 바람직하다.
즉, 도면에서 용이하게 판독할 수 있는데, 본 실시 형태에서는 연구가 이루어져 고무마개와 니들 파이프를 사용하고 있다. 파이프(203, 204, 205)의 선단은 비스듬히 절단하여 예리하게 형성되어 있어, 이를 고무에 빼고 꽂을 수 있다. 가압용 파이프(205)에 대해서는 격벽 지지체(201)의 개구에 고무마개(206)를 형성해 둔다. 또한, 주입용 파이프(203), 감압용 파이프(204)에 대해서는 격벽 지지체(201)에 파이프가 관통할 수 있는 구멍(207)을 형성하고, 그 아래에 있는 격벽(202)의 두께가 두꺼운 부분을 고무마개로서 이용한다. 고무마개를 관통하여 니들 파이프를 집어넣어 감압, 가압, 주입을 행할 수 있고, 빼냄으로써 격벽내외의 기밀성을 유지할 수 있다. 따라서, 지그 전체를 파이프 등에서 분리하고, 접착제, 납땜, 언더필 등을 경화시키기 위해 화로에 투입할 수 있다. 이는 양산설비를 간소화하는 데 있어 중요하다.
전술한 스터드 범프 본딩에 의한 실장방법을 본 발명을 이용하여 실행한 경우의 공정을 설명한다. 범프를 부착한 반도체 칩(본 발명의 범프 부품)의 범프 선단을 평평한 플레이트상에 얇게 편 도전성 접착제에 접촉시켜 도전성 접착제를 범프상에 공급한다. 그리고 범프를 하부로 하여 도2의 지지기판(101)에 얹은 배선기판(102)상의 전극(103)에 위치맞춤하여 탑재한다.
다음에, 도2의 격벽(202)을 포함하는 격벽 지지체(20l)(이후, 상부 지그라고 한다)를 덮어, 가압용 파이프(205)를 집어넣어 격벽외 공간(108)에 가압공기를 보낸 후, 가압용 파이프(205)를 빼낸다. 고무마개(206)의 효과에 의해 가압력은 이후에도 유지되고, 반도체 칩(104)은 하부에 가압되어 배선기판(102)이 평편하게 되어, 균일한 접속이 유지된다. 도전성 접착제를 건조, 경화, 또는 용융시키기 위해 이 상태에서 가열로에 투입된다. 당연 배치로이어도 되고, 인라인 벨트로이어도 된다.
다음에, 감압용 파이프(204)를 집어넣어 격벽내 공간(107)을 감압하고, 그 후, 주입용 파이프(203)를 집어넣어 언더필을 주입한다. 격벽내 공간(107)이 언더필로 채워지면 주입을 멈추고, 감압용 파이프(204)와 주입용 파이프(203)를 빼내 언더필 경화용 가열로에 투입하면 실장공정이 완료한다. 격벽(202)은 언더필이 접착하지 않는 재료(예컨대, 실리콘 수지 등)로 형성되어 있으므로 상부 지그는 용이하게 뺄 수 있다. 이것도 양산공정에서는 중요한 것이다. 얻어진 범프 부품 실장체를 필요에 따라 절단하여 분리해도 된다.
격벽 지지체(201)나 격벽(202)을 투명 부재로 구성하면, 가열로에 투입하는 대신에 광을 조사하여, 범프 부품(104)을 가열하고, 그 열로 도전성 접착제나 언더필의 경화를 행할 수 있다.
도3에 이와같이 하여 얻어지는 범프 부품 실장체의 범프 부분의 확대 단면도를 도시한다. 도3에서 104a는 범프 부품(104)의 전극, 105는 전극(104a)상에 형성된 범프(스터드 범프), 211은 범프(105)와 배선기판(102)의 전극(103)을 접속하는 도전성 접착제, 212는 범프 부품(104)과 배선기판(102)과의 사이에 충전된 언더필이다.
또한, 상술의 실장방법에 있어서, 도전성 접착제를 범프 부품의 범프에 부여하지 않고, 배선기판의 전극에 부여해도 된다. 또한, 도3은 범프(105)가 2단형상의 스터드 범프인 경우를 나타내고 있는데, 범프(105)는 스터드 범프에 한정되지 않고, 이 이외의 원주형이나 구형 등의 1단형상의 범프를 이용할 수도 있다.
또한, 본 발명은 CSP나 BGA 패키지와 같은 납땜 범프를 구비한 범프 부품을 배선기판(102)에 실장하는 경우에도 동일하다. 도전성 접착제 대신에 납땜 페이스트를 전극(103)상에 인쇄하고, CSP 혹은 BGA를 탑재한 후에 상부 지그를 덮는다. 그리고, 격벽외 공간(108)을 가압후, 가열한다. 앞서 도전성 접착제의 건조·경화공정을 가열 용융(리플로우) 공정으로 하면 된다. BGA 또는 CSP가 상방으로부터 가압되므로 접속의 불안정성은 없다. 또한 언더필을 요하는 경우에는 앞서 설명과 동일한 공정을 행하면 된다. 리플로우 공정 후, 세정이 필요한 경우에는 언더필 주입공정과 동일한 요령으로 한쪽 파이프로부터 격벽내 공간(107)에 세정액을 흘려넣고, 다른쪽 파이프로부터 흡수하면 된다. 세정액을 외부로 노출시킬 일이 없으므로 공해문제의 저감에도 도움이 된다.
도4에 이렇게하여 얻어지는 범프 부품 실장체의 범프 부분의 확대 단면도를 도시한다. 도4에서 215는 납땜 범프이고, 리플로우 공정을 거쳐 범프 부품(104)의 전극(104a)과 배선기판(102)의 전극(103)을 접속하고 있다. 212는 범프 부품(104)과 배선기판(102)과의 사이에 충전된 언더필이다. 납땜 범프(215)는 큰 기계적 강 도를 가지므로, 언더 필(212)을 주입하지 않는 경우도 있다.
또한, ACF, ACP, NCP 등의 접착제를 이용하는 것도 가능하다. 이 경우는 이하와 같이 하면 된다.
ACF를 이용한 실장방법을 도5, 도6을 이용하여 설명한다. 우선, 상술한 실장방법과 같이, 배선기판(102)을 지지기판(101)상에 재치한다. 이어서, 도5에 도시하는 바와같이, ACF(220)를 배선기판(102)의 전극(103)상에 재치한다. ACF(220)는 접착 수지 성분(221)중에 도전성 미립자(222)를 분산 함유하여 이루어지는 자기 지지성을 가지는 필름이다. 이어서, 범프 부품(104)을 ACF(220)상에 위치 맞춤하여 재치한다. 이어서, 상부 지그를 덮어 격벽외 공간(108)을 가압한다. 그리고, 가열로에 투입하여 ACF(220)를 경화, 또는 용융시킨다. 그 후, 상부 지그를 제거하면 범프 부품 실장체가 얻어진다. 도6은 얻어지는 범프 부품 실장체의 요부 단면도이다. 격벽(202)의 양측에 부여하는 압력차에 의해, 범프(105)가 ACF(220)내에 압입됨과 동시에, ACF(220)가 가압되어 변형하여 범프 부품(104)과 배선기판(102)과의 사이를 빈틈없이 메운다. 이 때, 범프(105)와 배선기판(102)의 전극(103)과의 사이의 도전성 미립자(222)가 서로 접촉하여, 범프(105)와 전극(103)의 전기적 접속을 얻을 수 있다.
다음에, ACP를 이용한 실장방법을 설명한다. ACP는 ACF와 동일하게 접착제 수지성분중에 도전성 미립자를 분산함유하여 이루어지는 페이스트이다. 최초에, ACP를 지지기판(l01)상에 재치한 배선기판(102)의 소정 개소에 부여한다. 범프 부품(104)측에 부여해도 된다. 이어서, 상기 ACF의 경우와 동일하게 범프 부품(104) 을 배선기판(102)상에 위치 맞춤하여 재치한다. 그 후, 상기 ACF의 경우와 동일한 공정을 행한다. 이리하여, 도6에 도시한 ACF에 의한 범프 부품 실장체와 동일한 범프 부품 실장체가 얻어진다.
다음에, NCP를 이용한 실장방법을 도7, 도8을 이용하여 설명한다. NCP는 절연성을 가지는 접착 수지로 이루어지는 페이스트이고, ACP와 달리 도전성 미립자를 함유하고 있지 않다. 우선, 배선기판(102)을 지지기판(101)상에 재치한다. 이어서, 도7에 도시하는 바와같이, NCP(225)를 배선기판(102)의 소정개소에 부여한다. 범프 부품(104)측에 부여해도 된다. 이어서, 상기 ACP의 경우와 같이, 범프 부품(104)을 배선기판(102)상에 위치 맞춤하여 재치한다. 그 후, 상기 ACF의 경우와 동일한 공정을 행한다. 도8은 얻어지는 범프 부품 실장체의 요부단면도이다. 격벽(202)의 양측에 부여하는 압력차에 의해, 범프(105)가 NCP(225)내에 압입됨과 동시에, NCP(225)가 가압되어 변형하여 범프 부품(104)과 배선기판(102)사이를 빈틈없이 메운다. 도6에 도시한 ACF나 ACP의 경우와 달리 범프(105)가 전극(103)에 직접 접촉함으로써 전기적 접속이 얻어진다.
상기 ACF, ACP, NCP를 이용한 경우에는 이들이 언더필로서의 역할도 하므로, 언더필의 주입공정은 불필요하다.
본 발명의 뛰어난 점은 범프 부품(104)을 탑재한 후의 열공정이나 핸들링시에 야기되는 배선기판(102)의 휘어짐에 의한 불안정한 상태가 전혀 없다는 것이다.
상기 실시형태의 설명에서는 상부 지그를 덮기 전, 예컨대 범프 부품(104)을 배선기판(102)에 탑재할 시에 배선기판(102)에는 평탄성을 강제하는 아무런 힘도 작용하지 않는다. 이 시점에서 강제력이 필요한 경우는 지지기판(101)을 투기성(透氣性)의 기판으로 함으로써 하부로부터 배선기판(102)을 감압 흡착하여 강제력을 작용시킬 수도 있다. 격벽내 공간(107)을 감압하여 언더필을 주입할 시에도 배선기판(102)을 감압 흡착하여, 주입시의 배선기판(102)의 휘어짐을 방지해도 된다.
또한, 배선기판(102)을 상부 지그의 외부까지 끌어내 놓으면 언더필을 주입하기 전에 회로의 전기적 검사도 가능하다. 접속불량이 발견되면, 상부 지그를 제거하여 용이하게 리페어할 수 있다.
본 발명을 실시하는 수단으로서 도2와 같은 지그를 사용하는 것으로 설명했는데, 지그의 변형이나 다른 실현방법도 많이 생각할 수 있다. 예컨대, 격벽(202)을 얇은 필름으로 하고, 격벽(202) 양측의 압력차에 의해, 인접하는 범프 부품(104)의 사이에서 격벽(202)을 배선기판(102)에 밀착(또는 접근)시키는 것도 생각할 수 있다. 또는, 도9에 도시하는 바와같이, 각 범프 부품(104)의 사이를 칸막이하도록 격벽(202)에 리브(232)를 형성해 두어도 된다. 도9중, 233은 리브(232)로 칸막이된 인접하는 공간의 압력차를 해소하기 위해, 또는, 언더필을 주입하기 위해, 리브(232)에 형성된 홈이다. 이상과 같이, 격벽(202)이 배선기판(102)에 밀착(또는 접근)된 부분, 또는 리브(232)가 형성된 부분에는 언더필이 거의 형성되지 않는다. 이 부분은 범프 부품의 실장체를 얻은 후, 각 범프 부품마다 절단하여 분리할 시에 분리를 용이하게 하기 위한 절결로서 이용할 수 있다. 물론 이러한 구성도 본 발명에서 일탈되는 것이 아니다.
또한, 도2에서는 주입용 파이프(203), 감압용 파이프(204), 가압용 파이프(205)를 각 1개씩 삽입할 수 있는 지그를 예시하였지만, 이들 파이프(203, 204, 205)의 개수나 삽입위치는 도2의 구성에 한정되지 않는다. 특히 주입용 파이프(203)에 관해서는 격벽내 공간(107)의 형상이나 범프 부품(104)의 배치등을 고려하여, 중앙부에 배치하거나, 다른 장소에 복수개 배치함으로써, 언더필 주입속도의 향상이나 미충전 개소의 발생 방지 등에 효과를 얻을 수 있다.
또한, 범프 부품(104)을 배선기판(102)상에 재치한 후, 상부 지그를 덮을시에 범프 부품(104)과 격벽(202)과의 사이에 시트형상물을 개재시켜도 된다. 이에 따라, 예컨대, 격벽(202)에 언더필이 부착되는 것을 방지할 수 있다. 또는 상부 지그의 분리가 용이하게 된다. 또는, 시트형상물에 인쇄 등을 실시하여 언더필과 일체화시킴으로써, 시트형상물을 최종적으로 얻을 수 있는 범프 부품 실장체의 외장 필름으로 할 수 있다. 이러한 시트형상물로는 그 목적이나 용도에 따라 폴리에스테르 필름, 폴리이미드필름 등의 수지 필름을 이용할 수 있고, 또한 표면에 이형(離型) 처리 등의 표면처리를 실시해도 된다.
범프 부품(104)을 배선기판(102)에 가압하기 위해 부여하는 격벽(202) 양측의 압력차는 범프 부품(104)과 배선기판(102)과의 접속방법에 따라 적절히 설정한다. 예컨대, 도전성 접착제를 통하여 접속하는 경우에는 1범프당 0.01∼0.2N의 힘이 부여되도록 압력차를 설정한다. 또한, ACF를 통하여 접속하는 경우에는 ACF를 변형시킬 필요가 있으므로 큰 힘이 필요하고, 예컨대 1범프당 1N정도의 힘이 부여되도록 압력차를 설정한다.
이상의 설명에 있어서는 높이가 동일한 범프 부품을 실장하는 경우에 대해 기술했지만, 본 발명은 높이가 다른 범프 부품을 실장하는 경우에 적용할 수 있다. 또한, 본 발명은 범프 부품과 함께 범프를 가지지 않는 일반 표면실장용 전자부품인 칩 콘덴서나 칩 저항 등을 함께 실장하는 경우에도 적용시킬 수 있다.
도10은 높이가 다른 범프 부품(104, 104’)을 함께 실장하는 경우의 실장체의 제조방법을 도시한 개략 단면도이다. 또한, 도11은 범프 부품(104)과 칩 콘덴서나 칩 저항 등의 일반 표면실장용 전자부품(241, 242, 243)을 함께 실장하는 경우의 실장체의 제조방법을 나타낸 개략 단면도이다. 도10, 도11에 도시하는 바와같이, 높이가 다른 부품이 혼재해 있는 경우라도, 격벽(106)이 부품의 높이에 따라 유연하게 변형되므로, 모든 부품에 압압력을 부여할 수 있다.
또한, 격벽의 격벽내 공간측의 면을 부품표면의 고저에 따라 미리 가공(성형)해 놓아도 된다. 예컨대, 도12A에 도시하는 바와같이, 격벽(250)의 한쪽면에 높은 부품의 실장위치에 대응하는 위치에 오목부(251)를 형성해 둔다. 이렇게 함으로써, 도12B에 도시하는 바와같이, 높은 전자부품(245)에 근접해 배치된 낮은 범프 부품(104)에도 압압력을 부여할 수 있다. 또한, 도12A와 달리 격벽이 낮은 부품의 실장위치에 대응하는 위치에 상기 부품을 압압할 수 있는 볼록부를 형성해도 된다.
또한, 도11, 도12B에서 명백한 바와같이, 격벽내 공간(107)내에 언더필을 주입함으로써, 높은 부품(241, 242, 243, 245)의 주위에 언더필을 가는 띠상으로 형성할 수 있다. 이에 따라 이들 부품의 실장강도를 보강할 수 있다.
또한, 도10, 도11, 도12B는 본 발명 실장체의 제조방법의 실시형태예의 기본구성을 개념적으로 도시한 것에 불과하고, 이들 도면에 도시한 격벽을 도9에 도시 한 것과 같은 격벽 지지체로 지지해도 되는 것은 말할 필요도 없다.
본 발명에서, 격벽이「유연하다」라는 것은 상기 설명에서 명백한 바와같이 넓은 의미로 해석하여야 하고, 양측의 압력차로 격벽내 공간내의 범프 부품을 압압할 수 있는 정도의 유연성을 구비하고 있는 것을 의미한다. 또한, 배선기판에 압압됨으로써 배선기판과 밀착하고, 기밀한 격벽내 공간을 형성할 수 있는 정도의 유연성을 구비하고 있는 것이 바람직하다.
이상 설명한 바와같이, 본 발명에 의하면, 범프 부품을 탑재한 후의 열공정에 의해 야기되는 불안정한 상태가 전혀 없고, 실장 수율을 높히고, 또한 저비용의 실장 방법을 제공할 수 있다.









Claims (36)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 강체이고 상면이 평탄한 지지기판상에 배선기판을 재치하는 공정과,
    복수의 범프 부품의 범프 또는 상기 배선기판의 전극에 도전성 접착제를 부여하는 공정과,
    상기 복수의 범프 부품을 상기 배선기판상에 플립 실장하는 공정과,
    상기 복수의 범프 부품을 유연한 격벽으로 덮고, 상기 격벽과 상기 배선기판과의 사이에 공간을 형성하는 공정과,
    상기 공간을 감압중 혹은 감압후에 상기 공간에 언더필을 주입하는 공정과,
    상기 격벽의 양측에 압력차를 부여하여 상기 범프 부품을 상기 배선기판에 가압하는 공정과,
    상기 가압한 상태에서 상기 도전성 접착제를 건조, 경화, 또는 용융시키는 공정과,
    상기 언더 필을 경화시키는 공정을 가지며,
    상기 언더필을 주입하는 공정에서, 유연한 상기 격벽에 대하여, 유연한 상기 격벽과 상기 배선기판과의 사이의 상기 공간과는 반대측 공간을 가압하는 것을 특징으로 하는 범프 부품 실장체의 제조방법.
  8. 삭제
  9. 삭제
  10. 제7항에 있어서, 상기 범프 부품이 납땜 범프를 구비하고,
    상기 가압한 상태에서 상기 납땜 범프를 용융시키는 공정을 더 가지는, 범프 부품 실장체의 제조방법.
  11. 제7항에 있어서, 상기 플립 실장하는 공정에서, 상기 범프 부품과 상기 배선기판과의 사이에 접착제를 개재시키고,
    상기 가압한 상태에서 상기 접착제를 건조, 경화, 또는 용융시키는 공정을 더 가지는, 범프 부품 실장체의 제조방법.
  12. 제7항에 있어서, 또한, 상기 배선기판을 절단하는 공정을 가지는, 범프 부품 실장체의 제조방법.
  13. 제7항에 있어서, 상기 범프 부품과 상기 격벽과의 사이에 시트형상물을 개재시키는, 범프 부품 실장체의 제조방법.
  14. 제7항에 있어서, 상기 복수의 범프 부품 중의 적어도 1개는 다른 범프 부품과 높이가 다른, 범프 부품 실장체의 제조방법.
  15. 제7항에 있어서, 유연한 상기 격벽과 상기 배선기판과의 사이의 상기 공간을 형성하는 공정 전에, 또한, 상기 범프 부품 이외의 전자 부품을 상기 배선기판상에 실장하는 공정을 가지는, 범프 부품 실장체의 제조방법.
  16. 배선기판을 재치하기 위한, 강체이고 상면이 평탄한 지지기판과, 유연한 격벽과, 상기 격벽을 지지하는 격벽 지지체와, 상기 격벽과 상기 격벽 지지체와의 사이에 형성된 밀폐공간을 가지며,
    상기 격벽을 지지한 격벽 지지체와 상기 지지기판을, 상기 배선기판을 끼고 일체화했을 때, 상기 격벽과 상기 배선기판으로 밀폐된 격벽내 공간이 형성되고,
    상기 격벽과 상기 격벽 지지체에 의해 형성된 밀폐공간을 가압하기 위한 가압용 파이프를 삽입하기 위한 고무마개와,
    상기 격벽과 상기 배선기판으로 밀폐된 상기 공간을 감압하기 위한 감압용 파이프를 삽입하기 위한 고무마개와,
    상기 격벽과 상기 배선기판으로 밀폐된 상기 공간에 언더필을 주입하기 위한 주입용 파이프를 삽입하기 위한 고무마개를 더 가지는 것을 특징으로 하는 범프 부품 실장체의 제조장치.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제16항에 있어서, 상기 지지기판은 투기성(透氣性)의 기판이고, 상기 배선기판을 감압 흡착함으로써 상기 배선기판을 지지하는, 범프 부품 실장체의 제조장치.
  22. 제16항에 있어서, 상기 격벽을 지지한 격벽 지지체와 상기 지지기판을, 상기 배선기판을 사이에 두고 일체화했을 때, 상기 배선기판의 배선 일부가 노출되는, 범프 부품 실장체의 제조장치.
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 제7항에 있어서, 압력차에 의해 상기 범프 부품을 가압한 상태에서 가열하는 공정을 더 가지는, 범프 부품 실장체의 제조방법.
  34. 제7항에 있어서, 상기 지지기판에 상기 배선기판을 흡인함으로써 상기 배선기판의 평탄성을 강제하는 것을 특징으로 하는 범프 부품 실장체의 제조방법.
  35. 제7항에 있어서, 유연한 상기 격벽이 상기 각 범프 부품의 사이를 칸막이하는 리브를 가지는, 범프 부품 실장체의 제조방법.
  36. 제16항에 있어서, 상기 격벽이 상기 각 범프 부품의 사이를 칸막이하는 리브를 가지는, 범프 부품 실장체의 제조장치.
KR1020010007723A 2000-02-18 2001-02-16 범프 부품 실장체의 제조방법 및 그 제조장치 KR100552095B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000040618 2000-02-18
JP2000-040618 2001-02-16

Publications (2)

Publication Number Publication Date
KR20010082698A KR20010082698A (ko) 2001-08-30
KR100552095B1 true KR100552095B1 (ko) 2006-02-13

Family

ID=18563973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010007723A KR100552095B1 (ko) 2000-02-18 2001-02-16 범프 부품 실장체의 제조방법 및 그 제조장치

Country Status (4)

Country Link
US (1) US6513236B2 (ko)
EP (1) EP1139410A3 (ko)
KR (1) KR100552095B1 (ko)
TW (1) TW513898B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW536768B (en) 2001-08-03 2003-06-11 Matsushita Electric Ind Co Ltd Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body
US7015066B2 (en) * 2001-09-05 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly
US20040238115A1 (en) * 2001-09-12 2004-12-02 Hisao Matsuno Circuit device mounting method and press
US20050161815A1 (en) * 2004-01-27 2005-07-28 Joseph Sun Package of a semiconductor device with a flexible wiring substrate and method for the same
US7303400B2 (en) * 2004-01-27 2007-12-04 United Microelectronics Corp. Package of a semiconductor device with a flexible wiring substrate and method for the same
US20050253993A1 (en) * 2004-05-11 2005-11-17 Yi-Ru Chen Flat panel display and assembly process of the flat panel display
US7215032B2 (en) * 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US8456015B2 (en) * 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7989958B2 (en) * 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
DE102005041354B3 (de) * 2005-08-31 2007-01-25 Siemens Audiologische Technik Gmbh Verfahren zum Bestücken einer Leiterplatine durch isostatische Kräfte
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US20070281460A1 (en) * 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
CN101517720A (zh) * 2006-09-15 2009-08-26 琳得科株式会社 半导体器件的制造方法
JP2008192725A (ja) * 2007-02-02 2008-08-21 Spansion Llc 半導体装置及びその製造方法並びに半導体装置の製造装置
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP4319229B2 (ja) * 2007-03-29 2009-08-26 シャープ株式会社 半導体装置
US20090108433A1 (en) * 2007-10-30 2009-04-30 Kenji Masumoto Multilayer semiconductor device package assembly and method
JP5425404B2 (ja) * 2008-01-18 2014-02-26 東京エレクトロン株式会社 アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
CN107492528A (zh) * 2016-06-13 2017-12-19 恩智浦美国有限公司 具有石墨烯条带的柔性半导体装置
CN113276359B (zh) * 2020-02-19 2022-11-08 长鑫存储技术有限公司 注塑模具及注塑方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352629A (en) * 1993-01-19 1994-10-04 General Electric Company Process for self-alignment and planarization of semiconductor chips attached by solder die adhesive to multi-chip modules
JPH06295936A (ja) * 1993-04-09 1994-10-21 Fujitsu Ltd 半導体装置の装着方法
JPH07297231A (ja) * 1994-04-25 1995-11-10 Matsushita Electric Ind Co Ltd チップの実装用治具および実装方法
US5605547A (en) * 1995-03-27 1997-02-25 Micron Technology, Inc. Method and apparatus for mounting a component to a substrate using an anisotropic adhesive, a compressive cover film, and a conveyor
JPH10125825A (ja) * 1996-10-23 1998-05-15 Nec Corp チップ型デバイスの封止構造およびその封止方法
JPH10189657A (ja) * 1996-12-27 1998-07-21 Rohm Co Ltd 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造
US5998242A (en) * 1997-10-27 1999-12-07 Lsi Logic Corporation Vacuum assisted underfill process and apparatus for semiconductor package fabrication

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
JPH01309343A (ja) 1988-06-08 1989-12-13 Fuji Electric Co Ltd 半導体装置の実装方法
US5207369A (en) * 1990-11-29 1993-05-04 Matsushita Electric Industrial Co., Ltd. Inner lead bonding apparatus
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
US5861678A (en) * 1997-12-23 1999-01-19 Micron Technology, Inc. Method and system for attaching semiconductor dice to substrates
JPH11204575A (ja) * 1998-01-16 1999-07-30 Sony Corp 回路基板、実装装置及び実装方法
JP3381601B2 (ja) * 1998-01-26 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
JP3625646B2 (ja) * 1998-03-23 2005-03-02 東レエンジニアリング株式会社 フリップチップ実装方法
JP3203346B2 (ja) * 1998-11-02 2001-08-27 サンユレック株式会社 電子部品の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352629A (en) * 1993-01-19 1994-10-04 General Electric Company Process for self-alignment and planarization of semiconductor chips attached by solder die adhesive to multi-chip modules
JPH06295936A (ja) * 1993-04-09 1994-10-21 Fujitsu Ltd 半導体装置の装着方法
JPH07297231A (ja) * 1994-04-25 1995-11-10 Matsushita Electric Ind Co Ltd チップの実装用治具および実装方法
US5605547A (en) * 1995-03-27 1997-02-25 Micron Technology, Inc. Method and apparatus for mounting a component to a substrate using an anisotropic adhesive, a compressive cover film, and a conveyor
JPH10125825A (ja) * 1996-10-23 1998-05-15 Nec Corp チップ型デバイスの封止構造およびその封止方法
JPH10189657A (ja) * 1996-12-27 1998-07-21 Rohm Co Ltd 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造
US5998242A (en) * 1997-10-27 1999-12-07 Lsi Logic Corporation Vacuum assisted underfill process and apparatus for semiconductor package fabrication

Also Published As

Publication number Publication date
EP1139410A3 (en) 2003-09-24
US6513236B2 (en) 2003-02-04
TW513898B (en) 2002-12-11
KR20010082698A (ko) 2001-08-30
US20010015010A1 (en) 2001-08-23
EP1139410A2 (en) 2001-10-04

Similar Documents

Publication Publication Date Title
KR100552095B1 (ko) 범프 부품 실장체의 제조방법 및 그 제조장치
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US9999131B2 (en) Printed circuit board with embedded electronic component and manufacturing method thereof
US6521480B1 (en) Method for making a semiconductor chip package
US5795799A (en) Method for manufacturing electronic apparatus sealed by concave molded resin enveloper
JP3889856B2 (ja) 突起電極付きプリント配線基板の製造方法
US7971351B2 (en) Method of manufacturing a semiconductor device
US20150214193A1 (en) Stacked electronic component and manufacturing method thereof
US6870272B2 (en) Methods of making microelectronic assemblies including compliant interfaces
US20030166313A1 (en) Semiconductor element mounting method
JP2008060585A (ja) 半導体チップの順応性インターフェースを形成する方法
US20090258460A1 (en) Manufacturing method of semiconductor device
JPH09172038A (ja) 半導体素子の基板上接着連結構造
KR101493340B1 (ko) 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법
US6966964B2 (en) Method and apparatus for manufacturing semiconductor device
JPH10125825A (ja) チップ型デバイスの封止構造およびその封止方法
JP2001308510A (ja) バンプ部品実装体の製造方法及びその製造装置
US20060057780A1 (en) Manufacturing apparatus of semiconductor devices, and method of manufacturing semiconductor devices
JP3564980B2 (ja) 半導体チップの実装方法
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
KR20010014797A (ko) 반도체장치 및 그 제조방법
JP2008192725A (ja) 半導体装置及びその製造方法並びに半導体装置の製造装置
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP2009004462A (ja) 半導体装置の実装方法
JP3763962B2 (ja) チップ部品のプリント配線基板への搭載方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030829

Effective date: 20050620

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee