JPH11204575A - 回路基板、実装装置及び実装方法 - Google Patents

回路基板、実装装置及び実装方法

Info

Publication number
JPH11204575A
JPH11204575A JP10006778A JP677898A JPH11204575A JP H11204575 A JPH11204575 A JP H11204575A JP 10006778 A JP10006778 A JP 10006778A JP 677898 A JP677898 A JP 677898A JP H11204575 A JPH11204575 A JP H11204575A
Authority
JP
Japan
Prior art keywords
wiring board
electronic component
mounting
semiconductor element
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10006778A
Other languages
English (en)
Inventor
Mitsuru Mura
満 村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10006778A priority Critical patent/JPH11204575A/ja
Publication of JPH11204575A publication Critical patent/JPH11204575A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】電子部品の実装の信頼性を格段的に向上させ得
る回路基板、実装装置及び実装方法を実現し難かつた。 【解決手段】回路基板において、配線基板の一面上に位
置決めしてマウントされた電子部品を覆うように配置さ
れ、その内部が減圧されることにより生じる収縮応力に
基づいて電子部品を配線基板上に押しつける高気密性の
押え手段を設けるようにした。また実装装置において、
配線基板の一面上に電子部品を位置決めして載上すると
共に、当該電子部品を覆うように配線基板の一面上に高
気密性の押え手段を載上する載上手段と、押え手段の内
側を減圧する減圧手段とを設けるようにした。さらに実
装方法において、配線基板の一面上に電子部品を位置決
めして載上すると共に、当該電子部品を覆うように配線
基板の一面上に高気密性の押え手段を載上する第１のス
テツプと、押え手段の内側を減圧する第２のステツプと
を設けるようにした。

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（図１〜図４） 発明の実施の形態 （１）本実施の形態による回路基板の構成（図１） （２）本実施の形態による実装装置の構成（図２〜図
４） （３）本実施の形態の動作及び効果（図１〜図４） （４）他の実施の形態（図１〜図４） 発明の効果
【０００３】
【発明の属する技術分野】本発明は回路基板、実装装置
及び実装方法に関し、例えば半導体素子をフエースダウ
ンで配線基板上に実装するいわゆるフリツプチツプ実装
に適用して好適なものである。
【０００４】
【従来の技術】従来、フリツプチツプ実装法の１つとし
て、半導体素子の各電極（以下、パツドと呼ぶ）上にそ
れぞれはんだをめつき法、蒸着法又は転写法等を用いて
供給することにより突起電極（以下、バンプと呼ぶ）を
形成し、これら各バンプをそれぞれ配線基板上の対応す
る各電極（以下、ランドと呼ぶ）と溶融接合する方法が
ある。
【０００５】またフリツプチツプ実装法の他の方法とし
て、半導体素子の各パツド上にそれぞれワイヤボンデイ
ング法を利用して金材からなるバンプを形成し、これら
各バンプがそれぞれ配線基板の対応する電極と圧着する
ように樹脂性接着剤を用いて半導体素子を配線基板上に
接着する方法などもある。
【０００６】そしてこのようなフリツプチツプ実装法
は、半導体素子をベアで配線基板上に実装することがで
きるため、半導体素子をパツケージングして実装する場
合に比べて当該半導体素子を実装するために必要なスペ
ースを少なくすることができ、この結果電化製品の小型
化及び軽量化に貢献し得る利点がある。
【０００７】
【発明が解決しようとする課題】ところが、一般的にシ
リコンを用いて形成される半導体素子と、ガラスエポキ
シ樹脂又はセラミツク等を用いて形成される配線基板と
ではその熱膨張係数が異なる。
【０００８】このためフリツプチツプ実装法によると、
半導体素子が動作し、高温となつている状態では当該半
導体素子及び配線基板の熱膨張係数の差に応じた大きさ
の横方向（半導体素子の配線基板との対向面と平行な方
向）の熱応力が半導体素子の各バンプに与えられる。
【０００９】そしてこの熱応力は、半導体素子の動作が
停止し、当該半導体素子の温度が常温にまで下がるとな
くなるものの、電源のオン／オフによるこのような熱応
力の繰り返しにより半導体素子の各バンプに金属疲労が
生じて破断が発生する問題があつた。
【００１０】そしてこのような金属疲労は、電源のオン
／オフだけに止まらず、半導体素子が実装されている配
線基板のおかれた環境の温度変化によつても生じること
があつた。
【００１１】かかる問題点を解決するため、従来、配線
基板上に実装された半導体素子と当該配線基板との隙間
にエポキシ樹脂材などの絶縁性樹脂材を封入し、当該絶
縁性樹脂材によつて配線基板及び半導体素子を一体に固
定することにより半導体素子の各バンプにかかる応力を
分散させて緩和する方法が広く用いられている。
【００１２】しかしながらこのような方法を用いたとし
ても、上述のような熱サイクルのメカニズムは変わつて
おらず、このため従来のプリツプチツプ実装法では半導
体素子の温度変化の繰り返しによるバンプの破断を回避
し得ないことにより、長期に亘る実装の信頼性を得難い
問題があつた。
【００１３】一方はんだを用いた従来のフリツプチツプ
実装法では、電子機器製品が廃棄された場合に、はんだ
に含まれる重金属である鉛が自然環境に悪影響を及ぼす
おそれがあつた。
【００１４】このため従来では、はんだ（鉛）を用いな
い接続工法として接着樹脂材を用いた圧着工法が提案さ
れているものの、この工法によると接着樹脂材を完全に
硬化させないと接続の確認が行えず、またこれと逆に例
えば半導体素子に不良があつた場合にこの半導体素子を
配線基板上から除去することが非常に困難となるために
製品の歩留りを低下させる問題があつた。
【００１５】本発明は以上の点を考慮してなされたもの
で、電子部品の実装の信頼性を格段的に向上させ得る回
路基板、実装装置及び実装方法を提案しようとするもの
である。
【００１６】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、回路基板において、配線基板との
対向面に複数の電極を有し、配線基板の一面上に位置決
めしてマウントされた電子部品と、電子部品を覆うよう
に配線基板の一面上に配置され、その内部が減圧される
ことにより生じる収縮応力に基づいて電子部品を配線基
板上に押しつける高気密性の押え手段とを設けるように
した。
【００１７】この結果この回路基板では、電子部品の各
電極と、配線基板の配線パターンの対応する部位との接
続が圧接により行われるため、電子部品の各電極がそれ
ぞれ配線基板の配線パターン上を導通をとりながら自在
に移動することができる。
【００１８】かくするにつきこの回路基板では、電子部
品及び配線基板に熱膨張が生じて電子部品の電極と、配
線基板の配線パターンの対応する位置との間の位置関係
に変位が生じた場合においても、電子部品の各電極がそ
れぞれ配線基板の配線パターン上を導通をとりながら移
動することにより、当該電子部品の電極に応力が生じて
導通が破断されるのを未然に回避することができる。
【００１９】また本発明においては、実装装置におい
て、配線基板の一面上に電子部品を位置決めして載上す
ると共に、当該電子部品を覆うように配線基板の一面上
に高気密性の押え手段を載上する載上手段と、押え手段
の内側を減圧し、かくして生じる当該押え手段の収縮応
力に基づいて電子部品を配線基板に押しつける減圧手段
とを設けるようにした。
【００２０】この結果この実装装置により製造される回
路基板では、電子部品の各電極と、配線基板の配線パタ
ーンの対応する部位との接続が圧接により行われるた
め、電子部品の各電極がそれぞれ配線基板の配線パター
ン上を導通をとりながら自在に移動することができる。
【００２１】かくするにつきこの回路基板では、電子部
品及び配線基板に熱膨張が生じて電子部品の電極と、配
線基板の配線パターンの対応する位置との間の位置関係
に変位が生じた場合においても、電子部品の各電極がそ
れぞれ配線基板の配線パターン上を導通をとりながら移
動することにより、当該電子部品の電極に応力が生じて
導通が破断されるのを未然に回避することができる。
【００２２】さらに本発明においては、実装方法におい
て、配線基板の一面上に電子部品を位置決めして載上す
ると共に、当該電子部品を覆うように配線基板の一面上
に高気密性の押え手段を載上する第１のステツプと、押
え手段の内側を減圧し、かくして生じる当該押え手段の
収縮応力に基づいて電子部品を配線基板に押しつける第
２のステツプとを設けるようにした。
【００２３】この結果この実装方法により製造される回
路基板では、電子部品の各電極と、配線基板の配線パタ
ーンの対応する部位との接続が圧接により行われるた
め、電子部品の各電極がそれぞれ配線基板の配線パター
ン上を導通をとりながら自在に移動することができる。
【００２４】かくするにつきこの回路基板では、電子部
品及び配線基板に熱膨張が生じて電子部品の電極と、配
線基板の配線パターンの対応する位置との間の位置関係
に変位が生じた場合においても、電子部品の各電極がそ
れぞれ配線基板の配線パターン上を導通をとりながら移
動することにより、当該電子部品の電極に応力が生じて
導通が破断されるのを未然に回避することができる。
【００２５】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
【００２６】（１）本実施の形態による回路基板の構成 図１において、１は全体として本実施の形態による回路
基板を示し、一面に所定の配線パターン２が形成された
配線基板３の当該一面上に、半導体素子４が押えキヤツ
プ５により当該配線基板３上に押し付けられるようにし
て実装されている。
【００２７】実際上半導体素子４は、各パツド上にそれ
ぞれ金材からなるバンプ６が形成されており、これら各
バンプ６がそれぞれ配線基板３の対応するランド２Ａ上
に位置するように位置決めされてマウントされている。
【００２８】また押えキヤツプ５は、上面壁５Ａの下面
周端部に断面逆三角形状の周側壁５Ｂが一体形成される
ことにより気密性高く構成されており、内部がほぼ真空
状態に減圧されている。
【００２９】これによりこの回路基板１においては、押
えキヤツプ５内の負圧により発生するその収縮応力によ
つて、当該押えキヤツプ５の上面壁５Ａの内側面で半導
体素子４を配線基板３に押し付けるように固定し得るよ
うになされている。
【００３０】このため配線基板３の一面上には、押えキ
ヤツプ５の周側壁５Ｂの先端位置に対応させてシリコー
ン系樹脂材等の弾性樹脂材７が予め所定の高さで枠状に
供給されており、かくしてこの弾性樹脂材７をパツキン
として当該弾性樹脂材７により押えキヤツプ５の周側壁
５Ｂの先端を一周に亘つて覆うことにより、当該押えキ
ヤツプ５の周側壁５Ｂの先端及び配線基板３の一面間の
隙間から当該押えキヤツプ５内に空気が漏れ込むのを防
止し、当該押えキヤツプ５内をほぼ真空状態に維持し得
るようになされている。
【００３１】一方押えキヤツプ５の上面壁５Ａの外側面
には逆円錐形状の窪み部５ＡＸが形成されると共に、こ
れと連通するように当該上面壁５Ａの内側面には空気路
５ＡＹが穿設されている。また押えキヤツプ５の窪み部
５ＡＸ内には空気路５ＡＹよりも径の大きい熱溶融性材
料からなるボール弁８が配設されている。
【００３２】これによりこの回路基板１においては、通
常時、押えキヤツプ５内の負圧によつてボール弁８が空
気路５ＡＹの窪み部５ＡＸ側の開口端に吸い付けられて
当該開口端を塞ぐことにより押えキヤツプ５内の真空状
態を維持する一方、例えば半導体素子４のリペア時など
の必要時にはボール弁８を加熱溶融させてこれを押えキ
ヤツプ５内に吸い込ませることによつて、当該押えキヤ
ツプ５内に真空破壊を生じさせ、これを配線基板３上か
ら容易に取り外し得るようにすることができるようにな
されている。
【００３３】この実施の形態の場合、押えキヤツプ５
は、その内部が真空にされた場合においても形状変形が
生じ難い材料のうち、特に熱伝導率の高い例えば銅合金
を用いて形成されている。これによりこの回路基板１に
おいては、半導体素子４の動作時に当該半導体素子４か
ら発生する熱を効率良く押えキヤツプ５の外側に放出し
得るようになされている。
【００３４】（２）本実施の形態による実装装置の構成 ここで図２は、上述のように半導体素子４を配線基板３
上に実装し得るようになされた本実施の形態による実装
装置１０を示すものである。
【００３５】かかる実装装置１０においては、基台１１
上を矢印ｙ方向及びこれと逆方向に移動自在のステージ
１２を有し、先行する製造ラインから供給される処理対
象の配線基板３をこのステージ１２上に載せて所定の処
理位置にまで搬送し得るようになされている。
【００３６】またこの基台１１上には支柱１３及びガイ
ド部材１４を順次介して半導体素子搬送部１５がガイド
部材１４に沿つて矢印ｘ方向及びこれと逆方向に移動自
在に配置されている。さらに半導体素子搬送部１５に
は、矢印ｒ方向及びこれと逆方向に回転自在に、かつ矢
印ｚ方向及びこれと逆方向に移動自在に軸体１６が設け
られており、当該軸体１６の下端部に吸着ヘツド１７が
取り付けられている。
【００３７】この場合吸着ヘツド１７には、図３に示す
ように、押えキヤツプ５の上面中央部に設けられた貫通
口５ＡＺに対応させて当該貫通口５ＡＺよりも径の大き
い吸着孔１７Ａが設けられており、かくして図示しない
負圧源から吸気孔１７Ａに与えられる負圧に基づいて、
図３のように押えキヤツプ５を介して半導体素子４を吸
着保持し得るようになされている。
【００３８】また吸着ヘツド１７には、押えキヤツプ５
の窪み部５ＡＸに対応させてボール弁８よりも径の小さ
い排気孔１７Ｂが設けられており、かくして負圧源から
排気孔１７Ｂに与えられる負圧に基づいて押えキヤツプ
５内の空気を空気路５ＡＹ及び窪み部５ＡＸを順次介し
て吸気し、これを外部に排出し得るようになされてい
る。
【００３９】さらに吸着ヘツド１７にはヒータ１８が内
蔵されており、かくしてヒータ１８に駆動電圧を与えて
吸着ヘツド１７を加熱することによつて当該吸着ヘツド
１７に吸着保持された押えキヤツプ５のボール弁８を溶
融させることができるようになされている。
【００４０】一方基台１１上には、半導体素子搬送部１
５の移動軌跡に対応させて、押えキヤツプ５を位置決め
して載置するための押えキヤツプ載置台１９と、半導体
素子４を位置決めして載置するための半導体素子載置台
２０とが配設されている。
【００４１】また基台１１上の半導体素子載置台２０よ
りも右側にはカメラ２１が配設されており、吸着ヘツド
１７に吸着保持された半導体素子４をこのカメラ２１に
より撮像し、その撮像出力に基づいて当該半導体素子４
の回転方向のずれを補正し得るようになされている。
【００４２】さらに半導体素子搬送部１５にもカメラ２
２が設けられており、ステージ１２上に載置された配線
基板３をこのカメラ２２により撮像し、その撮像出力に
基づいて吸着ヘツド１７により吸着保持されて搬送され
る半導体素子４の配線基板３への実装位置を位置決めし
得るようになされている。
【００４３】かくしてこの実装装置１０では、実装モー
ド時時、所定位置に所定状態に弾性樹脂材７が供給され
た処理対象の配線基板３がステージ１２により処理位置
にまで搬送されると、まず半導体素子搬送部１５が駆動
して図示しない供給源により押えキヤツプ載置台１９上
に供給される押えキヤツプ５と、半導体素子載置台２０
上に位置決めして供給される半導体素子４とを吸着ヘツ
ド１７の下端面に順次吸着させてカメラ２１の上方位置
にまで搬送し、この後カメラ２１の撮像出力に基づいて
軸体１６が必要に応じて回転することにより吸着ヘツド
１７に吸着保持された押えキヤツプ５及び半導体素子４
の回転ずれを補正する。
【００４４】次いで半導体素子搬送部１５のカメラ２２
の撮像出力に基づいてステージ１２上に載置された配線
基板３上の位置を確認しながら当該半導体素子搬送部１
５が右方向に移動することにより吸着ヘツド１７を配線
基板３上方の対応する位置にまで移動させた後、半導体
素子搬送部１５の軸体１６が下降することにより図３
（Ａ）のように吸着ヘツド１７に吸着された押えキヤツ
プ５及び半導体素子４を一体に配線基板３上の所定位置
にマウントする。
【００４５】さらにこの後、図３（Ｂ）のように吸着ヘ
ツド１７により押えキヤツプ５を配線基板３上に押しつ
けた状態のまま負圧源から吸着ヘツド１７の排気孔１７
Ｂに与えられる負圧に基づいて押えキヤツプ５内の空気
Air を当該押えキヤツプ１７内がほぼ真空状態となるま
で排気する。この結果押えキヤツプ５に収縮応力が生
じ、当該押えキヤツプ５により半導体素子４が配線基板
３上に押しつけられた状態に実装される。
【００４６】さらにこの後ステージ１２が矢印ｙ方向に
移動し、この配線基板３を続くラインに送り出す。この
ようにしてこの実装装置１０では、実装モード時、ステ
ージ１２上に順次供給される処理対象の配線基板３の所
定位置に半導体素子４を実装する。
【００４７】一方取外しモード時、まず半導体素子搬送
部１５が駆動してカメラ２２の出力に基づいて吸着ヘツ
ド１７を例えば図３（Ｂ）のように押えキヤツプ５に位
置決めして押し当てる。次いで吸着ヘツド１７内のヒー
タ１８に電圧が与えられ、当該吸着ヘツド１７が加熱さ
れることにより押えキヤツプ５のボール弁８を溶融させ
て当該押えキヤツプ５内の真空状態を破壊させる。
【００４８】そしてこの後真空源から吸着ヘツド１７の
吸気孔１７Ａに負圧が与えられ、この負圧に基づいて押
えキヤツプ５及び半導体素子４を吸着ヘツド１７の下端
面に一体に吸着し、この状態で軸体１６が上昇する。こ
の結果押えキヤツプ５及び半導体素子４が一体に吸着ヘ
ツド１７に吸着保持された状態で配線基板３上から取り
外される。
【００４９】さらにこの後半導体素子搬送部１５が駆動
し、吸着ヘツド１７により吸着保持された押えキヤツプ
５及び半導体素子４を所定位置に搬送する。このように
してこの実装装置１０では、取外しモード時、押えキヤ
ツプ５及び半導体素子４を配線基板３から取り外す。
【００５０】（３）本実施の形態の動作及び効果 以上の構成において、この実装装置１０では、実装モー
ド時、押えキヤツプ５を介して半導体素子４を吸着保持
し、これらを一体に配線基板３上に位置決めしてマウン
トした後、押えキヤツプ５内をほぼ真空状態となるよう
に減圧することにより当該押えキヤツプ５の収縮応力に
よつて半導体素子４を配線基板３上に押しつけるように
実装する。
【００５１】そしてこのような方法により製造された回
路基板１では、半導体素子４の各バンプ６がいずれも配
線基板３の対応するランド２Ａと接合されずに圧接した
状態にあるため、これら各バンプ６がそれぞれ配線基板
３の対応するランド２Ａ上を必要に応じて摺動すること
ができる。
【００５２】従つてこの回路基板１では、例えば半導体
素子４の動作時に発生する熱により当該半導体素子４及
び配線基板３が熱膨張し、半導体素子４及び配線基板３
間の熱膨張係数差により半導体素子４の各バンプ６と、
配線基板３の対応するランド２Ａとの間の相対的な位置
関係に変位が生じた場合においても、その変位量だけ半
導体素子４の各バンプ６が配線基板３の対応するランド
２Ａ上を摺動するためこれら各バンプ６に横方向の応力
がかからず、半導体素子４の各バンプ６に金属疲労や破
壊が生じるのを未然に回避することができる。
【００５３】またこの回路基板１では、上述のように半
導体素子４の各バンプ６が配線基板３の対応するランド
２Ａ上を摺動した場合においても、押えキヤツプ５の収
縮応力によつて常に半導体素子４が配線基板３上に押し
つけられているため、当該半導体素子４及び配線基板３
間の電気的な接続が切断されることはない。
【００５４】実際上例えば一般的に半導体素子４の材料
として使用されるシリコンの熱膨張係数は３〔ppm ／
℃〕であり、また一般的に配線基板３の材料として使用
されるガラスエポキシ樹脂の熱膨張係数は18〔ppm ／
℃〕であり、半導体素子４及び配線基板３間には熱膨張
係数の差に室温からの温度差を乗じた分だけ微小な変位
が生じるが、この変位は電気的な接続が切断されるよう
な大きさではなく、配線基板３に形成されるランド２Ａ
の大きさにより実用上十分に吸収することができる。
【００５５】さらにこの回路基板１では、この後回路へ
の電気供給が停止され、半導体素子４及び配線基板３の
温度が常温に下がつた場合にも上述と同様にして半導体
素子４の各バンプ６が配線基板３の対応するランド２Ａ
上を摺動して元の位置に戻るため、温度変化が繰り返し
生じた場合においても半導体素子４の各バンプ６の金属
疲労を防止しながら常に半導体素子４及び配線基板３間
の導通を取ることができ、この結果信頼性の高い接続を
長期間に亘つて得ることができる。
【００５６】以上の構成によれば、配線基板３上の対応
する位置に半導体素子４を位置決めしてマウントすると
共に、当該半導体素子４を覆うように気密性の高い押え
キヤツプ５を配置し、かつ当該押えキヤツプ５内を減圧
してその収縮応力によつて半導体素子４を配線基板３上
に押しつけるようにして実装するようにしたことによ
り、半導体素子４の各バンプ６の金属疲労を防止しなが
ら常に半導体素子４及び配線基板３間の導通を取ること
ができ、かくして実装の信頼性を格段的に向上させ得る
回路基板、実装装置及び実装方法を実現できる。
【００５７】（４）他の実施の形態 なお上述の実施の形態においては、配線基板上に実装す
る実装対象として半導体素子を適用するようにした場合
について述べたが、本発明はこれに限らず、実装対象と
しては、配線基板との対向面に突起電極が設けられたこ
の他種々の電子部品に広く適用することができる。
【００５８】また上述の実施の形態においては、その内
部が減圧されることにより生じる収縮応力に基づいて半
導体素子４を配線基板３上に押しつける高気密性の押え
手段としての押えキヤツプ５を図１のように構成するよ
うにした場合について述べたが、本発明はこれに限ら
ず、押えキヤツプ５の構成としてはこの他種々の構成を
広く適用することができる。
【００５９】さらに上述の実施の形態においては、押え
キヤツプ５内の真空破壊用の貫通孔を逆三角錐形状の窪
み部５ＡＸと、当該窪み部５ＡＸと連通する空気路５Ａ
Ｙとで構成するようにした場合について述べたが、本発
明はこれに限らず、真空破壊用の貫通孔の構成として
は、この他種々の構成を広く適用できる。
【００６０】さらに上述の実施の形態においては、押え
キヤツプ５の窪み部５ＡＸ及び空気路５ＡＹからなる貫
通孔の外側の開口端を塞ぐ熱溶融性材料からなる閉塞手
段としてボール弁８を適用するようにした場合について
述べたが、本発明はこれに限らず、閉塞手段の形状とし
ては、この他種々の形状を広く適用することができる。
【００６１】さらに上述の実施の形態においては、配線
基板３の一面上に半導体素子４を位置決めしてマウント
すると共に、当該半導体素子４を覆うように配線基板３
の一面上に高気密性の押えキヤツプ５を載上する載上手
段を、図２のように構成された実装装置１０の半導体素
子搬送部１５と、図３のように構成された吸着ヘツド１
７と、負圧源とにより構成するようにした場合について
述べたが、本発明はこれに限らず、載上手段の構成とし
ては、この他種々の構成を広く適用できる。
【００６２】さらに上述の実施の形態においては、押え
キヤツプ５の内部を減圧し、かくして生じる当該押えキ
ヤツプ５の収縮応力に基づいて半導体素子４を配線基板
３に押しつける減圧手段を、図３のように構成された吸
着ヘツド１７及び負圧源により構成するようにした場合
について述べたが、本発明はこれに限らず、減圧手段の
構成としてはこの他種々の構成を広く適用できる。
【００６３】
【発明の効果】上述のように本発明によれば、回路基板
において、配線基板との対向面に複数の電極を有し、配
線基板の一面上に位置決めしてマウントされた電子部品
と、電子部品を覆うように配線基板の一面上に配置さ
れ、その内部が減圧されることにより生じる収縮応力に
基づいて電子部品を配線基板上に押しつける高気密性の
押え手段とを設けるようにしたことにより、電子部品及
び配線基板に熱膨張が生じて電子部品の電極と、配線基
板の配線パターンの対応する部位との間の位置関係に変
位が生じた場合においても、電子部品の電極に応力が生
じて導通が破断されるのを未然に回避することができ、
かくして電子部品の実装の信頼性を格段的に向上させ得
る回路基板を実現できる。
【００６４】また本発明によれば、実装装置において、
配線基板の一面上に電子部品を位置決めして載上すると
共に、当該電子部品を覆うように配線基板の一面上に高
気密性の押え手段を載上する載上手段と、押え手段の内
側を減圧し、かくして生じる当該押え手段の収縮応力に
基づいて電子部品を配線基板に押しつける減圧手段とを
設けるようにしたことにより、電子部品及び配線基板に
熱膨張が生じて電子部品の電極と、配線基板の配線パタ
ーンの対応する部位との間の位置関係に変位が生じた場
合においても、電子部品の電極に応力が生じて導通が破
断されるのを未然に回避し得る回路基板を製造すること
ができ、かくして電子部品の実装の信頼性を格段的に向
上させ得る実装装置を実現できる。
【００６５】さらに本発明によれば、実装方法におい
て、配線基板の一面上に電子部品を位置決めして載上す
ると共に、当該電子部品を覆うように配線基板の一面上
に高気密性の押え手段を載上する第１のステツプと、押
え手段の内側を減圧し、かくして生じる当該押え手段の
収縮応力に基づいて電子部品を配線基板に押しつける第
２のステツプとを設けるようにしたことにより、電子部
品及び配線基板に熱膨張が生じて電子部品の電極と、配
線基板の配線パターンの対応する部位との間の位置関係
に変位が生じた場合においても、電子部品の電極に応力
が生じて導通が破断されるのを未然に回避し得る回路基
板を製造することができ、かくして電子部品の実装の信
頼性を格段的に向上させ得る実装方法を実現できる。
【図面の簡単な説明】
【図１】本実施の形態による回路基板の構成を示す断面
図及び上面図である。
【図２】本実施の形態による実装装置の構成を示す略線
的な斜視図である。
【図３】吸着ヘツドの構成を示す断面図である。
【図４】押えキヤツプ及び半導体素子の配線基板への実
装の説明に供する断面図である。
【符号の説明】 １……回路基板、２……配線パターン、２Ａ……ラン
ド、３……配線基板、４……半導体素子、５……押えキ
ヤツプ、５ＡＸ……空気路、５ＡＹ……窪み部、５ＡＺ
……貫通孔、６……バンプ、７……弾性樹脂材、８……
ボール弁、１０……実装装置、１７……吸着ヘツド、１
７Ａ……吸気孔、１７Ｂ……排気孔、１８……ヒータ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 13/04 Ｈ０１Ｌ 23/12 Ｌ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】一面に所定の配線パターンが形成された配
    線基板と、 上記配線基板との対向面に複数の電極を有し、上記配線
    基板の上記一面上に位置決めしてマウントされた電子部
    品と、 上記電子部品を覆うように上記配線基板の上記一面上に
    配置され、その内部が減圧されることにより生じる収縮
    応力に基づいて上記電子部品を上記配線基板上に押しつ
    ける高気密性の押え手段とを具えることを特徴とする回
    路基板。
  2. 【請求項２】上記押え手段は、 その内部の減圧状態を破壊するための貫通孔と、 上記貫通孔の外側の開口端を塞ぐように配置された、熱
    溶融性材料からなる閉塞手段とを具えることを特徴とす
    る請求項１に記載の回路基板。
  3. 【請求項３】一面に所定の配線パターンが形成された配
    線基板の当該一面上の所定位置に、当該配線基板との対
    向面に複数の電極が設けられた電子部品を実装する実装
    装置において、 上記配線基板の上記一面上に上記電子部品を位置決めし
    て載上すると共に、当該電子部品を覆うように上記配線
    基板の上記一面上に高気密性の押え手段を載上する載上
    手段と、 上記押え手段の内部を減圧し、かくして生じる当該押え
    手段の収縮応力に基づいて上記電子部品を上記配線基板
    に押しつける減圧手段とを具えることを特徴とする実装
    装置。
  4. 【請求項４】上記載上手段は、 押え手段の周囲壁に穿設された貫通孔に対応させて、当
    該貫通孔の開口端よりも大きい開口端の吸気孔が設けら
    れた吸着ヘツドを具え、 負圧源から当該吸着ヘツドの上記吸気孔に与えられる負
    圧を上記押え手段の上記貫通孔を介して上記電子部品に
    与えることにより、上記押え手段及び上記電子部品を上
    記吸着ヘツドに一体に吸着保持し、当該吸着保持した上
    記押え手段及び上記電子部品を搬送して上記配線基板上
    に載上することを特徴とする請求項３に記載の実装装
    置。
  5. 【請求項５】一面に所定の配線パターンが形成された配
    線基板の当該一面上の所定位置に、当該配線基板との対
    向面に複数の電極が形成された電子部品を実装する実装
    方法において、 上記配線基板の上記一面上に上記電子部品を位置決めし
    て載上すると共に、当該電子部品を覆うように上記配線
    基板の上記一面上に高気密性の押え手段を載上する第１
    のステツプと、 上記押え手段の内部を減圧し、かくして生じる当該押え
    手段の収縮応力に基づいて上記電子部品を上記配線基板
    に押しつける第２のステツプとを具えることを特徴とす
    る実装方法。
  6. 【請求項６】上記第１のステツプでは、上記押え手段及
    び上記電子部品を一体に吸着保持して上記配線基板上に
    載上することを特徴とする請求項５に記載の実装方法。
JP10006778A 1998-01-16 1998-01-16 回路基板、実装装置及び実装方法 Pending JPH11204575A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10006778A JPH11204575A (ja) 1998-01-16 1998-01-16 回路基板、実装装置及び実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10006778A JPH11204575A (ja) 1998-01-16 1998-01-16 回路基板、実装装置及び実装方法

Publications (1)

Publication Number Publication Date
JPH11204575A true JPH11204575A (ja) 1999-07-30

Family

ID=11647646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10006778A Pending JPH11204575A (ja) 1998-01-16 1998-01-16 回路基板、実装装置及び実装方法

Country Status (1)

Country Link
JP (1) JPH11204575A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6513236B2 (en) * 2000-02-18 2003-02-04 Matsushita Electric Industrial Co., Ltd. Method of manufacturing bump-component mounted body and device for manufacturing the same
CN108231603A (zh) * 2017-12-14 2018-06-29 通富微电子股份有限公司 一种芯片封装体的制备方法以及芯片封装体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6513236B2 (en) * 2000-02-18 2003-02-04 Matsushita Electric Industrial Co., Ltd. Method of manufacturing bump-component mounted body and device for manufacturing the same
CN108231603A (zh) * 2017-12-14 2018-06-29 通富微电子股份有限公司 一种芯片封装体的制备方法以及芯片封装体

Similar Documents

Publication Publication Date Title
US6166434A (en) Die clip assembly for semiconductor package
US5909057A (en) Integrated heat spreader/stiffener with apertures for semiconductor package
US8748229B2 (en) Manufacturing method including deformation of supporting board to accommodate semiconductor device
US8114243B2 (en) Mounting method using thermocompression head
JP2000180469A (ja) 半導体装置用コンタクタ及び半導体装置用コンタクタを用いた試験装置及び半導体装置用コンタクタを用いた試験方法及び半導体装置用コンタクタのクリーニング方法
US6002171A (en) Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
JP3914431B2 (ja) 半導体装置の製造方法
KR20030012808A (ko) 반도체 실장체 제조 방법 및 장치
JP3303832B2 (ja) フリップチップボンダー
JP3686567B2 (ja) 半導体集積回路装置の製造方法および高周波電力増幅装置の製造方法
JPH11204575A (ja) 回路基板、実装装置及び実装方法
JP2002050861A (ja) 常温接合装置及び方法
JP3370842B2 (ja) 半導体装置の実装構造
JP4031383B2 (ja) 半導体装置の接合方法
JPH11274227A (ja) 半導体チップの実装方法および装置
JP2011066116A (ja) 回路モジュールおよびその製造方法
JP3462078B2 (ja) 半導体装置の製造方法および製造装置
JP2001351938A (ja) 半導体装置の製造方法および半導体製造装置
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP4952527B2 (ja) 半導体装置の製造方法及び半導体装置
KR102284943B1 (ko) 본딩 장치 및 본딩 방법
JP4282711B2 (ja) 放熱構造の製造方法
JP3915624B2 (ja) 電子部品装着装置および電子部品装着方法
JP2001257308A (ja) 半導体装置及びその製造方法
JP2004047897A (ja) 電子部品および電子部品の製造方法