JP5425404B2 - アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法 - Google Patents

アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法 Download PDF

Info

Publication number
JP5425404B2
JP5425404B2 JP2008009504A JP2008009504A JP5425404B2 JP 5425404 B2 JP5425404 B2 JP 5425404B2 JP 2008009504 A JP2008009504 A JP 2008009504A JP 2008009504 A JP2008009504 A JP 2008009504A JP 5425404 B2 JP5425404 B2 JP 5425404B2
Authority
JP
Japan
Prior art keywords
amorphous carbon
carbon film
film
gas
wet cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008009504A
Other languages
English (en)
Other versions
JP2009170788A (ja
Inventor
拓 石川
孝明 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008009504A priority Critical patent/JP5425404B2/ja
Priority to CN2009801025501A priority patent/CN101919031A/zh
Priority to US12/863,362 priority patent/US8461047B2/en
Priority to KR1020107015462A priority patent/KR101130086B1/ko
Priority to PCT/JP2009/050192 priority patent/WO2009090912A1/ja
Priority to TW098101552A priority patent/TW200952077A/zh
Publication of JP2009170788A publication Critical patent/JP2009170788A/ja
Application granted granted Critical
Publication of JP5425404B2 publication Critical patent/JP5425404B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置を製造する際のマスク等として好適なアモルファスカーボン膜の処理方法、およびそれを用いた半導体装置の製造方法に関する。
半導体デバイスにおいては、配線層間に層間絶縁膜が形成される。このような層間絶縁膜としては従来からＳｉＯ２膜が用いられてきたが、近時、半導体デバイスのさらなる高速化の要求から、より低誘電率の膜が求められており、このような低誘電率層間絶縁膜（Ｌｏｗ−ｋ膜）としては、例えばＳｉ、Ｏ、Ｃを含むＳｉ主体の有機系材料が用いられつつある。
しかしながら、このようなＳｉ主体の低誘電率膜は高価である上に、他の膜との間で選択性の高いエッチングを行いにくい等の問題があるため、このような問題が生じない低誘電率膜が求められている。
そのような材料として水素を添加したアモルファスカーボン膜が検討されている。アモルファスカーボン膜は、特許文献１に示されているように、処理ガスとして炭化水素ガス等を用いてＣＶＤにより成膜することができ、安価であるし、Ｓｉ主体の低誘電率膜のような不都合が生じない。
また、特許文献１には、アモルファスカーボン膜を、多層レジストの下層のレジスト膜の代わりや、反射防止層等の種々の用途へ適用することが開示されている。
特開２００２−１２９７２号公報
ところで、アモルファスカーボンを層間絶縁膜に適用する場合には、アモルファスカーボンを成膜した後、ダマシン工程にてトレンチ、ビア部分のドライエッチングを行い、その後、ウエット洗浄を行って、エッチング時のデポ物を除去する。この際、ドライエッチング加工されたアモルファスカーボン膜の側壁部分はエッチングダメージを受けており、ウエット洗浄時に水分等により比較的容易に酸化され、水酸基（ＯＨ基）が形成される。そして、形成されたＯＨ基による酸化作用により、その上に形成される膜との密着性が劣化したり、アモルファスカーボン膜自体の誘電率が増加する等、膜特性が劣化してしまう。
本発明はかかる事情に鑑みてなされたものであって、エッチング加工後のアモルファスカーボン膜をウエット洗浄した際の酸化による劣化を抑制することができるアモルファスカーボン膜の処理方法を提供することを目的とする。また、そのような処理方法を適用した半導体装置の製造方法を提供する。
本発明の第１の観点では、基板上に成膜され、ドライエッチング後にウエット洗浄処理が施されたアモルファスカーボン膜の処理方法であって、ウエット洗浄処理後、上層の形成前に、アモルファスカーボン膜にシリコン水素化ガスを接触させてアモルファスカーボン膜の表面改質処理を行うことを特徴とするアモルファスカーボン膜の処理方法を提供する。
本発明の第２の観点では、半導体基板上にアモルファスカーボン膜を含む層間絶縁膜を形成する工程と、前記層間絶縁膜にドライエッチングを施してホールまたはトレンチを形成する工程と、前記ドライエッチングを施した層間絶縁膜にウエット洗浄処理を施す工程と、ウエット洗浄処理後に、アモルファスカーボン膜にシリコン水素化ガスを接触させてアモルファスカーボン膜の表面改質処理を行う工程と、表面改質処理後、アモルファスカーボン膜の上層としてバリア膜を形成する工程と、前記ホールまたはトレンチに配線金属を埋め込む工程とを含むことを特徴とする半導体装置の製造方法を提供する。
上記第１または第２の観点において、前記ウエット洗浄処理の後、前記表面改質処理の前に、前記アモルファスカーボン膜の表面酸化膜を除去する処理を行うことが好ましい。
本発明の第３の観点では、コンピュータ上で動作し、処理装置を制御するプログラムが記憶された記憶媒体であって、前記制御プログラムは、実行時に、上記第１の観点の方法が行われるようにコンピュータに処理装置を制御させることを特徴とするコンピュータ読取可能な記憶媒体を提供する。
本発明によれば、ドライエッチング後にウエット洗浄処理が施されたアモルファスカーボン膜に対し、上層の形成前に、アモルファスカーボン膜にシリコン水素化ガスを接触させて表面改質処理を行うので、ドライエッチングによりダメージを受けてその後ウエット洗浄により水酸基（ＯＨ基）が形成された表面が改質される。このため、その上に形成される膜との密着性が劣化することを抑制することができ、かつＯＨ基が形成されることにより上昇したアモルファスカーボン膜自体の誘電率を回復させることができる。
以下、添付図面を参照しながら本発明の実施形態について説明する。
図１は本実施形態に係るアモルファスカーボン膜の処理方法を含む半導体装置の製造方法の一連の手順を示すフローチャート、図２および図３はその工程断面図である。
本実施形態では、まず、シリコン基板（半導体ウエハ）１０１の上に層間絶縁膜としてのアモルファスカーボン膜１０２を成膜する（ステップ１、図２（ａ））。アモルファスカーボン膜１０２の成膜方法は特に限定されるものではないが、後述するようにＣＶＤで成膜することが好ましい。この際の処理ガスとしては、プロピレン（Ｃ３Ｈ６）、プロピン（Ｃ３Ｈ４）、プロパン（Ｃ３Ｈ８）、ブタン（Ｃ４Ｈ１０）、ブチレン（Ｃ４Ｈ８）、ブタジエン（Ｃ４Ｈ６）、アセチレン（Ｃ２Ｈ２）等の炭化水素ガスや、これらの化合物を主体とするものを用いることができる。また、処理ガスとしてさらに酸素を含有させることにより、比較的低温成膜であっても強固なカーボンネットワークを形成することが可能となる。
アモルファスカーボン膜１０２の成膜後、層間絶縁膜としてのアモルファスカーボン膜１０２に対してドライエッチングを施し、ホール１０３、トレンチ１０４を形成する（ステップ２、図２（ｂ））。具体的には、まず、レジスト層（図示せず）等をマスクとしてビアエッチングを行い、レジストを除去した後、犠牲層（図示せず）を形成し、レジスト層をマスクとしてトレンチエッチングを行い、再びレジストを除去しドライアッシング行い、犠牲膜およびストッパー層（図示せず）をエッチング除去してホール１０３、トレンチ１０４を形成する。このとき、アモルファスカーボン膜１０２には、エッチングやアッシングによるダメージ層１０５が形成されている。
上記ステップ２の処理の後、常法に従ってウエット洗浄を行う（ステップ３、図２（ｃ））。このウエット洗浄の際の水分によりダメージ層１０５が比較的容易に酸化され、ＯＨ基を有する自然酸化膜１０６となる。
次に、必要に応じて表面の自然酸化膜１０６を除去する（ステップ４、図２（ｄ））。自然酸化膜の除去は、プラズマ処理、Ｈ２ガス等の還元ガスを用いた処理、アンモニアガスおよびフッ化水素ガスを用いたＣＯＲ処理等を用いることができる。ただし、このようにして自然酸化膜を除去してもアモルファスカーボン膜１０２の表面にはＯＨ基が存在する変質層１０７が残存する。
自然酸化膜１０６や変質層１０７のようなＯＨ基を有する部分が表面に存在すると、その後に金属膜を形成した場合に金属膜が酸化したり、アモルファスカーボン膜１０２自体の誘電率が上昇して、膜質が劣化してしまう。
このため、次に、上層の形成に先立って、アモルファスカーボン膜１０２に表面改質処理を施し、表面改質層１０８を形成する（ステップ５、図２（ｅ））。このようにアモルファスカーボン膜１０２の表面を改質して表面のＯＨ基を他の基に置換することにより、酸化作用を低減して、その上に形成される膜の密着性の低下を抑制することができる。また、ＯＨ基が存在することによる上昇したアモルファスカーボン膜１０２の誘電率を回復することができる。
このような処理として例えばシリル化処理を挙げることができる。シリル化処理は、アモルファスカーボン膜１０２の表面に形成されたＯＨ基とシリル化剤とを反応させてトリメチルシリル基等のシリル基に置換する処理であり、これによりアモルファスカーボン膜の表面が改質され、表面改質層１０８が形成される。
シリル化剤としては、シリル化反応を起こす物質であれば特に制限なく使用可能であるが、分子内にシラザン結合（Ｓｉ−Ｎ結合）を有する化合物群の中で比較的小さな分子構造を持つものが好ましい。具体的には、例えば、
ＨＭＤＳ（Hexamethyldisilan）、
ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）、
ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、
ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、
ＴＭＳＰｙｒｏｌｅ（1-Trimethylsilylpyrole）、
ＢＳＴＦＡ（N,O-Bis(trimethylsilyl)trifluoroacetamide）、
ＢＤＭＡＤＭＳ（Bis(dimethylamino)dimethylsilane）
等を用いることが可能である。これらの化学構造を以下に示す。
Figure 0005425404
シリル化反応は、シリル化剤としてＤＭＳＤＭＡを用いた場合を例にとると、下記化２式で示され、膜中のＯＨ基がＯ−Ｓｉの形に置き換わる。
Figure 0005425404
シリル化処理は、上記シリル化剤をアモルファスカーボン膜に接触させることにより行うことができ、典型的には後述するように上記シリル化剤の蒸気をアモルファスカーボン膜の表面に接触させることが挙げられる。シリル化剤をアモルファスカーボン膜に塗布することにより行ってもよい。
このようにアモルファスカーボン膜１０２に本実施形態の処理を施した後、アモルファスカーボン膜の上層としてバリア膜１１０を形成する（ステップ６、図３（ａ））。
次に、ホール１０３およびトレンチ１０４をＣｕめっき等で埋めてＣｕ配線層１１１を形成する（ステップ７、図３（ｂ））。そして、形成したＣｕ配線層１１１をＣＭＰにより研磨する（ステップ８、図３（ｃ））。得られる半導体装置の特性を良好にする観点から、Ｃｕ配線層１１１の表面の自然酸化膜を除去することが好ましい。
次に、Ｃｕ配線層１１１およびアモルファスカーボン膜１０２の上に、ＳｉＮ膜等の銅拡散バリア膜１１２を形成する（ステップ９、図３（ｄ））。その後、銅拡散バリア膜１１２の上に、次の層間絶縁膜１１３を形成する（ステップ１０、図３（ｅ））。この層間絶縁膜１１３にも同様にデュアルダマシン法によりホールおよびトレンチを形成し、Ｃｕ配線層を埋め込み、このような処理を所定回数繰り返し、銅多層配線構造を有する半導体装置が製造される。
次に、上記図１のステップ５の本実施形態に係るアモルファスカーボン膜の表面改質処理までの一連の工程を実施するための処理装置群について説明する。図４は、上記一連の工程を実施するための処理装置群を示すブロック図である。この処理装置群は、アモルファスカーボン膜を成膜するアモルファスカーボン膜成膜装置２０１と、半導体ウエハＷの上のアモルファスカーボン膜にドライエッチング処理を施すドライエッチング装置２０２と、エッチング後にレジスト膜等をアッシングするアッシング装置２０３と、エッチング、アッシング後にウエット洗浄処理を行うウエット洗浄処理装置２０４と、ウエット洗浄後にアモルファスカーボン膜の表面の自然酸化膜を除去する自然酸化膜除去装置２０５と、ウエット洗浄後または自然酸化膜除去後にアモルファスカーボン膜に表面改質処理としてのシリル化処理を施すシリル化処理装置２０６とを有している。なお、各装置間でウエハＷを搬送する際には、図示しない搬送装置を用いることができる。搬送装置を用いる代わりにオペレータにより搬送してもよい。また、上記一群の装置のうち、アモルファスカーボン成膜装置２０１とシリル化処理装置２０６は以下に説明するが、他の装置は通常用いられる装置を適用することができるため、詳細な説明は省略する。
これら各装置は、マイクロプロセッサ（コンピュータ）を備えたプロセスコントローラ２１１により一括して制御される構成となっている。プロセスコントローラ２１１には、工程管理者が各装置を管理するためにコマンドの入力操作等を行うキーボードや、各装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース２１２と、各処理装置で実行される各種処理をプロセスコントローラ２１１の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部２１３とが接続されている。
そして、必要に応じて、ユーザーインターフェース２１２からの指示等を受けて、任意のレシピを記憶部２１３から呼び出してプロセスコントローラ２１１に実行させることで、プロセスコントローラ２１１の制御下で、処理装置群において所望の一連の処理が行われる。また、前記レシピは、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、不揮発性メモリなどの読み出し可能な記憶媒体に格納された状態のものであってもよく、さらに、各装置間、あるいは外部の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
次に、アモルファスカーボン膜成膜装置２０１について詳細に説明する。図５はアモルファスカーボン膜の成膜装置の一例を示す断面図である。
このアモルファスカーボン膜成膜装置２０１は、略円筒状のチャンバ２１を有している。このチャンバ２１の内部には、被処理体であるウエハＷを水平に支持するためのサセプタ２２がその中央下部に設けられた円筒状の支持部材２３により支持された状態で配置されている。サセプタ２２の外縁部にはウエハＷをガイドするためのガイドリング２４が設けられている。また、サセプタ２２にはヒータ２５が埋め込まれており、このヒータ２５はヒータ電源２６から給電されることにより被処理基板であるウエハＷを所定の温度に加熱する。サセプタ２２には熱電対２７が埋設されており、この検出信号によりヒータ２５への出力が制御されるようになっている。サセプタ２２の表面近傍には電極２８が埋設されており、この電極２８は接地されている。さらに、サセプタ２２には、ウエハＷを支持して昇降させるための３本のウエハ支持ピン（図示せず）がサセプタ２２の表面に対して突没可能に設けられている。
チャンバ２１の天壁２１ａには、絶縁部材２９を介してシャワーヘッド３０が設けられている。このシャワーヘッド３０は、内部にガス拡散空間３９を有する円筒状をなしており、上面に処理ガスを導入するガス導入口３１、下面に多数のガス吐出口３２を有している。シャワーヘッド３０のガス導入口３１には、ガス配管３３を介して、アモルファスカーボン膜を形成するための処理ガスを供給するガス供給機構３４が接続されている。
シャワーヘッド３０には、整合器３５を介して高周波電源３６が接続されており、この高周波電源３６からシャワーヘッド３０に高周波電力が供給されるようになっている。高周波電源３６から高周波電力を供給することにより、シャワーヘッド３０を介してチャンバ２１内に供給されたガスをプラズマ化することができる。
チャンバ２１の底壁２１ｂには排気管３７が接続されており、この排気管３７には真空ポンプを含む排気装置３８が接続されている。そしてこの排気装置３８を作動させることによりチャンバ２１内を所定の真空度まで減圧することが可能となっている。チャンバ２１の側壁には、ウエハＷの搬入出を行うための搬入出口４０と、この搬入出口４０を開閉するゲートバルブ４１とが設けられている。
アモルファスカーボン膜成膜装置２０１の各構成部、例えば、ヒータ電源２６、ガス供給機構３４，高周波電源３６、排気装置３８等は、装置コントローラ４２接続され、装置コントローラ４２は上記プロセスコントローラ２１１に接続されている。そして、プロセスコントローラ２１１の指令に基づいて装置コントローラ４２によりアモルファスカーボン膜成膜装置２０１の各構成部が制御されるようになっている。
このように構成されたアモルファスカーボン膜成膜装置２０１においては、まず半導体ウエハＷをチャンバ２１内に搬入し、サセプタ２２上に載置する。そして、ガス供給機構３４からガス配管３３およびシャワーヘッド３０を介してプラズマ生成ガスとして例えばＡｒガスを流しながら、排気装置３８によりチャンバ２１内を排気して、チャンバ２１内を所定の減圧状態に維持するとともに、ヒータ２５によりサセプタ２２を１００〜２００℃の所定温度に加熱する。そして、高周波電源３６からシャワーヘッド３０に高周波電力を印加することにより、シャワーヘッド３０と電極２８との間に高周波電界が生じ、処理ガスがプラズマ化される。
その状態で、ガス供給機構３４からアモルファスカーボン膜を成膜するための炭化水素ガスを含む処理ガスをガス配管３３およびシャワーヘッド３０を介してチャンバ２１内に導入する。
これにより、チャンバ２１内に形成されたプラズマにより処理ガスを励起させるとともに、ウエハＷ上で加熱して分解させて、所定の厚さのアモルファスカーボン膜を成膜する。
炭化水素ガスを含む処理ガスとしては、アセチレンと水素ガスを混合したガスを用いることができる。また、この他に、化学式がＣ４Ｈ６で表されるガスを用いることができ、具体的な化合物としては、２−ブチン、ブタジエンを用いることができる。また、処理ガスとしては、Ａｒガス等の不活性ガスが含まれていてもよい。さらに、成膜の際のチャンバ内圧力は、２．７Ｐａ（２０ｍＴｏｒｒ）以下が好ましい。
また、アモルファスカーボン膜を成膜する際のウエハ温度（成膜温度）は、２００℃以下が好ましく、１００〜２００℃がより好ましい。
シャワーヘッド３０に印加される高周波電力の周波数およびパワーは、必要な反応に応じて適宜設定すればよい。このように高周波電力を印加することにより、チャンバ２１内に高周波電界を形成して処理ガスをプラズマ化することができ、プラズマＣＶＤによるアモルファスカーボン膜の成膜を実現することができる。プラズマ化されたガスは反応性が高いため、成膜温度をより低下させることが可能である。なお、プラズマ源としては、このような高周波電力による容量結合型のものに限らず、誘導結合型のプラズマでもよいし、マイクロ波を導波管およびアンテナを介してチャンバ２１内に導入してプラズマを形成するものであってもよい。また、プラズマ生成は必須ではなく、反応性が十分な場合には、熱ＣＶＤによる成膜であってもよい。
このようにして成膜されたアモルファスカーボン膜は、炭素と水素とからなるＣＨｘ膜（０．８＜ｘ＜１．２）であり、誘電率が２．７程度と既存のＬｏｗ−ｋ膜より若干高い値程度であり、十分に低誘電率の層間絶縁膜として適用可能である。また、このように形成されたアモルファスカーボン膜は、Ｃｕの拡散に対するバリア性が高い。
次に、アモルファスカーボン膜の表面改質処理であるシリル化処理を実施するシリル化処理装置２０６について説明する。図６はシリル化処理装置の概略構成を示す断面図である。シリル化処理装置２０６は、ウエハＷを収容するチャンバ５１を備えており、チャンバ５１は、固定された下部容器５１ａと、下部容器５１ａを覆う蓋体５１ｂから構成され、蓋体５１ｂは図示しない昇降装置により昇降自在である。下部容器５１ａにはホットプレート５２が設けられており、ホットプレート５２の周囲から上記いずれかのシリル化剤の蒸気がチャンバ５１内に供給されるようになっている。シリル化剤は気化器５３によって気化されて蒸気状になり、Ｎ２ガスにキャリアされてチャンバ５１に供給される。
ホットプレート５２内には、ヒータ５２ａが埋設されており、このヒータ５２ａがヒータ電源（図示せず）から給電されることによって、例えば、室温〜２００℃の範囲で温度調節が可能であり、その表面には半導体ウエハＷを支持するピン５４が設けられている。半導体ウエハＷをホットプレート５２に直接載置しないことで、ウエハＷの裏面の汚染が防止される。下部容器５１ａの外周部上面には第１シールリング５５が設けられており、蓋体５１ｂの外周部下面には、蓋体５１ｂを下部容器５１ａに押し付けた際に第１シールリング５５と接触する第２シールリング５６が設けられている。これら第１および第２シールリング５５，５６のペアーは内側と外側に２組設けられており、これらの間の空間は減圧可能となっていて、この空間を減圧することにより、チャンバ５１の気密性が確保される。蓋体５１ｂの略中心部には、チャンバ５１に供給されたシリル化剤と窒素ガスを排気するための排気口５７が設けられており、この排気口５７は圧力調整装置５８を介して、真空ポンプ５９に接続されている。
シリル化処理装置２０６の各構成部は、装置コントローラ６０に接続され、装置コントローラ６０は上記プロセスコントローラ２１１に接続されている。そして、プロセスコントローラ２１１の指令に基づいて装置コントローラ６０によりシリル化処理装置２０６の各構成部が制御されるようになっている。
このように構成されるシリル化処理装置２０６においては、蓋体５１ｂを上昇した状態でチャンバ５１内に半導体ウエハＷを搬入してホットプレート５２のピン５４上に載置する。次いで、蓋体５１ｂを下降させてチャンバ５１内を密閉空間とし、さらにチャンバ５１内を減圧して気密性を高め、この状態で、ホットプレート５２を室温〜２００℃の所定の温度に制御するとともに、気化器５３の温度を室温〜５０℃とし、シリル化剤を例えば０．１〜１．０ｇ／ｍｉｎ、Ｎ２ガス（パージガス）を例えば１〜１０Ｌ／ｍｉｎの流量で供給するとともに、処理圧力を６６６〜９６０００Ｐａ（５〜７２０Ｔｏｒｒ）としてシリル化処理を１分程度行う。これにより、シリル化剤の蒸気が半導体ウエハＷに形成されたアモルファスカーボン膜上に供給され、その表面でシリル化反応を生じて表面改質層が形成される。
このように表面改質処理を行うことにより、実質的にＯＨ基が存在しない表面改質層が形成されるので、その上に形成されるＣｕ拡散バリア層との密着性の低下が抑制されるとともに、ＯＨ基の存在により上昇したアモルファスカーボン膜自体の誘電率を２．７程度に回復することができる。
なお、本発明は上記実施形態に限定されることなく、種々の変形が可能である。例えば、上記実施形態では、アモルファスカーボン膜の表面改質処理としてシリル化処理を例示したが、アモルファスカーボン膜を改質することができる処理であれば特に限定されない。例えば、他の方面改質処理として、アモルファスカーボン膜を加熱還元雰囲気中に曝す方法を採用することもできる。ここで還元ガス（雰囲気）としては、シラン（ＳｉＨ４）のようなシリコン水素化ガスを挙げることができる。例えば、既述のアモルファスカーボン膜成膜装置２０１において、室温〜３５０℃の所定温度に維持されたサセプタ２２上にウエハＷを載置し、シャワーヘッド３０から例えばシランガスを供給することにより、アモルファスカーボン膜の表面にシリコン水素化ガスを接触させる。このようにして作製されたアモルファスカーボン膜を、ＥＳＣＡ（Ｘ線光電子分析装置）で観察すると、Ｓｉ−Ｃの結合スペクトルが見られることから、アモルファスカーボンに付着した水酸基は、シリコン水素化ガスと以下のような反応を起こすものと考えられる。
ＳｉＨ４ ＋ ＨＯ−Ｃ− → Ｈ２Ｏ ＋ Ｈ３Ｓｉ−Ｃ
また、上記実施形態では、アモルファスカーボン膜を層間絶縁膜として適用し、かつアモルファスカーボン膜のみで層間絶縁膜を形成した例について示したが、図７や図８のように、ＳｉＯＣ系等の他の低誘電率膜１２０とを積層したものであっても本発明を適用可能である。また、層間絶縁膜に限らず、Ｃｕ拡散バリア膜等の他の用途にアモルファスカーボン膜を適用した場合にも同様に本発明を適用することが可能である。さらに、ドライエッチングによりホールおよびトレンチを形成した例を示したが、これらのいずれかでもよく、他のエッチングであってもよい。
さらに、上記実施形態では、被処理基板として半導体ウエハを例示したが、これに限らず、液晶表示装置（ＬＣＤ）に代表されるフラットパネルディスプレイ（ＦＰＤ）用のガラス基板等、他の基板にも適用可能である。
本実施形態に係るアモルファスカーボン膜の処理方法を含む半導体装置の製造方法の一連の手順を示すフローチャート。 本実施形態に係るアモルファスカーボン膜の処理方法を含む半導体装置の製造方法におけるアモルファスカーボン膜の表面改質処理までの工程を示す工程断面図。 本実施形態に係るアモルファスカーボン膜の処理方法を含む半導体装置の製造方法におけるアモルファスカーボン膜の表面改質処理後の工程を示す工程断面図。 上記半導体装置の製造工程のうち、アモルファスカーボン膜の表面改質処理までの一連の工程を実施するための処理装置群を説明するブロック図。 図４の処理装置群の中のアモルファスカーボン膜成膜装置の概略構成を示す断面図。 図４の処理装置群の中のシリル化処理装置の概略構成を示す断面図。 本発明のアモルファスカーボン膜の処理方法の他の適用例を示す断面図。 本発明のアモルファスカーボン膜の処理方法のさらに他の適用例を示す断面図。
符号の説明
２１；チャンバ
２２；サセプタ
２５；ヒータ
３０；シャワーヘッド
３４，５０；ガス供給機構
３６；高周波電源
４２；装置コントローラ
５１；チャンバ
５２；ホットプレート
５２ａ；ヒータ
５３；気化器
５７；排気口
６０；装置コントローラ
１０１；シリコン基板
１０２；アモルファスカーボン膜
１０３；ホール
１０４；トレンチ
１０５；ダメージ層
１０６；自然酸化膜
１０７；変質層
１０８；表面改質層
１１０；バリア膜
１１１；Ｃｕ配線層
１１２；銅拡散バリア膜
１２０；低誘電率膜
２０１；アモルファスカーボン膜成膜装置
２０２；ドライエッチング装置
２０３；アッシング装置
２０４；ウエット洗浄処理装置
２０５；自然酸化膜除去装置
２０６；シリル化処理装置
２１１；プロセスコントローラ
２１２；ユーザーインターフェース
２１３；記憶部
Ｗ；半導体ウエハ


Claims (5)

  1. 基板上に成膜され、ドライエッチング後にウエット洗浄処理が施されたアモルファスカーボン膜の処理方法であって、
    ウエット洗浄処理後、上層の形成前に、アモルファスカーボン膜にシリコン水素化ガスを接触させてアモルファスカーボン膜の表面改質処理を行うことを特徴とするアモルファスカーボン膜の処理方法。
  2. 前記ウエット洗浄処理の後、前記表面改質処理の前に、前記アモルファスカーボン膜の表面酸化膜を除去する処理を行うことを特徴とする請求項１に記載のアモルファスカーボン膜の処理方法。
  3. 半導体基板上にアモルファスカーボン膜を含む層間絶縁膜を形成する工程と、
    前記層間絶縁膜にドライエッチングを施してホールまたはトレンチを形成する工程と、
    前記ドライエッチングを施した層間絶縁膜にウエット洗浄処理を施す工程と、
    ウエット洗浄処理後に、アモルファスカーボン膜にシリコン水素化ガスを接触させてアモルファスカーボン膜の表面改質処理を行う工程と、
    表面改質処理後、アモルファスカーボン膜の上層としてバリア膜を形成する工程と、
    前記ホールまたはトレンチに配線金属を埋め込む工程と
    を含むことを特徴とする半導体装置の製造方法。
  4. 前記ウエット洗浄処理の後、前記表面改質処理の前に、前記アモルファスカーボン膜の表面酸化膜を除去する処理を行うことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. コンピュータ上で動作し、処理装置を制御するプログラムが記憶された記憶媒体であって、
    前記制御プログラムは、実行時に、請求項１または請求項２の方法が行われるようにコンピュータに処理装置を制御させることを特徴とするコンピュータ読取可能な記憶媒体。
JP2008009504A 2008-01-18 2008-01-18 アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法 Expired - Fee Related JP5425404B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008009504A JP5425404B2 (ja) 2008-01-18 2008-01-18 アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
CN2009801025501A CN101919031A (zh) 2008-01-18 2009-01-09 非晶碳膜的处理方法以及使用其的半导体器件的制造方法
US12/863,362 US8461047B2 (en) 2008-01-18 2009-01-09 Method for processing amorphous carbon film, and semiconductor device manufacturing method using the method
KR1020107015462A KR101130086B1 (ko) 2008-01-18 2009-01-09 어모퍼스 카본막의 처리 방법, 그것을 이용한 반도체 장치의 제조 방법 및 그와 관련된 컴퓨터 판독 가능한 기억 매체
PCT/JP2009/050192 WO2009090912A1 (ja) 2008-01-18 2009-01-09 アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
TW098101552A TW200952077A (en) 2008-01-18 2009-01-16 Method for processing amorphous carbon film, and semiconductor device manufacturing method using the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008009504A JP5425404B2 (ja) 2008-01-18 2008-01-18 アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009170788A JP2009170788A (ja) 2009-07-30
JP5425404B2 true JP5425404B2 (ja) 2014-02-26

Family

ID=40885303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008009504A Expired - Fee Related JP5425404B2 (ja) 2008-01-18 2008-01-18 アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法

Country Status (6)

Country Link
US (1) US8461047B2 (ja)
JP (1) JP5425404B2 (ja)
KR (1) KR101130086B1 (ja)
CN (1) CN101919031A (ja)
TW (1) TW200952077A (ja)
WO (1) WO2009090912A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018017B2 (en) 2016-09-26 2021-05-25 SCREEN Holdings Co., Ltd. Substrate treatment method

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110125651A (ko) 2009-03-10 2011-11-21 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 저 유전상수 실릴화를 위한 시클릭 아미노 화합물
JP5544893B2 (ja) * 2010-01-20 2014-07-09 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP5411171B2 (ja) * 2010-02-05 2014-02-12 東京エレクトロン株式会社 アモルファスカーボン膜を含む積層構造を形成する方法
JP2012079785A (ja) * 2010-09-30 2012-04-19 Tokyo Electron Ltd 絶縁膜の改質方法
US8524329B2 (en) * 2011-12-13 2013-09-03 Lam Research Corporation Electroless copper deposition
FR2984769B1 (fr) * 2011-12-22 2014-03-07 Total Sa Procede de texturation de la surface d'un substrat de silicium, substrat structure et dispositif photovoltaique comportant un tel substrat structure
KR101973077B1 (ko) * 2012-01-18 2019-04-29 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법
JP6225005B2 (ja) * 2013-12-03 2017-11-01 Ｓｐｐテクノロジーズ株式会社 積層膜及びその製造方法
US9305771B2 (en) * 2013-12-20 2016-04-05 Intel Corporation Prevention of metal loss in wafer processing
CN107680497B (zh) * 2017-11-03 2019-12-03 京东方科技集团股份有限公司 显示基板的制造方法、显示基板、显示面板和显示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68929282T2 (de) * 1988-11-09 2001-06-07 Nitto Denko Corp., Ibaraki Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
US5139610A (en) * 1989-04-20 1992-08-18 Honeywell Inc. Method of making a surface etched shadow mask
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5207585A (en) * 1990-10-31 1993-05-04 International Business Machines Corporation Thin interface pellicle for dense arrays of electrical interconnects
JPH06510122A (ja) * 1991-08-23 1994-11-10 エヌチップ　インコーポレイテッド パッケージされていない集積回路のバーン・イン技術
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
US5889327A (en) * 1996-10-04 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with a package having a plurality of bump electrodes and module with a plurality of semiconductor devices
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
JP3627451B2 (ja) 1997-06-04 2005-03-09 東京エレクトロン株式会社 表面処理方法及びその装置
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6426642B1 (en) * 1999-02-16 2002-07-30 Micron Technology, Inc. Insert for seating a microelectronic device having a protrusion and a plurality of raised-contacts
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
JP4002704B2 (ja) * 1999-12-14 2007-11-07 松下電器産業株式会社 半導体装置の製造方法
JP5121090B2 (ja) 2000-02-17 2013-01-16 アプライド マテリアルズ インコーポレイテッド アモルファスカーボン層の堆積方法
US6513236B2 (en) * 2000-02-18 2003-02-04 Matsushita Electric Industrial Co., Ltd. Method of manufacturing bump-component mounted body and device for manufacturing the same
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6461881B1 (en) * 2000-06-08 2002-10-08 Micron Technology, Inc. Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US6641978B1 (en) * 2000-07-17 2003-11-04 Creo Srl Dry multilayer inorganic alloy thermal resist for lithographic processing and image creation
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
KR100486087B1 (ko) 2003-09-22 2005-04-28 동부아남반도체 주식회사 반도체 소자의 층간 절연막 형성 방법
US20050095835A1 (en) * 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
EP1586674A1 (en) * 2004-04-14 2005-10-19 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Coatings, and methods and devices for the manufacture thereof
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
CN1981375A (zh) * 2004-07-02 2007-06-13 东京毅力科创株式会社 半导体器件的制造方法
KR101091896B1 (ko) * 2004-09-04 2011-12-08 삼성테크윈 주식회사 플립칩 반도체 패키지 및 그 제조방법
JP5019741B2 (ja) 2005-11-30 2012-09-05 東京エレクトロン株式会社 半導体装置の製造方法および基板処理システム
JP4247690B2 (ja) * 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
WO2008004584A1 (fr) * 2006-07-05 2008-01-10 Tokyo Electron Limited Procédé de post-traitement destiné à un film de carbone amorphe
US7892937B2 (en) * 2008-10-16 2011-02-22 Micron Technology, Inc. Methods of forming capacitors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018017B2 (en) 2016-09-26 2021-05-25 SCREEN Holdings Co., Ltd. Substrate treatment method

Also Published As

Publication number Publication date
US8461047B2 (en) 2013-06-11
WO2009090912A1 (ja) 2009-07-23
US20110053375A1 (en) 2011-03-03
CN101919031A (zh) 2010-12-15
JP2009170788A (ja) 2009-07-30
TW200952077A (en) 2009-12-16
KR101130086B1 (ko) 2012-03-28
KR20100088713A (ko) 2010-08-10

Similar Documents

Publication Publication Date Title
JP5425404B2 (ja) アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
KR101408063B1 (ko) 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법 및, 상기 방법을 실행시키는 컴퓨터로 판독 가능한 기록 매체
JP5154140B2 (ja) 半導体装置およびその製造方法
KR101011490B1 (ko) 패터닝 방법
TWI498941B (zh) 微細圖形之形成方法及成膜裝置
TWI460792B (zh) 膜形成方法、膜形成設備及膜形成設備之使用方法
WO2004095559A1 (ja) シリコン酸化膜の除去方法及び処理装置
TWI392023B (zh) Treatment of amorphous carbon film
WO2012011480A1 (ja) 層間絶縁層形成方法及び半導体装置
US20220139696A1 (en) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
JP5296714B2 (ja) アモルファスハイドロカーボン膜の後処理方法およびその方法を用いた電子デバイスの製造方法
JP2006269621A (ja) Ａｌｄによる薄膜形成方法および装置
US9698050B1 (en) Method of manufacturing semiconductor device
TWI821885B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
TW201802957A (zh) 半導體裝置之製造方法、基板處理裝置及程式
JP5138291B2 (ja) アモルファスカーボン膜の後処理方法およびそれを用いた半導体装置の製造方法
US20230079925A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium
US20240105443A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium
JP5276743B2 (ja) アモルファスカーボン膜の形成方法および形成装置
JP2024025270A (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5425404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees