KR101408063B1 - 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법 및, 상기 방법을 실행시키는 컴퓨터로 판독 가능한 기록 매체 - Google Patents

아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법 및, 상기 방법을 실행시키는 컴퓨터로 판독 가능한 기록 매체 Download PDF

Info

Publication number
KR101408063B1
KR101408063B1 KR1020130100355A KR20130100355A KR101408063B1 KR 101408063 B1 KR101408063 B1 KR 101408063B1 KR 1020130100355 A KR1020130100355 A KR 1020130100355A KR 20130100355 A KR20130100355 A KR 20130100355A KR 101408063 B1 KR101408063 B1 KR 101408063B1
Authority
KR
South Korea
Prior art keywords
gas
reaction tube
amorphous carbon
carbon film
reaction chamber
Prior art date
Application number
KR1020130100355A
Other languages
English (en)
Other versions
KR20130106800A (ko
Inventor
미츠히로 오카다
유키오 도조
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130106800A publication Critical patent/KR20130106800A/ko
Application granted granted Critical
Publication of KR101408063B1 publication Critical patent/KR101408063B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법은, 반응실 내를 배기하면서, 반응실 내를 800℃∼950℃의 예비 처리 온도로 가열함과 함께 반응실 내에 질소 가스 및 암모니아 가스로 이루어지는 군으로부터 선택된 예비 처리 가스를 공급하여 하지층의 표면으로부터 물을 제거하는 예비 처리를 행하는 공정과, 다음으로, 반응실 내를 배기하면서, 반응실 내를 주(主) 처리 온도로 가열함과 함께 반응실 내에 탄화수소 가스를 공급하여 하지층 상에 아몰퍼스 카본막을 성막하는 주(主) CVD를 행하는 공정을 구비한다.

Description

아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법 및, 상기 방법을 실행시키는 컴퓨터로 판독 가능한 기록 매체{BATCH PROCESSING METHOD FOR FORMING STRUCTURE INCLUDING AMORPHOUS CARBON FILM, AND COMPUTER-READABLE RECORDING MEDIUM FOR PERFORMING THE METHOD}
본 발명은 반도체 처리에 있어서 반도체 웨이퍼 등의 피처리체 상에 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치(batch) 처리 방법에 관한 것이다. 여기에서, 반도체 처리란, 반도체 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat Panel Display)용의 유리 기판 등의 피처리체 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 당해 피처리체 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 여러 가지의 처리를 의미한다.
반도체 디바이스의 제조 프로세스에 있어서는 배선부의 저항이나 용량을 한층 더 저감하는 것을 도모하기 위해, 저(低)유전율의 층간 절연막의 개발이 진행되고 있다. 저유전율의 층간 절연막으로서 아몰퍼스 카본막을 이용할 수 있다. 또한, 반도체 디바이스의 제조 프로세스에 있어서는 회로 패턴 형성을 위해, 포토리소그래피 기술을 이용하여 패턴 형성된 포토레지스트를 마스크로 하여 플라즈마 에칭을 행하고 있다. 최근, 반도체 장치의 미세화에 수반하여, 포토레지스트막의 박막화가 진행되어 오고 있다. 그 때문에, 포토레지스트막만으로는 충분한 에칭 내성을 확보하는 것이 어려워지고 있다. 이러한 문제에 대하여, 다층 레지스트 구조를 이용한 패턴 전사 기술이 제안되고 있다(예를 들면, 일본공개특허공보 2006-140222호 참조). 예를 들면, 다층 레지스트 구조는 하측층, 중간층, 상측층(포토레지스트막)을 포함한다. 이러한 다층 레지스트 구조의 하측층으로서, 아몰퍼스 카본막을 이용할 수 있다.
아몰퍼스 카본막이 이러한 용도로 사용되는 경우, 이 막은 통상, 매엽식(single-substrate type)의 플라즈마 CVD(Chemical Vapor Deposition)를 이용하여 형성된다(예를 들면, 미국 특허 제5,981,000 참조). 이 공보에 개시된 장치에서는, 평행 평판형의 플라즈마 CVD 장치를 이용하여, 챔버 내에 환상(cyclic) 탄화수소 가스를 공급하여, 챔버 내에 플라즈마를 생성하여 성막한다.
이러한 매엽식의 플라즈마 CVD 장치를 이용한 박막의 형성에서는, 일반적으로, 커버리지 성능이 나쁘다는 경향이 있다. 이 때문에, 커버리지 성능이 좋은 장치, 예를 들면, 배치식의 종형 CVD 장치를 이용하여, 아몰퍼스 카본막을 형성하는 것이 검토되고 있다. 그러나, 후술하는 바와 같이, 본 발명자들에 의하면, 종형 CVD 장치를 이용한 경우, 아몰퍼스 카본막 표면의 평탄도가 나빠지는 문제가 발견되고 있다.
본 발명은 표면의 평탄도가 양호한 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법으로서, 반응실 내에 복수매의 피처리체를 수직 방향으로 간격을 두고 겹쳐 쌓은 상태로 수용하는 공정으로서, 상기 피처리체의 각각은 상기 구조가 그 위에 형성되는 하지층(underlying layer)을 갖는, 공정과, 다음으로, 상기 반응실 내를 배기하면서, 상기 반응실 내를 800℃∼950℃의 예비 처리 온도로 가열함과 함께 상기 반응실 내에 질소 가스 및 암모니아 가스로 이루어지는 군으로부터 선택된 예비 처리 가스를 공급하여 상기 하지층의 표면으로부터 물(水)을 제거하는 예비 처리를 행하는 공정과, 다음으로, 상기 반응실 내를 배기하면서, 상기 반응실 내를 주(主) 처리 온도로 가열함과 함께 상기 반응실 내에 탄화수소 가스를 공급하여 상기 하지층 상에 아몰퍼스 카본막을 성막하는 주(主) CVD(chemical vapor deposition)를 행하는 공정을 구비한다.
본 발명의 제2 시점은 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법으로서, 반응실 내에 복수매의 피처리체를 수직 방향으로 간격을 두고 겹쳐 쌓은 상태로 수용하는 공정으로서, 상기 피처리체의 각각은 상기 구조가 그 위에 형성되는 하지층을 갖는, 공정과, 다음으로, 상기 반응실 내를 배기하면서, 상기 반응실 내를 예비 처리 온도로 가열함과 함께 상기 반응실 내에 예비 처리 가스를 공급하여 상기 하지층을 피복하는 소수성층(hydrophobic layer)을 성막하는 예비 처리를 행하는 공정과, 다음으로, 상기 반응실 내를 배기하면서, 상기 반응실 내를 주 처리 온도로 가열함과 함께 상기 반응실 내에 탄화수소 가스를 공급하여 상기 소수성층 상에 아몰퍼스 카본막을 성막하는 주 CVD(chemical vapor deposition)를 행하는 공정을 구비한다.
본 발명의 제3 시점은 프로세서상에서 실행하기 위한 프로그램 지령을 기억하는, 컴퓨터로 판독 가능한 기억 매체로서, 상기 프로그램 지령은, 상기 프로세서에 의해 실행될 때, 성막 장치를 제어하여 제1 또는 제2 시점의 방법을 실행시킨다.
도 1은 본 발명의 실시 형태에 따른 종형 열처리 장치를 나타내는 도면이다.
도 2는 도 1에 나타낸 장치의 제어부의 구성을 나타내는 도면이다.
도 3은 본 발명의 제1 실시 형태에 따른 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법의 레시피를 나타내는 도면이다.
도 4는 실험 1에 있어서의 아몰퍼스 카본막의 성막 레이트(rate)를 나타내는 도면이다.
도 5는 실험 1에 있어서의 아몰퍼스 카본막의 성막 상태를 나타내는 표 도면이다.
도 6은 본 발명의 제2 실시 형태에 따른 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법의 레시피를 나타내는 도면이다.
도 7은 실험 2에 있어서의 아몰퍼스 카본막의 성막 레이트를 나타내는 도면이다.
도 8은 실험 2에 있어서의 아몰퍼스 카본막의 성막 상태를 나타내는 표 도면이다.
도 9A는 실험 3에 있어서 사용한 예비 처리 및 아몰퍼스 카본막의 성막의 조건을 나타내는 표 도면이다.
도 9B는 실험 3에 있어서의 아몰퍼스 카본막의 표면 러프니스(surface roughness; Ra)를 나타내는 도면이다.
도 10은 본 발명의 제3 실시 형태에 따른 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법의 레시피를 나타내는 도면이다.
도 11은 실험 4에 있어서의 아몰퍼스 카본막의 표면 러프니스(Ra)를 나타내는 도면이다.
도 12는 본 발명의 제4 실시 형태에 따른 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법의 레시피를 나타내는 도면이다.
도 13은 실험 5에 있어서의 아몰퍼스 카본막의 표면 러프니스(Ra)를 나타내는 도면이다.
도 14는 각 실시 형태에 따른 방법이 적용되는 다층 레지스트 구조를 나타내는 단면도이다.
본 발명자들은 본 발명의 개발 과정에서, 종형의 배치식 CVD 장치를 이용하여 아몰퍼스 카본막을 형성하는 방법에 관한 문제에 대해서 연구했다. 그 결과, 본 발명자들은 이하에 기술하는 바와 같은 지견을 얻었다.
예를 들면, 다층 레지스트 구조의 최하층으로서 아몰퍼스 카본막을 이용하는 경우, 이 위에는 Si계 무기막 및 포토레지스트막이 차례로 적층된다. 종래의 방법으로 형성된 아몰퍼스 카본막 표면의 평탄도가 나쁘기(표면 러프니스가 큼) 때문에, 이것이 상측의 층에도 영향을 주어, 포토리소그래피에 의한 패턴 전사 정밀도가 악화된다.
아몰퍼스 카본막 표면의 평탄도가 악화되는 이유를 조사한 바, 아몰퍼스 카본막 성막시에, 하지층 상에 존재하는 수분이 이것에 영향을 주는 것이 발견되었다. 즉, 이 수분에 의해, 하지층과 아몰퍼스 카본막과의 계면에서 에칭을 수반하는 바와 같은 이상(abnormal) 반응이 발생한다.
이하에, 이러한 지견에 기초하여 구성된 본 발명의 실시 형태에 대해서 도면을 참조하여 설명한다. 또한 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는, 동일 부호를 붙여, 중복 설명은 필요한 경우에만 행한다.
도 1은 본 발명의 실시 형태에 따른 종형 열처리 장치를 나타내는 도면이다. 도 1에 나타내는 바와 같이, 열처리 장치(1)는 긴쪽 방향이 수직 방향으로 향해진 대략 원통 형상의 반응관(반응실)(2)을 갖는다. 반응관(2)은 내열 및 내부식성이 우수한 재료, 예를 들면, 석영에 의해 형성된다.
반응관(2)의 상단에는, 상단측을 향하여 지름이 축소되듯이 대략 원추 형상으로 형성된 정상부(ceiling; 3)가 설치된다. 정상부(3)의 중앙에는 반응관(2) 내의 가스를 배기하기 위한 배기구(4)가 설치된다. 배기구(4)에는 기밀한(airtight) 배기관(5)을 통하여 배기부(GE)가 접속된다. 배기부(GE)에는 밸브, 진공 배기 펌프(도 1에 도시하지 않음, 도 2에 부호 127로 지시) 등의 압력 조정 기구가 설치된다. 배기부(GE)에 의해, 반응관(2) 내의 분위기가 배출됨과 함께, 소정의 압력(진공도)으로 설정 가능해진다.
반응관(2)의 하방에는 덮개체(6)가 배치된다. 덮개체(6)는 내열 및 내부식성이 우수한 재료, 예를 들면, 석영에 의해 형성된다. 덮개체(6)는 후술하는 보트 엘리베이터(boat elevator; 도 1에 도시하지 않음, 도 2에 부호 128로 지시)에 의해 상하이동 가능하게 구성된다. 보트 엘리베이터에 의해 덮개체(6)가 상승하면, 반응관(2)의 하방측(로(furnace) 입구 부분)이 폐쇄된다. 보트 엘리베이터에 의해 덮개체(6)가 하강하면, 반응관(2)의 하방측(로 입구 부분)이 개구된다.
덮개체(6)의 상부에는 보온통(7)이 설치된다. 보온통(7)은 반응관(2)의 로 입구 부분으로부터의 방열에 의한 반응관(2) 내의 온도 저하를 방지하는 저항 발열체로 이루어지는 평면 형상의 히터(8)를 갖는다. 이 히터(8)는 통 형상의 지지체(9)에 의해, 덮개체(6)의 상면으로부터 소정의 높이로 지지된다.
보온통(7)의 상방에는 회전 테이블(10)이 설치된다. 회전 테이블(10)은 피처리체, 예를 들면, 반도체 웨이퍼(W)를 수용하는 웨이퍼 보트(11)를 회전 가능하게 올려놓는 재치대로서 기능한다. 구체적으로는 회전 테이블(10)의 하부에는 회전 지주(rotary shaft; 12)가 설치된다. 회전 지주(12)는 히터(8)의 중앙부를 관통하여 회전 테이블(10)을 회전시키는 회전 기구(13)에 접속된다.
회전 기구(13)는 모터(도시하지 않음)와, 덮개체(6)의 하면측으로부터 상면측으로 기밀 상태로 관통 도입된 회전축(14)을 구비하는 회전 도입부(15)로 주로 구성된다. 회전축(14)은 회전 테이블(10)의 회전 지주(12)에 연결되어, 회전 지주(12)를 통하여 모터의 회전력을 회전 테이블(10)에 전한다. 이 때문에, 회전 기구(13)의 모터에 의해 회전축(14)이 회전하면, 회전축(14)의 회전력이 회전 지주(12)에 전해져 회전 테이블(10)이 회전한다.
웨이퍼 보트(11)는 반도체 웨이퍼(W)가 수직 방향으로 소정의 간격을 두고 복수매, 예를 들면, 100매 수용 가능하게 구성된다. 웨이퍼 보트(11)는 내열 및 내부식성이 우수한 재료, 예를 들면, 석영에 의해 형성된다. 이와 같이, 회전 테이블(10) 상에 웨이퍼 보트(11)가 올려놓여지기 때문에, 회전 테이블(10)이 회전하면 웨이퍼 보트(11)가 회전하여, 웨이퍼 보트(11) 내에 수용된 반도체 웨이퍼(W)가 회전한다.
반응관(2)의 주위에는, 반응관(2)을 둘러싸도록, 예를 들면, 저항 발열체로 이루어지는 히터(16)가 설치된다. 이 히터(16)에 의해 반응관(2)의 내부가 소정의 온도로 승온(가열)되고, 이 결과, 반도체 웨이퍼(W)가 소정의 온도로 가열된다.
반응관(2)의 하단 근방의 측면에는 반응관(2) 내에 처리 가스를 도입하는 처리 가스 도입관(17)이 삽입통과된다. 처리 가스 도입관(17)은 매스 플로우 컨트롤(MFC)(도시하지 않음)을 통하여 처리 가스 공급부(20)에 접속된다. 또한, 도 1에서는 처리 가스 도입관(17)을 1개만 그리고 있지만, 본 실시 형태에서는, 가스의 종류에 따라서, 복수개의 처리 가스 도입관(17)이 삽입통과된다. 또한, 반응관(2)의 하단 근방의 측면에는 퍼지 가스 공급관(18)이 삽입통과된다. 퍼지 가스 공급관(18)은 매스 플로우 컨트롤(MFC)(도시하지 않음)을 통하여 퍼지 가스(예를 들면 질소(N2) 가스) 공급부(22)에 접속된다.
처리 가스 공급부(20)는 탄화수소 가스의 공급원, 실리콘 소스 가스의 공급원, 수분 제거 가스의 공급원, 반응 가스(산화 가스/질화 가스)의 공급원 등을 포함한다.
탄화수소 가스는 아몰퍼스 카본막을 CVD에 의해 형성하기 위해 사용된다. 탄화수소 가스는 예를 들면, 에틸렌(C2H4), 메탄(CH4), 에탄(C2H6), 아세틸렌(C2H2), 부틴(C4H6)으로 이루어진다. 개시된 실시 형태에서는 후술하는 바와 같이, 탄화수소 가스로서 에틸렌 가스가 이용된다.
실리콘 소스 가스는 하지층과 아몰퍼스 카본막과의 사이에 실리콘으로 이루어지는 소수성층을 CVD에 의해 형성하기 위해 사용된다. 실리콘 소스 가스는 또한, 아몰퍼스 카본막 상에 Si계 무기막을 CVD에 의해 형성하기 위해 사용된다. 실리콘 소스 가스는 예를 들면, DCS(디클로로실란), HCD(헥사클로로디실란), TDMAS(트리디메틸아미노실란), BTBAS(비스터셔리 부틸아미노실란), BDMAS(비스디메틸아미노실란), BDEAS(비스디에틸아미노실란), DMAS(디메틸아미노실란), DEAS(디에틸아미노실란), DPAS(디프로필아미노실란), BAS(부틸아미노실란)으로 이루어진다. 이들 중에서도, 실리콘 소스 가스는 염소(Cl)를 포함하지 않는 아미노계 실란 가스인 것이 바람직하다. 염소를 포함하지 않음으로써, 인큐베이션(incubation) 타임을 짧게 할 수 있다. 몇 개의 개시된 실시 형태에서는, 후술하는 바와 같이, 실리콘 소스 가스로서 BTBAS, DCS 가스가 이용된다.
수분 제거 가스는 아몰퍼스 카본막을 형성하기 전에, 하지층의 표면으로부터 수분을 제거하기 위해 사용된다. 수분 제거 가스는 질소(N2) 가스 또는 암모니아(NH3) 가스로 이루어진다. 또한 수분 제거 가스로서 질소 가스를 사용하는 경우는, 퍼지 가스 공급부(22)로부터 퍼지 가스 공급관(18)을 통하여 공급되는 질소 가스를 사용할 수 있다. 이 경우, 처리 가스 공급부(20)는 수분 제거 가스의 공급원을 포함하지 않아도 좋다.
반응 가스는 아몰퍼스 카본막 상에 Si계 무기막을 CVD에 의해 형성하기 위해 사용된다. Si계 무기막이 산화막인 경우, 반응 가스로서 산화 가스(산소 함유 가스)가 사용된다. 산화 가스는 예를 들면, O2, NO, N2O, H2O, O3로 이루어진다. Si계 무기막이 질화막인 경우, 반응 가스로서 질화 가스(질소 함유 가스)가 사용된다. 질화 가스는 예를 들면, NH3, N2, NO, N2O, N2H4로 이루어진다. 또한 수분 제거 가스로서 암모니아 가스를 사용하는 경우는, 반응 가스(질화 가스)용 및 수분 제거 가스용으로서 동일한 암모니아 가스의 공급원을 사용할 수 있다.
또한, 열처리 장치(1)는 장치 각부의 제어를 행하는 제어부(100)를 갖는다. 도 2는 제어부(100)의 구성을 나타내는 도면이다. 도 2에 나타내는 바와 같이, 제어부(100)에는 조작 패널(121), 온도 센서(군)(122), 압력계(군)(123), 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128) 등이 접속된다.
조작 패널(121)은 표시 화면과 조작 버튼을 구비하여, 오퍼레이터의 조작 지시를 제어부(100)에 전하고, 또한, 제어부(100)로부터의 여러 가지 정보를 표시 화면에 표시한다. 온도 센서(군)(122)는 반응관(2), 배기관(5) 및, 처리 가스 도입관(17) 내 등의 각부의 온도를 측정하여, 그 측정치를 제어부(100)에 통지한다. 압력계(군)(123)은 반응관(2), 배기관(5) 및, 처리 가스 도입관(17) 내 등의 각부의 압력을 측정하여, 측정치를 제어부(100)에 통지한다.
히터 컨트롤러(124)는 히터(8) 및 히터(16)를 개별적으로 제어하기 위한 것이다. 히터 컨트롤러(124)는 제어부(100)로부터의 지시에 응답하여, 이들 히터에 통전(turn on)하여 이들을 가열한다. 히터 컨트롤러(124)는 또한, 이들 히터의 소비 전력을 개별로 측정하여, 제어부(100)에 통지한다.
MFC 제어부(125)는 처리 가스 도입관(17), 퍼지 가스 공급관(18) 등의 각 배관에 설치된 MFC(도시하지 않음)를 제어한다. MFC 제어부(125)는 각 MFC를 흐르는 가스의 유량을 제어부(100)로부터 지시 받은 양으로 제어한다. MFC 제어부(125)는 또한, MFC에 실제로 흐른 가스의 유량을 측정하여, 제어부(100)에 통지한다.
밸브 제어부(126)는 각 배관에 배치되어, 각 배관에 배치된 밸브의 개도(opening degree)를 제어부(100)로부터 지시 받은 값으로 제어한다. 진공 펌프(127)는 배기관(5)에 접속되어 반응관(2) 내의 가스를 배기한다.
보트 엘리베이터(128)는 덮개체(6)를 상승시킴으로써, 회전 테이블(10) 상에 올려놓여진 웨이퍼 보트(11)(반도체 웨이퍼(W))를 반응관(2) 내에 로드(load)한다. 보트 엘리베이터(128)는 또한, 덮개체(6)를 하강시킴으로써, 회전 테이블(10) 상에 올려놓여진 웨이퍼 보트(11)(반도체 웨이퍼(W))를 반응관(2) 내로부터 언로드(unload)한다.
제어부(100)는 레시피 기억부(111)와, ROM(112)과, RAM(113)과, I/O 포트(114)와, CPU(115)를 포함한다. 이것들은 버스(bus; 116)에 의해 서로 접속되며, 버스(116)를 통하여, 각부의 사이에서 정보가 전달된다.
레시피 기억부(111)에는 셋업(set-up)용 레시피와 복수의 프로세스용 레시피가 기억된다. 열처리 장치(1)의 제조 당초에는 셋업용 레시피만이 격납된다. 셋업용 레시피는 각 열처리 장치에 따른 열 모델 등을 생성할 때에 실행되는 것이다. 프로세스용 레시피는 사용자가 실제로 행하는 열처리(프로세스)마다 준비되는 레시피이다. 프로세스용 레시피는 반응관(2)으로의 반도체 웨이퍼(W)의 로드로부터, 처리 완료된 웨이퍼(W)를 언로드하기까지의, 각부의 온도의 변화, 반응관(2) 내의 압력 변화, 처리 가스의 공급의 개시 및 정지의 타이밍과 공급량 등을 규정한다.
ROM(112)은 EEPROM, 플래시 메모리, 하드 디스크 등으로 구성되며, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다. RAM(113)은 CPU(115)의 워크 에어리어(work area) 등으로서 기능한다.
I/O 포트(114)는 조작 패널(121), 온도 센서(122), 압력계(123), 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128) 등에 접속되며, 데이터나 신호의 입출력을 제어한다.
CPU(Central Processing Unit; 115)는 제어부(100)의 중추를 구성한다. CPU(115)는 ROM(112)에 기억된 제어 프로그램을 실행하여, 조작 패널(121)로부터의 지시에 따라, 레시피 기억부(111)에 기억된 레시피(프로세스용 레시피)에 따라, 열처리 장치(1)의 동작을 제어한다. 즉, CPU(115)는, 온도 센서(군)(122), 압력계(군)(123), MFC 제어부(125)가 반응관(2), 배기관(5) 및, 처리 가스 도입관(17) 등 내의 각부의 온도, 압력, 유량을 측정하게 한다. 또한, CPU(115)는 이 측정 데이터에 기초하여, 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126), 진공 펌프(127) 등에 제어 신호 등을 출력하여, 상기 각부가 프로세스용 레시피에 따르도록 제어한다.
다음으로, 도 1 및 도 2에 나타내는 열처리 장치(1)에 있어서 실시되는, 본 발명의 실시 형태에 따른 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법에 대해서 설명한다. 또한, 이하의 설명에 있어서, 열처리 장치(1)를 구성하는 각부의 동작은 제어부(100)(CPU(115))에 의해 제어된다. 각 처리에 있어서의 반응관(2) 내의 온도, 압력, 가스의 유량 등은, 제어부(100)(CPU(115))가, 히터 컨트롤러(124)(히터(8), 히터(16)), MFC 제어부(125)(처리 가스 도입관(17), 퍼지 가스 공급관(18)), 밸브 제어부(126), 진공 펌프(127) 등을 제어함으로써, 이하에 설명하는 바와 같은 레시피에 따른 조건이 된다.
＜제1 실시 형태＞
도 3은 본 발명의 제1 실시 형태에 따른 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법의 레시피를 나타내는 도면이다. 이 방법에서는 우선, N2 예비 처리(고온 N2 퍼지)에 의해 반도체 웨이퍼(W)의 하지층의 표면으로부터 물(수분)을 제거한다. 다음으로, 하지층 상에 아몰퍼스 카본막을 형성한다.
우선, 히터(16)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들면, 도 3(a)에 나타내는 바와 같이, 300℃로 가열한다. 또한, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 3(c)에 나타내는 바와 같이, 1slm(1리터/min)의 질소(N2) 가스를 공급한다. 다음으로, 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개체(6) 상에 올려놓고, 보트 엘리베이터(128)에 의해 덮개체(6)를 상승시킨다. 이에 따라, 반도체 웨이퍼(W)를 탑재한 웨이퍼 보트(11)를 반응관(2) 내에 로드함과 함께, 반응관(2)을 밀폐한다(로드 공정).
다음으로, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 3(c)에 나타내는 바와 같이, 1slm의 질소 가스를 공급한다. 이와 함께, 히터(16)에 의해 반응관(2) 내를 소정의 온도, 예를 들면, 도 3(a)에 나타내는 바와 같이, 950℃로 가열한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 3(b)에 나타내는 바와 같이, 2000Pa(15Torr)로 감압한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(안정화 공정).
여기에서, 반응관(2) 내의 온도는 800℃∼950℃인 것이 바람직하고, 850℃∼900℃인 것이 보다 바람직하다. 이 온도가 800℃보다 낮으면 반도체 웨이퍼(W)의 표면으로부터 물(수분)을 충분히 제거할 수 없을 우려가 있다. 이 온도가 950℃보다 높으면 반도체 웨이퍼(W) 상에서 표면 거칠어짐이 발생할 우려가 있다. 또한, 반응관(2) 내의 압력은 13.3Pa(0.1Torr)∼6650Pa(50Torr)인 것이 바람직하고, 13.3Pa(0.1Torr)∼2660Pa(20Torr)인 것이 보다 바람직하다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 3(c)에 나타내는 바와 같이, 5slm의 질소 가스를 수분 제거 가스로서 공급하는 질소 퍼지를 행한다(예비 처리 공정). 이 N2 예비 처리에 의해 반도체 웨이퍼(W)로부터의 물이 제거되기 때문에, 아몰퍼스 카본막의 하지층 상에 물이 존재(흡착)하지 않게 된다. 이 때문에, 아몰퍼스 카본막 성막시에, 하지층과 아몰퍼스 카본막과의 계면에서 에칭을 수반하는 바와 같은 이상 반응이 일어나기 어려워져, 표면 러프니스를 억제할 수 있다.
다음으로, 반응관(2) 내의 가스를 배출함과 함께, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 3(c)에 나타내는 바와 같이, 1slm의 질소를 공급한다. 계속해서, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 3(b)에 나타내는 바와 같이, 2660Pa(20Torr)로 설정한다. 또한, 히터(16)에 의해, 반응관(2) 내를 소정의 온도, 예를 들면, 도 3(a)에 나타내는 바와 같이, 850℃로 설정한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(퍼지·안정화 공정).
여기에서, 반응관(2) 내의 온도는 800℃∼900℃인 것이 바람직하고, 800℃∼850℃인 것이 보다 바람직하다. 이 온도가 900℃보다 높으면, 아몰퍼스 카본막의 표면 러프니스가 커질 우려가 있다. 한편, 이 온도가 800℃보다 낮으면 반응관(2) 내의 압력을 낮출 수 없어, 형성되는 아몰퍼스 카본막 표면의 평탄도가 악화될 우려가 있다. 반응관(2) 내의 압력은 13.3Pa(0.1Torr)∼6650Pa(50Torr)인 것이 바람직하고, 13.3Pa(0.1Torr)∼2660Pa(20Torr)인 것이 보다 바람직하다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(18)으로부터의 질소 가스의 공급을 정지한다. 계속해서, 처리 가스 도입관(17)으로부터 반응관(2) 내로 소정량의 성막용 가스(탄화수소 가스)를 반응관(2) 내에 도입한다. 본 실시 형태에서는 예를 들면, 도 3(d)에 나타내는 바와 같이, 에틸렌(C2H4) 가스를 1slm(1리터/min) 공급한다. 반응관(2) 내에 성막용 가스가 도입되면, 성막용 가스가 반응관(2) 내에서 가열되어 열분해 반응을 일으킨다. 그 결과, 반도체 웨이퍼(W)의 표면의 하지층(웨이퍼(W)의 기판 자체 혹은 웨이퍼(W) 상에 형성된 금속, 반도체, 절연체 등으로 이루어지는 층) 상에 아몰퍼스 카본막이 형성된다(성막 공정).
이와 같이, 아몰퍼스 카본막의 성막 전에, 반도체 웨이퍼(W)의 표면으로부터 물(수분)을 제거하는 N2 예비 처리를 실시하고 있기 때문에, 성막 중에, 하지층과 아몰퍼스 카본막과의 계면에서 에칭을 수반하는 바와 같은 이상 반응이 일어나기 어려워져, 표면 러프니스가 작아진다. 또한, 배치식의 종형 CVD 장치를 이용하여 아몰퍼스 카본막을 형성하고 있기 때문에, 커버리지 성능이 양호한 아몰퍼스 카본막을 형성할 수 있다. 이 때문에, 커버리지 성능이 양호하고 표면 러프니스가 작은 아몰퍼스 카본막을 형성할 수 있다.
반도체 웨이퍼(W)의 표면에 소정 두께, 예를 들면, 30nm의 아몰퍼스 카본막이 형성되면, 처리 가스 도입관(17)으로부터의 성막용 가스의 도입을 정지한다. 그리고, 반응관(2) 내의 가스를 배출함과 함께, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 3(c)에 나타내는 바와 같이, 1slm의 질소를 공급하여, 반응관(2) 내의 가스를 배기관(5)으로 배출한다(퍼지 공정). 또한 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소 가스의 공급을 복수회 반복하는 사이클 퍼지를 행하는 것이 바람직하다.
계속해서, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 3(c)에 나타내는 바와 같이, 1slm의 질소를 공급하여, 도 3(b)에 나타내는 바와 같이, 반응관(2) 내의 압력을 상압으로 되돌린다. 또한, 히터(16)에 의해, 반응관(2) 내를 소정의 온도, 예를 들면, 도 3(a)에 나타내는 바와 같이, 300℃로 설정한다. 그리고, 보트 엘리베이터(128)에 의해 덮개체(6)를 하강시킴으로써, 반도체 웨이퍼(W)를 웨이퍼 보트(11)와 함께 반응관(2) 내로부터 언로드한다(언로드 공정). 이에 따라, 아몰퍼스 카본막의 형성이 종료한다.
＜실험 1＞
제1 실시 형태에 따른 N2 예비 처리(고온 N2 퍼지)의 효과를 확인하기 위해, 이하의 실험을 행했다. 여기에서, 피처리체로서 Si 웨이퍼, SiO2 웨이퍼, SiN 웨이퍼(각각 웨이퍼 표면이 Si, SiO2, SiN으로 이루어지는 것을 의미한다)를 사용했다. 실시예 PE1로서 제1 실시 형태에 기재된 조건으로 N2 예비 처리 및 아몰퍼스 카본막의 성막을 행했다. 실시예 PE2로서 제1 실시 형태에 기재된 조건으로 N2 예비 처리를 행한 후, 반응관(2) 내의 온도 및 압력을 800℃, 6650Pa(50Torr)로 하여 아몰퍼스 카본막의 성막을 행했다. 비교예 CE1, CE2로서 N2 예비 처리를 실시하지 않고 실시예 PE1, PE2의 조건으로 아몰퍼스 카본막의 성막을 행했다.
그리고, 이들 실시예 및 비교예에 의해 얻어진 아몰퍼스 카본막의 성막 레이트와 성막 상태를 평가했다. 이를 위해, 아몰퍼스 카본막의 표면 및 단면을 전자현미경(SEM)으로 관찰했다. 표면 러프니스에 대해서는, 매우 좋음 「◎」, 좋음 「○」, 약간 나쁨 「△」, 나쁨 「×」의 4단계로 평가했다. 또한, 커버리지 성능에 대해서도 측정했다.
도 4는 실험 1에 있어서의 아몰퍼스 카본막의 성막 레이트를 나타내는 도면이다. 도 5는 실험 1에 있어서의 아몰퍼스 카본막의 성막 상태를 나타내는 표 도면이다. 실시예 PE1, PE2와 비교예 CE1, CE2와의 비교로부터 알 수 있는 바와 같이, 모든 종류의 피처리체에 대해서, N2 예비 처리를 실시함으로써, 성막 레이트(nm/min)가 향상됐다. 또한, 모든 종류의 피처리체에 대해서, N2 예비 처리를 실시함으로써, 표면 러프니스가 작아졌다. 또한, 커버리지 성능은 N2 예비 처리의 실시 유무에 관계없이, 모든 종류의 피처리체에 대해서 90％ 이상으로 양호했다. 이와 같이, N2 예비 처리를 포함하는 배치 처리 방법에 의해, 성막 레이트가 향상됨과 함께, 커버리지 성능이 양호하고 표면 러프니스가 작은 아몰퍼스 카본막이 형성되는 것을 확인할 수 있었다.
＜제2 실시 형태＞
도 6은 본 발명의 제2 실시 형태에 따른 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법의 레시피를 나타내는 도면이다. 이 방법에서는 우선, 암모니아 예비 처리(고온 암모니아 퍼지)에 의해 반도체 웨이퍼(W)의 하지층의 표면으로부터 물(수분)을 제거한다. 다음으로, 하지층 상에 아몰퍼스 카본막을 형성한다.
우선, 히터(16)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들면, 도 6(a)에 나타내는 바와 같이, 300℃로 가열한다. 또한, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 6(c)에 나타내는 바와 같이, 1slm(1리터/min)의 질소(N2) 가스를 공급한다. 다음으로, 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개체(6) 상에 올려놓고, 보트 엘리베이터(128)에 의해 덮개체(6)를 상승시킨다. 이에 따라, 반도체 웨이퍼(W)를 탑재한 웨이퍼 보트(11)를 반응관(2) 내에 로드함과 함께, 반응관(2)을 밀폐한다(로드 공정).
다음으로, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 6(c)에 나타내는 바와 같이, 1slm의 질소 가스를 공급한다. 이와 함께, 히터(16)에 의해 반응관(2) 내를 소정의 온도, 예를 들면, 도 6(a)에 나타내는 바와 같이, 950℃로 가열한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 6(b)에 나타내는 바와 같이, 16000Pa(120Torr)로 감압한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(안정화 공정).
여기에서, 반응관(2) 내의 온도는 800℃∼950℃인 것이 바람직하다. 이 온도가 800℃보다 낮으면 반도체 웨이퍼(W)의 표면으로부터 물(수분)을 충분히 제거하지 못할 우려가 있다. 이 온도가 950℃보다 높으면 반도체 웨이퍼(W) 상에서 표면 거칠어짐이 발생할 우려가 있다. 또한, 이 온도는 850℃∼900℃인 것이 보다 바람직하다. 이러한 범위 내에서 표면 러프니스가 특히 양호해진다. 또한, 반응관(2) 내의 압력은 133Pa(1Torr)∼53200Pa(400Torr)인 것이 바람직하고, 133Pa(1Torr)∼26600Pa(200Torr)인 것이 보다 바람직하다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(18)으로부터의 질소 가스의 공급을 정지한다. 계속해서, 처리 가스 도입관(17)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 6(e)에 나타내는 바와 같이, 2slm의 암모니아(NH3) 가스를 수분 제거 가스로서 공급하는 암모니아 퍼지를 행한다(예비 처리 공정). 이 암모니아 예비 처리에 의해 반도체 웨이퍼(W)로부터의 물이 제거되기 때문에, 아몰퍼스 카본막의 하지층 상에 물이 존재(흡착)하지 않게 된다. 이 때문에, 아몰퍼스 카본막 성막시에, 하지층과 아몰퍼스 카본막과의 계면에서 에칭을 수반하는 이상 반응이 일어나기 어려워진다. 또한, 암모니아 예비 처리에 의해, 반도체 웨이퍼(W)의 표면 질화(nitride)가 촉진되기 때문에, 반도체 웨이퍼(W) 상에서 표면 거칠어짐이 발생하기 어려워진다.
암모니아 예비 처리가 종료되면, 처리 가스 도입관(17)으로부터의 암모니아 가스의 공급을 정지한다. 다음으로, 반응관(2) 내의 가스를 배출함과 함께, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 6(c)에 나타내는 바와 같이, 1slm의 질소를 공급한다. 계속해서, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 6(b)에 나타내는 바와 같이, 2660Pa(20Torr)로 설정한다. 또한, 히터(16)에 의해, 반응관(2) 내를 소정의 온도, 예를 들면, 도 6(a)에 나타내는 바와 같이, 850℃로 설정한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(퍼지·안정화 공정). 이때의 반응관(2) 내의 온도 및 압력의 바람직한 범위는, 제1 실시 형태에 있어서 기술한 것과 동일하다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(18)으로부터의 질소 가스의 공급을 정지한다. 계속해서, 처리 가스 도입관(17)으로부터 반응관(2) 내로 소정량의 성막용 가스(탄화수소 가스)를 반응관(2) 내에 도입한다. 본 실시 형태에서는 예를 들면, 도 6(d)에 나타내는 바와 같이, 에틸렌(C2H4) 가스를 1slm(1리터/min) 공급한다. 반응관(2) 내에 성막용 가스가 도입되면, 성막용 가스가 반응관(2) 내에서 가열되어 열분해 반응을 일으킨다. 그 결과, 반도체 웨이퍼(W)의 표면의 하지층(웨이퍼(W)의 기판 자체 혹은 웨이퍼(W) 상에 형성된 금속, 반도체, 절연체 등으로 이루어지는 층) 상에 아몰퍼스 카본막이 형성된다(성막 공정).
이와 같이, 아몰퍼스 카본막의 성막 전에, 반도체 웨이퍼(W)의 표면으로부터 물(수분)을 제거하는 암모니아 예비 처리를 실시하고 있기 때문에, 성막 중에, 하지층과 아몰퍼스 카본막과의 계면에서 에칭을 수반하는 바와 같은 이상 반응이 일어나기 어려워져, 표면 러프니스가 작아진다. 특히, 암모니아 예비 처리에 의해, 반도체 웨이퍼(W)의 표면의 하지층을 질화하고 있기 때문에, 아몰퍼스 카본막의 막두께가 얇은 경우도, 그 표면 러프니스를 보다 작게 할 수 있다. 또한, 배치식의 종형 CVD 장치를 이용하여 아몰퍼스 카본막을 형성하고 있기 때문에, 커버리지 성능이 양호한 아몰퍼스 카본막을 형성할 수 있다. 이 때문에, 커버리지 성능이 양호하고 표면 러프니스가 작은 아몰퍼스 카본막을 형성할 수 있다.
반도체 웨이퍼(W)의 표면에 소정 두께, 예를 들면, 30nm의 아몰퍼스 카본막이 형성되면, 처리 가스 도입관(17)으로부터의 성막용 가스의 도입을 정지한다. 그리고, 반응관(2) 내의 가스를 배출함과 함께, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 6(c)에 나타내는 바와 같이, 1slm의 질소를 공급하고, 반응관(2) 내의 가스를 배기관(5)으로 배출한다(퍼지 공정). 또한 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소 가스의 공급을 복수회 반복하는 사이클 퍼지를 행하는 것이 바람직하다.
계속해서, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 6(c)에 나타내는 바와 같이, 1slm의 질소를 공급하여, 도 6(b)에 나타내는 바와 같이, 반응관(2) 내의 압력을 상압으로 되돌린다. 또한, 히터(16)에 의해, 반응관(2) 내를 소정의 온도, 예를 들면, 도 6(a)에 나타내는 바와 같이, 300℃로 설정한다. 그리고, 보트 엘리베이터(128)에 의해 덮개체(6)를 하강시킴으로써, 반도체 웨이퍼(W)를 웨이퍼 보트(11)와 함께 반응관(2) 내로부터 언로드한다(언로드 공정). 이에 따라, 아몰퍼스 카본막의 형성이 종료된다.
＜실험 2＞
제2 실시 형태에 따른 암모니아 예비 처리(고온 암모니아 퍼지)의 효과를 확인하기 위해, 이하의 실험을 행했다. 여기에서, 피처리체로서 Si 웨이퍼, SiO2 웨이퍼, SiN 웨이퍼를 사용했다. 실시예 PE3으로서 제2 실시 형태에 기재된 조건으로 암모니아 예비 처리 및 아몰퍼스 카본막의 성막을 행했다. 실시예 PE4로서 제2 실시 형태에 기재된 조건으로 암모니아 예비 처리를 행한 후, 반응관(2) 내의 온도 및 압력을 800℃, 6650Pa(50Torr)로 하여 아몰퍼스 카본막의 성막을 행했다.
그리고, 이들 실시예에 의해 얻어진 아몰퍼스 카본막의 성막 레이트와 성막 상태를 평가했다. 이를 위해, 아몰퍼스 카본막의 표면 및 단면을 전자현미경(SEM)으로 관찰했다. 표면 러프니스에 대해서는, 매우 좋음 「◎」, 좋음 「○」, 약간 나쁨 「△」, 나쁨 「×」의 4단계로 평가했다. 또한, 커버리지 성능에 대해서도 측정했다.
도 7은 실험 2에 있어서의 아몰퍼스 카본막의 성막 레이트를 나타내는 도면이다. 도 8은 실험 2에 있어서의 아몰퍼스 카본막의 성막 상태를 나타내는 표 도면이다. 도 7, 도 8은 비교를 위해, 전술한 비교예 CE1, CE2의 데이터도 나타낸다. 실시예 PE3, PE4와 비교예 CE1, CE2와의 비교로부터 알 수 있는 바와 같이, 모든 종류의 피처리체에 대해서, 암모니아 예비 처리를 실시함으로써 성막 레이트(nm/min)가 향상됐다. 또한, 모든 종류의 피처리체에 대해서, 암모니아 예비 처리를 실시함으로써 표면 러프니스가 작아졌다. 또한 커버리지 성능은 암모니아 예비 처리의 실시 유무에 관계없이, 모든 종류의 피처리체에 대해서 90％ 이상으로 양호했다. 이와 같이, 암모니아 예비 처리를 포함하는 배치 처리 방법에 의해, 성막 레이트가 향상됨과 함께, 커버리지 성능이 양호하고 표면 러프니스가 작은 아몰퍼스 카본막이 형성되는 것을 확인할 수 있었다.
＜실험 3＞
제1 실시 형태에 따른 N2 예비 처리(고온 N2 퍼지)의 효과 및 제2 실시 형태에 따른 암모니아 예비 처리(고온 암모니아 퍼지)의 효과를 확인하기 위해, 이하의 실험을 행했다. 여기에서, 피처리체로서 Si 웨이퍼, SiO2 웨이퍼, SiN 웨이퍼를 사용했다. 실시예 PE5∼PE11로서, 도 9A에 나타내는 각 조건으로 예비 처리(고온 N2 퍼지 또는 고온 암모니아 퍼지)를 행한 후, 도 9A에 나타내는 각 조건으로 15nm의 막두께가 얻어지도록 아몰퍼스 카본막의 성막을 행했다.
그리고, 이들 실시예에 의해 얻어진 아몰퍼스 카본막의 표면 러프니스에 대해, 실험 1, 2에서 사용한 전자현미경(SEM) 관찰과는 다른 방법으로 평가했다. 구체적으로는 JIS B0601에 준거한 원자간력 현미경(AFM：Atomic Force Microscope)을 이용하여 표면 거칠기(Ra)를 측정했다.
도 9B는 실험 3에 있어서의 아몰퍼스 카본막의 표면 러프니스(Ra)를 나타내는 도면이다. 도 9B에 나타내는 바와 같이, N2 예비 처리를 이용한 실시예보다 암모니아 예비 처리를 이용한 실시예의 쪽이 표면 거칠기(Ra)의 값이 작아졌다. 이 때문에, 아몰퍼스 카본막의 막두께가 얇고, 그 표면 거칠어짐이 발생하기 쉬운 경우에는, N2 예비 처리보다 암모니아 예비 처리를 실시하는 것이 바람직한 것을 확인할 수 있었다. 단, 이는 N2 예비 처리와 암모니아 예비 처리와의 비교에 한한 이야기이며, N2 예비 처리에 의한 표면 러프니스의 결과는 어떤 문제도 일으키지 않는다. 또한, 암모니아 예비 처리에서의 반응관(2) 내의 온도에 관하여, 800℃∼950℃로 함으로써 표면 러프니스가 충분히 작아지고, 추가로, 850℃ 이상으로 함으로써 표면 러프니스가 보다 양호해졌다.
＜제3 실시 형태＞
도 10은 본 발명의 제3 실시 형태에 따른 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법의 레시피를 나타내는 도면이다. 이 방법에서는 우선, 예비 처리로서 BTBAS(비스터셔리 부틸아미노실란) 가스를 공급하여 CVD에 의해 반도체 웨이퍼(W)의 하지층을 피복하는 실리콘으로 이루어지는 소수성층을 성막한다. 다음으로, 소수성층 상에 아몰퍼스 카본막을 형성한다.
우선, 히터(16)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들면, 도 10(a)에 나타내는 바와 같이, 300℃로 가열한다. 또한, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 10(c)에 나타내는 바와 같이, 1slm의 질소(N2) 가스를 공급한다. 다음으로, 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개체(6) 상에 올려놓고, 보트 엘리베이터(128)에 의해 덮개체(6)를 상승시킨다. 이에 따라, 반도체 웨이퍼(W)를 탑재한 웨이퍼 보트(11)를 반응관(2) 내에 로드함과 함께, 반응관(2)을 밀폐한다(로드 공정).
다음으로, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 10(c)에 나타내는 바와 같이, 1slm의 질소 가스를 공급한다. 이와 함께, 히터(16)에 의해 반응관(2) 내를 소정의 온도, 예를 들면, 도 10(a)에 나타내는 바와 같이, 550℃로 가열한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 10(b)에 나타내는 바와 같이, 13.3Pa(0.1Torr)로 감압한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(안정화 공정).
여기에서, 반응관(2) 내의 온도는 950℃ 이하인 것이 바람직하다. 이 온도가 950℃보다 높으면 반도체 웨이퍼(W) 상에서 표면 거칠어짐이 발생하여, 아몰퍼스 카본막의 표면 러프니스가 커질 우려가 있다. 또한, 이 온도는 후술하는 아몰퍼스 카본막의 성막시의 반응관(2) 내의 온도 이하인 것이 바람직하다. 실리콘막(소수성층)의 형성은 비교적 저온에서도 가능하여, 반응관(2) 내의 온도를 저온화시킬 수 있다. 예를 들면, 아몰퍼스 카본막의 성막시의 반응관(2) 내의 온도가 700℃인 경우, 소수성층을 형성할 때의 반응관(2) 내의 온도는 실온∼700℃인 것이 바람직하고, 400℃∼700℃인 것이 더욱 바람직하다. 이 온도를 400℃ 이상으로 함으로써, BTBAS 가스의 공급에 의해 실리콘막이 확실하게 형성된다. 또한, 반응관(2) 내의 압력은 1.33Pa(0.01Torr)∼1330Pa(10Torr)인 것이 바람직하고, 13.3Pa(0.1Torr)∼133Pa(1Torr)인 것이 보다 바람직하다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(18)으로부터 질소 가스의 공급을 정지한다. 계속해서, 처리 가스 도입관(17)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 10(e)에 나타내는 바와 같이, 0.1slm의 BTBAS 가스를 공급한다. 이에 따라, 반도체 웨이퍼(W)의 표면의 하지층(웨이퍼(W)의 기판 자체 혹은 웨이퍼(W) 상에 형성된 금속, 반도체, 절연체 등으로 이루어지는 층)을 덮도록 소정 두께의 실리콘막(소수성층)을 형성한다(소수성층 형성 공정). 이 실리콘막은 소수성의 층이며, 아몰퍼스 카본막 형성 영역에 물이 흡착되기 어려워진다. 이 때문에, 아몰퍼스 카본막 성막시에, 하지층과 아몰퍼스 카본막과의 계면에서 에칭을 수반하는 바와 같은 이상 반응이 일어나기 어려워져, 표면 러프니스를 억제할 수 있다.
반도체 웨이퍼(W) 상에 소정 두께의 실리콘막이 형성되면, 처리 가스 도입관(17)으로부터의 BTBAS 가스의 공급을 정지한다. 다음으로, 반응관(2) 내의 가스를 배출함과 함께, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 10(c)에 나타내는 바와 같이, 1slm의 질소를 공급한다. 계속해서, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 10(b)에 나타내는 바와 같이, 33250Pa(250Torr)로 설정한다. 또한, 반응관(2) 내를 소정의 온도, 예를 들면, 도 10(a)에 나타내는 바와 같이, 700℃로 설정한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(퍼지·안정화 공정).
여기에서, 반응관(2) 내의 온도는 600∼900℃인 것이 바람직하고, 700∼850℃인 것이 보다 바람직하다. 이 온도가 900℃보다 높으면, 아몰퍼스 카본막의 표면 러프니스가 커질 우려가 있다. 한편, 이 온도가 600℃보다 낮으면, 반응관(2) 내의 압력을 낮출 수 없어, 형성되는 아몰퍼스 카본막 표면의 평탄도가 악화될 우려가 있다. 반응관(2) 내의 압력은 13.3Pa(0.1Torr)∼66500Pa(500Torr)인 것이 바람직하고, 66.5Pa(0.5Torr)∼53200Pa(400Torr)인 것이 보다 바람직하다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(18)으로부터의 질소 가스의 공급을 정지한다. 계속해서, 처리 가스 도입관(17)으로부터 소정량의 성막용 가스(탄화수소 가스)를 반응관(2) 내에 도입한다. 본 실시 형태에서는 예를 들면, 도 10(d)에 나타내는 바와 같이, 에틸렌(C2H4) 가스를 1slm 공급한다. 반응관(2) 내에 성막용 가스가 도입되면, 성막용 가스가 반응관(2) 내에서 가열되어 열분해 반응을 일으킨다. 그 결과, 실리콘막(소수성층) 상에 아몰퍼스 카본막이 형성된다(성막 공정).
이와 같이, 아몰퍼스 카본막의 성막 전에, 반도체 웨이퍼(W)의 하지층을 피복하는 소수성층으로서 기능하는 실리콘막을 형성하고 있기 때문에, 성막 중에, 하지층과 아몰퍼스 카본막과의 계면에서 에칭을 수반하는 바와 같은 이상 반응이 일어나기 어려워져, 표면 러프니스가 작아진다. 또한, 배치식의 종형 CVD 장치를 이용하여 아몰퍼스 카본막을 형성하고 있기 때문에, 커버리지 성능이 양호한 아몰퍼스 카본막을 형성할 수 있다. 이 때문에, 커버리지 성능이 양호하고 표면 러프니스가 작은 아몰퍼스 카본막을 형성할 수 있다. 또한, 본 실시 형태에서는 소수성층 형성시의 반응관(2) 내의 온도를, 아몰퍼스 카본막의 성막시의 반응관(2) 내의 온도인 700℃ 이하로 하고 있기 때문에, 처리 시퀀스에 있어서의 반응관(2) 내의 온도를 저온화시킬 수 있다.
반도체 웨이퍼(W)의 표면에 소정 두께의 아몰퍼스 카본막이 형성되면, 처리 가스 도입관(17)으로부터의 성막용 가스의 도입을 정지한다. 그리고, 반응관(2) 내의 가스를 배출함과 함께, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 10(c)에 나타내는 바와 같이, 1slm의 질소를 공급하여, 반응관(2) 내의 가스를 배기관(5)으로 배출한다(퍼지 공정). 또한 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소 가스의 공급을 복수회 반복하는 사이클 퍼지를 행하는 것이 바람직하다.
계속해서, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 10(c)에 나타내는 바와 같이, 1slm의 질소를 공급하여, 도 10(b)에 나타내는 바와 같이, 반응관(2) 내의 압력을 상압으로 되돌린다. 또한, 히터(16)에 의해, 반응관(2) 내를 소정의 온도, 예를 들면, 도 10(a)에 나타내는 바와 같이, 300℃로 설정한다. 그리고, 보트 엘리베이터(128)에 의해 덮개체(6)를 하강시킴으로써, 반도체 웨이퍼(W)를 웨이퍼 보트(11)과 함께 반응관(2) 내로부터 언로드한다(언로드 공정). 이에 따라, 아몰퍼스 카본막의 형성이 종료된다.
＜실험 4＞
제3 실시 형태에 따른 소수성층의 효과를 확인하기 위해, 이하의 실험을 행했다. 여기에서, 피처리체로서 Si 웨이퍼, SiO2 웨이퍼, SiN 웨이퍼를 사용했다. 실시예 PE12로서 제3 실시 형태에 기재된 조건으로 BTBAS 가스를 사용하는 소수성층의 형성 및 아몰퍼스 카본막의 성막을 행했다. 또한, 비교를 위해, 실시예 PE13으로서 소수성층의 형성을 대신하여, 제2 실시 형태에 따른 암모니아 예비 처리를 950℃, 16000Pa(120Torr)로 행한 후, 실시예 PE12와 동일한 조건으로 아몰퍼스 카본막의 성막을 행했다.
그리고, 이들 실시예에 의해 얻어진 아몰퍼스 카본막의 표면 러프니스에 대해, JIS B0601에 준거한 원자간력 현미경(AFM：Atomic Force Microscope)을 이용하여 표면 거칠기(Ra)를 측정했다.
도 11은 실험 4에 있어서의 아몰퍼스 카본막의 표면 러프니스(Ra)를 나타내는 도면이다. 도 11에 나타내는 바와 같이, 소수성층 형성을 실시함으로써 암모니아 예비 처리와 동일하게, 표면 러프니스가 작아졌다. 또한, 실시예 PE12, PE13에 대해서, 커버리지 성능을 확인한 바, 모든 종류의 피처리체에 대해서 90％ 이상으로 양호했다. 이 때문에, 소수성층 형성을 포함하는 배치 처리 방법에 의해, 커버리지 성능이 양호하고 표면 러프니스가 작은 아몰퍼스 카본막이 형성되는 것을 확인할 수 있었다. 또한, 소수성층 형성을 포함하는 배치 처리 방법에 의해 처리 시퀀스에 있어서의 반응관(2) 내의 온도를 저온화할 수 있다.
＜제4 실시 형태＞
도 12는 본 발명의 제4 실시 형태에 따른 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법의 레시피를 나타내는 도면이다. 이 방법에서는 우선, 예비 처리로서 DCS(디클로로실란) 가스를 공급하여 CVD에 의해 반도체 웨이퍼(W)의 하지층을 피복하는 실리콘으로 이루어지는 소수성층을 성막한다. 다음으로, 소수성층 상에 아몰퍼스 카본막을 형성한다.
우선, 히터(16)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들면, 도 12(a)에 나타내는 바와 같이, 300℃로 가열한다. 또한, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 12(c)에 나타내는 바와 같이, 1slm의 질소(N2) 가스를 공급한다. 다음으로, 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개체(6) 상에 올려놓고, 보트 엘리베이터(128)에 의해 덮개체(6)를 상승시킨다. 이에 따라, 반도체 웨이퍼(W)를 탑재한 웨이퍼 보트(11)를 반응관(2) 내에 로드함과 함께, 반응관(2)을 밀폐한다(로드 공정).
다음으로, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 12(c)에 나타내는 바와 같이, 1slm의 질소 가스를 공급한다. 이와 함께, 히터(16)에 의해 반응관(2) 내를 소정의 온도, 예를 들면, 도 12(a)에 나타내는 바와 같이, 630℃로 가열한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 12(b)에 나타내는 바와 같이, 13.3Pa(0.1Torr)로 감압한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(안정화 공정).
여기에서, 반응관(2) 내의 온도는 950℃ 이하인 것이 바람직하다. 이 온도가 950℃보다 높으면 반도체 웨이퍼(W) 상에서 표면 거칠어짐이 발생하여, 아몰퍼스 카본막의 표면 러프니스가 커질 우려가 있다. 또한, 이 온도는 후술하는 아몰퍼스 카본막의 성막시의 반응관(2) 내의 온도 이하인 것이 바람직하다. 예를 들면, 아몰퍼스 카본막의 성막시의 반응관(2) 내의 온도가 800℃인 경우, 소수성층을 형성할 때의 반응관(2) 내의 온도는 실온∼800℃인 것이 바람직하고, 400℃∼800℃인 것이 더욱 바람직하다. 또한, 반응관(2) 내의 압력은 1.33Pa(0.01Torr)∼1330Pa(10Torr)인 것이 바람직하고, 13.3Pa(0.1Torr)∼133Pa(1Torr)인 것이 보다 바람직하다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(18)으로부터 질소 가스의 공급을 정지한다. 계속해서, 처리 가스 도입관(17)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 12(e)에 나타내는 바와 같이, 0.1slm의 DCS 가스를 공급한다. 이에 따라, 반도체 웨이퍼(W)의 표면의 하지층(웨이퍼(W)의 기판 자체 혹은 웨이퍼(W) 상에 형성된 금속, 반도체, 절연체 등으로 이루어지는 층)을 덮도록 소정 두께의 실리콘막(소수성층)을 형성한다(소수성층 형성 공정).
반도체 웨이퍼(W) 상에 소정 두께의 실리콘막이 형성되면, 처리 가스 도입관(17)으로부터의 DCS 가스의 공급을 정지한다. 다음으로, 반응관(2) 내의 가스를 배출함과 함께, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 12(c)에 나타내는 바와 같이, 1slm의 질소를 공급한다. 계속해서, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 12(b)에 나타내는 바와 같이, 6650Pa(50Torr)로 설정한다. 또한, 반응관(2) 내를 소정의 온도, 예를 들면, 도 12(a)에 나타내는 바와 같이, 800℃로 설정한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(퍼지·안정화 공정). 이때의 반응관(2) 내의 온도 및 압력의 바람직한 범위는, 제3 실시 형태에 있어서 기술한 것과 동일하다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(18)으로부터의 질소 가스의 공급을 정지한다. 계속해서, 처리 가스 도입관(17)으로부터 소정량의 성막용 가스(탄화수소 가스)를 반응관(2) 내에 도입한다. 본 실시 형태에서는, 예를 들면, 도 12(d)에 나타내는 바와 같이, 에틸렌(C2H4) 가스를 1slm 공급한다. 반응관(2) 내에 성막용 가스가 도입되면, 성막용 가스가 반응관(2) 내에서 가열되어 열분해 반응을 일으킨다. 그 결과, 실리콘막(소수성층) 상에 아몰퍼스 카본막이 형성된다(성막 공정).
반도체 웨이퍼(W)의 표면에 소정 두께의 아몰퍼스 카본막이 형성되면, 처리 가스 도입관(17)으로부터의 성막용 가스의 도입을 정지한다. 그리고, 반응관(2) 내의 가스를 배출함과 함께, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 12(c)에 나타내는 바와 같이, 1slm의 질소를 공급하여, 반응관(2) 내의 가스를 배기관(5)으로 배출한다(퍼지 공정). 또한, 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소 가스의 공급을 복수회 반복하는 사이클 퍼지를 행하는 것이 바람직하다.
계속해서, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량, 예를 들면, 도 12(c)에 나타내는 바와 같이, 1slm의 질소를 공급하여, 도 12(b)에 나타내는 바와 같이, 반응관(2) 내의 압력을 상압으로 되돌린다. 또한, 히터(16)에 의해, 반응관(2) 내를 소정의 온도, 예를 들면, 도 12(a)에 나타내는 바와 같이, 300℃로 설정한다. 그리고, 보트 엘리베이터(128)에 의해 덮개체(6)를 하강시킴으로써, 반도체 웨이퍼(W)를 웨이퍼 보트(11)와 함께 반응관(2) 내로부터 언로드한다(언로드 공정). 이에 따라, 아몰퍼스 카본막의 형성이 종료된다.
＜실험 5＞
제4 실시 형태에 따른 소수성층의 효과를 확인하기 위해, 이하의 실험을 행했다. 여기에서, 피처리체로서 SiO2 웨이퍼를 사용했다. 실시예 PE14로서 제4 실시 형태에 기재된 조건으로 DCS 가스를 사용하는 소수성층의 형성(10분간) 및 아몰퍼스 카본막의 성막을 행했다. 또한, 비교를 위해, 실시예 PE15로서, DCS 가스를 대신하여, BTBAS 가스를 사용하여, 제3 실시 형태에 기재된 조건으로 소수성층의 형성(10분간)을 행한 후, 실시예 PE14와 동일한 조건으로 아몰퍼스 카본막의 성막을 행했다.
그리고, 이들 실시예에 의해 얻어진 아몰퍼스 카본막의 표면 러프니스에 대해, JIS B0601에 준거한 원자간력 현미경(AFM：Atomic Force Microscope)을 이용하여 표면 거칠기(Ra)를 측정했다. 또한 실험 5에서는 웨이퍼 보트(11)의 상부(TOP), 중앙부(CENTER), 하부(BOTTOM)에 배치한 웨이퍼를, 아몰퍼스 카본막의 표면 러프니스를 평가하기 위한 샘플로서 사용했다.
도 13은 실험 5에 있어서의 아몰퍼스 카본막의 표면 러프니스(Ra)를 나타내는 도면이다. 도 13에 나타내는 바와 같이, 실시예 PE14, PE15의 양자 모두, 소수성층 형성을 실시함으로써, 표면 러프니스가 작아졌지만, DCS 가스를 이용한 실시예 PE14보다도, 염소를 포함하지 않는 BTBAS 가스를 이용한 실시예 PE15 쪽이 보다 작은 표면 러프니스를 나타냈다. 또한, 실시예 PE14, PE15에 대해서, 커버리지 성능을 확인한 바, 전(全) 샘플 피처리체에 대해서 90％ 이상으로 양호했다. 이 때문에, DCS 가스, BTBAS 가스 중 어느 한쪽을 이용한 소수성층 형성을 포함하는 배치 처리 방법이라도, 커버리지 성능이 양호하고 표면 러프니스가 작은 아몰퍼스 카본막이 형성되는 것을 확인할 수 있었다. 또한, 소수성층 형성을 포함하는 배치 처리 방법에 의해 처리 시퀀스에 있어서의 반응관(2) 내의 온도를 저온화할 수 있다.
＜다층 레지스트 구조에의 적용＞
제1 내지 제4 실시 형태에 따른 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법은 피처리체의 표면의 하지층, 특히 친수성의 하지층, 예를 들면 실리콘 산화막이나 실리콘 질화막을 에칭하기 위해 사용되는 다층 레지스트 구조를 형성하는 방법으로서 유효하다. 도 14는 각 실시 형태에 따른 방법이 적용되는 다층 레지스트 구조를 나타내는 단면도이다. 도 14에 나타내는 바와 같이, 이 다층 레지스트 구조는 에칭 대상막(하지층)(101) 상에, 아래로부터 차례로 형성된, 아몰퍼스 카본막(a－C)(102), 하드 마스크층으로서 형성되는 Si계 무기막(103), 반사 방지막(BARC)(104), 레지스트막(PR)(105)을 포함한다. 이 구조가 에칭에 사용될 때는 포토리소그래피에 의해 레지스트막(105)를 패턴화하여, 이 패턴을 Si계 무기막(103), 아몰퍼스 카본막(102)에 전사하여, 이들 층을 마스크로 하여 에칭 대상막(101)을 에칭한다.
전술한 제1 및 제2 실시 형태에 따른 방법을 사용하는 경우는, 우선, 예비 처리에 의해 에칭 대상막(101)의 표면으로부터 물(수분)을 제거하고, 다음으로, 에칭 대상막(101) 상에 직접 아몰퍼스 카본막(102)을 형성한다. 이때의 아몰퍼스 카본막(102)의 두께의 바람직한 범위는 5∼300nm이다. 또한, 전술한 제3 및 제4 실시 형태에 따른 방법을 사용하는 경우는, 우선, 예비 처리에 의해 에칭 대상막(101)을 피복하는 실리콘으로 이루어지는 소수성층(110)을 성막하고, 다음으로, 소수성층(110) 상에 아몰퍼스 카본막(102)을 형성한다. 이때의 소수성층(110)의 두께의 바람직한 범위는 0.1∼3nm이다. 또한, 아몰퍼스 카본막(102)의 두께의 바람직한 범위는 5∼300nm이다.
Si계 무기막(103)은 SiO2막, SiN막, 또는 이들의 적층막으로 이루어진다. Si계 무기막(103)은 아몰퍼스 카본막(102)과 동일한 반응관(2) 내에서 연속적으로 CVD에 의해 형성할 수 있다. 예를 들면, Si계 무기막(103)이 SiN막인 경우, 이 막은, 실리콘 소스 가스로서 염소(Cl)를 포함하지 않는 아미노계 실란인 BTBAS 가스를 공급하고, 반응 가스로서 질화 가스인 암모니아 가스를 공급하여 형성할 수 있다. 이들 가스는 각각 제3 실시 형태 및 제2 실시 형태에 있어서 예비 처리용의 가스로서 사용되는 것으로, 즉, 가스 공급계를 예비 처리와 겸용할 수 있다. 또한 레지스트막(PR)(105)은 통상, 도포에 의해 Si계 무기막(103) 상에 형성되기 때문에, 이것은 반응관(2) 밖에서 형성되게 된다.
각 실시 형태에 Si계 무기막(103)의 성막을 조합하는 경우, 아몰퍼스 카본막의 성막에 이어서, 하기의 처리를 행한다. 즉, 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소 가스를 공급한다. 이와 함께, 히터(16)에 의해 반응관(2) 내에 소정의 성막 온도(처리 온도), 예를 들면, 500∼650℃로 가열한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 13.3Pa(0.1Torr)∼133Pa(1Torr)로 감압한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(안정화 공정).
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(18)으로부터의 질소 가스의 공급을 정지한다. 그리고, 2개의 처리 가스 도입관(17)으로부터 각각 반응관(2) 내로 소정량의 BTBAS 가스와 암모니아 가스를 공급한다. 반응관(2) 내에 도입된 BTBAS 가스 및 암모니아 가스는, 반응관(2) 내의 열에 의해 열분해 반응을 일으킨다. 이 분해 성분에 의해, 실리콘 질화물(Si3N4)이 생성되어 아몰퍼스 카본막(102) 상에 Si계 무기막(103)이 형성된다(성막 공정).
＜귀결 및 변경예＞
이상 설명한 바와 같이, 제1 내지 제4 실시 형태에 의하면, 반도체 웨이퍼(W)의 표면의 하지층 상에 아몰퍼스 카본막을 형성하기 전에, 하지층의 표면으로부터 물(수분)을 제거하거나, 또는 하지층을 피복하는 소수성층을 형성하는 예비 처리를 실시한다. 이에 따라, 커버리지 성능이 양호하고 표면 러프니스가 작은 아몰퍼스 카본막을 형성할 수 있다. 또한, 하지층의 표면으로부터 물(수분)을 제거하는 예비 처리를 실시하는 경우, 성막 레이트를 향상시킬 수 있다. 또한, 소수성층을 형성하는 예비 처리를 실시하는 경우, 처리 시퀀스에 있어서의 반응관(2) 내의 온도를 저온화할 수 있다.
또한, 상기 설명에 있어서, N2 예비 처리, 암모니아 예비 처리, 소수성층 형성이 각각 개별로 실시된다. 그러나, 아몰퍼스 카본막을 형성하는 하지층의 종류, 반도체 디바이스로의 영향 등을 고려하여, 이들 처리를 조합해도 좋다. 제3 및 제4 실시 형태에서는 소수성층으로서 실리콘막을 형성하지만, 소수성층은 반도체 디바이스로의 영향이 없는 범위에서, 다른 소수성 재료로 이루어지는 것이 가능하다.
상기 설명에 있어서, 예비 처리용의 수분 제거 가스 및 Si계 무기막 형성용의 반응 가스는 소정의 온도로 가열된 반응관(2) 내에 공급되어 활성화된다. 이를 대신하여, 예를 들면, 반응관(2) 밖에서, 필요한 처리 가스 도입관(17)에 활성화 기구(GAM)(도 1 참조)를 설치하여, 수분 제거 가스 및/또는 반응 가스를 반응관(2) 내에 활성화하면서 공급해도 좋다. 이 경우, 예비 처리 및/또는 Si계 무기막 형성에 있어서의 반응관(2) 내의 온도를 낮출 수 있다. 또한 각 활성화 기구(GAM)는 열, 플라즈마, 빛, 촉매로 이루어지는 군으로부터 선택된 1 이상의 매체를 이용할 수 있다.
제3 및 제4 실시 형태에서는 실리콘 소스 가스로서 BTBAS 가스, DCS 가스를 이용하지만, 실리콘 소스 가스는 다른 가스, 예를 들면, TDMAS와 같은 아미노실란, HCD여도 좋다. 반응관(2) 내의 온도는, BTBAS 가스를 이용한 경우에는 실온∼600℃, DCS 가스를 이용한 경우에는 400℃∼630℃, HCD 가스를 이용한 경우에는 300℃∼550℃, TDMAS 가스를 이용한 경우에는 실온∼550℃로 하는 것이 바람직하다.
상기 실시 형태에서는 열처리 장치로서 단관 구조의 배치식 열처리 장치가 사용된다. 대신에, 본 발명은 예를 들면, 반응관이 내관과 외관으로 구성된 이중관 구조의 배치식 종형 열처리 장치에 적용할 수 있다. 피처리체는 반도체 웨이퍼(W)에 한정되는 것은 아니고, 예를 들면, LCD용의 유리 기판이라도 좋다.

Claims (9)

  1. 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법으로서,
    반응실 내에 복수매의 피처리체를 수직 방향으로 간격을 두고 겹쳐 쌓은 상태로 수용하는 공정으로서, 상기 피처리체의 각각은 상기 구조가 그 위에 형성되는 하지층을 갖는, 공정과,
    다음으로, 상기 반응실 내를 배기하면서, 상기 반응실 내를 800℃∼950℃의 예비 처리 온도로 가열함과 함께 상기 반응실 내에 암모니아 가스로 이루어지는 예비 처리 가스를 공급함으로써, 상기 아몰퍼스 카본막을 성막하기 전에 상기 하지층의 표면으로부터 물(水)을 제거하는 예비 처리 공정과,
    다음으로, 상기 반응실 내를 배기하면서, 상기 반응실 내를 가열함과 함께 상기 반응실 내에 탄화수소 가스를 공급하여 상기 하지층상에 아몰퍼스 카본막을 성막하는 CVD(chemical vapor deposition) 공정
    을 구비하는 배치 처리 방법.
  2. 제1항에 있어서,
    상기 예비 처리 공정에 있어서, 상기 반응실 내를 133∼53200Pa의 압력으로 설정하는 배치 처리 방법.
  3. 제2항에 있어서,
    상기 예비 처리 공정과 상기 CVD 공정과의 사이에서, 상기 반응실 내를 배기하면서, 상기 반응실 내에 질소 가스를 공급하여 상기 반응실 내를 퍼지(purge)하는 공정을 추가로 구비하는 배치 처리 방법.
  4. 제1항에 있어서,
    상기 CVD 공정 시의 상기 반응실 내의 온도는 상기 예비 처리 온도 이하인 배치 처리 방법.
  5. 제1항에 있어서,
    상기 탄화수소 가스는 에틸렌이며, 상기 에틸렌은 예비 여기(excite)하지 않고 상기 반응실 내에 공급하고, 상기 CVD 공정 시의 상기 반응실 내의 온도는 800℃∼850℃인 배치 처리 방법.
  6. 제1항에 있어서,
    상기 CVD 공정의 후에, 상기 반응실 내를 배기하면서, 상기 반응실 내를 가열함과 함께 상기 반응실 내에 실리콘 소스 가스와 산화 가스 및 질화 가스로 이루어지는 군으로부터 선택된 반응 가스를 공급하여 상기 아몰퍼스 카본막 상에 Si계 무기막을 성막하는 제2 CVD 공정
    을 추가로 포함하는 배치 처리 방법.
  7. 제6항에 있어서,
    상기 아몰퍼스 카본막 및 상기 Si계 무기막은 상기 반응실 밖에서 상기 Si계 무기막 상에 형성되는 포토레지스트막과 함께 상기 하지층을 에칭하기 위한 에칭 마스크로서 사용되는 다층 레지스트 구조를 구성하는 배치 처리 방법.
  8. 제6항에 있어서,
    상기 반응 가스는 암모니아 가스인 배치 처리 방법.
  9. 프로세서상에서 실행하기 위한 프로그램 지령을 기억하는, 컴퓨터로 판독 가능한 기억 매체로서,
    상기 프로그램 지령은 상기 프로세서에 의해 실행될 때, 성막 장치를 제어하여 제1항에 기재된 방법을 실행시키는, 컴퓨터로 판독 가능한 기억 매체.
KR1020130100355A 2009-06-04 2013-08-23 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법 및, 상기 방법을 실행시키는 컴퓨터로 판독 가능한 기록 매체 KR101408063B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009135483 2009-06-04
JPJP-P-2009-135483 2009-06-04
JP2010094417A JP2011014872A (ja) 2009-06-04 2010-04-15 アモルファスカーボン膜の形成方法および形成装置
JPJP-P-2010-094417 2010-04-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100052663A Division KR101326704B1 (ko) 2009-06-04 2010-06-04 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법

Publications (2)

Publication Number Publication Date
KR20130106800A KR20130106800A (ko) 2013-09-30
KR101408063B1 true KR101408063B1 (ko) 2014-06-18

Family

ID=43263902

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020100052663A KR101326704B1 (ko) 2009-06-04 2010-06-04 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법
KR1020130100355A KR101408063B1 (ko) 2009-06-04 2013-08-23 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법 및, 상기 방법을 실행시키는 컴퓨터로 판독 가능한 기록 매체

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020100052663A KR101326704B1 (ko) 2009-06-04 2010-06-04 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법

Country Status (5)

Country Link
US (2) US8222162B2 (ko)
JP (1) JP2011014872A (ko)
KR (2) KR101326704B1 (ko)
CN (2) CN103474344B (ko)
TW (1) TWI496930B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941135B2 (en) 2014-10-01 2018-04-10 Samsung Electronics Co., Ltd. Methods of forming a hard mask layer and of fabricating a semiconductor device using the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5351948B2 (ja) * 2009-06-04 2013-11-27 東京エレクトロン株式会社 アモルファスカーボン膜の形成方法および形成装置
JP2011014872A (ja) * 2009-06-04 2011-01-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
JP5588856B2 (ja) * 2010-12-27 2014-09-10 東京エレクトロン株式会社 カーボン膜上への酸化物膜の成膜方法及び成膜装置
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
US9044793B2 (en) * 2011-11-22 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for cleaning film formation apparatus and method for manufacturing semiconductor device
JP6045975B2 (ja) * 2012-07-09 2016-12-14 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置
US9362133B2 (en) * 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
CN106467980B (zh) * 2015-08-21 2019-01-29 东莞市中镓半导体科技有限公司 一种大型垂直式hvpe反应室的装配辅助装置
JP6748354B2 (ja) 2015-09-18 2020-09-02 セントラル硝子株式会社 ドライエッチング方法及びドライエッチング剤
JP2017212294A (ja) * 2016-05-24 2017-11-30 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置
CN113518836B (zh) 2019-03-06 2023-11-24 株式会社国际电气 半导体装置的制造方法、记录介质、基板处理装置和基板处理方法
KR102438550B1 (ko) * 2021-04-06 2022-09-01 (주)엘오티씨이에스 반도체 제조설비 및 이의 운영방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215423A (ja) * 1990-12-14 1992-08-06 Dainippon Screen Mfg Co Ltd 半導体基板の熱処理方法
JP2009032766A (ja) * 2007-07-25 2009-02-12 Tokyo Electron Ltd 成膜方法、成膜装置、および記憶媒体

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122552A (ja) * 1993-10-20 1995-05-12 Sony Corp 半導体装置における絶縁膜形成方法
EP0820095A3 (en) * 1996-07-19 1999-01-27 Sony Corporation Method of forming an interlayer film
US5981000A (en) 1997-10-14 1999-11-09 International Business Machines Corporation Method for fabricating a thermally stable diamond-like carbon film
JP4119542B2 (ja) * 1998-09-29 2008-07-16 松下電器産業株式会社 半導体装置の製造方法及び絶縁膜の形成方法
JP2000273635A (ja) * 1999-03-25 2000-10-03 Fuji Photo Film Co Ltd カーボン膜の成膜方法
US6335086B1 (en) * 1999-05-03 2002-01-01 Guardian Industries Corporation Hydrophobic coating including DLC on substrate
JP4540885B2 (ja) * 2001-06-29 2010-09-08 ローム株式会社 半導体装置の製造方法
EP1504138A2 (en) * 2002-05-08 2005-02-09 Applied Materials, Inc. Method for using low dielectric constant film by electron beam
JP4034227B2 (ja) * 2002-05-08 2008-01-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US6992371B2 (en) * 2003-10-09 2006-01-31 Freescale Semiconductor, Inc. Device including an amorphous carbon layer for improved adhesion of organic layers and method of fabrication
JP2006140222A (ja) 2004-11-10 2006-06-01 Toshiba Corp パターン形成方法、下層膜形成組成物、及び半導体装置の製造方法
US7833626B2 (en) * 2004-11-25 2010-11-16 Kabushiki Kaisha Toyota Chuo Kenkyusho Amorphous carbon film, process for forming the same, and high wear-resistant sliding member with amorphous carbon film provided
US20060205232A1 (en) 2005-03-10 2006-09-14 Lih-Ping Li Film treatment method preventing blocked etch of low-K dielectrics
CN100539114C (zh) * 2006-03-29 2009-09-09 富士通株式会社 界面粗糙度降低膜、其原料、由其制得的布线层和半导体器件、制造半导体器件的方法
JP4245026B2 (ja) * 2006-09-20 2009-03-25 株式会社豊田中央研究所 被覆膜の除膜方法および被覆部材の再生方法
JP5154140B2 (ja) * 2006-12-28 2013-02-27 東京エレクトロン株式会社 半導体装置およびその製造方法
JP2008210930A (ja) * 2007-02-26 2008-09-11 Elpida Memory Inc 半導体装置の製造方法
JP5044579B2 (ja) * 2009-01-27 2012-10-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP2011014872A (ja) * 2009-06-04 2011-01-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215423A (ja) * 1990-12-14 1992-08-06 Dainippon Screen Mfg Co Ltd 半導体基板の熱処理方法
JP2009032766A (ja) * 2007-07-25 2009-02-12 Tokyo Electron Ltd 成膜方法、成膜装置、および記憶媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941135B2 (en) 2014-10-01 2018-04-10 Samsung Electronics Co., Ltd. Methods of forming a hard mask layer and of fabricating a semiconductor device using the same

Also Published As

Publication number Publication date
CN101908481A (zh) 2010-12-08
US8652973B2 (en) 2014-02-18
TW201107519A (en) 2011-03-01
US20120238107A1 (en) 2012-09-20
CN103474344B (zh) 2015-12-02
TWI496930B (zh) 2015-08-21
US8222162B2 (en) 2012-07-17
US20100311251A1 (en) 2010-12-09
KR101326704B1 (ko) 2013-11-08
KR20100130968A (ko) 2010-12-14
KR20130106800A (ko) 2013-09-30
JP2011014872A (ja) 2011-01-20
CN103474344A (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
KR101408063B1 (ko) 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법 및, 상기 방법을 실행시키는 컴퓨터로 판독 가능한 기록 매체
US7615163B2 (en) Film formation apparatus and method of using the same
US7906168B2 (en) Film formation method and apparatus for forming silicon oxide film
JP6671262B2 (ja) 窒化膜の形成方法および形成装置
US7964516B2 (en) Film formation apparatus for semiconductor process and method for using same
JP6086942B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20160376699A1 (en) Substrate processing apparatus, and storage medium
JP5154140B2 (ja) 半導体装置およびその製造方法
US20110237082A1 (en) Micro pattern forming method
JP5425404B2 (ja) アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
JP6478330B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US10156012B2 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and a non-transitory computer-readable recording medium
US7981809B2 (en) Film formation method and apparatus for semiconductor process
US20060288935A1 (en) Film formation method and apparatus for semiconductor process
US7691445B2 (en) Film formation apparatus and method of using the same
US20230287567A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP5276743B2 (ja) アモルファスカーボン膜の形成方法および形成装置
US20240105443A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium
US20230079925A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium
WO2020053996A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TW202315000A (zh) 基板處理裝置、電漿產生裝置、半導體裝置的製造方法及程式

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6