CN103474344B - 用于形成含有非晶碳膜的构造的分批处理方法 - Google Patents

用于形成含有非晶碳膜的构造的分批处理方法 Download PDF

Info

Publication number
CN103474344B
CN103474344B CN201310406951.4A CN201310406951A CN103474344B CN 103474344 B CN103474344 B CN 103474344B CN 201310406951 A CN201310406951 A CN 201310406951A CN 103474344 B CN103474344 B CN 103474344B
Authority
CN
China
Prior art keywords
mentioned
film
gas
amorphous carbon
reaction tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310406951.4A
Other languages
English (en)
Other versions
CN103474344A (zh
Inventor
冈田充弘
东条行雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN103474344A publication Critical patent/CN103474344A/zh
Application granted granted Critical
Publication of CN103474344B publication Critical patent/CN103474344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种用于形成含有非晶碳膜的构造的分批处理方法，包括下述工序，即、一边对反应室内进行排气一边进行预备，该预备处理是指将上述反应室内的温度加热到800℃～950℃的预备处理温度，并且向上述反应室内供给从由氮气和氨气组成的气体组中选出的预备处理气体，从而去除基底层表面的水；然后，一边对上述反应室内进行排气一边进行主CVD处理，该主CVD处理是指将上述反应室内的温度加热到主处理温度，并且向上述反应室内供给碳化氢气体，从而在基底层上成膜非晶碳膜。

Description

用于形成含有非晶碳膜的构造的分批处理方法
本申请是申请日为2010年6月4日、申请号为201010194793.7、发明名称为“用于形成含有非晶碳膜的构造的分批处理方法”的申请的分案申请
技术领域
本发明涉及一种在半导体处理中在半导体晶圆等被处理体上形成具有非晶碳膜的构造的分批（batch）处理方法。这里，所谓半导体处理是指为了以下目的而实施的各种处理，即、在半导体晶圆、LCD（LiquidCrystalDisplay液晶显示器）那样的FPD（FlatPanelDisplay平板显示器）用玻璃基板等被处理基板上以规定图案形成半导体层、绝缘层、导电层等，从而在该被处理体上制造含有半导体器件、与半导体器件相连接的配线、电极等的构造物。
背景技术
在半导体器件的制造处理中，为了能使配线部的电阻、电容更低而一直致力于开发低介电常数的层间绝缘膜。可以使用非晶碳膜作为低介电常数的层间绝缘膜。另外，在半导体器件的制造处理中，为了形成电路图案，将利用光刻技术形成图案的光致抗蚀剂作为掩膜来进行等离子蚀刻。近年来，随着半导体装置的微细化，一直在推进着光致抗蚀膜的薄膜化。因此，仅凭光致抗蚀膜越发难以确保充分的抗蚀性。针对上述问题，有人提出了一种利用了多层抗蚀构造的图案转印技术（例如，参照日本特开2006-140222号公报）。例如，多层抗蚀构造包括下侧层、中间层和上侧层（光致抗蚀膜）。可以使用非晶碳膜为上述多层抗蚀构造的下侧层。
当在将非晶碳膜用于上述用途时，通常使用单片式的等离子CVD（ChemicalVaporDeposition化学气相沉淀）装置形成该膜（例如参照美国发明专利第5，981，000号公报）。在该公报所公开的装置中，使用平行平板式的等离子CVD装置将环烃气体供给到腔内，然后在腔内生成等离子体而成膜非晶碳膜。
在使用上述单片式的等离子CVD装置形成薄膜时，通常存在覆盖（coverage）性能差的趋势。因此，人们想要使用覆盖性能好的装置、例如分批式纵型CVD装置来形成非晶碳膜。但是，如下文所说明的，本发明人等发现在使用纵型CVD装置的情况下，存在非晶碳膜的表面平坦度变差的问题。
发明内容
本发明的目的在于提供一种能够形成含有表面平坦度良好的非晶碳膜的构造的分批处理方法。
本发明的第1技术方案提供一种用于形成含有非晶碳膜的构造的分批处理方法，该方法包括下述工序：在反应室内以沿铅直方向隔开间隔地层叠的状态收容多张被处理体，各上述被处理体具有用于在上表面形成有上述含有非晶碳膜的构造的基底层；然后，一边对上述反应室内进行排气一边进行预备处理，该预备处理是指将上述反应室内的温度加热到800℃～950℃的预备处理温度，并且向上述反应室内供给从由氮气和氨气组成的气体组中选出的预备处理气体，从而去除上述基底层表面的水；然后，一边对上述反应室内进行排气一边进行主CVD（chemicalvapordeposition）处理，该主CVD处理是指将上述反应室内的温度加热到主处理温度，并且向上述反应室内供给碳化氢气体，从而在上述基底层上成膜非晶碳膜。
本发明的第2技术方案提供一种用于形成含有非晶碳膜的构造的分批处理方法，该方法包括下述工序：在反应室内以沿铅直方向隔开间隔地层叠的状态收容多张被处理体，各上述被处理体具有用于在上表面形成有上述含有非晶碳膜的构造的基底层；然后，一边对上述反应室内进行排气一边进行预备处理，该预备处理是指将上述反应室内的温度加热到预备处理温度，并且向上述反应室内供给预备处理气体，从而成膜用于覆盖上述基底层的疏水性层；然后，一边对上述反应室内进行排气一边进行主CVD（chemicalvapordeposition）处理，该主CVD处理是指将上述反应室内的温度加热到主处理温度，并且向上述反应室内供给碳化氢气体，从而在上述疏水性层上成膜非晶碳膜。
本发明的第3技术方案提供一种存储介质，能够利用存储有用于在处理器中执行的程序指令的计算机读取该存储介质，在利用上述处理器执行上述程序指令时，控制成膜装置而使该成膜装置执行第1或第2技术方案所述的方法。
附图说明
图1是表示本发明的实施方式的纵型热处理装置的图。
图2是表示图1所示的装置的控制部的结构的图。
图3是表示本发明的第1实施方式的用于形成含有非晶碳膜的构造的分批处理方法的制程程序的图。
图4是表示实验1中的非晶碳膜的成膜率的图。
图5是表示实验1中的非晶碳膜的成膜状态的图表。
图6是表示本发明的第2实施方式的用于形成含有非晶碳膜的构造的分批处理方法的制程程序的图。
图7是表示实验2中的非晶碳膜的成膜率的图。
图8是表示实验2中的非晶碳膜的成膜状态的图表。
图9A是表示在实验3中所用的预备处理的条件、以及成膜非晶碳膜的条件的图表。
图9B是表示实验3中的非晶碳膜的表面粗糙度（Ra）的图。
图10是表示本发明的第3实施方式的用于形成含有非晶碳膜的构造的分批处理方法的制程程序的图。
图11是表示实验4中的非晶碳膜的表面粗糙度（Ra）的图。
图12是表示本发明的第4实施方式的用于形成含有非晶碳膜的构造的分批处理方法的制程程序的图。
图13是表示实验5中的非晶碳膜的表面粗糙度（Ra）的图。
图14是表示能够应用各实施方式的方法的多层抗蚀构造的剖视图。
具体实施方式
在本发明的开发过程中，本发明人等针对使用纵型分批式CVD装置形成非晶碳膜的方法所涉及到的问题进行了研究。结果，本发明人等得出下述见解。
例如在使用非晶碳膜为多层抗蚀构造的最下层的情况下，在该非晶碳膜上依次层叠Si系无机膜和光致抗蚀膜。由于利用以往的方法制成的非晶碳膜的表面平坦度较差（表面粗糙度高），因此上侧的层的表面平坦度也受到影响，导致光刻法的图案转印精度降低。
本发明人等研究了使非晶碳膜的表面平坦度变差的原因，结果发现在成膜非晶碳膜时，正是存在于基底层上的水分影响该非晶碳膜的表面平坦度。即、该水分使基底层与非晶碳膜的界面发生与蚀刻同时发生的异常反应。
下面，参照附图说明根据上述见解做成的本发明的实施方式。另外，在下述说明中，对于具有基本相同的功能和结构的构成部件，标注相同的附图标记，且只在必要的情况下重复说明。
图1是表示本发明的实施方式的纵型热处理装置的图。如图1所示，热处理装置1具有长度方向沿铅直方向的大致圆筒状的反应管（反应室）2。反应管2由耐热性以及耐腐蚀性优异的材料、例如石英形成。
在反应管2的上端配置有向上端侧缩径的大致圆锥状的顶部3。在顶部3的中央配置有供反应管2内的气体排出的排气口4。排气部GE借助气密的排气管5与排气口4相连接。在排气部GE上配置有阀、真空排气泵（图1中未图示、如图2中附图标记127所示）等压力调整机构。利用排气部GE能够排出反应管2内的气氛，并能将反应管2内的压力设定为规定压力（真空度）。
在反应管2的下方配置有盖体6。盖体6由耐热性及耐腐蚀性优异的材料、例如石英形成。盖体6能在后述的晶舟升降机（图1中未图示、如图2中附图标记128所示）作用下上下动作。在利用晶舟升降机使盖体6上升时，反应管2的下方侧（炉口部分）被封闭。在利用晶舟升降机使盖体6下降时，反应管2的下方侧（炉口部分）被开放。
在盖体6的上部配置有保温筒7。保温筒7具有平面形状的加热器8，该加热器8由电阻发热体构成，能够防止因热量自反应管2的炉口部分散出而使反应管2内的温度下降。利用筒状的支承体9将该加热器8支承在距离盖体6的上表面规定高度的位置上。
在保温筒7的上方配置有旋转台10。旋转台10作为载置台而发挥功能，以使用于收容被处理体、例如半导体晶圆W的晶圆舟11能旋转的方式载置该晶圆舟11。详细而言，在旋转台10的下部配置有旋转支柱12。旋转支柱12贯穿加热器8的中央部而与用于使旋转台10旋转的旋转机构13相连接。
旋转机构13主要由电动机（未图示）和旋转导入部15构成，该旋转导入部15具有自盖体6的下表面侧以气密状态贯穿导入到盖体6的上表面侧的旋转轴14。旋转轴14与旋转台10的旋转支柱12相连结，借助旋转支柱12将电动机的旋转力传递给旋转台10。因此，在利用旋转机构13的电动机使旋转轴14旋转时，旋转轴14的旋转力被传递给旋转支柱12从而使旋转台10旋转。
晶圆舟11能够沿铅直方向隔开规定间隔地收容多张、例如100张半导体晶圆W。晶圆舟11由耐热性及耐腐蚀性优异的材料、例如石英形成。这样，由于在旋转台10上载置有晶圆舟11，因此在使旋转台10旋转时也会带动晶圆舟11旋转，从而使被收容在晶圆舟11内的半导体晶圆W旋转。
在反应管2的周围以围绕反应管2的方式配置有例如由电阻发热体构成的加热器16。利用该加热器16能够将反应管2内部的温度提高（加热）到规定温度，结果能够将半导体晶圆W加热到规定温度。
在反应管2的下端附近的侧面插入有用于将处理气体导入反应管2内的处理气体导入管17。处理气体导入管17经由质量流量控制器（MFC）（未图示）与处理气体供给部20相连接。另外，虽然在图1中只画出了1根处理气体导入管17，但在本实施方式中，能够依据气体的种类插入多根处理气体导入管17。另外，在反应管2的下端附近的侧面插入有清扫气体供给管18。清扫气体供给管18经由质量流量控制器（MFC）（未图示）与清扫气体（例如氮气（N2））供给部22相连接。
处理气体供给部20包括碳化氢气体的供给源、硅源气体的供给源、除水气体的供给源、反应气体（氧化气体/氮化气体）的供给源等。
为了利用CVD处理形成非晶碳膜而使用碳化氢气体。碳化氢气体例如由乙烯（C2H4）、甲烷（CH4）、乙烷（C2H6）、乙炔（C2H2）和丁炔（C4H6）构成。在本发明所公开的实施方式中，在下文详述说明，使用乙烯气体为碳化氢气体。
为了利用CVD处理在基底层与非晶碳膜之间形成由硅构成的疏水性层而使用硅源气体。并且，硅源气体还用于利用CVD处理在非晶碳膜上形成Si系无机膜。硅源气体例如包括DCS（二氯硅烷）、HCD（六氯乙硅烷）、TDMAS（三(二甲氨基)硅烷）、BTBAS（双(叔丁氨基)硅烷）、BDMAS（双(二甲氨基)硅烷）、BDEAS（双(二乙氨基)硅烷）、DMAS（二甲氨基硅烷）、DEAS（二乙氨基硅烷）、DPAS（二丙氨基硅烷）、BAS（丁氨基硅烷）构成。优选使用上述气体中的不含氯（Cl）的氨系硅烷气体为硅源气体。由于不含氯，所以能够缩短孵育时间。在本发明公开的几个实施方式中，见后述，使用BTBAS气体、DCS气体为硅源气体。
为了在形成非晶碳膜之前去除基底层表面的水分而使用除水气体。除水气体由氮气（N2）或氨气（NH3）构成。另外，在使用氮气为除水气体的情况下，可以使用自供给部22经过清扫气体供给管18而被供给的氮气。在该情况下，在处理气体供给部20中也可以不含有除水气体的供给源。
为了通过CVD处理在非晶碳膜上形成Si系无机膜而使用反应气体。在Si系无机膜是氧化膜的情况下，使用氧化气体（含氧的气体）为反应气体。氧化气体例如由O2、NO、N2O、H2O、O3构成。在Si系无机膜是氮化膜的情况下，使用氮化气体（含氮的气体）为反应气体。氮化气体例如由NH3、N2、NO、N2O、N2H4构成。另外，在使用氨气为除水气体的情况下，可以使用同一个氨气供给源来供给反应气体（氮化气体）和除水气体。
另外，热处理装置1还具有用于控制装置各部分的控制部100。图2是表示控制部100的结构的图。如图2所示，操作面板121、温度传感器（组）122、压力计（组）123、加热器控制部124、MFC控制部125、阀控制部126、真空泵127和晶舟升降机128等与控制部100相连接。
操作面板121包括显示屏和操作按钮，该操作面板121用于将操作者的操作指示传递给控制部100、以及在显示屏上显示来自控制部100的各种信息。温度传感器（组）122用于测量反应管2、排气管5和处理气体导入管17等各部分内部的温度、然后将该测量值告知控制部100。压力计（组）123用于测量反应管2、排气管5和处理气体导入管17等各部分内部的压力、然后将测量值告知控制部100。
加热器控制部124用于相互独立地控制加热器8和加热器16。加热器控制部124响应来自控制部100的指示而在上述加热器通上电流从而加热上述加热器。加热器控制部124还分别独立地测量上述加热器所消耗的电，然后将测量值告知控制部100。
MFC控制部125用于对配置在处理气体导入管17、清扫气体供给管18等各配管中的MFC（未图示）进行控制。MFC控制部125将在各MFC中流动的气体的流量控制成控制部100所指示的量。MFC控制部125还测量在各MFC中实际流过的气体流量，然后将测量值告知控制部100。
阀控制部126配置在各配管中，用于将配置在各配管中的阀的开度控制成控制部100所指示的值。真空泵127与排气管5相连接，用于排出反应管2内的气体。
晶舟升降机128通过使盖体6上升而将载置在旋转台10上的晶舟11（半导体晶圆W）装入反应管2内。晶舟升降机128还通过使盖体6下降而自反应管2内卸载被载置在旋转台10上的晶舟11（半导体晶圆W）。
控制部100包括制程程序存储部111、ROM（readonlymemory只读存储器）112、RAM（randomaccessmemory随机存取存储器）113、I/O（input/output输入/输出）接口114和CPU（centralprocessingunit中央处理器）115。上述各构件利用总线116彼此相连接，且借助总线116在彼此间传递信息。
在制程程序存储部111中存储有安装用制程程序和多个处理用制程程序。在最初制造热处理装置1时，在热处理装置1中只存储有安装用制程程序。在生成与各热处理装置对应的热模型等时执行安装用制程程序。处理用制程程序是针对用户每次实际进行的热处理（process）所准备的制程程序。处理用制程程序用于规定从将半导体晶圆W装入反应管2内到自反应管2内卸载处理完毕的晶圆W的期间内的、各部分内部的温度变化、反应管2内的压力变化、开始供给处理气体的时刻以及停止供给处理气体的时刻、和处理气体的供给量等。
ROM112由EEPROM（electronicallyerasableprogrammableread-onlymemory电擦除可编程只读存储器）、闪存器和硬盘等构成，是用于存储CPU115的动作程序等的记录介质。RAM113作为CPU115的工作区等发挥功能。
I/O接口114与操作面板121、温度传感器122、压力计123、加热器控制部124、MFC控制部125、阀控制部126、真空泵127和晶舟升降机128等相连接，用于控制数据、信号的输入输出。
CPU（centralprocessingunit）115构成控制部100的中枢。CPU115用于执行被存储在ROM112中的控制程序，按照来自操作面板121的指示根据被存储在制程程序存储部111中的制程程序（处理用制程程序）控制热处理装置1的动作。即、CPU115使温度传感器（组）122、压力计（组）123、MFC控制部125测量反应管2、排气管5和处理气体导入管17等各部分内部的温度、压力、流量。另外，CPU115还根据该测量数据将控制信号等输出到加热器控制部124、MFC控制部125、阀控制部126和真空泵127等中，以能使上述各部分按照处理用制程程序进行动作。
接下来，说明在图1和图2所示的热处理装置1中实施的本发明的实施方式的用于形成含有非晶碳膜的构造的批处理方法。另外，在下述说明中，利用控制部100（CPU115）对构成热处理装置1的各部分的动作进行控制。控制部100（CPU115）控制加热器控制部124（加热器8、加热器16）、MFC控制部125（处理气体导入部17、清扫气体供给管18）、阀控制部126、真空泵127等，从而按照下述说明那样的制程程序设定各处理中的反应管2内的温度、压力、气体的流量等。
第1实施方式
图3是表示本发明的第1实施方式的用于形成含有非晶碳膜的构造的分批处理方法的制程程序的图。在该方法中，首先利用N2预备处理（高温N2清扫）去除半导体晶圆W的基底层表面上的水（水分）。然后在基底层上形成非晶碳膜。
首先，利用加热器16将反应管2内的温度加热到规定的装入温度、例如图3的（a）所示300℃。并且，自清扫气体供给管18向反应管2内供给规定量、例如图3的（c）所示1slm（1升/min）的氮气（N2）。然后，将收容有半导体晶圆W的晶圆舟11载置在盖体6上，利用晶舟升降机128使盖体6上升。由此，将搭载有半导体晶圆W的晶圆舟11装入反应管2内，并且封闭反应管2（装入工序）。
接下来，自清扫气体供给管18向反应管2内供给规定量、例如图3的（c）所示1slm的氮气。并且，利用加热器16将反应管2内的温度加热到规定温度、例如图3的（a）所示950℃。然后排出反应管2内的气体，从而将反应管2内的压力降低到规定压力、例如图3的（b）所示2000Pa（15Torr）。之后使反应管2内的气氛稳定在该温度和压力（稳定化工序）。
这里，优选反应管2内的温度为800℃～950℃，更优选为850℃～900℃。在反应管2内的温度低于800℃时，可能无法充分地去除半导体晶圆W表面的水（水分）。在反应管2内的温度高于950℃时，可能使半导体晶圆W的表面变得粗糙。另外，优选反应管2内的压力为13.3Pa（0.1Torr）～6650Pa（50Torr），更优选为13.3Pa（0.1Torr）～2660Pa（20Torr）。
当反应管2内的气氛稳定在规定压力和规定温度时，进行氮气清扫处理（预备处理工序），该处理自清扫气体供给管18向反应管2内供给规定量、例如图3的（c）所示5slm的氮气作为除水气体。由于利用该N2预备处理去除半导体晶圆W上的水，所以于非晶碳膜的基底层上不再存在（吸附）水。因此，在成膜非晶碳膜时，在基底层与非晶碳膜的界面上不易随着蚀刻发生异常的反应，从而能够降低表面粗糙度。
然后，排出反应管2内的气体，并自清扫气体供给管18向反应管2内供给规定量、例如图3的（c）所示1slm的氮气。然后排出反应管2内的气体，从而将反应管2内的压力设定为规定的压力、例如图3的（b）所示2660Pa（20Torr）。并且，利用加热器16将反应管2内的温度设定为规定的温度、例如图3的（a）所示850℃。之后使反应管2内的气氛稳定在该温度和压力（清扫、稳定化工序）。
这里，优选反应管2内的温度为800℃～900℃，更优选为800℃～850℃。在反应管2内的温度高于900℃时，可能会加大非晶碳膜的表面粗糙度。另一方面，在反应管2内的温度低于800℃时，无法降低反应管2内的压力，可能使所形成的非晶碳膜的表面平坦度变差。优选反应管2内的压力为13.3Pa（0.1Torr）～6650Pa（50Torr），更优选为13.3Pa（0.1Torr）～2660Pa（20Torr）。
当反应管2内的气氛稳定在规定压力和规定温度时，停止自清扫气体供给管18供给氮气。然后自处理气体导入管17向反应管2内导入规定量的成膜用气体（碳化氢气体）。在本实施方式中，供给例如图3的（d）所示1slm（1升/min）的乙烯（C2H4）气体。在将成膜用气体导入反应管2内时，在反应管2内加热成膜用气体而使该气体发生热分解反应。结果，在半导体晶圆W表面的基底层（晶圆W的基板本身或形成在晶圆W上的由金属、半导体、绝缘体等构成的层）上形成非晶碳膜（成膜工序）。
这样，由于在成膜非晶碳膜之前实施自半导体晶圆W的表面去除水（水分）的N2预备处理，因此在成膜过程中不易在基底层与非晶碳膜的界面上随着蚀刻发生异常的反应，从而能够降低表面粗糙度。另外，由于使用分批式纵型CVD装置形成非晶碳膜，所以能够形成覆盖性能良好的非晶碳膜。因此，能够形成覆盖性能良好且表面粗糙度低的非晶碳膜。
当在半导体晶圆W的表面上形成规定厚度、例如30nm的非晶碳膜时，停止自处理气体导入管17导入成膜用气体。然后排出反应管2内的气体，并自清扫气体供给管18向反应管2内供给规定量、例如图3的（c）所示1slm的氮气，之后将反应管2内的气体排出到排气管5中（清扫工序）。另外，为了可靠地排出反应管2内的气体，优选进行循环清扫处理，该处理反复排出多次反应管2内的气体、以及反复向反应管2内供给多次氮气。
然后，自清扫气体供给管18向反应管2内供给规定量、例如图3的（c）所示1slm的氮气，之后如图3的（b）所示将反应管2内的压力调回到常压。另外，利用加热器16将反应管2内的温度设定为规定温度、例如图3的（a）所示300℃。然后，利用晶舟升降机128使盖体6下降，从而自反应管2内连同晶圆舟11一起卸载半导体晶圆W（卸载工序）。由此，完成了非晶碳膜的形成处理。
实验1
为了确认第1实施方式的N2预备处理（高温N2清扫）的效果而进行了下述实验。这里，使用Si晶圆、SiO2晶圆、SiN晶圆（分别指晶圆表面由Si、SiO2、SiN构成）为被处理体。作为实施例PE1，以第1实施方式所述的条件进行N2预备处理以及成膜非晶碳膜。作为实施例PE2，在以第1实施方式所述的条件进行了N2预备处理后，将反应管2内的温度调整到800℃、将压力调整到6650Pa（50Torr）而成膜非晶碳膜。作为比较例CE1、CE2，未实施N2预备处理、直接以实施例PE1、PE2的条件成膜非晶碳膜。
评价了利用上述实施例以及比较例获得的非晶碳膜的成膜率和成膜状态。为此，利用电子显微镜（SEM）观察了非晶碳膜的表面以及剖面。以非常好“◎”、好“○”、稍差“△”、差“×”的4个等级评价了表面粗糙度。此外，还测量了覆盖性能。
图4是表示实验1中的非晶碳膜的成膜率的图。图5是表示实验1中的非晶碳膜的成膜状态的图表。比较实施例PE1、PE2和比较例CE1、CE2可知，通过实施N2预备处理能够提高所有种类的被处理体的成膜率（nm/min）。另外，通过实施N2预备处理能够降低所有种类的被处理体的表面粗糙度。另外，无论是否实施了N2预备处理，所有种类的被处理体的覆盖性能都为90%以上这一良好的结果。这样能够明确的是，采用含有N2预备处理的分批处理方法，能够提高成膜率，并能形成覆盖性能良好且表面粗糙度低的非晶碳膜。
第2实施方式
图6是表示本发明的第2实施方式的用于形成含有非晶碳膜的构造的分批处理方法的制程程序的图。在该方法中，首先利用氨气预备处理（高温氨气清扫）去除半导体晶圆W的基底层表面上的水（水分）。然后在基底层上形成非晶碳膜。
首先，利用加热器16将反应管2内的温度加热到规定的装入温度、例如图6的（a）所示300℃。并且，自清扫气体供给管18向反应管2内供给规定量、例如图6的（c）所示1slm（1升/min）的氮气（N2）。然后，将收容有半导体晶圆W的晶圆舟11载置在盖体6上，利用晶舟升降机128使盖体6上升。由此，将搭载有半导体晶圆W的晶圆舟11装入反应管2内，并且封闭反应管2（装入工序）。
接下来，自清扫气体供给管18向反应管2内供给规定量、例如图6的（c）所示1slm的氮气。并且，利用加热器16将反应管2内的温度加热到规定温度、例如图6的（a）所示950℃。然后排出反应管2内的气体，从而将反应管2内的压力降低到规定压力、例如图6的（b）所示16000Pa（120Torr）。之后使反应管2内的气氛稳定在该温度和压力（稳定化工序）。
这里，优选反应管2内的温度为800℃～950℃。在反应管2内的温度低于800℃时，可能无法充分地去除半导体晶圆W表面的水（水分）。在反应管2内的温度高于950℃时，可能使半导体晶圆W的表面变得粗糙。此外，更优选反应管2内的温度为850℃～900℃。表面粗糙度在该温度范围内特别低。另外，优选反应管2内的压力为133Pa（1Torr）～53200Pa（400Torr），更优选为133Pa（1Torr）～26600Pa（200Torr）。
当反应管2内稳定在规定压力和规定温度时，停止自清扫气体供给管18供给氮气。然后，进行氨气清扫处理（预备处理工序），该处理自处理气体导入管17向反应管2内供给规定量、例如图6的（e）所示2slm的作为除水气体的氨气（NH3）。由于利用该氨气预备处理去除半导体晶圆W上的水，所以于非晶碳膜的基底层上不再存在（吸附）水。因此，在成膜非晶碳膜时，不易在基底层与非晶碳膜的界面上随着蚀刻发生异常的反应。此外，由于利用氨气预备处理促进半导体晶圆W的表面氮化，因此不易使半导体晶圆W的表面变得粗糙。
在氨气预备处理结束时，停止自处理气体导入管17供给氨气。然后排出反应管2内的气体，并自清扫气体供给管18向反应管2内供给规定量、例如图6的（c）所示1slm的氮气。然后排出反应管2内的气体，将反应管2内的压力设定为规定的压力、例如图6的（b）所示2660Pa（20Torr）。并且，利用加热器16将反应管2内的温度设定为规定的温度、例如图6的（a）所示850℃。之后使反应管2内的气氛稳定在该温度和压力（清扫、稳定化工序）。此时的反应管2内的温度和压力的优选范围与上述第1实施方式相同。
在反应管2内的气氛稳定在规定压力和规定温度时，停止自清扫气体供给管18供给氮气。然后自处理气体导入管17向反应管2内导入规定量的成膜用气体（碳化氢气体）。在本实施方式中，供给例如图6的（d）所示1slm（1升/min）的乙烯（C2H4）气体。在将成膜用气体导入反应管2内时，在反应管2内加热成膜用气体而使该气体发生热分解反应。结果，在半导体晶圆W表面的基底层（晶圆W的基板本身或形成在晶圆W上的由金属、半导体、绝缘体等构成的层）上形成非晶碳膜（成膜工序）。
这样，由于在成膜非晶碳膜之前实施自半导体晶圆W的表面去除水（水分）的氨气预备处理，因此在成膜过程中不易在基底层与非晶碳膜的界面上随着蚀刻发生异常的反应，从而能够降低表面粗糙度。特别是，由于利用氨气预备处理氮化半导体晶圆W表面的基底层，因此即使在非晶碳膜的膜厚较薄的情况下，也仍能更低地控制该非晶碳膜的表面粗糙度。另外，由于使用分批式纵型CVD装置形成非晶碳膜，所以能够形成覆盖性能良好的非晶碳膜。因此，能够形成覆盖性能良好且表面粗糙度低的非晶碳膜。
当在半导体晶圆W的表面上形成规定厚度、例如30nm的非晶碳膜时，停止自处理气体导入管17导入成膜用气体。然后排出反应管2内的气体，并自清扫气体供给管18向反应管2内供给规定量、例如图6的（c）所示1slm的氮气，之后将反应管2内的气体排出到排气管5中（清扫工序）。另外，为了可靠地排出反应管2内的气体，优选进行循环清扫处理，该处理反复多次排出反应管2内的气体、以及反复多次向反应管2内供给氮气。
然后，自清扫气体供给管18向反应管2内供给规定量、例如图6的（c）所示1slm的氮气，之后如图6的（b）所示将反应管2内的压力调回到常压。另外，利用加热器16将反应管2内的温度设定为规定温度、例如图6的（a）所示300℃。然后，利用晶舟升降机128使盖体6下降，从而自反应管2内连同晶圆舟11一起卸载半导体晶圆W（卸载工序）。由此，完成了非晶碳膜的形成处理。
实验2
为了确认第2实施方式的氨气预备处理（高温氨气清扫）的效果而进行了下述实验。这里，使用Si晶圆、SiO2晶圆、SiN晶圆作为被处理体。作为实施例PE3，以第2实施方式所述的条件进行氨气预备处理以及成膜非晶碳膜。作为实施例PE4，在以第2实施方式所述的条件进行了氨气预备处理后，将反应管2内的温度以及压力调整到800℃、6650Pa（50Torr）而成膜非晶碳膜。
评价了利用上述实施例获得的非晶碳膜的成膜率和成膜状态。为此，利用电子显微镜（SEM）观察了非晶碳膜的表面以及剖面。以非常好“◎”、好“○”、稍差“△”、差“×”的4个等级评价了表面粗糙度。此外，还测量了覆盖性能。
图7是表示实验2中的非晶碳膜的成膜率的图。图8是表示实验2中的非晶碳膜的成膜状态的图表。为了方便比较，在图7、图8中也表示上述比较例CE1、CE2的数据。比较实施例PE3、PE4和比较例CE1、CE2可知，通过实施氨气预备处理能够提高所有种类的被处理体的成膜率（nm/min）。另外，通过实施氨气预备处理能够降低所有种类的被处理体的表面粗糙度。另外，无论是否实施了氨气预备处理，所有种类的被处理体的覆盖性能都为90%以上这一良好的结果。这样能够明确的是，采用含有氨气预备处理的分批处理方法，能够提高成膜率，并能形成覆盖性能良好且表面粗糙度低的非晶碳膜。
实验3
为了确认第1实施方式的N2预备处理（高温N2清扫）的效果以及第2实施方式的氨气预备处理（高温氨气清扫）的效果而进行了下述实验。这里，使用Si晶圆、SiO2晶圆、SiN晶圆为被处理体。作为实施例PE5～PE11，以图9A所示的各条件进行了预备处理（高温N2清扫和高温氨气清扫），之后以图9A所示的条件成膜得到膜厚为15nm的非晶碳膜。
采用与实验1、2所用的电子显微镜（SEM）观察法不同的方法评价利用上述实施例获得的非晶碳膜的表面粗糙度。详细而言，使用根据JISB0601的原子力显微镜（AFM：AtomicForceMicroscope）测量表面粗糙度（Ra）。
图9B是表示实验3中的非晶碳膜的表面粗糙度（Ra）的图。如图9B所示，相比实施了N2预备处理的实施例，实施了氨气预备处理的实施例的非晶碳膜的表面粗糙度（Ra）更低。因此，可以明确的是，在非晶碳膜的膜厚较薄且该非晶碳膜的表面容易粗糙的情况下，相比实施N2预备处理、优选实施氨气预备处理。需要注意的是，这里只是对N2预备处理和氨气预备处理进行比较，并非指实施了N2预备处理的非晶碳膜的表面粗糙度的结果存在什么问题。另外，通过将氨气预备处理中的反应管2内的温度设定为800℃～950℃，能够充分降低所获得的非晶碳膜的表面粗糙度，通过将该温度进一步设定为850℃以上，能够获得更低的表面粗糙度。
第3实施方式
图10是表示本发明的第3实施方式的用于形成含有非晶碳膜的构造的分批处理方法的制程程序的图。在该方法中，首先作为预备处理供给BTBAS（双叔丁基氨基硅烷）气体然后利用CVD处理成膜用于覆盖半导体晶圆W的基底层的、由硅构成的疏水性层。然后在疏水性层上形成非晶碳膜。
首先，利用加热器16将反应管2内的温度加热到规定的装入温度、例如图10的（a）所示300℃。并且，自清扫气体供给管18向反应管2内供给规定量、例如图10的（c）所示1slm的氮气（N2）。然后，将收容有半导体晶圆W的晶圆舟11载置在盖体6上，利用晶舟升降机128使盖体6上升。由此，将搭载有半导体晶圆W的晶圆舟11装入反应管2内，并且封闭反应管2（装入工序）。
接下来，自清扫气体供给管18向反应管2内供给规定量、例如图10的（c）所示1slm的氮气。并且，利用加热器16将反应管2内的温度加热到规定温度、例如图10的（a）所示550℃。然后排出反应管2内的气体，从而将反应管2内的压力降低到规定压力、例如图10的（b）所示13.3Pa（0.1Torr）。之后使反应管2内的气氛稳定在该温度和压力（稳定化工序）。
这里，优选反应管2内的温度为950℃以下。在反应管2内的温度高于950℃时，可能使半导体晶圆W的表面变得粗糙而加大非晶碳膜的表面粗糙度。此外，优选该反应管2内的温度在后述的成膜非晶碳膜时的反应管2内的温度以下。即使在比较低的温度下也能形成硅膜（疏水性层），因此可以降低反应管2内的温度。例如，当在成膜非晶碳膜时的反应管2内的温度为700℃的情况下，优选形成疏水性层时的反应管2内的温度为室温～700℃，更优选为400℃～700℃。通过将该温度设在400℃以上，能够通过供给BTBAS气体而可靠地形成硅膜。另外，优选反应管2内的压力为1.33Pa（0.01Torr）～1330Pa（10Torr），更优选为13.3Pa（0.1Torr）～133Pa（1Torr）。
当反应管2内的气氛稳定在规定压力和规定温度时，停止自清扫气体供给管18供给氮气。然后自处理气体导入管17向反应管2内供给规定量、例如图10的（e）所示0.1slm的BTBAS气体。由此，覆盖半导体晶圆W表面的基底层（晶圆W的基板本身或形成在晶圆W上的由金属、半导体、绝缘体等构成的层）地形成规定厚度的硅膜（疏水性膜）（疏水性膜形成工序）。该硅膜是疏水性的层，不易使水吸附在非晶碳膜形成区域上。因此，在成膜非晶碳膜时，不易在基底层与非晶碳膜的界面上随着蚀刻发生异常的反应，从而能够降低表面粗糙度。
当在半导体晶圆W上形成规定厚度的硅膜时，停止自处理气体导入管17供给BTBAS气体。然后排出反应管2内的气体，并自清扫气体供给管18向反应管2内供给规定量、例如图10的（c）所示1slm的氮气。然后排出反应管2内的气体，从而将反应管2内设定为规定的压力、例如图10的（b）所示33250Pa（250Torr）。并且将反应管2内的温度设定为规定温度、例如图10的（a）所示700℃。之后使反应管2内的气氛稳定在该温度和压力（清扫、稳定化工序）。
这里，优选反应管2内的温度为600℃～900℃，更优选为700℃～850℃。在反应管2内的温度高于900℃时，可能会加大非晶碳膜的表面粗糙度。另一方面，在反应管2内的温度低于600℃时，无法降低反应管2内的压力，可能使所形成的非晶碳膜的表面平坦度变差。优选反应管2内的压力为13.3Pa（0.1Torr）～66500Pa（500Torr），更优选为66.5Pa（0.5Torr）～53200Pa（400Torr）。
当反应管2内的气氛稳定在规定压力和规定温度时，停止自清扫气体供给管18供给氮气。然后自处理气体导入管17向反应管2内导入规定量的成膜用气体（碳化氢气体）。在本实施方式中，供给例如图10的（d）所示1slm的乙烯（C2H4）气体。在将成膜用气体导入反应管2内时，在反应管2内加热成膜用气体而使该气体发生热分解反应。结果，在硅膜（疏水性层）上形成非晶碳膜（成膜工序）。
这样，由于在成膜非晶碳膜之前形成用于覆盖半导体晶圆W的基底层的作为疏水性层发挥功能的硅膜，因此在成膜过程中，不易在基底层与非晶碳膜的界面上随着蚀刻发生异常的反应，从而能够降低表面粗糙度。另外，由于使用分批式纵型CVD装置形成非晶碳膜，所以能够形成覆盖性能良好的非晶碳膜。因此，能够形成覆盖性能良好且表面粗糙度低的非晶碳膜。此外，在本实施方式中，由于将形成疏水性层时的反应管2内的温度设定为在成膜非晶碳膜时的反应管2内的温度700℃以下的温度，因此能够降低处理程序中的反应管2内的温度。
当在半导体晶圆W的表面上形成规定厚度的非晶碳膜时，停止自处理气体导入管17导入成膜用气体。然后排出反应管2内的气体，并自清扫气体供给管18向反应管2内供给规定量、例如图10的（c）所示1slm的氮气，之后将反应管2内的气体排出到排气管5中（清扫工序）。另外，为了可靠地排出反应管2内的气体，优选进行循环清扫处理，该处理反复多次排出反应管2内的气体、以及反复多次向反应管2内供给氮气。
然后，自清扫气体供给管18向反应管2内供给规定量、例如图10的（c）所示1slm的氮气，如图10的（b）所示将反应管2内的压力调回到常压。另外，利用加热器16将反应管2内的温度设定为规定温度、例如图10的（a）所示300℃。然后，利用晶舟升降机128使盖体6下降，从而自反应管2内连同晶圆舟11一起卸载半导体晶圆W（卸载工序）。由此，完成了非晶碳膜的形成处理。
实验4
为了确认第3实施方式的疏水性层的效果而进行了下述实验。这里，使用Si晶圆、SiO2晶圆、SiN晶圆为被处理体。作为实施例PE12，以第3实施方式所述的条件利用BTBAS气体形成疏水性层、以及成膜非晶碳膜。另外，为了方便比较，作为实施例PE13，以950℃、16000Pa（120Torr）的条件进行第2实施方式的氨气预备处理而非形成疏水性层，之后以与实施例PE12相同的条件成膜非晶碳膜。
使用根据JISB0601的原子力显微镜（AFM：AtomicForceMicroscope）测量利用上述实施例获得的非晶碳膜的表面粗糙度（Ra）。
图11是表示实验4中的非晶碳膜的表面粗糙度（Ra）的图。如图11所示，通过实施疏水性层形成处理，能够与氨气预备处理同样地降低所获得的非晶碳膜的表面粗糙度。另外，确认实施例PE12、PE13中的覆盖性能后发现，所有种类的被处理体的覆盖性能都为90%以上这一良好的结果。因此能够明确的是，采用含有疏水性层形成处理的分批处理方法，能够形成覆盖性能良好且表面粗糙度低的非晶碳膜。此外，采用含有疏水性层形成处理的分批处理方法，还能降低处理程序中的反应管2内的温度。
第4实施方式
图12是表示本发明的第4实施方式的用于形成含有非晶碳膜的构造的分批处理方法的制程程序的图。在该方法中，首先作为预备处理供给DCS（二氯硅烷）气体然后利用CVD处理成膜用于覆盖半导体晶圆W的基底层的由硅构成的疏水性层。然后在疏水性层上形成非晶碳膜。
首先，利用加热器16将反应管2内的温度加热到规定的装入温度、例如图12的（a）所示300℃。并且，自清扫气体供给管18向反应管2内供给规定量、例如图12的（c）所示1slm的氮气（N2）。然后，将收容有半导体晶圆W的晶圆舟11载置在盖体6上，利用晶舟升降机128使盖体6上升。由此，将搭载有半导体晶圆W的晶圆舟11装入反应管2内，并且封闭反应管2（装入工序）。
接下来，自清扫气体供给管18向反应管2内供给规定量、例如图12的（c）所示1slm的氮气。并且，利用加热器16将反应管2内的温度加热到规定温度、例如图12的（a）所示630℃。然后排出反应管2内的气体，从而将反应管2内的压力降低到规定压力、例如图12的（b）所示13.3Pa（0.1Torr）。之后使反应管2内的气氛稳定在该温度和压力（稳定化工序）。
这里，优选反应管2内的温度为950℃以下。在反应管2内的温度高于950℃时，可能使半导体晶圆W的表面变得粗糙而加大非晶碳膜的表面粗糙度。此外，优选该反应管2内的温度在后述的成膜非晶碳膜时的反应管2内的温度以下。例如，当在成膜非晶碳膜时的反应管2内的温度为800℃的情况下，优选形成疏水性层时的反应管2内的温度为室温～800℃，更优选为400℃～800℃。另外，优选反应管2内的压力为1.33Pa（0.01Torr）～1330Pa（10Torr），更优选为13.3Pa（0.1Torr）～133Pa（1Torr）。
当反应管2内的气氛稳定在规定压力和规定温度时，停止自清扫气体供给管18供给氮气。然后自处理气体导入管17向反应管2内供给规定量、例如图12的（e）所示0.1slm的DCS气体。由此，覆盖半导体晶圆W表面的基底层（晶圆W的基板本身或形成在晶圆W上的由金属、半导体、绝缘体等构成的层）地形成规定厚度的硅膜（疏水性膜）（疏水性膜形成工序）。
当在半导体晶圆W上形成规定厚度的硅膜时，停止自处理气体导入管17供给DCS气体。然后排出反应管2内的气体，并自清扫气体供给管18向反应管2内供给规定量、例如图12的（c）所示1slm的氮气。然后排出反应管2内的气体，从而将反应管2内的压力设定为规定的压力、例如图12的（b）所示6650Pa（50Torr）。另外，将反应管2内的温度设定为规定温度、例如图12的（a）所示800℃。之后使反应管2内的气氛稳定在该温度和压力（清扫、稳定化工序）。此时的反应管2内的温度和压力的优选范围与第3实施方式相同。
当反应管2内的气氛稳定在规定压力和规定温度时，停止自清扫气体供给管18供给氮气。然后自处理气体导入管17向反应管2内导入规定量的成膜用气体（碳化氢气体）。在本实施方式中，供给例如图12的（d）所示1slm的乙烯（C2H4）气体。在将成膜用气体导入反应管2内时，在反应管2内加热成膜用气体而使该气体发生热分解反应。结果，在硅膜（疏水性层）上形成非晶碳膜（成膜工序）。
当在半导体晶圆W的表面上形成规定厚度的非晶碳膜时，停止自处理气体导入管17导入成膜用气体。然后排出反应管2内的气体，并自清扫气体供给管18向反应管2内供给规定量、例如图12的（c）所示1slm的氮气，之后将反应管2内的气体排出到排气管5中（清扫工序）。另外，为了可靠地排出反应管2内的气体，优选进行循环清扫处理，该处理反复排出多次反应管2内的气体、以及反复向反应管2内供给多次氮气。
然后，自清扫气体供给管18向反应管2内供给规定量、例如图12的（c）所示1slm的氮气，之后如图12的（b）所示将反应管2内的压力调回到常压。另外，利用加热器16将反应管2内的温度设定为规定温度、例如图12的（a）所示300℃。然后，利用晶舟升降机128使盖体6下降，从而自反应管2内连同晶圆舟11一起卸载半导体晶圆W（卸载工序）。由此，完成了非晶碳膜的形成处理。
实验5
为了确认第4实施方式的疏水性层的效果而进行了下述实验。这里，使用SiO2晶圆为被处理体。作为实施例PE14，以第4实施方式所述的条件利用DCS气体形成疏水性层（10分钟）、以及成膜非晶碳膜。另外，为了方便比较，作为实施例PE15，代替DCS气体、使用BTBAS气体以第3实施方式所述的条件形成疏水性层（10分钟），之后以与实施例PE14相同的条件成膜非晶碳膜。
使用根据JISB0601的原子力显微镜（AFM：AtomicForceMicroscope）测量了利用上述实施例获得的非晶碳膜的表面粗糙度（Ra）。另外，在实验5中，将配置在晶圆舟11的上部（TOP）、中央部（CENTER）、下部（BOTTOM）的晶圆用作用于评价非晶碳膜的表面粗糙度的样品。
图13是表示实验5中的非晶碳膜的表面粗糙度（Ra）的图。如图13所示，通过实施疏水性层形成处理，均能降低实施例PE14、PE15中的非晶碳膜的表面粗糙度，相比利用了DCS气体的实施例PE14，使用了不含氯的BTBAS气体的实施例PE15的非晶碳膜的表层粗糙度更低。另外，确认实施例PE14、PE15的覆盖性能后得知，所有的样品被处理体的覆盖性能均为90%以上这一良好的结果。因此，可以明确的是，在含有利用DCS气体、BTBAS气体中的任意一种气体进行的疏水性层形成处理的分批处理方法中，均能形成覆盖性能良好且表面粗糙度低的非晶碳膜。此外，采用含有疏水性层形成处理的分批处理方法，还能降低处理程序中的反应管2内的温度。
应用本发明的方法制造多层抗蚀构造
采用第1～第4实施方式的用于形成含有非晶碳膜的构造的分批处理方法，能够有效地形成用于对被处理体的表面的基底层、特别是亲水性的基底层、例如硅氧化膜、硅氮化膜进行蚀刻的多层抗蚀构造。图14是表示能够应用各实施方式的方法的多层抗蚀构造的剖视图。如图14所示，该多层抗蚀构造在蚀刻对象膜（基底层）101上自下向上依次形成有非晶碳膜（a-C）102、形成为硬掩膜的Si系无机膜103、抗反射膜（BARC）104和抗蚀膜（PR）105。在使用该构造进行蚀刻时，利用光刻法将抗蚀膜105形成为图案，然后将该图案转印到Si系无机膜103、非晶碳膜102上，从而将上述层作为掩膜对蚀刻对象膜101进行蚀刻。
在使用上述第1以及第2实施方式的方法的情况下，首先利用预备处理去除蚀刻对象膜101表面的水（水分），然后在蚀刻对象膜101上直接形成非晶碳膜102。此时的非晶碳膜102的厚度的优选范围是5～300nm。另外，在使用上述第3以及第4实施方式的方法的情况下，首先利用预备处理成膜用于覆盖蚀刻对象膜101的由硅构成的疏水性层110，然后在疏水性层110上形成非晶碳膜102。此时的疏水性层110的厚度的优选范围是0.1～3nm。另外，非晶碳膜102的厚度的优选范围是5～300nm。
Si系无机膜103是SiO2膜、SiN膜或由上述膜的层叠膜构成的膜。能够与非晶碳膜102相同，在反应管2内连续地利用CVD处理形成Si系无机膜103。例如，在Si系无机膜103是SiN膜的情况下，可以供给不含氯（Cl）的氨基系硅烷气体即BTBAS气体作为硅源气体，供给氮化气体即氨气作为反应气体，从而形成该膜。能够分别在第3实施方式以及第2实施方式中将上述气体用作预备处理用的气体，即、能够将气体供给系统兼用于预备处理。另外，通常利用涂敷将抗蚀膜（PR）105形成在Si系无机膜103上，因此在反应管2的外部形成抗蚀膜（PR）105。
当在各实施方式中组合Si系无机膜103的成膜处理的情况下，在成膜了非晶碳膜之后进行下述处理。即、自清扫气体供给管18向反应管2内供给规定量的氮气。并且，利用加热器16将反应管2内的温度加热到规定的成膜温度（处理温度）、例如500℃～650℃。然后排出反应管2内的气体，从而将反应管2内的压力降低到规定压力、例如13.3Pa（0.1Torr）～133Pa（1Torr）。之后使反应管2内稳定在该温度和压力（稳定化工序）。
当反应管2内稳定在规定压力和规定温度时，停止自清扫气体供给管18供给氮气。然后自2个处理气体导入管17分别向反应管2内供给规定量的BTBAS气体和氨气。被导入到反应管2内的BTBAS气体和氨气在反应管2内的热的作用下发生热分解反应。利用该分解成分生成氮化硅（Si3N4），从而在非晶碳膜102上形成Si系无机膜103（成膜工序）。
结论以及变形例
如上所述，采用第1～第4实施方式，在将非晶碳膜形成于半导体晶圆W表面的基底层上之前，先实施预备处理，去除基底层表面的水（水分）、或形成覆盖基底层的疏水性层。由此，能够形成覆盖性能良好且表面粗糙度低的非晶碳膜。另外，在实施用于去除基底层表面的水（水分）的预备处理的情况下，能够提高成膜率。另外，在实施用于形成疏水性层的预备处理的情况下，能够降低处理程序中的反应管2内的温度。
另外，在上述说明中，分别独立地实施N2预备处理、氨气预备处理、疏水性层形成处理。但是，也可以根据用于形成非晶碳膜的基底层的种类、上述处理对半导体器件的影响等而组合进行上述处理。在第3以及第4实施方式中，作为疏水性层，形成的是硅膜，但在不影响半导体器件的范围内也可以利用其他疏水性材料构成疏水性层。
在上述说明中，将预备处理用的除水气体以及Si系无机膜形成用的反应气体供给到被加热成规定温度的反应管2内，从而使上述气体活化。代替该种处理方法，例如也可以在反应管2的外部在必要的处理气体导入管17上配置活化机构GAM（参照图1），从而一边在反应管2内活化除水气体和/或反应气体一边供给上述气体。在该情况下，能够降低预备处理和/或Si系无机膜形成处理中的反应管2内的温度。另外，各活化机构GAM可以利用从热量、等离子体、光、催化剂构成的组中选出的1种以上的介质。
在第3以及第4实施方式中，使用BTBAS气体、DCS气体为硅源气体，但也可以使用其他气体、例如TDMAS那样的氨基硅烷气体、HCD（六氯乙硅烷）气体为硅源气体。在使用BTMAS气体为硅源气体的情况下，优选反应管2内的温度为室温～600℃，在使用DCS气体为硅源气体的情况下，优选反应管2内的温度为400℃～630℃，在使用HCD气体为硅源气体的情况下，优选反应管2内的温度为300℃～550℃，在使用TDMAS气体为硅源气体的情况下，优选反应管2内的温度为室温～550℃。
在上述实施方式中，使用了单管构造的分批式热处理装置作为热处理装置。代替上述构造的热处理装置，本发明也可以使用例如反应管是由内管和外管构成的双管构造的分批式纵型热处理装置。被处理体并不限定于半导体晶圆W，例如也可以是LCD用玻璃基板。

Claims (9)

1.一种用于形成含有非晶碳膜的构造的分批处理方法，其中，
该方法包括下述工序：
在反应室内以沿铅直方向隔开间隔地层叠的状态收容多张被处理体，各上述被处理体具有用于在表面形成上述含有非晶碳膜的构造的基底层；
一边对上述反应室内进行排气一边进行预备处理，该预备处理是指将上述反应室内的温度加热到预备处理温度，并且向上述反应室内供给预备处理气体，从而成膜用于覆盖上述基底层的疏水性层；
一边对上述反应室内进行排气一边进行主CVD处理，该主CVD处理是指将上述反应室内的温度加热到主处理温度，并且向上述反应室内供给碳化氢气体，从而在上述疏水性层上形成非晶碳膜。
2.根据权利要求1所述的方法，其中，
上述预备处理气体是硅源气体，上述疏水性层本质上由硅构成。
3.根据权利要求2所述的方法，其中，
上述硅源气体是不含氯的氨基系硅烷气体。
4.根据权利要求1所述的方法，其中，
该方法在上述预备处理与上述主CVD处理之间还具有下述工序，即一边对上述反应室内进行排气一边将氮气供给到上述反应室内从而对上述反应室内进行清扫。
5.根据权利要求1所述的方法，其中，
上述预备处理温度是上述主处理温度以下的温度。
6.根据权利要求1所述的方法，其中，
上述碳化氢气体是乙烯气体，且不对上述乙烯气体进行预备激励地直接将该乙烯气体供给到上述反应室内，上述主处理温度为600℃～900℃，上述预备处理温度为室温～700℃。
7.根据权利要求1所述的方法，其中，
该方法在上述主CVD处理之后还具有下述进行第2CVD处理的工序，该第2CVD处理是指一边对上述反应室内进行排气一边加热上述反应室内，并且将硅源气体和反应气体供给到上述反应室内，从而在上述非晶碳膜上形成Si系无机膜，上述反应气体是从由含氧气体和含氮气体构成的气体组中选出的气体。
8.根据权利要求7所述的方法，其中，
在上述反应室的外部将光致抗蚀膜形成在上述Si系无机膜上，上述疏水性层、上述非晶碳膜以及上述Si系无机膜连同该光致抗蚀膜构成多层抗蚀构造，并将它们用作用于蚀刻上述基底层的蚀刻掩膜。
9.根据权利要求7所述的方法，其中，
上述预备处理气体是与在上述第2CVD处理中供给的硅源气体相同的气体，上述疏水性层本质上由硅构成。
CN201310406951.4A 2009-06-04 2010-06-04 用于形成含有非晶碳膜的构造的分批处理方法 Active CN103474344B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009-135483 2009-06-04
JP2009135483 2009-06-04
JP2010-094417 2010-04-15
JP2010094417A JP2011014872A (ja) 2009-06-04 2010-04-15 アモルファスカーボン膜の形成方法および形成装置
CN2010101947937A CN101908481A (zh) 2009-06-04 2010-06-04 用于形成含有非晶碳膜的构造的分批处理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2010101947937A Division CN101908481A (zh) 2009-06-04 2010-06-04 用于形成含有非晶碳膜的构造的分批处理方法

Publications (2)

Publication Number Publication Date
CN103474344A CN103474344A (zh) 2013-12-25
CN103474344B true CN103474344B (zh) 2015-12-02

Family

ID=43263902

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310406951.4A Active CN103474344B (zh) 2009-06-04 2010-06-04 用于形成含有非晶碳膜的构造的分批处理方法
CN2010101947937A Pending CN101908481A (zh) 2009-06-04 2010-06-04 用于形成含有非晶碳膜的构造的分批处理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010101947937A Pending CN101908481A (zh) 2009-06-04 2010-06-04 用于形成含有非晶碳膜的构造的分批处理方法

Country Status (5)

Country Link
US (2) US8222162B2 (zh)
JP (1) JP2011014872A (zh)
KR (2) KR101326704B1 (zh)
CN (2) CN103474344B (zh)
TW (1) TWI496930B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014872A (ja) * 2009-06-04 2011-01-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
JP5351948B2 (ja) * 2009-06-04 2013-11-27 東京エレクトロン株式会社 アモルファスカーボン膜の形成方法および形成装置
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
JP5588856B2 (ja) * 2010-12-27 2014-09-10 東京エレクトロン株式会社 カーボン膜上への酸化物膜の成膜方法及び成膜装置
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
US9044793B2 (en) * 2011-11-22 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for cleaning film formation apparatus and method for manufacturing semiconductor device
JP6045975B2 (ja) 2012-07-09 2016-12-14 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
KR20160039739A (ko) 2014-10-01 2016-04-12 삼성전자주식회사 하드 마스크막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
CN106467980B (zh) * 2015-08-21 2019-01-29 东莞市中镓半导体科技有限公司 一种大型垂直式hvpe反应室的装配辅助装置
JP6748354B2 (ja) * 2015-09-18 2020-09-02 セントラル硝子株式会社 ドライエッチング方法及びドライエッチング剤
JP2017212294A (ja) * 2016-05-24 2017-11-30 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置
JP7157236B2 (ja) * 2019-03-06 2022-10-19 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
KR102438550B1 (ko) * 2021-04-06 2022-09-01 (주)엘오티씨이에스 반도체 제조설비 및 이의 운영방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888909A (en) * 1996-07-19 1999-03-30 Sony Corporation Method of forming interlayer film
CN101047164A (zh) * 2006-03-29 2007-10-03 富士通株式会社 界面粗糙度降低膜、其原料、由其制得的布线层和半导体器件、制造半导体器件的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2649611B2 (ja) * 1990-12-14 1997-09-03 大日本スクリーン製造株式会社 半導体基板の熱処理方法
JPH07122552A (ja) * 1993-10-20 1995-05-12 Sony Corp 半導体装置における絶縁膜形成方法
US5981000A (en) 1997-10-14 1999-11-09 International Business Machines Corporation Method for fabricating a thermally stable diamond-like carbon film
JP4119542B2 (ja) * 1998-09-29 2008-07-16 松下電器産業株式会社 半導体装置の製造方法及び絶縁膜の形成方法
JP2000273635A (ja) * 1999-03-25 2000-10-03 Fuji Photo Film Co Ltd カーボン膜の成膜方法
US6335086B1 (en) * 1999-05-03 2002-01-01 Guardian Industries Corporation Hydrophobic coating including DLC on substrate
JP4540885B2 (ja) * 2001-06-29 2010-09-08 ローム株式会社 半導体装置の製造方法
JP4034227B2 (ja) * 2002-05-08 2008-01-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
EP1504138A2 (en) * 2002-05-08 2005-02-09 Applied Materials, Inc. Method for using low dielectric constant film by electron beam
US6992371B2 (en) * 2003-10-09 2006-01-31 Freescale Semiconductor, Inc. Device including an amorphous carbon layer for improved adhesion of organic layers and method of fabrication
JP2006140222A (ja) 2004-11-10 2006-06-01 Toshiba Corp パターン形成方法、下層膜形成組成物、及び半導体装置の製造方法
JP5051453B2 (ja) * 2004-11-25 2012-10-17 株式会社豊田中央研究所 非晶質炭素膜、その形成方法、および非晶質炭素膜を備えた高耐摩耗摺動部材
US20060205232A1 (en) * 2005-03-10 2006-09-14 Lih-Ping Li Film treatment method preventing blocked etch of low-K dielectrics
JP4245026B2 (ja) * 2006-09-20 2009-03-25 株式会社豊田中央研究所 被覆膜の除膜方法および被覆部材の再生方法
JP5154140B2 (ja) * 2006-12-28 2013-02-27 東京エレクトロン株式会社 半導体装置およびその製造方法
JP2008210930A (ja) * 2007-02-26 2008-09-11 Elpida Memory Inc 半導体装置の製造方法
JP4476313B2 (ja) * 2007-07-25 2010-06-09 東京エレクトロン株式会社 成膜方法、成膜装置、および記憶媒体
JP5044579B2 (ja) * 2009-01-27 2012-10-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP2011014872A (ja) * 2009-06-04 2011-01-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888909A (en) * 1996-07-19 1999-03-30 Sony Corporation Method of forming interlayer film
CN101047164A (zh) * 2006-03-29 2007-10-03 富士通株式会社 界面粗糙度降低膜、其原料、由其制得的布线层和半导体器件、制造半导体器件的方法

Also Published As

Publication number Publication date
KR20100130968A (ko) 2010-12-14
TWI496930B (zh) 2015-08-21
CN101908481A (zh) 2010-12-08
KR101408063B1 (ko) 2014-06-18
US20100311251A1 (en) 2010-12-09
CN103474344A (zh) 2013-12-25
TW201107519A (en) 2011-03-01
US8652973B2 (en) 2014-02-18
US20120238107A1 (en) 2012-09-20
KR101326704B1 (ko) 2013-11-08
US8222162B2 (en) 2012-07-17
JP2011014872A (ja) 2011-01-20
KR20130106800A (ko) 2013-09-30

Similar Documents

Publication Publication Date Title
CN103474344B (zh) 用于形成含有非晶碳膜的构造的分批处理方法
US10081868B2 (en) Gas supply nozzle, substrate processing apparatus, and non-transitory computer-readable recording medium
CN1800444B (zh) 成膜装置及其使用方法
US7462376B2 (en) CVD method for forming silicon nitride film
US7906168B2 (en) Film formation method and apparatus for forming silicon oxide film
JP5864503B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
US9196473B2 (en) Method of manufacturing an oxynitride film for a semiconductor device
US20090233454A1 (en) Film formation apparatus for semiconductor process and method for using same
US20160376699A1 (en) Substrate processing apparatus, and storage medium
US20150031216A1 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN105225926A (zh) 清洁方法、半导体器件的制造方法及衬底处理装置
CN104249070A (zh) 清洁方法、制造半导体器件的方法和基材加工设备
US9711348B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
US20080076264A1 (en) Film formation apparatus for semiconductor process and method for using the same
CN105789028A (zh) 半导体器件的制造方法及衬底处理装置
US20060288935A1 (en) Film formation method and apparatus for semiconductor process
US7691445B2 (en) Film formation apparatus and method of using the same
US20200312632A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
US10714336B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP5276743B2 (ja) アモルファスカーボン膜の形成方法および形成装置
US10790136B2 (en) Method of manufacturing semiconductor device, substrate processing system and non-transitory computer-readable recording medium
WO2020053996A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
WO2018061144A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant