JP4540885B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4540885B2
JP4540885B2 JP2001198942A JP2001198942A JP4540885B2 JP 4540885 B2 JP4540885 B2 JP 4540885B2 JP 2001198942 A JP2001198942 A JP 2001198942A JP 2001198942 A JP2001198942 A JP 2001198942A JP 4540885 B2 JP4540885 B2 JP 4540885B2
Authority
JP
Japan
Prior art keywords
insulating film
substrate
precursor solution
dielectric constant
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001198942A
Other languages
English (en)
Other versions
JP2003017482A (ja
Inventor
憲和 西山
惟一 上山
良彰 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001198942A priority Critical patent/JP4540885B2/ja
Priority to US10/187,192 priority patent/US7220684B2/en
Priority to US10/187,193 priority patent/US6717195B2/en
Publication of JP2003017482A publication Critical patent/JP2003017482A/ja
Priority to US11/702,705 priority patent/US20070164437A1/en
Application granted granted Critical
Publication of JP4540885B2 publication Critical patent/JP4540885B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

【０００１】
本発明は、半導体装置の製造方法に係り、特に低誘電率の無機誘電体薄膜の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高速化・低消費電力化には、層間絶縁膜の低誘電率化が重要な課題である。そして低誘電率化を目的として種々の工夫がなされているが、従来の半導体装置では、
（１）無機絶縁膜であるシリカ膜にフッ素を添加する。
（２）母体材料として低誘電率である有機絶縁材料を形成する。
（３）意図的にポーラスな膜を形成する。
などの方法が提案されている。
【０００３】
しかしながら、（１）の方法の場合、絶縁膜の耐熱性および機械的強度が劣化するために、元素比でせいぜい数％しか添加できないため、比誘電率は従来のシリカ系層間絶縁膜よりも１０％から１５％しか低減することが出来ないと言う問題がある。
【０００４】
また（２）の方法の場合、有機材料であるために耐熱性が従来のシリカ系層間絶縁膜よりも格段に劣化し、半導体素子の信頼性を低下させることにつながると言う問題がある。
【０００５】
さらにまた（３）の場合、ポーラスな構造がランダムであるために層間絶縁膜の機械的強度が著しく低下し、パッケージングに際し、破損しやすく、半導体素子の信頼性低下の原因となっていた。
【０００６】
また、ポーラスな構造が閉じていない場合が多く、閉じていないと層間絶縁膜の耐湿性が著しく低下し、半導体素子の信頼性低下の原因となっていた。
【０００７】
【発明が解決しようとする課題】
このように従来の絶縁膜では、十分に誘電率を下げることができず、また、機械的強度も充分でないという問題があった。
【０００８】
また、同一基板上で特に信号線が形成されている領域では線間容量が大きな問題となる。また他方で、大電流が流れるような領域では緻密で絶縁性の高い膜を形成する必要がある場合がある。
【０００９】
本発明は前記実情に鑑みてなされたもので、基板内で空孔度を調整し、誘電率を所望の値に調整できるような半導体装置を提供することを目的とする。
【００１０】
また本発明では、誘電率が低くかつ機械的強度の強い絶縁膜を提供することを目的とする。
【００１１】
また本発明は、特に耐湿性の高い低誘電率絶縁膜を提供することを目的とする。
【００１２】
【課題を解決するための手段】
そこで本発明の半導体装置の製造方法では、シリカ誘導体と界面活性剤を含む前駆体溶液を生成する工程と、前記基板表面を硝酸溶液に浸せきする疎水性処理工程と、前記前駆体溶液を昇温し、架橋反応を開始する予備架橋工程と、架橋反応の開始された前記前駆体溶液を前記基板表面に接触させる接触工程と、前記前駆体溶液が接触せしめられた基板を焼成し、前記界面活性剤を分解除去する工程とを含み、ポーラス構造の絶縁膜を形成したことを特徴とする。
また、望ましくは、前記接触工程は、基板を前駆体溶液に浸せきし、所望の速度で引き上げる工程であることを特徴とする。
また、望ましくは、前記接触工程は、前駆体溶液を基板上に塗布する工程であることを特徴とすることを特徴とする。
また、望ましくは、前記接触工程は、前駆体溶液を基板上に滴下し、前記基板を回転させる回転塗布工程であることを特徴とする。
上記方法により得られる半導体装置は、疎水性処理のなされた基板表面に平行となるように配向せしめられた円柱状の空孔を含むポーラス構造を有する無機絶縁膜を含むことを特徴とする。
【００１３】
かかる構成によれば、基板表面に親水性処理または疎水性処理を施すことにより、図１（ｃ）に説明図を示すように疎水性処理がなされ疎水性層１ｆを含む基板表面に円柱状の空孔を含むポーラス構造の絶縁膜を形成する場合、空孔径Ｄ１は疎水性処理を行わない場合よりも広げられて大きくなり、より空孔度の高い無機絶縁膜が形成される。これは本来疎水性を有する基板表面でも同様の現象を生じる。そして空孔の構造を変えることなく空孔率のみを上げることができ、空孔率の調整が容易であるという特徴を有する。つまり基板の極性によりポーラス構造における１０％程度の面間隔の変更が可能であり、２０％程度の空孔率の変更が可能である。
【００１４】
一方親水性処理がなされ親水性層１ｕを含む基板表面に円柱状の空孔を含むポーラス構造の絶縁膜を形成する場合、空孔径Ｄ２は親水性処理を行わない場合よりも縮められて小さくなり、より空孔度の低い無機絶縁膜が形成される。（Ｄ１＞Ｄ２）。このようにして空孔を有する無機絶縁膜を形成する下地層を分子レベルの疎水性層または親水性層で改質することで、膜の機械的強度を維持したまま、空孔度を調整し、誘電率を調整することが容易に可能となる。
【００１５】
またかかる無機絶縁膜によれば、耐湿性を高めることが可能となる。また、ポーラス構造であるため、空気の誘電率は低いためフッ素を添加したりするよりもさらに誘電率を低下せしめることができ、絶縁膜の極限的な低誘電率化をはかることが可能となる。
【００１６】
またかかる構成によれば、基板表面に平行となるように空孔が配向せしめられているため、基板表面に垂直な方向で均一に低誘電率をもつことになり、特に層間絶縁膜として用いる場合には、上層配線および下層配線に対して開口部を持たない閉じた構造をとることができ、耐湿性に優れ信頼性の高い有効な低誘電率薄膜としての役割を奏効する。
【００１７】
望ましくは、基板表面に形成され、前記基板表面に平行となるように一方向に配向せしめられた円柱状の空孔を含む周期的ポーラス構造ドメインが複数含まれており、隣接する各ポーラス構造ドメインは互いに異なる方向に配向していることを特徴とする。
【００１８】
かかる構成によれば、ドメイン毎に異なる方向にポーラス構造が配向しているため、空孔の開口部を互いに閉じることが可能になり、緻密な膜の耐湿性と同程度の優れた耐湿性を有し、かつ周期構造により機械的強度にも優れた究極的に低い誘電率をもつ低誘電率薄膜を得ることが可能となる。
【００１９】
望ましくは、前記無機絶縁膜は、半導体基板または半導体基板上に形成された下層配線導体と、上層配線導体との間に介在せしめられる層間絶縁膜であることを特徴とする。
【００２０】
かかる構成によれば、層間絶縁膜の誘電率の低減を図ることが可能となるため、層間容量の低減をはかり、高速駆動の半導体装置を提供することが可能となる。
【００２１】
望ましくは、前記基板の一部に選択的に親水性処理または疎水性処理がなされており、同一基板表面で前記円柱状の空孔の径が異なる領域をもつように構成されていることを特徴する。
【００２２】
かかる構成によれば、空孔度の調整が容易に可能であり、疎水性処理あるいは親水性処理により誘電率を調整することが容易に可能となる。
【００２３】
また、この方法では、シリカ誘導体と界面活性剤を含む前駆体溶液を生成する工程と、前記基板表面を硝酸溶液に浸せきする疎水性処理工程と、前記前駆体溶液を基板表面に接触させる接触工程と、前記前駆体溶液が接触せしめられた基板を焼成し、前記界面活性剤を分解除去する工程とを含み、ポーラス構造の絶縁膜を形成したことを特徴とする。
【００２４】
かかる構成によれば、極めて制御性よく成膜に先立ち、表面処理を行うことによって、誘電率の調整を行うことが可能となり、耐湿性が高く機械的強度に優れ究極的に低い誘電率をもつ絶縁膜を提供することが可能となる。また低温下での形成が可能であるため、集積回路の層間絶縁膜として用いる場合にも下地に影響を与えることなく信頼性の高い絶縁膜を形成することが可能となる。
【００２５】
望ましくは、前記前駆体溶液を昇温し、架橋反応を開始する予備架橋工程を含むようにしてもよい。
【００２６】
すなわち、前駆体溶液を基板表面に接触させる接触工程に先立ち、予備架橋を行うことにより、より生産性を高めることが可能となる。
【００２７】
また、前駆体液の濃度を調整することにより空孔度は適宜変更可能であり、極めて作業性よく所望の誘電率の絶縁体薄膜を形成することが可能となる。
【００２８】
望ましくは、前記接触工程は、基板を前駆体溶液に浸せきする工程であることを特徴とする。
【００２９】
かかる構成によれば、生産性よく低誘電率絶縁膜を形成することが可能となる。
【００３０】
また望ましくは、前記接触工程は、基板を前駆体溶液に浸せきし、所望の速度で引き上げる工程であることを特徴とする。
【００３１】
かかる構成によれば、生産性よく低誘電率絶縁膜を形成することが可能となる。
【００３２】
望ましくは、前記接触工程は、前駆体溶液に基板上に塗布する工程であることを特徴とする。
【００３３】
かかる構成によれば、生産性よく低誘電率絶縁膜を形成することが可能となる。
【００３４】
望ましくは、前記接触工程は、前駆体溶液に基板上に滴下し、前記基板を回転させる回転塗布工程であることを特徴とする。
【００３５】
かかる構成によれば、膜厚や空孔率を容易に調整可能であり、生産性よく低誘電率絶縁膜を形成することが可能となる。
【００３６】
【発明の実施の形態】
本発明に係る半導体装置およびその製造方法の一実施形態を図面を参照しつつ詳細に説明する。
実施形態１
本発明の第１の実施形態として、この低誘電率薄膜を層間絶縁膜として用いたＦＲＡＭについて説明する。
【００３７】
このＦＲＡＭは、図1（ａ）および（ｂ）に示すように、シリコン基板１表面に形成された素子分離絶縁膜２で囲まれた素子領域に形成されたスイッチングトランジスタと、強誘電体キャパシタとからなるもので、本発明ではスイッチングトランジスタと強誘電体キャパシタの下部電極９との間に層間絶縁膜として本発明の低誘電率薄膜７を用いたことを特徴とするものである。この低誘電率薄膜は、図１（ｂ）に要部拡大斜視図を示すように、基板表面に平行となるように配向せしめられた円柱状の空孔を含むポーラス構造を有する無機絶縁膜を含むことを特徴とする。
【００３８】
他は通常の方法で形成される。このスイッチングトランジスタはシリコン基板１表面にゲート絶縁膜３を介して形成されたゲート電極４と、このゲート電極４を挟むように形成されたソース領域５およびドレイン領域６とから構成されている。そして、このドレイン領域６にコンタクト８を介して下部電極９が接続されており、一方ソース領域５はビット線ＢＬに接続されている。
【００３９】
一方強誘電体キャパシタは下部電極９と上部電極１１との間にＰＺＴからなる強誘電体薄膜１０を挟んでなるものである。
【００４０】
かかる構成によれば、層間絶縁膜7の形成される基板表面はソースドレイン領域およびゲート電極4上は疎水性表面であるため、図１（ｃ）左に説明図を示すように疎水性層１ｆを含む基板表面に円柱状の空孔を含むポーラス構造の絶縁膜を形成する場合に相当し、空孔径Ｄ１は広げられて大きくなり、より空孔度の高い無機絶縁膜が形成される。
【００４１】
一方親水性表面である素子分離絶縁膜2上では、親水性層１ｕを含む基板表面に円柱状の空孔を含むポーラス構造の絶縁膜を形成する場合と同様、空孔径Ｄ２は縮められて小さくなり、より空孔度の低い無機絶縁膜が形成される（Ｄ１＞Ｄ２）。
【００４２】
そこでここでは表面全体を疎水性処理し疎水性層１ｆを形成しこの上に層間絶縁膜7を形成している。
【００４３】
このようにして、膜の機械的強度を維持したまま、空孔度を調整し、素子分離絶縁膜上でも空孔度の高いポーラス構造を得ることが可能となり、誘電率を調整することが容易に可能となる。
【００４４】
このように、空孔を有する無機絶縁膜を形成する下地層を分子レベルの疎水性層で改質することで極めて容易に調整可能である。
【００４５】
図２（ａ）乃至（ｄ）にこのＦＲＡＭの製造工程について説明する。
【００４６】
まず、通常の方法で、シリコン基板１表面にゲート絶縁膜３を介して形成されたゲート電極４を形成するとともに、このゲート電極４をマスクとして不純物拡散を行いソース領域５およびドレイン領域６を形成する（図２（ａ））。
【００４７】
続いて、まず、表面全体を硝酸処理し、疎水性層を形成する。そして基板表面に平行となるように円柱状の空孔が配向せしめられたポーラス構造をもつようにポーラスシリカ薄膜を形成する（図２（ｂ））。
【００４８】
すなわち、図３（ａ）に示すように、まず界面活性剤として陽イオン型のセチルトリメチルアンモニウムブロマイド（ＣＴＡＢ：Ｃ16Ｈ33Ｎ+（ＣＨ3）3）と、シリカ誘導体としてテトラメトキシシラン（ＴＭＯＳ：Tetramethoxy Silane）と、酸触媒としての塩酸（HCl）とを、H2O/アルコール混合溶媒に溶解し、混合容器内で、前駆体（プレカーサー）溶液を調整する。この前駆体溶液の仕込みのモル比は、溶媒を１００として、界面活性剤０．０５、シリカ誘導体０．１、酸触媒２として混合し、この混合溶液内に前記MOSFETの形成された基板を浸せきし図３（ｂ）に示すように、混合容器を密閉したのち、３０から１５０℃で１時間乃至１２０時間保持することによりシリカ誘導体を加水分解重縮合反応で重合させて（予備架橋工程）、界面活性剤の周期的な自己凝集体を鋳型とする、メゾポーラスシリカ薄膜を形成する。
【００４９】
この自己凝集体は図４（ａ）に示すようにC16H33N+（CH3）Ｂｒ-を１分子とする複数の分子が凝集してなる球状のミセル構造体（図４（ｂ））を形成し、高濃度化により（図４（ｃ））、界面活性剤が配向してなる円筒体（図４（ｄ））が形成される。
【００５０】
そして基板を引き上げ、水洗、乾燥を行った後、４００℃の酸素雰囲気中で３時間加熱・焼成し、鋳型の界面活性剤を完全に熱分解除去して純粋なポーラスシリカ薄膜を形成する。
【００５１】
このようにして、図２（ｂ）に示すように本発明実施形態の低誘電率薄膜７が形成されるが、実際にはビット線ＢＬを形成するため、この低誘電率薄膜は2回に分けて形成しなければならない。
【００５２】
この後、通常の方法で、この低誘電率薄膜７にコンタクトホール８を形成する。そして、このコンタクトホール内に高濃度にドープされた多結晶シリコン層を埋め込みプラグを形成した後、イリジウムをターゲットとし、アルゴンと酸素との混合ガスを用いて、スパッタリングを行い酸化イリジウム層を形成する。そして更にこの上層にプラチナをターゲットとして用いてプラチナ層を形成する。このようにして図２（ｃ）に示すように、膜厚５０ｎｍ程度の酸化イリジウム層、および膜厚２００ｎｍ程度のプラチナ層を形成し、これをフォトリソグラフィによりパターニングし、下部電極９を形成する。
【００５３】
次に、この下部電極９の上に、ゾルゲル法によって、強誘電体膜１０としてＰＺＴ膜を形成する。出発原料として、Pb(CH3COO)2・3H2O,Zr(t-OC4H9)4,Ti(i-OC3H7)4の混合溶液を用いた。この混合溶液をスピンコートした後、１５０℃で乾燥させ、ドライエアー雰囲気において４００℃で３０分の仮焼成を行った。これを５回繰り返した後、Ｏ2の雰囲気中で、７００℃以上の熱処理を施した。このようにして、２５０nmの強誘電体膜１０を形成した。なお、ここでは、PbZrxTi1-xO3において、ｘを０．５２として（以下ＰＺＴ（５２／４８）と表す）、ＰＺＴ膜を形成している（図２（ｄ））。
【００５４】
さらに、強誘電体膜１０の上に、スパッタリングにより酸化イリジウムとイリジウムとの積層膜１１を形成する。この酸化イリジウム層とイリジウム層との積層膜を、上部電極１１とする。ここでは、イリジウム層と酸化イリジウム層とをあわせて２００nmの厚さとなるように形成した。このようにして、強誘電体キャパシタを得ることができ、図1に示したＦＲＡＭが形成される。
【００５５】
かかる構成によれば、層間絶縁膜が疎水性処理によって空孔度を調整された円柱状の空孔をもつ周期的ポーラス構造のメゾポーラスシリカ薄膜からなる低誘電率薄膜で構成されているため、層間絶縁膜に起因する容量が低減され、スイッチング特性が良好で、高速動作の可能なＦＲＡＭを形成することが可能となる。
【００５６】
また、絶縁膜と基板表面との混在する基板表面に疎水性処理がなされ、この上に層間絶縁膜が形成されているため、基板表面全体にわたって均一に低誘電率をもつことになり、また上層の下部電極および配線、下地基板に対して開口部を持たない閉じた構造をとることができ、耐湿性に優れ信頼性の高い有効な低誘電率薄膜となる。従ってリーク電流もなく、長寿命の層間絶縁膜となる。
【００５７】
なお、前駆体溶液の組成については、前記実施形態の組成に限定されることなく、溶媒を１００として、界面活性剤０．０５から０．５、シリカ誘導体０．１から１、酸触媒０から５とするのが望ましい。かかる構成の前駆体溶液を用いることにより、円柱状の空孔をもつポーラス構造の低誘電率絶縁膜を形成することが可能となる。
【００５８】
また、前記実施形態では、界面活性剤として陽イオン型のセチルトリメチルアンモニウムブロマイド（ＣＴＡＢ：Ｃ16Ｈ33Ｎ+（ＣＨ3）3Ｂｒ-）を用いたが、これに限定されることなく、他の界面活性剤を用いてもよいことは言うまでもない。
【００５９】
ただし、触媒としてＮａイオンなどのアルカリイオンを用いると半導体材料としては、劣化の原因となるため、陽イオン型の界面活性剤を用い、触媒としては酸触媒を用いるのが望ましい。酸触媒としては、ＨＣｌの他、硝酸（ＨＮＯ3）、硫酸（Ｈ2ＳＯ4）、燐酸（Ｈ3ＰＯ4）、Ｈ4ＳＯ4等を用いてもよい。
【００６０】
またシリカ誘導体としては、ＴＭＯＳに限定されることなく、テトラエトキシシラン（ＴＥＯＳ：Tetraethoxy Silane）などのシリコンアルコキシド材料を用いるのが望ましい。
【００６１】
また溶媒としては水H2O/アルコール混合溶媒を用いたが、水のみでもよい。
【００６２】
さらにまた、焼成雰囲気としては酸素雰囲気を用いたが、大気中でも、減圧下でもよく、また窒素雰囲気中でもよい。望ましくは窒素と水素の混合ガスからなるフォーミングガスを用いた焼成を追加することにより、耐湿性が向上し、リーク電流の低減を図ることが可能となる。
【００６３】
また、界面活性剤、シリカ誘導体、酸触媒、溶媒の混合比については適宜変更可能である。
【００６４】
さらに、予備架橋工程は、３０から１５０℃で１時間乃至１２０時間保持するようにしたが、望ましくは、６０から１２０℃、更に望ましくは９０℃とする。
【００６５】
また、焼成工程は、４００℃１時間としたが、３００℃から５００℃で１乃至５時間程度としてもよい。望ましくは３５０℃から４５０℃とする。
実施形態２
なお、前記第１の実施形態では、メゾポーラスシリカ薄膜の形成は、前駆体溶液に浸せきすることによって行ったが、浸せきに限定されることなく、図５に示すように、ディップコート法を用いてもよい。
【００６６】
すなわち、調整された前駆体溶液の液面に対して基板を垂直に１ｍｍ／ｓ乃至１０ｍ／ｓの速度で下降させて溶液中に沈め、０秒間乃至１時間静置する。
【００６７】
そして所望の時間経過後再び、基板を垂直に１ｍｍ／ｓ乃至１０ｍ／ｓの速度で上昇させて溶液から取り出す。
【００６８】
そして最後に、前記第１の実施形態と同様に、焼成することにより、界面活性剤を完全に熱分解、除去して円柱状の空孔が配向してなる純粋なポーラスシリカ薄膜を形成する。
【００６９】
なお基板浸せき法では、浸せき中に縮合が起こっており、基板が溶液中に存在するときにはメゾポーラスシリカ膜が形成されるため、全体積に占めるシリカの割合が高くなる。これに対し、ディップ法ではディップ中には縮合が起こっていないため、基板が溶液中に存在するときには膜形成はなく、乾燥時にメゾポーラスシリカ膜が形成されるため、全体積に占めるシリカの割合が高くなる。高速引き上げを行う際には、厚い膜が形成され、低速引き上げの際には薄い膜が形成されるという特徴がある。
【００７０】
また、前駆体溶液を1時間もしくは３．５時間程度処理し、予備架橋を行ったのち、ディップするようにしてもよい。
実施形態３
なお、前記第１の実施形態では、メゾポーラスシリカ薄膜の形成は、前駆体溶液に浸せきすることによって行ったが、浸せきに限定されることなく、図６に示すように、スピンコート法によってもよい。
【００７１】
前記実施形態と同様にして形成された前駆体溶液をスピナー上に載置された被処理基板表面に滴下し、５００乃至５０００ｒｐｍで回転し、メゾポーラスシリカ薄膜を得る。
【００７２】
そして最後に、前記第１の実施形態と同様に、焼成することにより、界面活性剤を完全に熱分解、除去して円柱状の空孔が配向してなる純粋なポーラスシリカ薄膜を形成する。
【００７３】
かかる構成によれば、円柱状に配列された空孔を含むポーラス構造をもつため、機械的強度を高めることができ、信頼性の高い絶縁膜を得ることが可能となる。また、層間絶縁膜として用いる場合には、上層配線および下層配線に対して開口部を持たない閉じた構造をとることができ、耐湿性に優れ信頼性の高い有効な低誘電率薄膜としての役割を奏効する。
実施形態４
なお、前記第１の実施形態では、一方向に配向してなる円柱状の空孔を有するポーラス構造について説明したが、図7に示すように、親水性処理がなされ親水性層１ｕの形成された基板１表面に平行となるように一方向に配向せしめられた円柱状の空孔を含む周期的ポーラス構造ドメインを複数含むものも有効である。ここでは隣接する各ポーラス構造ドメインｄ１、ｄ２は互いに異なる方向に配向している。
【００７４】
かかる構成によれば、より均一な誘電率をもつ絶縁膜を形成することが可能となる。
【００７５】
特に、界面活性剤としてＣＡＴＢを用いるとともにシリカ誘導体としてＴＥＯＳを用いる場合、これらの比率と基板の極性すなわち親水性であるか疎水性であるかにより、得られる構造体の構造が変化することがわかっている。
【００７６】
例えばＣＡＴＢ／ＴＥＯＳなど界面活性剤とシリカ誘導体の分子比が０．３から０．８であるときはネットワーク構造（キュービック）となることがわかっている。この分子比よりも小さく、０．１から０．５であるときは筒状の空孔が配向してなる低誘電率絶縁膜となり、一方分子比よりも大きく、０．５から２であるときは層状の空孔が配向してなる低誘電率絶縁膜となる。
【００７７】
また界面活性剤とシリカ誘導体の分子比が０．３から０．５であるとき、基板表面が疎水性であるときはネットワーク構造（キュービック）となるのに対し親水性であるときは筒状構造に近づくことがわかっている。またこの分子比よりも大きく、０．５から０．８であるときは基板表面が疎水性であるときは層状構造となるのに対し親水性であるときはネットワーク構造に近づくことがわかっている。
【００７８】
また、前記実施形態では、界面活性剤として陽イオン型のセチルトリメチルアンモニウムブロマイド（ＣＴＡＢ：Ｃ16Ｈ33Ｎ+（ＣＨ3）3Ｂｒ-）を用いたが、これに限定されることなく、他の界面活性剤を用いてもよいことは言うまでもない。
【００７９】
加えて、前記実施形態では、ＦＲＡＭの層間絶縁膜について説明したが、シリコンを用いた種々の半導体デバイス、ＨＥＭＴなど化合物半導体を用いたデバイスをはじめとする高速デバイス、マイクロ波ＩＣなどの高周波デバイス、ＭＦＭＩＳ型の高集積強誘電体メモリ、フィルムキャリアなどを用いたマイクロ波伝送線路あるいは多層配線基板、などにも適用可能である。
【００８０】
【発明の効果】
以上説明してきたように、本発明によれば、親水性処理または疎水性処理のなされた基板表面に、平行となるように配向せしめられた円柱状の空孔を含むポーラス構造を有する無機絶縁膜を形成しているため、空孔を有する無機絶縁膜を形成する下地層を分子レベルの疎水性層または親水性層で改質することで、膜の機械的強度を維持したまま、空孔度を調整し、誘電率を調整することが容易に可能となる。
【００８１】
またかかる無機絶縁膜によれば、耐湿性を高めることが可能となる。
そして所望のポーラス構造を容易に制御性よく、形成することができ、機械的強度が高く低誘電率の絶縁膜を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の第1の実施形態の方法で形成した絶縁膜を用いたＦＲＡＭを示す図
【図２】図１のＦＲＡＭの製造工程を示す図
【図３】本発明の第1の実施形態における絶縁膜の形成工程を示す説明図
【図４】本発明の第1の実施形態における絶縁膜を示す説明図
【図５】本発明の第２の実施形態における絶縁膜の形成工程を示す説明図
【図６】本発明の第３の実施形態における絶縁膜の形成工程を示す説明図
【図７】本発明の第４の実施形態における絶縁膜を示す説明図
【符号の説明】
ｈ 空孔
１ シリコン基板
２ 素子分離絶縁膜
３ ゲート絶縁膜
４ ゲート電極
５ ソース領域
６ ドレイン領域
７ 絶縁膜
８ コンタクトホール
９ 下部電極
１０ 強誘電体膜
１１ 上部電極
ｄ１、ｄ２ ドメイン
１ｕ 親水性層
１ｆ 疎水性層

Claims (4)

  1. シリカ誘導体と界面活性剤を含む前駆体溶液を生成する工程と、前記基板表面を硝酸溶液に浸せきする疎水性処理工程と、前記前駆体溶液を昇温し、架橋反応を開始する予備架橋工程と、架橋反応の開始された前記前駆体溶液を前記基板表面に接触させる接触工程と、前記前駆体溶液が接触せしめられた基板を焼成し、前記界面活性剤を分解除去する工程とを含み、ポーラス構造の絶縁膜を形成したことを特徴とする半導体装置の製造方法。
  2. 前記接触工程は、基板を前駆体溶液に浸せきし、所望の速度で引き上げる工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記接触工程は、前駆体溶液を基板上に塗布する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記接触工程は、前駆体溶液を基板上に滴下し、前記基板を回転させる回転塗布工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
JP2001198942A 2001-06-29 2001-06-29 半導体装置の製造方法 Expired - Fee Related JP4540885B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001198942A JP4540885B2 (ja) 2001-06-29 2001-06-29 半導体装置の製造方法
US10/187,192 US7220684B2 (en) 2001-06-29 2002-06-28 Semiconductor device and method of manufacturing the same
US10/187,193 US6717195B2 (en) 2001-06-29 2002-06-28 Ferroelectric memory
US11/702,705 US20070164437A1 (en) 2001-06-29 2007-02-06 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001198942A JP4540885B2 (ja) 2001-06-29 2001-06-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003017482A JP2003017482A (ja) 2003-01-17
JP4540885B2 true JP4540885B2 (ja) 2010-09-08

Family

ID=19036296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001198942A Expired - Fee Related JP4540885B2 (ja) 2001-06-29 2001-06-29 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7220684B2 (ja)
JP (1) JP4540885B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4953523B2 (ja) * 2001-06-29 2012-06-13 ローム株式会社 半導体装置およびその製造方法
JP4056347B2 (ja) * 2002-09-30 2008-03-05 ローム株式会社 半導体発光装置およびその製造方法
JP4903373B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903374B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP2006120954A (ja) 2004-10-22 2006-05-11 Osaka Univ メゾポーラス薄膜およびその製造方法
US9272271B2 (en) * 2007-09-19 2016-03-01 General Electric Company Manufacture of catalyst compositions and systems
US8530369B2 (en) * 2007-09-19 2013-09-10 General Electric Company Catalyst and method of manufacture
JP2011014872A (ja) * 2009-06-04 2011-01-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799191A (ja) * 1993-05-07 1995-04-11 Sony Corp 半導体装置における絶縁層及びその形成方法
JPH09194298A (ja) * 1995-04-25 1997-07-29 Rikagaku Kenkyusho シリカ−界面活性剤ナノ複合体及びその製造方法
WO1999015280A1 (en) * 1997-09-25 1999-04-01 Sandia Corporation Ordered mesoporous thin films
JPH11204515A (ja) * 1998-01-09 1999-07-30 Tokyo Electron Ltd 塗布膜形成方法
JP2000077307A (ja) * 1998-08-31 2000-03-14 Toshiba Corp 成膜方法
JP2001130911A (ja) * 1999-10-29 2001-05-15 Japan Chemical Innovation Institute 高結晶性シリカメソ多孔体薄膜の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235254A (ja) * 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
JP4146978B2 (ja) * 1999-01-06 2008-09-10 キヤノン株式会社 細孔を有する構造体の製造方法、該製造方法により製造された構造体
JP4250287B2 (ja) * 1999-01-07 2009-04-08 キヤノン株式会社 シリカメソ構造体の製造方法
US6576568B2 (en) * 2000-04-04 2003-06-10 Applied Materials, Inc. Ionic additives for extreme low dielectric constant chemical formulations

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799191A (ja) * 1993-05-07 1995-04-11 Sony Corp 半導体装置における絶縁層及びその形成方法
JPH09194298A (ja) * 1995-04-25 1997-07-29 Rikagaku Kenkyusho シリカ−界面活性剤ナノ複合体及びその製造方法
WO1999015280A1 (en) * 1997-09-25 1999-04-01 Sandia Corporation Ordered mesoporous thin films
JPH11204515A (ja) * 1998-01-09 1999-07-30 Tokyo Electron Ltd 塗布膜形成方法
JP2000077307A (ja) * 1998-08-31 2000-03-14 Toshiba Corp 成膜方法
JP2001130911A (ja) * 1999-10-29 2001-05-15 Japan Chemical Innovation Institute 高結晶性シリカメソ多孔体薄膜の製造方法

Also Published As

Publication number Publication date
JP2003017482A (ja) 2003-01-17
US7220684B2 (en) 2007-05-22
US20030006507A1 (en) 2003-01-09
US20070164437A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
US8575040B2 (en) Low temperature process for polysilazane oxidation/densification
EP1482567A1 (en) Light-emitting device comprising led chip and method for manufacturing this device
US20070164437A1 (en) Semiconductor device and method of manufacturing the same
US7385276B2 (en) Semiconductor device, and method for manufacturing the same
JP4170219B2 (ja) 半導体装置の製造方法および半導体装置
JP4391240B2 (ja) 薄膜形成方法および半導体装置
JP4953523B2 (ja) 半導体装置およびその製造方法
JP2003017483A (ja) 半導体装置およびその製造方法
JP2003017485A (ja) 半導体装置およびその製造方法
JP4931292B2 (ja) 強誘電体メモリおよびその製造方法
JP2003017486A (ja) 半導体装置およびその製造方法
JP2003017484A (ja) 半導体装置およびその製造方法
JP2003017487A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100623

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees