JP2003017486A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003017486A JP2003017486A JP2001198965A JP2001198965A JP2003017486A JP 2003017486 A JP2003017486 A JP 2003017486A JP 2001198965 A JP2001198965 A JP 2001198965A JP 2001198965 A JP2001198965 A JP 2001198965A JP 2003017486 A JP2003017486 A JP 2003017486A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating film
- semiconductor device
- precursor solution
- oriented
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
提供する。 【解決手段】 基板表面に形成され、前記基板表面に平
行となるように配向せしめられたあるいは層状の円柱状
の空孔を含む周期的ポーラス構造を具備してなる無機絶
縁膜を具えたことを特徴とする。
Description
の製造方法に係り、特に低誘電率の無機誘電体膜に関す
る。
は、層間絶縁膜の低誘電率化が重要な課題である。そし
て低誘電率化を目的として種々の工夫がなされている
が、従来の半導体装置では、 (1)無機絶縁膜であるシリカ膜にフッ素を添加する。 (2)母体材料として低誘電率である有機絶縁材料を形
成する。 (3)意図的にポーラスな膜を形成する。 などの方法が提案されている。
膜の耐熱性が劣化するために、元素比でせいぜい数%し
か添加できないため、比誘電率は従来のシリカ系層間絶
縁膜よりも10%から15%しか低減することが出来な
いと言う問題がある。
ために耐熱性および機械的強度が従来のシリカ系層間絶
縁膜よりも格段に劣化し、半導体素子の信頼性を低下さ
せることにつながると言う問題がある。
がランダムであるために層間絶縁膜の機械的強度が著し
く低下し、パッケージングに際し、破損しやすく、半導
体素子の信頼性低下の原因となっていた。
が多く、閉じていないと層間絶縁膜の耐湿性が著しく低
下し、半導体素子の信頼性低下の原因となっていた。
膜では、十分に誘電率を下げることができず、また、機
械的強度も充分でないという問題があった。
で、誘電率が低くかつ機械的強度の強い絶縁膜を提供す
ることを目的とする。
表面に形成され、空孔率50%以上の無機絶縁膜を含む
ことを特徴とする。
ためフッ素を添加したりするよりもさらに誘電率を低下
せしめることができ、絶縁膜の極限的な低誘電率化をは
かることが可能となる。
機絶縁膜の空孔が配向性を具備していることを特徴とす
る。
ち、周期的なポーラス構造をもつため、機械的強度を高
めることができ、信頼性の高い絶縁膜を得ることが可能
となる。
表面に形成され、前記基板表面に平行となるように配向
せしめられた円柱状の空孔を含む周期的ポーラス構造を
具備してなることを特徴とする。
るように空孔が配向せしめられているため、基板表面に
垂直な方向で均一に低誘電率をもつことになり、特に層
間絶縁膜として用いる場合には、上層配線および下層配
線に対して開口部を持たない閉じた構造をとることがで
き、耐湿性に優れ信頼性の高い有効な低誘電率薄膜とし
ての役割を奏効する。
板表面に平行となるように一方向に配向せしめられた円
柱状の空孔を含む周期的ポーラス構造ドメインが複数含
まれており、隣接する各ポーラス構造ドメインは互いに
異なる方向に配向していることを特徴とする。
方向にポーラス構造が配向しているため、空孔の開口部
を互いに閉じることが可能になり、緻密な膜の耐湿性と
同程度の優れた耐湿性を有し、かつ周期構造により機械
的強度にも優れた究極的に低い誘電率をもつ低誘電率薄
膜を得ることが可能となる。さらにまた、層間の空間を
隣接する層が支えることで、通常不安定と考えられる層
状の周期的ポーラス形状を安定かつ優れた機械的強度で
構築することが可能となる。
に形成され、前記基板表面に平行となるように層状の空
孔が周期的に一方向に配向せしめられた周期的ポーラス
構造ドメインを具備してなることを特徴とする。
るように層状の空孔が配向せしめられているため、基板
表面に垂直な方向で均一に低誘電率をもつことになり、
特に層間絶縁膜として用いる場合には、上層配線および
下層配線に対して開口部を持たない閉じた構造をとるこ
とができ、耐湿性に優れ信頼性の高い有効な低誘電率薄
膜としての役割を奏効する。この構造では円筒状の空孔
を有するものに比べてさらに空孔率が高く低誘電率化を
図ることが可能となる。
性剤を含む前駆体溶液を生成する工程と、前記前駆体溶
液を昇温し、架橋反応を開始する予備架橋工程と、前記
予備架橋工程で架橋反応の開始された前記前駆体溶液を
基板表面に接触させる接触工程と、前記前駆体溶液が接
触せしめられた基板を焼成し、前記界面活性剤を分解除
去する工程とを含むことを特徴とする。
械的強度に優れ究極的に低い誘電率をもつ絶縁膜を提供
することが可能となる。また低温下での形成が可能であ
るため、集積回路の層間絶縁膜として用いる場合にも下
地に影響を与えることなく信頼性の高い絶縁膜を形成す
ることが可能となる。
り空孔率は適宜変更可能であり、極めて作業性よく所望
の誘電率の絶縁体薄膜を形成することが可能となる。
体溶液に浸せきする工程であることを特徴とする。
絶縁膜を形成することが可能となる。
前駆体溶液に浸せきし、所望の速度で引き上げる工程で
あることを特徴とする。
絶縁膜を形成することが可能となる。
に基板上に塗布する工程であることを特徴とする。
絶縁膜を形成することが可能となる。
に基板上に滴下し、前記基板を回転させる回転塗布工程
であることを特徴とする。
に調整可能であり、生産性よく低誘電率絶縁膜を形成す
ることが可能となる。
の製造方法の一実施形態を図面を参照しつつ詳細に説明
する。
間絶縁膜として用いたFRAMについて説明する。
に示すように、シリコン基板1表面に形成された素子分
離絶縁膜2で囲まれた素子領域に形成されたスイッチン
グトランジスタと、強誘電体キャパシタとからなるもの
で、本発明ではスイッチングトランジスタと強誘電体キ
ャパシタの下部電極9との間に層間絶縁膜として本発明
の低誘電率薄膜7を用いたことを特徴とするもので、こ
の低誘電率薄膜は、図1(b)に要部拡大斜視図を示す
ように、基板表面に平行となるように一方向に配向せし
められた円柱状の空孔hを含む周期的ポーラス構造ドメ
インを複数含むように形成されたメゾポーラスシリカ薄
膜からなるものである。
チングトランジスタはシリコン基板1表面にゲート絶縁
膜3を介して形成されたゲート電極と、このゲート電極
を挟むように形成されたソース領域5およびドレイン領
域6と、このドレイン領域6にコンタクト8を介して下
部電極9が接続されており、一方ソースドレイン領域は
ビット線BLに接続されている。
部電極11との間にPZTからなる強誘電体薄膜10を
挟んでなるものである。
造工程について説明する。
にゲート絶縁膜3を介して形成されたゲート電極4を形
成するとともに、このゲート電極をマスクとして不純物
拡散を行いソース領域5およびドレイン領域6を形成す
る(図2(a))。
となるように一方向に配向せしめられた円柱状の空孔を
含む周期的ポーラス構造ドメインを複数含むようにメゾ
ポーラスシリカ薄膜を形成する(図2(b))。
界面活性剤として陽イオン型のセチルトリメチルアンモ
ニウムブロマイド(CTAB:C16H33N+(CH3)3
Br-)と、シリカ誘導体としてテトラメトキシシラン
(TMOS:Tetramethoxy Silane)と、酸触媒として
の塩酸(HCl)とを、H2O/アルコール混合溶媒に溶解
し、混合容器内で、前駆体(プレカーサー)溶液を調整
する。この前駆体溶液の仕込みのモル比は、溶媒を10
0として、界面活性剤0.05、シリカ誘導体0.1、
酸触媒2として混合し、この混合溶液内に前記MOSFETの
形成された基板を浸せきし図3(b)に示すように、混
合容器を密閉したのち、30から150℃で1時間乃至
120時間保持することによりシリカ誘導体を加水分解
重縮合反応で重合させて(予備架橋工程)、界面活性剤
の周期的な自己凝集体を鋳型とする、メゾポーラスシリ
カ薄膜を形成する。
C16H33N+(CH3)3Br-を1分子とする複数の分子が凝
集してなる球状のミセル構造体(図4(b))を形成
し、高濃度化により凝集度が高められるにつれてメチル
基の脱落した部分が空洞化し(図4(c))、円柱状の
空孔が配向してなる円筒体(図4(d))が形成されて
なるものである。
た後、400℃の酸素雰囲気中で3時間加熱・焼成し、
鋳型の界面活性剤を完全に熱分解除去して純粋なメゾポ
ーラスシリカ薄膜を形成する。図7はこの状態での断面
状態を示す写真である。写真からあきらかなように複数
のドメインに別れ、各ドメイン毎に空孔が配向してなる
ポーラスな薄膜となっていることがわかる。
本発明実施形態の低誘電率薄膜7が形成されるが、実際
にはビット線BLを形成するため、この低誘電率薄膜は
2回に分けて形成しなければならない。
7にコンタクトホール8を形成する。そして、このコン
タクトホール内に高濃度にドープされた多結晶シリコン
層を埋め込みプラグを形成した後、イリジウムをターゲ
ットとし、アルゴンと酸素との混合ガスを用いて、酸化
イリジウム層を形成する。そして更にこの上層にプラチ
ナをターゲットとして用いてプラチナ層を形成する。こ
のようにして図2(c)に示すように、膜厚50nm程
度の酸化イリジウム層、および膜厚200nm程度のプ
ラチナ層を形成し、これをフォトリソグラフィによりパ
ターニングし、下部電極9を形成する。
によって、強誘電体膜10としてPZT膜を形成する。
出発原料として、Pb(CH3COO)2・3H2O,Zr(t-OC4H9)4,Ti(i
-OC3H7)4の混合溶液を用いた。この混合溶液をスピンコ
ートした後、150℃で乾燥させ、ドライエアー雰囲気
において400℃で30分の仮焼成を行った。これを5
回繰り返した後、O2の雰囲気中で、700℃以上の熱
処理を施した。このようにして、250nmの強誘電体膜
10を形成した。なお、ここでは、PbZrxTi1-xO3におい
て、xを0.52として(以下PZT(52/48)と
表す)、PZT膜を形成している(図2(d))。
リングにより酸化イリジウムとイリジウムとの積層膜1
1を形成する。この酸化イリジウム層とイリジウム層と
の積層膜を、上部電極11とする。ここでは、イリジウ
ム層と酸化イリジウム層とをあわせて200nmの厚さと
なるように形成した。このようにして、強誘電体キャパ
シタを得ることができ、図1に示したFRAMが形成さ
れる。
ーラスシリカ薄膜からなる低誘電率薄膜で構成されてい
るため、層間絶縁膜に起因する容量が低減され、スイッ
チング特性が良好で、高速動作の可能なFRAMを形成
することが可能となる。
配向せしめられているため、基板表面に垂直な方向で均
一に低誘電率をもつことになり、特に上層の下部電極お
よび配線、下地基板に対して開口部を持たない閉じた構
造をとることができ、耐湿性に優れ信頼性の高い有効な
低誘電率薄膜となる。従ってリーク電流もなく、長寿命
の層間絶縁膜となる。
実施形態の組成に限定されることなく、溶媒を100と
して、界面活性剤0.01から0.1、シリカ誘導体
0.01から0.5、酸触媒0から5とするのが望まし
い。かかる構成の前駆体溶液を用いることにより、円柱
状の空孔を有する低誘電率絶縁膜を形成することが可能
となる。
て陽イオン型のセチルトリメチルアンモニウムブロマイ
ド(CTAB:C16H33N+(CH3)3Br-)を用いた
が、これに限定されることなく、他の界面活性剤を用い
てもよいことは言うまでもない。
カリイオンを用いると半導体材料としては、劣化の原因
となるため、陽イオン型の界面活性剤を用い、触媒とし
ては酸触媒を用いるのが望ましい。酸触媒としては、H
Clの他、硝酸(HNO3)、硫酸(H2SO4)、燐酸
(H3PO4)、H4SO4等を用いてもよい。
定されることなく、テトラエトキシシラン(TEOS:
Tetraethoxy Silane)などのシリコンアルコキシド材料
を用いるのが望ましい。
媒を用いたが、水のみでもよい。
気を用いたが、大気中でも、減圧下でも、窒素雰囲気中
でもよい。望ましくは窒素と水素の混合ガスからなるフ
ォーミングガスを用いることにより、耐湿性が向上し、
リーク電流の低減を図ることが可能となる。
媒、溶媒の混合比については適宜変更可能である。
℃で1時間乃至120時間保持するようにしたが、望ま
しくは、60から120℃、更に望ましくは90℃とす
る。
が、300℃から500℃で1乃至5時間程度としてみ
ょい。望ましくは350℃から450℃とする。
膜の形成は、前駆体溶液に浸せきすることによって行っ
たが、浸せきに限定されることなく、図5に示すよう
に、ディップコート法を用いてもよい。
対して基板を垂直に1mm/s乃至10m/sの速度で
下降させて溶液中に沈め、1秒間乃至1時間静置する。
に1mm/s乃至10m/sの速度で上昇させて溶液か
ら取り出す。
に、焼成することにより、界面活性剤を完全に熱分解、
除去して純粋なメゾポーラスシリカ薄膜を形成する。
膜の形成は、前駆体溶液に浸せきすることによって行っ
たが、浸せきに限定されることなく、図6に示すよう
に、スピンコート法によってもよい。
体溶液をスピナー上に載置された被処理基板表面に滴下
し、500乃至5000rpmで回転し、メゾポーラス
シリカ薄膜を得る。
に、焼成することにより、界面活性剤を完全に熱分解、
除去して純粋なメゾポーラスシリカ薄膜を形成する。
造をもつため、機械的強度を高めることができ、信頼性
の高い絶縁膜を得ることが可能となる。また、基板表面
に平行となるように空孔が配向せしめられているため、
基板表面に垂直な方向で均一に低誘電率をもつことにな
り、層間絶縁膜として用いる場合には、上層配線および
下層配線に対して開口部を持たない閉じた構造をとるこ
とができ、耐湿性に優れ信頼性の高い有効な低誘電率薄
膜としての役割を奏効する。
状の空孔を含む周期的ポーラス構造ドメインが複数含ま
れ、隣接する各ポーラス構造ドメインは互いに異なる方
向に配向している絶縁膜について説明したが、図8に示
すように、空孔hが基板表面全体にわたって同一方向に
配孔しているように形成してもよい。
向してなる構造も有効である。ここでは更に前駆体溶液
における界面活性剤の濃度を高めることにより形成した
もので、他の工程については前記第1乃至第4の実施形態
と同様である。
界面活性剤の濃度を高めると、図9(e)に示すように
分子が層状に配向し、図9(f)に示すような空孔hが
層状に配向してなる低誘電率絶縁膜が形成される。この
構造では円筒状の空孔を有するものに比べてさらに空孔
率が高く低誘電率化を図ることが可能となる。
性剤とシリカ誘導体の比率により、得られる構造体の構
造が変化することがわかっている。
とシリカ誘導体の分子比が0.3から0.8であるとき
は3次元ネットワーク構造(キュービック)となること
がわかっている。この分子比よりも小さく、0.1から
0.5であるときは筒状の空孔が配向してなる低誘電率
絶縁膜となり、一方この分子比よりも大きく、0.5か
ら2であるときは層状の空孔が配向してなる低誘電率絶
縁膜となる。
た塗布方法について説明したが、刷毛で塗布するいわゆ
る刷毛塗り法も適用可能である。
間絶縁膜について説明したが、シリコンを用いた種々の
半導体デバイス、HEMTなど化合物半導体を用いたデ
バイスをはじめとする高速デバイス、マイクロ波ICな
どの高周波デバイス、MFMIS型の高集積強誘電体メ
モリ、フィルムキャリアなどを用いたマイクロ波伝送線
路あるいは多層配線基板、などにも適用可能である。
ば、容易に制御性よく、機械的強度が高く低誘電率の絶
縁膜を得ることが可能となる。
膜を用いたFRAMを示す図
工程を示す説明図
説明図
工程を示す説明図
工程を示す説明図
写真
説明図
説明図
Claims (11)
- 【請求項1】基板表面に形成され、空孔率50%以上の
無機絶縁膜を含むことを特徴とする半導体装置。 - 【請求項2】前記無機絶縁膜は、基板表面に形成され、
空孔が配向性を具備していることを特徴とする請求項1
に記載の半導体装置。 - 【請求項3】前記無機絶縁膜は、基板表面に形成され、
前記基板表面に平行となるように配向せしめられた円柱
状の空孔を含む周期的ポーラス構造を具備してなること
を特徴とする請求項1に記載の半導体装置。 - 【請求項4】前記無機絶縁膜は、基板表面に形成され、
前記基板表面に平行となるように一方向に配向せしめら
れた円柱状の空孔を含む周期的ポーラス構造ドメインが
複数含まれており、隣接する各ポーラス構造ドメインは
互いに異なる方向に配向していることを特徴とする請求
項1に記載の半導体装置。 - 【請求項5】前記無機絶縁膜は、基板表面に形成され、
前記基板表面に平行となるように層状の空孔が周期的に
一方向に配向せしめられた周期的ポーラス構造ドメイン
を具備してなることを特徴とする請求項1に記載の半導
体装置。 - 【請求項6】前記無機絶縁膜は、半導体基板または半導
体基板上に形成された下層配線導体と、上層配線導体と
の間に介在せしめられる層間絶縁膜であることを特徴と
する請求項1乃至5のいずれかに記載の半導体装置。 - 【請求項7】シリカ誘導体と界面活性剤を含む前駆体溶
液を生成する工程と、前記前駆体溶液を昇温し、架橋反
応を開始する予備架橋工程と、前記予備架橋工程で架橋
反応の開始された前記前駆体溶液を基板表面に接触させ
る接触工程と、前記前駆体溶液が接触せしめられた基板
を焼成し、前記界面活性剤を分解除去する工程とを含み
絶縁膜を形成するようにしたことを特徴とする半導体装
置の製造方法。 - 【請求項8】前記接触工程は、基板を前駆体溶液に浸せ
きする工程であることを特徴とする請求項7に記載の半
導体装置の製造方法。 - 【請求項9】前記接触工程は、基板を前駆体溶液に浸せ
きし、所望の速度で引き上げる工程であることを特徴と
する請求項7に記載の半導体装置の製造方法。 - 【請求項10】前記接触工程は、前駆体溶液を基板上に
塗布する工程であることを特徴とする請求項7に記載の
半導体装置の製造方法。 - 【請求項11】前記接触工程は、前駆体溶液を基板上に
滴下し、前記基板を回転させる回転塗布工程であること
を特徴とする請求項10に記載の半導体装置の製造方
法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001198965A JP2003017486A (ja) | 2001-06-29 | 2001-06-29 | 半導体装置およびその製造方法 |
US10/482,564 US7075170B2 (en) | 2001-06-29 | 2002-06-27 | Semiconductor device and production method therefor |
EP20020743749 EP1408539A1 (en) | 2001-06-29 | 2002-06-27 | Semiconductor device and production method therefor |
PCT/JP2002/006508 WO2003003440A1 (en) | 2001-06-29 | 2002-06-27 | Semiconductor device and production method therefor |
KR1020037016885A KR100645654B1 (ko) | 2001-06-29 | 2002-06-27 | 반도체 장치 및 그 제조 방법 |
TW091114279A TWI233215B (en) | 2001-06-29 | 2002-06-28 | Semiconductor device and method of manufacturing same |
US11/399,724 US7385276B2 (en) | 2001-06-29 | 2006-04-07 | Semiconductor device, and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001198965A JP2003017486A (ja) | 2001-06-29 | 2001-06-29 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003017486A true JP2003017486A (ja) | 2003-01-17 |
Family
ID=19036318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001198965A Pending JP2003017486A (ja) | 2001-06-29 | 2001-06-29 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003017486A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1094506A2 (en) * | 1999-10-18 | 2001-04-25 | Applied Materials, Inc. | Capping layer for extreme low dielectric constant films |
WO2001075957A1 (fr) * | 2000-04-03 | 2001-10-11 | Ulvac, Inc. | Procede de preparation d'un film poreux sog |
-
2001
- 2001-06-29 JP JP2001198965A patent/JP2003017486A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1094506A2 (en) * | 1999-10-18 | 2001-04-25 | Applied Materials, Inc. | Capping layer for extreme low dielectric constant films |
WO2001075957A1 (fr) * | 2000-04-03 | 2001-10-11 | Ulvac, Inc. | Procede de preparation d'un film poreux sog |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1482567A1 (en) | Light-emitting device comprising led chip and method for manufacturing this device | |
US6699797B1 (en) | Method of fabrication of low dielectric constant porous metal silicate films | |
US20070164437A1 (en) | Semiconductor device and method of manufacturing the same | |
US7385276B2 (en) | Semiconductor device, and method for manufacturing the same | |
KR20000042389A (ko) | 반도체 소자의 강유전체 캐패시터 및 그 제조방법 | |
JP4170219B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4391240B2 (ja) | 薄膜形成方法および半導体装置 | |
JP4953523B2 (ja) | 半導体装置およびその製造方法 | |
JP2003017485A (ja) | 半導体装置およびその製造方法 | |
JP2003017486A (ja) | 半導体装置およびその製造方法 | |
JP2003017483A (ja) | 半導体装置およびその製造方法 | |
JP2003017484A (ja) | 半導体装置およびその製造方法 | |
JP4931292B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP2003017487A (ja) | 半導体装置およびその製造方法 | |
KR20030013123A (ko) | 커패시터를 갖는 반도체 장치 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060425 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |