JP4391240B2 - 薄膜形成方法および半導体装置 - Google Patents

薄膜形成方法および半導体装置 Download PDF

Info

Publication number
JP4391240B2
JP4391240B2 JP2003573692A JP2003573692A JP4391240B2 JP 4391240 B2 JP4391240 B2 JP 4391240B2 JP 2003573692 A JP2003573692 A JP 2003573692A JP 2003573692 A JP2003573692 A JP 2003573692A JP 4391240 B2 JP4391240 B2 JP 4391240B2
Authority
JP
Japan
Prior art keywords
thin film
surfactant
film
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003573692A
Other languages
English (en)
Other versions
JPWO2003075335A1 (ja
Inventor
憲和 西山
良彰 奥
俊輔 田中
惟一 上山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2003075335A1 publication Critical patent/JPWO2003075335A1/ja
Application granted granted Critical
Publication of JP4391240B2 publication Critical patent/JP4391240B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Device Packages (AREA)

Description

本発明は、薄膜形成方法および半導体装置に係り、特に気相成長法を用いた薄膜の形成方法に関する。
半導体装置の高速化・低消費電力化には、層間絶縁膜の低誘電率化が重要な課題である。そして低誘電率化を目的として種々の工夫がなされているが、従来の半導体装置では、
（１）無機絶縁膜であるシリカ膜にフッ素を添加する。
（２）母体材料として低誘電率である有機絶縁材料を形成する。
（３）意図的にポーラスな膜を形成する。
などの方法が提案されている。
しかしながら、（１）の方法の場合、絶縁膜の耐湿性が劣化するために、元素比でせいぜい数％しか添加できないため、比誘電率は従来のシリカ系層間絶縁膜
よりも１０％から１５％しか低減することが出来ないと言う問題がある。
また（２）の方法の場合、有機材料であるために耐熱性および機械的強度が従来のシリカ系層間絶縁膜よりも格段に劣化し、半導体素子の信頼性を低下させることにつながると言う問題がある。
さらにまた（３）の場合、ポーラスな構造がランダムであるために層間絶縁膜の機械的強度が著しく低下し、CMP（化学的機械的研磨）耐性もないことから、
パッケージングに際し、破損しやすく、半導体素子の信頼性低下の原因となっていた。
また、ポーラスな構造が閉じていない場合が多く、閉じていないと層間絶縁膜の耐湿性が著しく低下し、半導体素子の信頼性低下の原因となっていた。
このように従来の絶縁膜では、十分に誘電率を下げることができず、また、機械的強度も充分でないという問題があった。
そこで本発明者らは、界面活性剤と、シリカ誘導体と、酸触媒とを、所望のモル比で溶媒に溶解し、混合容器内で、前駆体（プレカーサー）溶液を調整し、基板に塗布し、シリカ誘導体を加水分解（重縮合反応）で重合させて（予備架橋工程）、界面活性剤の周期的な自己凝集体を鋳型とする空洞を備えた、メゾポーラ
スシリカ薄膜を形成し、焼成工程において鋳型の界面活性剤を完全に熱分解除去して純粋なメゾポーラスシリカ薄膜を形成する方法を提案している。
このとき、焼成に先立ち、基板をシリカ誘導体雰囲気下に晒し、シリカ誘導体を供給しつつ加熱することにより、加水分解による膜の収縮が抑制され、空洞は破壊されることなくそのまま維持された状態で、強固な界面活性剤の自己凝集体を鋳型とするメゾポーラスシリカ薄膜が得られ、そしてさらに焼成工程により、鋳型の界面活性剤を完全に熱分解除去して純粋なメゾポーラスシリカ薄膜が得られる。
このようにして、極めて制御性よく機械的強度に優れ極めて低い誘電率をもつ誘電体薄膜を提供することが可能となる。
しかしながら、強度的にも誘電率としても十分なものではなく、さらなる特性の向上が求められていた。
本発明は、前記実情に鑑みてなされたもので、製造が容易で、空孔度が高く、機械的強度に優れた薄膜を制御性よく提供することを目的とする。
また本発明は、極めて低い誘電率をもち、かつ極めて機械的強度に優れた誘電体薄膜を制御性よく提供することを目的とする。
そこで本発明の方法では、低誘電率の薄膜を形成しようとする基板表面に界面活性剤を含む膜を形成する界面活性剤膜形成工程と、この基板をシリカ誘導体を含有するガス相に接触させ、シリカ誘導体を含む薄膜を形成する気相成長工程と、
前記薄膜が形成された基板を焼成し、前記界面活性剤を分解除去する工程とを含み、誘電体薄膜を形成するようにしたことを特徴とする。
かかる方法によれば、シリカ誘導体を含む薄膜を形成する工程が気相成長工程によってなされるため、塗布法（塗布用の前駆体溶液調整時の温度がせいぜい９０℃である）による場合に比べより高温下（たとえば１８０℃）での成長が可能となり、従って、架橋度が高くなるため、ネットワークが高められ、壁となっている部分の結合強度が高くなる。したがって、焼成工程において、構造変化が生じにくく、安定して機械的強度が高く空孔度の高い低誘電率の薄膜を形成することが可能となる。
また焼成時の温度が３００℃〜４００℃程度と比較的低くても形成が可能であるため、集積回路の層間絶縁膜として用いる場合にも下地に影響を与えることなく信頼性の高い絶縁膜を形成することが可能となる。気相成長工程として減圧ＣＶＤ法などを用いることにより、均一な膜を形成することが可能となる。
成長温度としては基板温度が１００℃以上が適しており、１８０℃以上が更に適している。１００℃での成長の場合、周期構造の面内間隔ｄｓｐａｃｅが大きいが、１８０℃では小さい。
ポア径が一定と仮定すると、１８０℃の方が１００℃よりシリカの壁厚が薄くポーラス度が高い。またおよそ２５０℃以上では界面活性剤が熱分解するという問題がある。
１８０℃程度の高温下で成長させた場合は、面間隔が小さくなる。これは、ＴＥＯＳ(テトラエトキシシラン)分子同士が速やかに反応するため、即時に反応が終了し、シリカ壁膜厚は薄くなるものと考えられる。
一方１００℃程度の低温下で成長させた場合は、面間隔は大きくなる。これは、ＴＥＯＳ分子同士の反応は遅いため、シリカ壁膜厚は厚くなるものと考えられる。
従って気相成長時の温度により、同一材料で異なる空孔率（比誘電率）を提供することが可能となる。
また、気相の組成を調整することにより空孔率は適宜変更可能である。例えば触媒の有無によっても大きく膜質の異なる誘電体薄膜を形成することが可能となる。現在はＮＨ3もしくは、ＮＨ4ＯＨを触媒として用いているが、触媒を使用しない場合にはＴＥＯＳ分子の反応速度は小さく、シリカ壁厚は大きくなり空孔の間隔は大きくなる。ここで触媒としてＮＨ3を用いているのはＨＣｌはステンレス容器もしくはチャンバーを腐蝕するためである。
一方圧力を低くした場合もＴＥＯＳ分子の反応速度は小さく、シリカ壁厚は大きくなり面間隔は大きくなると考えられる。
また触媒を添加しない場合には、塗布液は界面活性剤と水およびエタノールなど、溶媒のみであるため不活性であり、ボトルライフが極限的に長くなる。
また、気相成長に先立ち形成される、界面活性剤（ＣＴＡＢ）／溶媒の濃度と塗布時の回転数を制御することにより界面活性剤膜の膜厚を制御することができ、さらに気相を調整することにより上述のような調整が可能となるため、自由度は極めて大きくなる。
このように本発明によれば、触媒・塗布条件に加えて気相（ＴＥＯＳ雰囲気）の制御により空孔率、誘電率、強度、耐湿性を良好に制御することができ、極めて作業性よく所望の絶縁体薄膜を形成することが可能となる。
このようにして、空孔率５０％以上の無機絶縁膜が形成され、空気の誘電率は低いためフッ素を添加したりするよりもさらに誘電率を低下せしめることができ、絶縁膜の極限的な低誘電率化をはかることが可能となる。
従来のポーラスシリカに比べてはるかに高い機械的強度を維持することができかつ低誘電率化をはかることが可能となる。
また、耐湿性、耐薬品性の向上を図ると共に均一な低誘電率の薄膜を形成することが可能となる。
従ってエッチングによるスルーホールの形成やパターニングに際してもシャープなパターンを得ることができる。
さらにまたエッチング後のアッシング工程にも強度を維持することが可能となる。
望ましくは、前記気相成長工程は、シロキサン骨格（特に、環状のシロキサン骨格、更には４員環以上のシロキサン骨格）を有するシリカ誘導体と界面活性剤を含み、空孔が周期的に配列されたシリカ誘導体を含む薄膜を形成する工程であることを特徴とする。あるいはまた、たとえばHSQ（水素化シルセスキオキサン）、MSQ（メチルシルセスキオキサン）などの空洞を有するシリカ誘導体と界面活性剤を含み、空孔が周期的に配列されたシリカ誘導体を含む薄膜を形成する工程であることを特徴とする。また、クラスシルの使用も可能である。
かかる方法によれば、従来の塗布法やディップ法によって形成した低誘電率の薄膜に比べ、より高温でのメゾポーラスシリカ薄膜の形成が可能となるため、機械的強度の向上を図ることが可能となるとともに、より誘電率の低い薄膜を形成することが可能となる。また、環状のシロキサン骨格を有するシリカ誘導体を使用することにより、シリカ壁膜中にも小さな空孔を設けることができ、更に空孔率が上がり、より比誘電率を低下することができる。さらに望ましくは６員環以上のシロキサン骨格を有するシリカ誘導体を用いるのがよい。
望ましくは、前記界面活性剤膜形成工程は、界面活性剤を含む溶液を塗布する塗布工程であることを特徴とする。
かかる構成によれば、簡便に成膜することが可能となる。
望ましくは、前記塗布工程はスピンコート工程であることを特徴とする。
かかる構成によれば、均一な界面活性剤膜の形成が可能となる。また塗布液の粘度と、スピナーの回転数と界面活性剤濃度および粘度を調整することにより容易に膜厚を制御することが可能となる。
望ましくは、前記界面活性剤膜形成工程は、界面活性剤を含む溶液に浸漬する浸漬工程であることを特徴とする。
かかる構成によれば、バッチ処理可能になり極めて生産性の高い成膜が可能である。
望ましくは、前記気相成長工程は、基板温度1００℃以上、更に好ましくは、１８０℃以上で実行されるようにしたことを特徴とする。
かかる構成によれば、室温程度で成膜する塗布法による場合に比べより高温下（例えば１８０℃）での成長が可能となり、従って、架橋度が高くなるため、結合強度が高くなる。
成長温度としては１００℃以上、更には１８０℃以上が可能であり、１００℃での成長の場合、周期構造の面内間隔ｄｓｐａｃｅが大きいがポア径が一定と仮定すると、１８０℃の方が１００℃よりシリカの壁厚が薄くポーラス度が高い。またおよそ２５０℃以上では界面活性剤が熱分解するという問題がある。
したがって、機械的強度が高められる。また焼成で収縮しないので膜応力が低く、安定な成膜が可能となり誘電率を容易に制御することができる上、膜強度の増大を図ることができ、耐湿性に優れ、膜応力の小さな、下地との密着性にも優れた誘電体膜を形成することが可能となる。
望ましくは、前記焼成工程は３００℃〜５００℃さらに望ましくは３００℃から４００℃以上で焼成する工程であることを特徴とする。
かかる構成によれば、OH基の取り込みがなく、半導体装置への適用が有効とな
る。また界面活性剤が除去されるまでにTEOS分子同士の架橋が完了しているため
、４００℃以下での成膜が可能となる。
望ましくは、所望の素子領域の形成された半導体基板表面に界面活性剤および触媒を含む膜を塗布形成する界面活性剤膜形成工程と、前記半導体基板を所望の設定温度に維持しつつ、ＴＥＯＳ雰囲気中にさらすことによりシリカ誘導体薄膜を形成する気相成長工程と、前記薄膜が形成された基板を焼成し、前記界面活性剤を分解除去する工程とを含み、誘電体薄膜を形成するようにしたことを特徴とする。ここでＴＥＯＳ雰囲気はＴＥＯＳの飽和蒸気中であることが望ましい。
かかる構成によれば、信頼性の高い誘電体薄膜が形成される。
なおここで触媒を添加することなく形成しても条件によっては良好な誘電体薄膜を形成することが可能となる。
望ましくは、前記薄膜は、空孔率５０％以上の薄膜であることを
特徴とする。
望ましくは、前記薄膜は、空孔率５０％以上の無機誘電体薄膜であることを特徴とする。
かかる構成によれば、前記薄膜は、基板表面に形成され、空孔が配向性を具備していることを特徴とする。
望ましくは、前記薄膜は、前記基板表面に平行となるように配向せしめられた円柱状の空孔を含む周期的ポーラス構造を具備してなることを特徴とする。
望ましくは、前記薄膜は、前記基板表面に平行となるように配向せしめられた層状の空孔を含む周期的ポーラス構造を具備してなることを特徴とする。
望ましくは、前記薄膜は、前記基板表面に平行となるように配向せしめられた層状の空孔あるいは円柱状の空孔、あるいはこれらがドメイン毎に混在するなど、ドメイン毎に異なる配向性をもつように構成した周期的ポーラス構造を具備してなることを特徴とする。
また、界面活性剤とシリカ誘導体の比率により、得られる構造体の構造が変化することがわかっている。
例えばＣＴＡＢ／ＴＥＯＳなど界面活性剤とシリカ誘導体の分子比が所定の範囲であるときは、図11に示すように、空孔ｈが3次元ネットワーク構造（キュービック）となることがわかっている。この範囲よりも小さいときは筒状の空孔が配向してなる低誘電率の薄膜となり、一方この分子比よりも大きいときは層状の空孔が配向してなる低誘電率の誘電体薄膜となる。
また、前記薄膜は、前記基板表面にハニカム構造の骨格を有する周期的ポーラス構造を具備してなることを特徴とする。
かかる構成によれば、焼成工程において、鋳型の界面活性剤を熱分解除去する際に、スピンコート法やディップ法での室温あるいは水熱合成法での９０℃に比べて高温下でのシリカ誘導体の反応を用いているため、機械的強度が高く、構造体の破壊が抑制され、強く純粋なメゾポーラスシリカ薄膜を得ることが可能となる。
ここで面間隔とは、Ｘ線回折法で求められる膜厚方向の繰り返し単位をいうものとする。
以上説明してきたように、本発明によれば、界面活性剤で周期的構造を構築した後に、気相成長工程によってシリカ誘導体を含む薄膜を形成しているため、構造変化が生じにくく、安定して機械的強度が高く空孔度の高い薄膜を形成することが可能となる。
また、容易に制御性よく、極めて機械的強度および密着性が高く低誘電率の薄膜を得ることが可能となる。
本発明に係る半導体装置の製造方法の一実施の形態を図面を参照しつつ詳細に説明する。
実施の形態１
本発明の第１の実施の形態として、本発明の方法を用いて形成した低誘電率の薄膜を層間絶縁膜として用いたＦｅＲＡＭについて説明する。
本発明の第１の実施の形態の低誘電率の薄膜の形成方法は、界面活性剤溶液を基板表面にスピンコートしたのち、ＴＥＯＳ蒸気雰囲気に晒すことにより、この界面活性剤全層に配向性にすぐれリジッドなシリカ誘導体薄膜を形成し、焼成することにより、機械的強度が高く安定で誘電率の低い薄膜を形成するものである。
このＦｅＲＡＭは、図１（ａ）および（ｂ）に示すように、シリコン基板１表面に形成された素子分離絶縁膜２で囲まれた素子領域に形成されたスイッチングトランジスタと、強誘電体キャパシタとからなるもので、本発明ではスイッチングトランジスタと強誘電体キャパシタの下部電極９との間に層間絶縁膜として本発明の方法で形成した薄膜７を用いたことを特徴とするもので、この低誘電率薄膜は、図１（ｂ）に要部拡大斜視図を示すように、基板表面に平行となるように一方向に配向せしめられた円柱状の空孔ｈを含む周期的ポーラス構造ドメインを複数含むように形成されたメゾポーラスシリカ薄膜からなるものである。
他は通常の方法で形成される。このスイッチングトランジスタはシリコン基板１表面にゲート絶縁膜３を介して形成されたゲート電極と、このゲート電極を挟むように形成されたソース領域５およびドレイン領域６と、このドレイン領域６にコンタクト８を介して下部電極９が接続されており、一方ソースドレイン領域はビット線ＢＬに接続されている。
一方強誘電体キャパシタは下部電極９と上部電極１１との間にＰＺＴからなる強誘電体薄膜１０を挟んでなるものである。
図２（ａ）乃至（ｄ）にこのＦｅＲＡＭの製造工程について説明する。
まず、通常の方法で、シリコン基板１表面にゲート絶縁膜３を介して形成されたゲート電極４を形成するとともに、このゲート電極をマスクとして不純物拡散を行いソース領域５およびドレイン領域６を形成する（図２（ａ））。
続いて、本発明の方法で、基板表面に平行となるように一方向に配向せしめられた円柱状の空孔を含む周期的ポーラス構造ドメインを複数含むようにメゾポーラスシリカ薄膜を形成する（図２（ｂ））。
すなわち、図５に示すスピナーを用い、スピナー上に載置された被処理基板１表面に滴下し、５００乃至６０００ｒｐｍで回転し、界面活性剤を含む塗布膜を形成する。すなわち、まず界面活性剤として陽イオン型のセチルトリメチルアンモニウムブロマイド（ＣＴＡＢ：Ｃ16Ｈ33Ｎ+（ＣＨ3）3Ｂｒ-）と酸触媒としての塩酸（HCl）とを、H2O/アルコール混合溶媒に溶解し、これをスピナーによって基板表面に塗布し、ＣＴＡＢを含む膜を形成する。そして室温下で乾燥させることにより、図３（ａ）に説明図を示すように、界面活性剤が配向してなる膜が形成される。なおここで触媒としては酸触媒に限定されることなくNH4OHなどの塩基性触媒も適用可能であるしまた触媒フリーでもよい。
この後シリカ誘導体としてＴＥＯＳ溶液を、チャンバーＣ内に存在させ、基板1を装着し、蓋をして、１８０℃に昇温し、気相成長により、図３（ｂ）に示すような界面活性剤の周期的な自己凝集体を鋳型とする、筒状一次元周期構造をもつシリカ誘導体膜を形成する。なお、この時の成膜条件によって図３（ｃ）のような配列状態となることもある。
この自己凝集体は図４（ａ）に示すようにＣ16Ｈ33Ｎ+（ＣＨ3）3Ｂｒ-（ＣＴＡＢ）を１分子とする複数の分子が凝集してなる球状のミセル構造体（図４（ｂ））を形成し、この球状のミセル構造体骨格に配向してシリカ誘導体薄膜が形成される。
この後、このようにして乾燥のなされた基板１を、図４（ｄ）に示すように、大気中で５時間加熱・焼成し、鋳型の界面活性剤を完全に熱分解除去して純粋なメゾポーラスシリカ薄膜を形成する。ここで望ましくはＯ2雰囲気で加熱・焼成するが、O2雰囲気中であればより低温下での焼成が可能である。
かかる方法によれば、機械的強度の高い構造体が形成されるため、焼成に際しても、空洞は破壊されることなくそのまま維持される（図４（ｄ））。
このため、円柱状の空孔が配向してなる円筒体（図４（ｄ））が形成され、より低誘電率の薄膜の形成が可能となるものである。
このようにして、空孔が配向してなるポーラスな薄膜からなる低誘電率の薄膜となっていることがわかる。
このようにして、図２（ｂ）に示すように本発明実施の形態の低誘電率の薄膜７が形成されるが、実際にはビット線ＢＬを形成するため、この低誘電率の薄膜は2回に分けて形成しなければならない。
この後、通常の方法で、この低誘電率の薄膜７にコンタクトホール８を形成する。そして、このコンタクトホール内に高濃度にドープされた多結晶シリコン層を埋め込みプラグを形成した後、イリジウムをターゲットとし、アルゴンと酸素との混合ガスを用いて、酸化イリジウム層を形成する。そして更にこの上層にプラチナをターゲットとして用いてプラチナ層を形成する。このようにして図２（ｃ）に示すように、膜厚５０ｎｍ程度の酸化イリジウム層、および膜厚２００ｎｍ程度のプラチナ層を形成し、これをフォトリソグラフィによりパターニングし、下部電極９を形成する。
次に、この下部電極９の上に、ゾルゲル法によって、強誘電体膜１０としてＰＺＴ膜を形成する。出発原料として、Pb(CH3COO)2・3H2O,Zr(t-OC4H9)4,Ti(i-OC3H7)4の混合溶液を用いた。この混合溶液をスピンコートした後、１５０℃で乾燥させ、ドライエアー雰囲気において４００℃で３０分の仮焼成を行った。これを５回繰り返した後、Ｏ2の雰囲気中で、７００℃以上の熱処理を施した。このようにして、２５０nmの強誘電体膜１０を形成した。なお、ここでは、PbZrxTi1-xO3において、ｘを０．５２として（以下ＰＺＴ（５２／４８）と表す）、ＰＺＴ膜を形成している（図２（ｄ））。
さらに、強誘電体膜１０の上に、スパッタリングにより酸化イリジウムとイリジウムとの積層膜を形成する。この酸化イリジウム層とイリジウム層との積層膜を、上部電極１１とする。ここでは、イリジウム層と酸化イリジウム層とをあわせて２００nmの厚さとなるように形成した。このようにして、強誘電体キャパシタを得ることができ、図1に示したＦｅＲＡＭが形成される。
上記、低誘電率の薄膜（メゾポーラスシリカ薄膜）の形成時におけるＸ線回折（ＸＲＤ）結果を図８に示す。このＸ線回折パターンはθ＝2θスキャンモードにおける波長λ＝１．５４１８オングストロームのＣｕＫα線を用いたフイリップスＸパートーＭＰＤ上で記録されたものである。曲線ＡはＣＶＤ前の界面活性剤膜、曲線Ｂは合成されたメゾポーラスシリカ薄膜、曲線Ｃは焼成されたメゾポーラスシリカ薄膜を示す。曲線B、Cの比較から明らかなように、焼成によって（１００）回折ピークはずれることなく一致しており、良好な配向性を維持しており、CVDで形成された膜の構造的な変化はなく維持されていることがわかる。
この結果から、本発明の実施の形態の方法によれば、ＴＥＯＳ蒸気雰囲気中での処理により、架橋反応が良好に進行し、構造体の強度が向上し、焼成に際しても、崩れることなく維持され、その結果、回折ピークが一致し、周期構造のくずれなしに、良好に焼成が完了しているものと考えられる。
図９は、FTIR-8200PCと指称されている島津製のスペクトロメータ上で４ｃｍ-1で分析されたメゾポーラスシリカ薄膜のフーリエ変換赤外スペクトルを示す図である。曲線Aは層構造の界面活性剤膜、曲線Bは１３５℃のTEOS蒸気を用いて形成されたメゾポーラス薄膜、曲線Cは焼成後のメゾポーラス薄膜、曲線Dはゾルゲル法で形成されたメゾポーラスシリカ薄膜を示す図である。このゾルゲル膜は水／ＥｔＯＨ／ＣＴＡＢ／TEOSを用いて形成した。スピンコータで急速蒸着法によってシリコン基板上に形成されたものである。焼成前後のメゾポーラス薄膜については、３５００ｃｍ-1での広帯域にピークがないことから、メゾポーラス薄膜のシリカ壁におけるSi―OH基が極めて低濃度であることが分かる。このようにゾルゲル法に比べてOH基の取り込みがなくなり、耐湿性が向上していることがわかる。
かかる構成によれば、層間絶縁膜が、優れた膜強度を有し、基板への密着性が良好で、耐湿性に優れかつ極めて配向性に優れたメゾポーラスシリカ薄膜からなる低誘電率の薄膜で構成されているため、層間絶縁膜に起因する容量が低減され、スイッチング特性が良好で、高速動作の可能なＦｅＲＡＭを形成することが可能となる。
また、基板表面に平行となるように空孔が良好に配向せしめられているため、強度が高められまた、基板表面に垂直な方向で均一に低誘電率をもつことになり、特に上層の下部電極および配線、下地基板に対して開口部を持たない閉じた構造をとることができ、耐湿性に優れ信頼性の高い有効な低誘電率の薄膜となる。従ってリーク電流もなく、長寿命の層間絶縁膜となる。
なお、前記実施例では焼成に先立ち、シリカ誘導体としてＴＥＯＳを用い、界面活性剤の形成された基板をＴＥＯＳ蒸気雰囲気下にさらすようにしたが、この、蒸気雰囲気として用いるシリカ誘導体としては、ＴＥＯＳに限定されることなく、ＴＭＯＳ（テトラメトキシシランＴＭＯＳ：Tetramethoxy Silane）などのシリコンアルコキシド材料を用いるのが望ましい。
また、TEOS、TMOSあるいはこれらの混合物以外にも、下式に示すような構造式をもつシリカ誘導体は使用可能である。
Figure 0004391240
 Rn（ｎ＝１，２，３，４・・）はＣＨ3，Ｃ2Ｈ5などの飽和鎖状炭化水素系や、不飽和鎖状炭化水素系、あるいはベンゼン環などの芳香族系、シクロヘキサンなどの飽和環状炭化水素であり、Ｒ１，Ｒ２，Ｒ３，Ｒ４は同一でもそれぞれ異なるものでもよい。
さらにまた、上記工程で用いる、シリカ誘導体としては、上記の化学式において、"Ｒ1-O"に代えてＲ1を用いるようにしてもよい。
更に望ましくは、"Ｒ1-Ｏ"、"Ｒ2-Ｏ"、"Ｒ3-Ｏ"、"Ｒ4-Ｏ"、の官能基の内、1原子団から３原子団までをそれぞれ"Ｒ1"、"Ｒ2"、"Ｒ3"、"Ｒ4"等に置換するようにしてもよい。その一例を次式に示す。
Figure 0004391240
このような、シリル化剤をベーパーとして用いることにより、高強度・高密着性の特性のみならず、極めて耐湿性に優れたメソポーラスシリカ膜を構築することが可能となる。
また、前記実施の形態では、界面活性剤として陽イオン型のセチルトリメチルアンモニウムブロマイド（ＣＴＡＢ：Ｃ16Ｈ33Ｎ+（ＣＨ3）3Ｂｒ-）を用いたが、これに限定されることなく、他の界面活性剤を用いてもよいことは言うまでもない。
ただし、触媒としてＮａイオンなどのアルカリイオンを用いると半導体材料としては、劣化の原因となるため、陽イオン型の界面活性剤を用い、触媒としては酸触媒を用いるのが望ましい。酸触媒としては、ＨＣｌの他、硝酸（ＨＮＯ3）、硫酸（Ｈ2ＳＯ4）、燐酸（Ｈ3ＰＯ4）、Ｈ4ＳＯ4等の無機触媒を用いてもよい。また、カルボン酸、スルホン酸、スルフィン酸、フェノールなどの有機酸触媒を用いるようにしてもよい。
又このほかＮＨ4ＯＨ，ＮＨ3系のようにアルカリ金属元素、アルカリ土類金属元素を含まない塩基触媒であれば使用可能である。
また溶媒としては水H2O/アルコール混合溶媒を用いたが、水のみもしくはアルコールのみでもよい。
さらにまた、焼成雰囲気としては酸素雰囲気を用いたが、大気中でも、減圧下でも、窒素雰囲気中でもよい。望ましくは窒素と水素の混合ガスからなるフォーミングガスを用いることにより、耐湿性が向上し、リーク電流の低減を図ることが可能となる。
また、界面活性剤、シリカ誘導体、酸触媒、溶媒の混合比については適宜変更可能である。
また、ＴＥＯＳを１８０℃の飽和蒸気圧下に晒す工程は、１時間から３時間程度であればよい。さらにまた、容器内に外部からＴＥＯＳ蒸気を供給したり、ＴＥＯＳ分圧を高めたり、プロセス温度を高めることで、時間の短縮化を図ることも可能である。さらに又プラズマＣＶＤあるいは減圧ＣＶＤなども使用可能である。また、温度については、シリカ誘導体の蒸気に晒せばよいため、１８０℃に限定されることなく、９０℃以下でもよい。また上限は界面活性剤の熱分解の開始温度（２００〜３００℃）以下であればよい。
図１０はCVD温度を変化させ、CVD温度と周期構造の面内間隔（ｄスペース）との関係を測定した結果を示す。○は合成直後のメゾポーラス薄膜、△は焼成後のメゾポーラス薄膜を示す。ここで界面活性剤膜は４０００ｒｐｍスピナーを回転しスピンコート法によってシリコン基板上に形成した。CVD薄膜はTEOS蒸気を用いて形成した。全ての試料における（１００）面でのｄスペースは焼成前後で変化せず、構造的変化はなかったことがわかった。
また、焼成工程は、４００℃５時間としたが、３００℃から５００℃で１乃至５時間程度としてもよい。望ましくは３００℃から４００℃とする。
加えて、前記実施の形態では、焼成に先立ち、ＴＥＯＳの飽和蒸気圧下に晒しシリカ誘導体膜を形成するようにしたが、さらにＴＥＯＳなどのシリカ誘導体蒸気雰囲気下で焼成するようにしてもよい。この場合は表面に酸化物などの堆積物を伴う場合がある。その場合は、焼成後表面処理を行うことにより堆積物を除去するようにすればよい。
実施の形態２
なお、前記第１の実施の形態では、界面活性剤膜の形成は、回転塗布法によって行ったが、回転塗布法に限定されることなく、ディップコート法を用いてもよい。
実施の形態３
なお前記実施の形態では、一方向に配向せしめられた円柱状の空孔を含む周期的ポーラス構造をもつ誘電体薄膜について説明したが、このほか層状の空孔を含む周期的ポーラス構造、図６に示すように、円柱状の空孔を含む周期的ポーラス構造ドメインが複数含まれ、隣接する各ポーラス構造ドメインは互いに異なる方向に配向している絶縁膜も有効である。又、空孔ｈが基板表面で全体にわたって同一方向に配孔しているように形成してもよい。
実施の形態４
さらにまた、図７（ｆ）に示すように空孔ｈが層状に配向してなる構造も有効である。ここでは更に前駆体溶液における界面活性剤の濃度を高めることにより形成したもので、他の工程については前記第1の実施の形態と同様である。
図４（ｃ）に示した構造体においてさらに界面活性剤の濃度を高めると、図７（ｅ）に示すように分子が層状に配向し、図７（ｆ）に示すような空孔ｈが層状に配向してなる低誘電率の絶縁膜が形成される。この構造では円筒状の空孔を有するものに比べてさらに空孔率が高く低誘電率化を図ることが可能となる。
加えて、前記実施の形態では、ＦｅＲＡＭの層間絶縁膜について説明したが、シリコンを用いた種々の半導体デバイス、ＨＥＭＴなど化合物半導体を用いたデバイスをはじめとする高速デバイス、マイクロ波ＩＣなどの高周波デバイス、ＭＦＭＩＳ型の高集積強誘電体メモリ、フィルムキャリアなどを用いたマイクロ波伝送線路あるいは多層配線基板、などにも適用可能である。
また、絶縁膜に限定されることなく、空孔度が高く、高強度であることを利用し、燃料電池など半導体装置以外にも種々のデバイスに適用可能である。
本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
本出願は、2002年3月4日出願の日本特許出願（特願2002−57985）に基づくものであり、その内容はここに参照として取り込まれる。
以上説明してきたように、本発明によれば、界面活性剤で周期的構造を構築した後に、気相成長工程によってシリカ誘導体を含む薄膜を形成しているため、構造変化が生じにくく、安定して機械的強度が高く空孔度の高い薄膜を形成することが可能となる。
また、容易に制御性よく、極めて機械的強度および密着性が高く低誘電率の薄膜を得ることが可能となることから、半導体装置の層間絶縁膜などに適用可能である。
本発明の第1の実施の形態の方法で形成した誘電体薄膜を用いたＦｅＲＡＭを示す図 図１のＦｅＲＡＭの製造工程を示す図 本発明の第1の実施の形態における誘電体薄膜の形成工程を示す説明図 本発明の第1の実施の形態における誘電体薄膜を示す説明図 本発明の第２の実施の形態における誘電体薄膜の形成工程を示す説明図 本発明の第３の実施の形態における誘電体薄膜を示す説明図 本発明の第４の実施の形態における誘電体薄膜の形成工程を示す説明図 本発明の第４の実施の形態における誘電体薄膜（メゾポーラスシリカ薄膜）の形成時におけるＸ線回折（ＸＲＤ）結果を示す図 本発明の第４の実施の形態における誘電体薄膜（メゾポーラスシリカ薄膜）のメゾポーラスシリカ薄膜のフーリエ変換赤外スペクトルを示す図 本発明の第４の実施の形態における誘電体薄膜（メゾポーラスシリカ薄膜）のCVD温度とスペースとの関係を示す図 本発明で得られる誘電体薄膜の構造の変形例を示す図
符号の説明
ｈ 空孔
１ シリコン基板
２ 素子分離絶縁膜
３ ゲート絶縁膜
４ ゲート電極
５ ソース領域
６ ドレイン領域
７ 絶縁膜
８ コンタクトホール
９ 下部電極
１０ 強誘電体膜
１１ 上部電極

Claims (13)

  1. 基板表面に界面活性剤を含む膜を形成する界面活性剤膜形成工程と、
    前記界面活性剤を含む膜の形成された前記基板を、シリカ誘導体を含有するガス相に接触させ、シリカ誘導体を含む薄膜を形成する気相成長工程と、
    前記薄膜が形成された基板を焼成し、前記界面活性剤を分解除去する工程とを含み、
    薄膜を形成するようにしたことを特徴とする薄膜形成方法。
  2. 前記気相成長工程は、シロキサン骨格を有するシリカ誘導体と界面活性剤を含み、空孔が周期的に配列されたシリカ誘導体を含む薄膜を形成する工程であることを特徴とする請求項１に記載の薄膜形成方法。
  3. 前記気相成長工程は、基板温度１８０℃以上で実行されるようにしたことを特徴とする請求項1または２に記載の薄膜形成方法。
  4. 前記分解除去する工程は、３００〜４００℃で焼成する工程を含むことを特徴とする請求項１乃至３のいずれかに記載の薄膜形成方法。
  5. 所望の素子領域の形成された半導体基板表面に界面活性剤を含む膜を塗布形成する界面活性剤膜形成工程と、
    前記界面活性剤を含む膜の形成された前記半導体基板を所望の設定温度に維持しつつ、ＴＥＯＳ雰囲気中にさらすことによりシリカ誘導体薄膜を形成する気相成長工程と、
    前記シリカ誘導体薄膜が形成された基板を焼成し、前記界面活性剤を分解除去する工程とを含み、薄膜を形成するようにしたことを特徴とする請求項１乃至４のいずれかに記載の薄膜形成方法。
  6. 前記分解除去工程は、空孔率５０％以上の薄膜を形成する工程であることを特徴とする請求項１乃至５のいずれかに記載の薄膜形成方法。
  7. 前記分解除去工程は、空孔率５０％以上の無機誘電体薄膜を形成する工程であることを特徴とする請求項１乃至５のいずれかに記載の薄膜形成方法。
  8. 前記分解除去工程は、基板表面に形成され、空孔が配向性を具備した薄膜を形成する工程であることを特徴とする請求項１乃至７のいずれかに記載の薄膜形成方法。
  9. 請求項１乃至８のいずれかに記載の薄膜形成方法を用いて形成された半導体装置であって、
    薄膜が、前記基板表面に平行となるように配向せしめられた空孔が配列された周期的ポーラス構造を具備した半導体装置。
  10. 前記周期的ポーラス構造は、円柱状の空孔が周期的に配列された構造である請求項９に記載の半導体装置。
  11. 前記空孔は、層状の空孔が周期的に配列された構造である請求項９に記載の半導体装置。
  12. 前記空孔は、円柱状と層状の空孔が混在した状態で周期的に配列された構造である請求項９に記載の半導体装置。
  13. 前記周期的ポーラス構造は、ハニカム構造の骨格を有する構造である請求項９に記載の半導体装置。
JP2003573692A 2002-03-04 2003-03-03 薄膜形成方法および半導体装置 Expired - Fee Related JP4391240B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002057855 2002-03-04
JP2002057855 2002-03-04
PCT/JP2003/002433 WO2003075335A1 (fr) 2002-03-04 2003-03-03 Procede de formation d'une couche mince

Publications (2)

Publication Number Publication Date
JPWO2003075335A1 JPWO2003075335A1 (ja) 2005-06-30
JP4391240B2 true JP4391240B2 (ja) 2009-12-24

Family

ID=27784671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003573692A Expired - Fee Related JP4391240B2 (ja) 2002-03-04 2003-03-03 薄膜形成方法および半導体装置

Country Status (7)

Country Link
US (1) US7105459B2 (ja)
EP (1) EP1482540A4 (ja)
JP (1) JP4391240B2 (ja)
KR (1) KR100863386B1 (ja)
CN (1) CN1327497C (ja)
TW (1) TWI277138B (ja)
WO (1) WO2003075335A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427570B2 (en) * 2005-09-01 2008-09-23 Micron Technology, Inc. Porous organosilicate layers, and vapor deposition systems and methods for preparing same
TW200730042A (en) * 2005-10-14 2007-08-01 Ibiden Co Ltd Method for manufacturing high-dielectric sheet
US20070107818A1 (en) * 2005-11-16 2007-05-17 Bowe Donald J Deoxygenation of furnaces with hydrogen-containing atmoshperes
JP5205763B2 (ja) * 2006-09-19 2013-06-05 株式会社リコー 有機薄膜トランジスタ
JP5156256B2 (ja) * 2007-04-17 2013-03-06 花王株式会社 メソポーラスシリカ膜
WO2010064715A1 (en) * 2008-12-04 2010-06-10 Canon Kabushiki Kaisha Mesoporous silica film and process for production thereof
WO2022137985A1 (ja) 2020-12-24 2022-06-30 富士フイルム株式会社 内視鏡用可撓管、内視鏡型医療機器、及びこれらの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1094506A3 (en) * 1999-10-18 2004-03-03 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
EP1124252A2 (en) * 2000-02-10 2001-08-16 Applied Materials, Inc. Apparatus and process for processing substrates
WO2001075957A1 (fr) 2000-04-03 2001-10-11 Ulvac, Inc. Procede de preparation d'un film poreux sog
JP4574054B2 (ja) 2000-04-28 2010-11-04 三井化学株式会社 撥水性多孔質シリカ、その製造方法および用途
US6573131B2 (en) * 2000-07-13 2003-06-03 The Regents Of The University Of California Silica zeolite low-k dielectric thin films and methods for their production
JP2002217190A (ja) 2001-01-15 2002-08-02 Hitachi Chem Co Ltd 薄膜及びその製造方法
EP1408539A1 (en) 2001-06-29 2004-04-14 Rohm Co., Ltd. Semiconductor device and production method therefor
TW561634B (en) * 2001-09-25 2003-11-11 Rohm Co Ltd Method for producing semiconductor device

Also Published As

Publication number Publication date
KR100863386B1 (ko) 2008-10-13
US20050106802A1 (en) 2005-05-19
WO2003075335A1 (fr) 2003-09-12
TW200305933A (en) 2003-11-01
CN1639851A (zh) 2005-07-13
JPWO2003075335A1 (ja) 2005-06-30
KR20040088579A (ko) 2004-10-16
TWI277138B (en) 2007-03-21
US7105459B2 (en) 2006-09-12
CN1327497C (zh) 2007-07-18
EP1482540A4 (en) 2009-11-25
EP1482540A1 (en) 2004-12-01
EP1482540A9 (en) 2005-11-02

Similar Documents

Publication Publication Date Title
EP1482567A1 (en) Light-emitting device comprising led chip and method for manufacturing this device
US20070164437A1 (en) Semiconductor device and method of manufacturing the same
US7385276B2 (en) Semiconductor device, and method for manufacturing the same
JP4391240B2 (ja) 薄膜形成方法および半導体装置
KR100324589B1 (ko) 반도체 소자의 강유전체 캐패시터 제조방법
JP4170219B2 (ja) 半導体装置の製造方法および半導体装置
KR100622713B1 (ko) 반도체장치 및 그 제조방법
JP2003017486A (ja) 半導体装置およびその製造方法
JP2003017663A (ja) 強誘電体メモリ
JP2003017485A (ja) 半導体装置およびその製造方法
JP2003017483A (ja) 半導体装置およびその製造方法
JP2003017484A (ja) 半導体装置およびその製造方法
KR20000027388A (ko) 반도체 소자의 비피에스지 층간절연막 형성 방법
JP2003017487A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees