CN1639851A - 薄膜的形成方法 - Google Patents

薄膜的形成方法 Download PDF

Info

Publication number
CN1639851A
CN1639851A CNA038051494A CN03805149A CN1639851A CN 1639851 A CN1639851 A CN 1639851A CN A038051494 A CNA038051494 A CN A038051494A CN 03805149 A CN03805149 A CN 03805149A CN 1639851 A CN1639851 A CN 1639851A
Authority
CN
China
Prior art keywords
film
surfactant
forms
substrate
silica derivative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038051494A
Other languages
English (en)
Other versions
CN1327497C (zh
Inventor
西山宪和
奥良彰
田中俊辅
上山惟一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1639851A publication Critical patent/CN1639851A/zh
Application granted granted Critical
Publication of CN1327497C publication Critical patent/CN1327497C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种薄膜形成方法，其制作工序包括：在基板表面形成含有表面活性剂的薄膜的表面活性剂膜形成工序、使基板和含有二氧化硅衍生物的气相接触从而形成含有二氧化硅衍生物的薄膜的气相生长工序、煅烧所述的薄膜形成的基板从而分解除去所述的表面活性剂的工序。本发明形成的电介质薄膜空孔度高，机械强度好，生产率高。

Description

薄膜的形成方法
技术领域
本发明涉及薄膜的形成方法，具体而言，是涉及使用了气相生长法的薄膜形成方法。
背景技术
在半导体装置的高速化、低耗电量化当中，层间绝缘膜的低介电常数化是一个重要课题。虽然对低介电常数化作出种种努力，但关于以往的半导体装置，提出下述几种方法：
(1)在无机绝缘膜的氧化硅膜中添加氟。
(2)作为基体材料形成低介电常数的有机绝缘材料。
(3)刻意形成多孔膜。
采用方法(1)时存在的问题是，因为会损坏绝缘膜的耐潮性，根据元素比值只能添加到最大数％，和以往的二氧化氧化硅层间绝缘膜相比，比介电常数只能减少10％到15％。
采用方法(2)时存在的问题是，因采用有机材料，所以耐热性以及机械强度明显不如以往的氧化硅层间绝缘膜，降低半导体元件的可靠性。
采用方法(3)时，因为多孔结构是随机形成的，显著降低层间绝缘膜的机械强度，也不具有CMP(机械化学研磨)耐受性，所以包装时容易破损，是半导体元件可靠性降低的原因。
而且，多数情况下不关闭多孔结构，多孔结构不关闭就会显著降低层间绝缘膜的耐潮性，成为半导体元件可靠性降低的原因。
如此，以往的绝缘膜无法充分降低介电常数，而且，其机械强度也不够好。
于是，本发明者们提议的方法是：按要求的摩尔比把表面活性剂、二氧化硅衍生物、酸催化剂溶于溶剂中，在混合容器内调节前体(precursor)溶液，涂敷在基板上，水解二氧化硅衍生物(缩聚反应)使其聚合(预交联工序)，设置把表面活性剂的周期性自聚体作为模板的空洞，形成中孔性二氧化硅薄膜，在煅烧工序中完全热裂解除去模板上的表面活性剂，形成纯的空孔率二氧化硅薄膜。
此时，于煅烧之前，把基板暴露于二氧化硅衍生物的气氛中，在供给二氧化硅衍生物的同时，加热，通过水解抑制薄膜的收缩，在不破坏空洞且维持原状的状态下可以得到以强固的表面活性剂的自聚体为模板的空孔率二氧化硅薄膜，接着，通过煅烧工序完全热裂解除去模板上的表面活性剂，得到纯的中孔性二氧化硅薄膜。
如此，就能够提供一种具有高控制性、极好机械强度、极低介电常数的电介质薄膜。
但是，不只是改善强度、介电常数，还追求特性的提高。
发明概述
本发明考虑到上述的实际情况，目的在于控制性很好地提供一种制造容易、空孔度高、机械强度好的薄膜。
而且，本发明的目的在于控制性很好地提供一种具有极低介电常数、且极好机械强度的电介质薄膜。
因此，关于本发明方法，其特征在于：包括在要形成低介电常数薄膜的基板表面形成含有表面活性剂的膜的表面活性剂膜形成工序，使该基板和含有二氧化硅衍生物的气相接触、形成含有二氧化硅衍生物的薄膜的气相生长工序，以及煅烧形成有上述薄膜的基板、分解除去上述表面活性剂的工序，从而形成电介质薄膜。
根据该方法，通过气相生长工序来完成形成含有二氧化硅衍生物的薄膜的工序，所以能在比涂敷法(调节用于涂敷的前体溶液时的温度顶多90℃)时温度更高(如180℃)的情况下生长，因此，交联度的提高会提高网络度，提高成壁部分的结合强度。因此，在煅烧工序中就很难出现结构变化，能够形成稳定、机械强度高且空孔度高的低介电常数薄膜。
而且，煅烧时的温度为300℃～400℃左右，即使温度较低也能形成，所以可以形成即使用于集成电路的层间绝缘膜时也不会影响基底、且可靠性高的绝缘膜。作为气相生长工序，是采用减压CVD法等可以形成均匀的薄膜。
关于生长温度，基板温度最适在100℃以上，180℃以上时更好。在100℃情况下生长时，周期构造的面内间隔dspace较大，如果时是180℃则较小。
如果假定孔径恒定，和100℃相比，180℃时的二氧化硅壁更薄，多孔度更高。而且，如果温度在250℃以上则就表面活性剂会热分解。
在180℃左右的高温下生长时，面间隔减小。考虑这是因为TEOS(四乙氧基硅烷)分子之间迅速反应，反应立即结束，使二氧化硅壁变薄。
另一方面，在100℃左右的低温下生长，面间隔增大。考虑这是因为TEOS分子之间的反应比较慢，使二氧化硅壁变厚。
因此，根据气相生长时的温度，能够对同一材料提供不同的空孔率(比介电常数)。
而且，通过调整气相的组成，能够适当变更空孔率。例如，根据有无催化剂，能够形成膜质有很大差异的电介质薄膜。目前使用的催化剂是NH3或者NH4OH，而不使用催化剂时，TEOS分子的反应速度较小，二氧化硅壁增厚，空孔的间隔变大。此时使用催化剂NH3时，HCl会腐蚀不锈钢容器或者反应室。
另一方面，压力降低时TEOS分子的反应速度减小，二氧化硅壁增厚，面间隔增大。
而且，不添加催化剂时，涂敷液只是表面活性剂和水以及乙醇等溶剂，所以没有活性，瓶的寿命也极限性延长。
而且，通过在气相生长之前形成、并控制表面活性剂(CTAB)/溶剂的浓度和涂敷时的旋转数就能够控制表面活性剂膜的厚度，接着通过调节气相就能够进行上述的调节，所以自由度变大。
根据本发明，除了催化剂、涂敷条件之外，通过气相(TEOS气氛)的控制能够很好控制空孔率、介电常数、强度、耐潮性，能够形成操作性非常好、理想的绝缘体薄膜。
如此，形成空孔率50％以上的无机绝缘膜，由于空气的介电常数低，因此通过添加氟能够进一步降低介电常数，可以使绝缘膜的介电常数非常低，
和以往的多孔二氧化硅相比，能够维持高机械强度且实现低介电常数化。
在实现高耐潮性、高耐药品性的同时，能够形成均匀的低介电常数薄膜。
因此，可以通过蚀刻形成通孔或即使在图形化时，也能得到清晰的图形。
接着，即使在蚀刻后的研磨工序中也能维持强度。
优选上述气相生长工序是以下工序，即形成含有具有硅氧烷骨架(尤其是环状硅氧烷骨架，并且是4员环以上的硅氧烷骨架)的二氧化硅衍生物以及表面活性剂的薄膜的工序，其中二氧化硅衍生物的空孔呈周期性排列。或者，是形成含有如HSQ(氢化倍半硅氧烷)、MSQ(甲基倍半硅氧烷)等的具有空洞的二氧化硅衍生物以及表面活性剂的薄膜的工序，其中二氧化硅衍生物的空孔呈周期性排列。另外也能够使用级别岩床(class sill)。
与采用以往的涂敷法和浸渍法形成低介电常数的薄膜相比，采用该方法能够在更高温度情况下形成中孔性二氧化硅薄膜，在能够提高机械强度的同时，能够形成更低介电常数的薄膜。而且，通过使用具有环状硅氧烷骨架的二氧化硅衍生物，能够在二氧化硅壁膜中设置小空孔，会进一步提高空孔率，降低比介电常数。最好使用具有6员环以上硅氧烷骨架的二氧化硅衍生物。
上述的表面活性剂膜形成工序的优选工序是一种涂敷含有表面活性剂的溶液的涂敷工序。
根据该构成就能较容易地形成薄膜。
上述的涂敷工序的优选工序是一种旋涂工序。
根据该构成能够形成均匀的表面活性剂膜。而且，通过调节涂敷液的粘度、旋转器的旋转数、表面活性剂浓度以及粘度，能够较容易地控制薄膜的厚度。
上述的表面活性剂膜形成工序的优选工序是一种浸渍于含有表面活性剂的溶液中的浸渍工序。
根据该构成，能够形成可进行分批处理且提高生产率的薄膜。
上述的气相生长工序的优选基板温度在100℃以上，更优选在温度180℃以上进行。
根据该构成，和采用室温下成膜的涂敷法的情况相比，能在更高温度(如180℃)下生长，因此，交联度提高，结合强度提高。
生长温度可以在100℃以上，甚至在180℃以上，在100℃生长时，周期结构的面内间隔dspace较大。
如果假定孔径恒定，和100℃相比，180℃时的二氧化硅壁比较薄，多孔度升高。而且，约250℃以上时会热分解表面活性剂。
因此，机械强度提高。煅烧后不收缩，所以膜应力较低，能够形成稳定的薄膜，从而容易控制介电常数，能够增大膜强度，形成耐潮性好、膜应力小、与基底附着力好的电介质薄膜。
上述煅烧工序的优选温度是300℃～500℃，最好是在300℃～400℃以上煅烧。
根据该构成，没有引入OH基，可有效应用于半导体装置。因为在除去表面活性剂之前，TEOS分子之间的交联结束，在400以下时能够形成薄膜。
优选形成电介质薄膜的方法包括以下工序：在形成有所需的元件区域的半导体基板表面上涂敷形成含有表面活性剂以及催化剂的薄膜的表面活性剂膜形成工序，在将上述半导体基板的温度维持在所需温度同时暴露于TEOS气氛中而形成二氧化硅衍生物薄膜的气相生长工序，以及煅烧形成有上述薄膜的基板而分解除去上述表面活性剂的工序。这里的TEOS气氛最好是在TEOS的饱和蒸气中。
根据该构成，可形成可靠性高的电介质薄膜。
形成薄膜时即使不添加催化剂，根据条件的不同也能形成良好的电介质薄膜。
上述薄膜优选空孔率在50％以上的薄膜。
关于上述的薄膜，优选空孔率50％以上的无机电介质薄膜。
根据该构成，上述的薄膜形成于基板表面，且空孔具有取向性。
上述薄膜的优选特征是：具备取向平行于上述基板表面的圆柱状空孔的周期性多孔结构。
上述薄膜的优选特征是：具备取向平行于上述基板表面的层状空孔的周期性多孔结构。
上述薄膜的优选特征是：具备取向平行于上述基板表面的层状空孔或者圆柱状空孔、或者两种空孔混合存在于每个区域内等且每个区域具有不同取向性的周期性多孔结构。
而且，根据表面活性剂和二氧化硅衍生物的比例，知道所得到物质的结构变化。
例如，当CTAB/TEOS等表面活性剂和二氧化硅衍生物的分子比值在规定范围内时，如图11所示，形成具有三维网络结构的空孔H。当小于该范围时，形成圆柱状空孔发生取向的低介电常数薄膜，另一方面，当大于该分子比值时，形成层状空孔发生取向的低介电常数电介质薄膜。
而且，上述薄膜的特征是：在上述的基板表面上有蜂窝结构骨架的周期性多孔结构。
根据该构成，当煅烧工序热分解除去模板上的表面活性剂时，于使用旋涂法和浸渍法的室温条件或者水热合成法的90℃条件相比，采用高温条件下二氧化硅衍生物反应，能够获得机械强度更高、更能抑制构造体受损、纯度更高的中孔性二氧化硅薄膜。
这里所说的面间隔，是指采用X射线衍射法求出的膜厚方向的重复单元。
附图简要说明
图1是表示采用本发明的实施方式1的方法形成的电介质薄膜的结构(FRAM)的图。
图2是表示制造图1的结构的工序图。
图3是表示本发明的实施方式1中电介质薄膜形成工序的说明图。
图4是表示本发明的实施方式1中电介质薄膜的说明图。
图5是表示本发明的实施方式2中电介质薄膜形成工序的说明图。
图6是表示本发明的实施方式3中电介质薄膜的说明图。
图7是表示本发明实施方式4中电介质薄膜形成工序的说明图。
图8是表示本发明的实施方式4中形成电介质薄膜(中孔性二氧化硅薄膜)时的X射线衍射(XRD)结果图。
图9是表示本发明的实施方式4中电介质薄膜(中孔性二氧化硅薄膜)的空孔率二氧化硅薄膜的傅里叶变换的红外线光谱图。
图10是表示本发明的实施方式4中电介质薄膜(中孔性二氧化硅薄膜)的CVD温度和dspace的关系图。
图11是表示本发明得到的电介质薄膜结构的变形例的图。
图中：h-空孔，1-硅基板，2-元件分离绝缘膜，3-栅板绝缘膜，4-栅电极，5-源区域，6-漏区域，7-绝缘膜，8-接触孔，9-下部电极，10-强电介质薄膜，11-上部电极。
具体实施方式
参照附图详细说明本发明的半导体装置制造方法的一实施方式。
实施方式1
作为本发明的实施方式1，对采用本发明的方法形成的低介电常数薄膜作为层间绝缘膜使用的结构进行说明。
关于本发明实施方式1的低介电常数薄膜的形成方法，在基板表面旋涂表面活性剂之后，通过暴露于TEOS蒸气气氛中，在该整个表面活性剂层上形成取向性好的硬质二氧化硅电介质薄膜，通过煅烧，形成机械强度高且稳定的、介电常数低的薄膜。
如图1(a)以及(b)所示，该结构的特征是：由开关晶体管和强电介质电容器组成，所述开关晶体管形成于由在硅基板1表面上形成的元件分离绝缘膜2围成的元件区域；在本发明中，开关晶体管和强电介质电容器的下部电极9之间的层间绝缘膜就采用本发明方法形成的薄膜7；如图1(b)的主要部分扩大斜视图所示，该低介电常数薄膜是由以含有多个周期性的多孔结构区域的方式形成的中度多孔二氧化硅薄膜构成，所述周期性多孔结构区域含有以与表面平行的方式而向一个方向取向的圆柱状的空孔h。
其它的用通常的方法形成。该开关晶体管是由在硅基板1表面上经由栅绝缘膜3形成的栅电极、夹持该栅电极而形成的源区域5以及漏区域6构成，在该漏区域6上通过接触孔8连接有下部电极9，另外，源漏区域连接在位线BL上。
强电介质电容器在下部电极9和上部电极11之间夹持由PZT构成的强电介质薄膜10而构成。
该结构的制造工序如图2(a)～(d)所示。
首先，采用通常方法在硅基板1表面形成经由栅绝缘膜3形成的栅电极4，同时以该栅电极为掩模进行杂质扩散而形成源区域5以及漏区域6(图2(a))。
接着，以本发明的方法以含有多个周期性多孔结构的区域的方式形成的中度多孔二氧化硅薄膜，其中周期性多孔结构区域含有以与基板表面平行的方式使向一个方向取向的圆柱状的空孔(图2(b))。
即，使用图5所示的旋转器，点滴在旋转器上载置的被处理基板1表面上，以500～6000rpm的速度旋转，形成含有表面活性剂的涂膜。即，表面活性剂阳离子型溴化十六烷基三甲基铵(CTAB：C16H33N+(CH3)3Br-)和酸催化剂盐酸(HCl)溶解在H2O/酒精混合溶剂中，使用旋转器把其涂在基板表面，形成含有CTAB的膜。接着，室温下干燥，如图3(a)所示的说明图，形成取向表面活性剂的膜。这里使用的催化剂并不仅限于酸催化剂，也可以使用NH4OH等碱性催化剂，而且，也可以不使用催化剂。
然后，反应室C中有二氧化硅衍生物TEOS溶液，装上基板1，加盖，升温至180℃，通过气相生长，形成以图3(b)所示的表面活性剂的周期性自聚体为模板、具有圆柱状一维周期结构的二氧化硅电介质薄膜。根据此时的薄膜形成条件，可以是图3(c)所示的排列状态。
该自聚体是把如图4(a)所示的C16H33N+(CH3)3Br-(CTAB)作为一个分子的多个这样的分子凝聚形成的球状胶粒结构(图4(b))，在该球状胶粒结构骨架上取向而形成二氧化硅衍生物薄膜。
然后，如图4(d)所示在大气中加热、煅烧干燥的基板1五小时，完全热分解除去模板的表面活性剂，形成单纯的中孔性二氧化硅薄膜。优选方案是在O2气氛中加热煅烧，如果是在O2气氛中则可在低温条件下煅烧。
根据所涉及的方法，由于形成高机械强度的结构体，所以即使煅烧也不破坏空洞，且能维持原状(图4(d))。
为此，形成圆柱状空孔发生取向而构成圆筒体(图4(d))，能形成更低介电常数的薄膜。
由此通过这种方式就可以形成由空孔发生取向而构成的多孔薄膜构成的低介电常数的薄膜。
如此，形成如图2(b)所示的本发明实施方式的低介电常数薄膜7，但实际上因为形成位线BL，所以必须分两次形成该低介电常数薄膜。
然后采用通常的方法，在该低介电常数薄膜7上形成接触孔8。接着，在该接触孔内埋置高浓度引入的多晶硅层形成凸起之后，以铱为靶，使用氩气和氧气的混合气体，形成氧化铱层。接着在其上层以铂为靶形成铂层。如此如图2(c)所示，形成膜厚50nm左右的氧化铱层以及膜厚200nm左右的铂层，采用光蚀法使其形成图形，形成下部电极9。
接着，采用溶胶-凝胶法在该下部电极9上形成作为强电介质膜10的PZT膜。作为初始原料，使用Pb(CH3COO)2·3H2O、Zr(t-OC4H9)4、Ti(i-OC3H7)4的混合溶液。旋涂该混合溶液后，在150℃干燥，在空气气氛下400℃临时煅烧30分钟。如此反复进行5次之后，在700℃以上的O2气氛中进行热处理。形成250nm的强电介质膜10。此处，关于PbZrxTi1-xO3，x为0.52(以下表示成52/48)，形成PZT膜(图2(d))。
接着，采用喷镀法在强电介质膜10上形成氧化铱和铱的层压膜。该氧化铱层和铱层的层压膜就是上部电极11。铱层和氧化铱层的总厚度为200nm。这样就能得到强电介质电容器，形成如图1所示的结构。
根据上述，形成低介电常数薄膜(中孔性二氧化硅薄膜)时的X射线衍射(XRD)结果图如图8。在使用θ＝2θ、扫描模式的波长λ＝1.5418埃的CuKα线的Philps X部件MPD上记录X射线衍射类型。曲线A表示CVD之前的表面活性剂膜，曲线B表示合成的中孔性二氧化硅薄膜，曲线C表示煅烧的空孔率二氧化硅薄膜。比较曲线B、C可以看出煅烧(100)并未偏离衍射峰，而且保持一致，维持良好取向性，由CVD形成的膜结构未出现变化。
根据该结果，按照本发明实施方式的方法，通过在TEOS蒸气气氛中进行处理，顺利进行交联反应，提高结构体的强度，煅烧时不会崩解且维持原状态，其结果是衍射峰一致，周期性结构不破坏，并完成良好煅烧。
图9是表示岛津制的分光仪FTIR-8200PC上用4cm-1分析的中孔性二氧化硅薄膜的傅里叶变换红外线光谱图。曲线A是层结构的表面活性剂膜，曲线B是在135℃TEOS蒸气环境下形成的中孔性薄膜，曲线C是煅烧后的中孔性薄膜，曲线D是溶胶-凝胶法形成的中孔性二氧化硅薄膜。该溶胶-凝胶膜是使用水/EtOH/CTAB/TEOS形成的。采用快速蒸镀法用旋涂器在硅基板上形成的。关于煅烧前后的中孔性薄膜，在3500cm-1的宽带内没有峰值，所以可知中孔性薄膜的二氧化硅壁上的Si-OH基浓度非常低。与溶胶-凝胶法相比，该方法不必引入OH基就提高耐潮性。
根据该构成，层间绝缘膜是由中孔性二氧化硅薄膜构成的低介电常数薄膜组成的，而中孔性二氧化硅薄膜具有良好的膜强度，与基板的粘着性很好，耐潮性好，且取向性非常好，所以能够形成层间绝缘膜引起的电容减少、具有良好的开关特性、且能高速运行的结构。
而且，因为空孔以与基板表面平行的方式进行良好的取向，因此强度较高且在垂直于基板表面的方向上具有均匀的低介电常数，特别是能采用对于上层的下部电极以及布线、基底基板不具有开口部分的闭合结构，形成耐潮性好、可靠性高的有效低介电常数薄膜。
上述实施例在煅烧之前使用二氧化硅衍生物TEOS，使形成有表面活性剂的基板暴露于TEOS蒸气气氛下，作为用作蒸气气氛的二氧化硅衍生物并不局限于TEOS，使用TMOS(四甲氧基硅烷TMOS：Tetramethoxy Silane)等硅的烷氧化物材料也比较好。
而且，除了TEOS、TMOS或者这两种物质的混合物之外，也可以使用具有下式所示结构式的二氧化硅衍生物。
化学式1
Figure A0380514900131
Rn(n＝1，2，3，4……)是CH3、C2H5等饱和链烃类、不饱和链烃类、或者苯环等芳香烃类、环己烷等饱和环烃类化合物，R1、R2、R3、R4可以相同，也可以各不相同。
关于上述工序中使用的二氧化硅衍生物，在上述的化学式中，也可以取代“R1-0”而使用R1。
最好的优选方式是：可以把“R1-0”、“R2-0”、“R3-0”、“R4-0”官能团内的一个原子团至三个原子团分别置换成“R1”、“R2”、“R3”、“R4”等。例子之一如下式所示。
化学式2
Figure A0380514900132
通过使用甲硅烷化剂，形成的中孔性二氧化硅膜不仅具有高强度、高粘着性特点，还有非常好的耐潮性。
在上述的实施方式中，使用表面活性剂阳离子型十六烷基三甲基铵(CTAB：C16H33N+(CH3)3Br-)，但并不止局限在该物质，也可以使用其他表面活性剂。
如果催化剂使用Na离子等碱性离子，容易引起半导体材料的老化，所以优选采用阳离子型表面活性剂和酸催化剂，关于酸催化剂，除了HCl之外，也可以使用硝酸(HNO3)、硫酸(H2SO4)、磷酸(H3PO4)、H4SO4等无机催化剂。也可以使用羧酸、磺酸、亚磺酸、苯酚等有机酸催化剂。
除此之外，可以使用不含有类似NH4OH、NH3类的碱金属元素、碱土类金属元素的碱性催化剂。
溶剂可以是水H2O/酒精的混合溶液，也可以单独使用水或者酒精。
煅烧使用氧气气氛，也可以是大气、减压条件下、氮气气氛下。优选使用氮气和氢的混合气体形成的气体，能够增强耐潮性，减少漏泄电流。
可以适当变更表面活性剂、二氧化硅衍生物、酸催化剂、溶剂的混合比例。
关于在180℃的饱和蒸气压下暴露TEOS的工序，可以是1小时至3小时左右。通过自外部向容器内提供TEOS蒸气，或提高TEOS分压，或提高工序的温度，能够缩短时间。而且也可以使用等离子CVD或者减压CVD等。因为可暴露在二氧化硅衍生物蒸气中，所以并不把温度限定在180℃，也可以在90℃以下。上限最好是在表面活性剂开始热分解的温度(200～300℃)以下。
图10是表示改变CVD温度，CVD温度和周期性结构的面内间隔(dspace)之间的关系。○是结束合成时的中孔性薄膜，△使煅烧后的中孔性薄膜。旋转4000rpm的旋转器，采用旋涂法在硅基板上形成表面活性剂膜。使用TEOS蒸气形成的是CVD膜。在煅烧前后所有试样(100)面的dspace都不变，可知没有发生结构变化。
而且，煅烧工序是400℃、5小时，但也可以是300℃～500℃，1小时～5小时。优选是300℃～400℃。
在上述的实施方案中，煅烧之前就暴露于TEOS的饱和蒸气下，形成二氧化硅衍生物膜，不过也可以不在TEOS等二氧化硅衍生物蒸气气氛中煅烧。在这种情况有时在表面伴有氧化物等沉积物。此时，通过煅烧后表面处理可以除去沉积物。
实施方式2
在上述的实方式1中，采用旋涂法形成表面活性剂膜，但并不局限于旋涂法，也可以使用浸涂法。
实施方式3
在上述的实施方式中，说明了具有周期性空孔率结构的电介质薄膜，且该周期性空孔率结构具有单方向取向的圆柱状空孔，但除此之外，如图6所示，有多个具有层状空孔的周期性空孔率结构以及具有圆柱状空孔的周期性空孔率结构区域、且相邻的各空孔率结构区域的方向取向互不相同的绝缘膜也是有效的。而且，也可以形成所有的空孔h在基板表面的取向方向相同。
实施方式4
如图7(f)所示，空孔h呈层状取向的结构也是有效的。此处通过进一步增加前体溶液中表面活性剂的浓度而形成，对于其他工序和上述的实施方式1相同。
在图4(c)所示的结构体中，如果增加表面活性剂的浓度，就会像图7(e)一样分子呈层状取向，形成如图7(f)所示的空孔h呈层状定向的低介电常数绝缘膜。该结构和具有圆柱状空孔的结构相比，其空孔率提高，且实现低介电常数化。
除此之外，在上述的实施方式中说明了结构的层间绝缘膜，也能应用于使用硅的各种半导体器件、以使用HEMT等化合物半导体的器件为代表的高速器件、微波IC等的高频器件、MFMIS型的高集成强电介质存储器、使用薄膜载体等的微波传输线路或者多层布线基板等。
而且，不只局限于绝缘膜，若利用空孔度高，强度高的特点，还可以用于燃料电池等除半导体器件之外的各种器件。
参照某一特定的实施方式详细地说明了本发明，但在不脱离本发明的宗旨和范围的情况下能够增加各种变更和修正，这一点对本技术领域的技术人员来说是很清楚的。
按照本发明的方法，使用表面活性剂形成周期性结构之后，通过气相生长工序形成含有二氧化硅衍生物的薄膜，所以形成其结构不易变化、稳定性好、机械强度高、空孔度高的薄膜。
而且，能够得到容易控制、机械强度好以及和基底粘着性高的薄膜。

Claims (8)

1、一种薄膜形成方法，其特征在于，包括：
在基板表面形成含有表面活性剂的膜的表面活性剂膜形成工序；
使所述的基板和含有二氧化硅衍生物的气相接触、形成含有二氧化硅衍生物的薄膜的气相生长工序；
煅烧形成有所述薄膜的基板，分解除去所述表面活性剂的工序。
2、根据权利要求1所述的薄膜形成方法，其特征在于，所述的气相生长工序是形成含有具有硅氧烷骨架的二氧化硅衍生物以及表面活性剂的薄膜的工序，且所述二氧化硅衍生物的空孔呈周期性排列。
3、根据权利要求1或者2所述的薄膜形成方法，其特征在于，所述的气相生长工序的实施条件是基板温度在180以上。
4、根据权利要求1-3中任意一项所述的薄膜形成方法，其特征在于，所述的分解去除工序包括在300～400℃进行煅烧的工序。
5、根据权利要求1-4中任意一项所述的薄膜形成方法，其特征在于，包括：在形成有所需元件区域的半导体基板表面涂敷形成含有表面活性剂的膜的表面活性剂膜形成工序，通过将半导体基板维持在所需的设定温度下的同时暴露在TEOS气氛中而形成二氧化硅衍生物薄膜的气相生长工序，煅烧形成有所述二氧化硅衍生物薄膜的基板从而分解除去所述表面活性剂的工序。
6、根据权利要求1-5中任意一项所述的薄膜形成方法，其特征在于，所述的分解除去工序是形成空孔率在50％以上的薄膜的工序。
7、根据权利要求1-5中任意一项所述的薄膜形成方法，其特征在于，所述的分解除去工序是形成空孔率在50％以上的无机电介质薄膜的工序。
8、根据权利要求1-7中任意一项所述的薄膜形成方法，其特征在于，所述的分解除去工序是指在基板表面形成具有取向性空孔的薄膜的工序。
CNB038051494A 2002-03-04 2003-03-03 薄膜的形成方法 Expired - Fee Related CN1327497C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP057855/2002 2002-03-04
JP2002057855 2002-03-04

Publications (2)

Publication Number Publication Date
CN1639851A true CN1639851A (zh) 2005-07-13
CN1327497C CN1327497C (zh) 2007-07-18

Family

ID=27784671

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038051494A Expired - Fee Related CN1327497C (zh) 2002-03-04 2003-03-03 薄膜的形成方法

Country Status (7)

Country Link
US (1) US7105459B2 (zh)
EP (1) EP1482540A4 (zh)
JP (1) JP4391240B2 (zh)
KR (1) KR100863386B1 (zh)
CN (1) CN1327497C (zh)
TW (1) TWI277138B (zh)
WO (1) WO2003075335A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101657383B (zh) * 2007-04-17 2013-01-23 花王株式会社 介孔二氧化硅薄膜

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427570B2 (en) * 2005-09-01 2008-09-23 Micron Technology, Inc. Porous organosilicate layers, and vapor deposition systems and methods for preparing same
TW200730042A (en) * 2005-10-14 2007-08-01 Ibiden Co Ltd Method for manufacturing high-dielectric sheet
US20070107818A1 (en) * 2005-11-16 2007-05-17 Bowe Donald J Deoxygenation of furnaces with hydrogen-containing atmoshperes
JP5205763B2 (ja) * 2006-09-19 2013-06-05 株式会社リコー 有機薄膜トランジスタ
WO2010064715A1 (en) * 2008-12-04 2010-06-10 Canon Kabushiki Kaisha Mesoporous silica film and process for production thereof
WO2022137985A1 (ja) 2020-12-24 2022-06-30 富士フイルム株式会社 内視鏡用可撓管、内視鏡型医療機器、及びこれらの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1094506A3 (en) * 1999-10-18 2004-03-03 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
EP1124252A2 (en) * 2000-02-10 2001-08-16 Applied Materials, Inc. Apparatus and process for processing substrates
WO2001075957A1 (fr) 2000-04-03 2001-10-11 Ulvac, Inc. Procede de preparation d'un film poreux sog
JP4574054B2 (ja) 2000-04-28 2010-11-04 三井化学株式会社 撥水性多孔質シリカ、その製造方法および用途
US6573131B2 (en) * 2000-07-13 2003-06-03 The Regents Of The University Of California Silica zeolite low-k dielectric thin films and methods for their production
JP2002217190A (ja) 2001-01-15 2002-08-02 Hitachi Chem Co Ltd 薄膜及びその製造方法
EP1408539A1 (en) 2001-06-29 2004-04-14 Rohm Co., Ltd. Semiconductor device and production method therefor
TW561634B (en) * 2001-09-25 2003-11-11 Rohm Co Ltd Method for producing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101657383B (zh) * 2007-04-17 2013-01-23 花王株式会社 介孔二氧化硅薄膜

Also Published As

Publication number Publication date
KR100863386B1 (ko) 2008-10-13
US20050106802A1 (en) 2005-05-19
WO2003075335A1 (fr) 2003-09-12
TW200305933A (en) 2003-11-01
JPWO2003075335A1 (ja) 2005-06-30
KR20040088579A (ko) 2004-10-16
TWI277138B (en) 2007-03-21
US7105459B2 (en) 2006-09-12
CN1327497C (zh) 2007-07-18
EP1482540A4 (en) 2009-11-25
EP1482540A1 (en) 2004-12-01
EP1482540A9 (en) 2005-11-02
JP4391240B2 (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
EP1482567A1 (en) Light-emitting device comprising led chip and method for manufacturing this device
CN1052565C (zh) 一种制造半导体器件的方法
CN1189927C (zh) 绝缘膜形成材料,绝缘膜,形成绝缘膜的方法及半导体器件
CN1114577C (zh) 一种生产铋层结构的铁电薄膜的方法
CN1215914A (zh) 半导体器件及其制作方法
CN1181840A (zh) 介质电容器的底层电极结构及其制造方法
CN1519197A (zh) 沸石溶胶及其制法、多孔膜形成用组合物、多孔膜及其制法、层间绝缘膜和半导体装置
CN101045820A (zh) 形成绝缘膜的组合物以及制造半导体器件的方法
CN100349981C (zh) 多孔膜形成用组合物、多孔膜制造法、多孔膜、层间绝缘膜及半导体装置
CN1873927A (zh) 等离子体处理方法
CN1620720A (zh) 基底绝缘膜的形成方法
CN1260763A (zh) 高pH值下制造纳米孔介电膜的方法
CN1260585A (zh) 半导体器件的制造方法
CN1313371C (zh) 含有中孔二氧化硅层的电子器件及制备该中孔二氧化硅层的组合物
CN1639851A (zh) 薄膜的形成方法
CN1188738C (zh) 制作至少一个薄膜晶体管的方法
CN1823406A (zh) 低介电常数膜及其制造方法、以及使用它的电子器件
CN1532916A (zh) 设有电容器的半导体装置的制造方法
CN100343959C (zh) 半导体装置的制造方法
CN1201250A (zh) 带电容的半导体器件的制造方法
CN1501454A (zh) 多孔膜形成用组合物、多孔膜及其制造方法、层间绝缘膜和半导体装置
CN1714453A (zh) 半导体器件的制造方法
CN1261996C (zh) 半导体装置及其制造方法
CN1266749C (zh) 半导体器件的制造方法
CN1610117A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070718

Termination date: 20150303

EXPY Termination of patent right or utility model