CN1215914A - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN1215914A
CN1215914A CN98102652A CN98102652A CN1215914A CN 1215914 A CN1215914 A CN 1215914A CN 98102652 A CN98102652 A CN 98102652A CN 98102652 A CN98102652 A CN 98102652A CN 1215914 A CN1215914 A CN 1215914A
Authority
CN
China
Prior art keywords
film
interlayer dielectric
interconnection
utmost point
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98102652A
Other languages
English (en)
Inventor
长野能久
久都内知惠
十代勇治
上本康裕
藤井英治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of CN1215914A publication Critical patent/CN1215914A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件包括:电容器,设置在其上带有一集成电路的支持基底上,含有一下电极、一介电膜和一上电极;第一层间绝缘膜,覆盖住电容器;第一互连极,有选择地设置在第一层间绝缘膜上,通过第一接触孔与集成电路和电容器电连接;第二层间绝缘膜,由臭氧TOES形成,覆盖住第一互连极;第二互连极,有选择地设置在第二层间绝缘膜上,通过第二接触孔与第一互连极电连接;及第三层间绝缘膜,覆盖住第二互连极。

Description

半导体器件及其制作方法
本发明涉及一种含有一个带有由具有高介电常数的介电材料或铁电材料所组成的介电膜的电容器的半导体器件及其制作方法。
近来，随着由微计算机更快的处理速率和更低的功耗所造成的电气和电子用具功能的日益先进，微计算机内的半导体器件的尺寸也急剧减小。伴随出现了产生不需要的辐射的严重问题，这种辐射就是电气和电子用具所产生的电磁波噪声。
为了减少这种不需要的辐射，把大电容量的电容器加入到半导体器件内的技术已成为受注目的焦点，这种电容器含有由具有高介电常数的介电材料所组成的介电膜(以下称作“高介电常数材料膜”)。此外，随着更高集成度的动态RAM(DRAM，动态随机访问存储器)的发展，广泛地开展了在电容器中使用高介电常数材料膜代替使用的氧化硅膜和氮化硅膜的技术的研究。
还有，为了实现能工作于较低电压并给出较高读/写速率的永久性RAM，对具有自发极化性质的铁电材料膜也进行了积极的研究。
在实现具有上述这些特性的半导体器件时，最重要的是要开发一种能在不损害电容器特性的情况下进行多层互连的结构和一种制作这种结构的方法。
下面将参考图10A至10E(截面图)说明制作半导体器件500的一种典型的常用方法。
如图10A所示，在一个支持基底1上形成一个集成电路4和一个器件隔离绝缘层5。集成电路4含有一MOS(金属氧化物半导体)场效应晶体管(MOSFET)，后者带有一个门电极2和源区及漏区3。在它们上面又形成一个绝缘层6。再用溅射法或电子束淀积法在绝缘层6上形成一个将起电容器10的下电极7的作用的膜层。然后，用金属有机淀积法、金属有机化学气相淀积法或溅射法在该膜层上形成一个由高介电常数材料膜或铁电材料膜所组成的介电膜8。接着，用溅射法或电子束淀积法在介电膜8上形成一个将起上电极9的作用的膜。其后，把层7、8、9成形为所希望的图案，这样便制成了电容器10。
下一步，如图10B所示，在绝缘层6上形成一个第一层间绝缘膜11，并使之覆盖住电容器10。开凿出2个接触孔12，使它们穿过第一层间绝缘膜11并分别到达电容器10的下电极7和上电极9。还开凿出两个接触孔13，使它们穿过第一层间绝缘膜11和绝缘层6，并分别到达源区和漏区3。用溅射法一类的方法在第一层间绝缘膜11上和接触孔12、13内形成导电层，并使之成形为所需的图案。这样就形成了使集成电路4和电容器10发生电连接的第一互连极14。然后对第一互连极14进行热处理。
如图10C所示，在上面得到的多层结构上形成一个第二层间绝缘膜15，使之覆盖住各第一互连极14。第二层间绝缘膜15的制作方法是，先用等离子化学气相法把四乙基原硅酸盐(TOES)形成为氧化硅膜(以下称作“等离子TOES膜”)，或者再把上述的等离子TOES膜和一个玻璃硅(SOG)膜结合成一个夹层(指多层结构)，然后用回蚀刻(etch-back)法把等离子TOES膜或夹层基本平面化。
如图10D所示，形成一些接触孔16，使它们穿过第二层间绝缘膜15并到达第一互连极14。在第二层间绝缘膜15上和接触孔16内有选择地形成一些第二互连极17，并使它们与第一互连极14发生电连接。然后对第二互连极17进行热处理。
如图10E所示，在上面得到的结构上形成一个第三层间绝缘膜18，并使之覆盖住第二互连极17。这样就制作成了半导体器件500。
在上述制作半导体器件500的方法中，第二保护绝缘膜15需要形成得有一个平坦的顶面而不带有任何台阶，所以它需要有足够好的掩盖台阶的能力。这一要求的理由是，如果第二保护绝缘膜15表面带有台阶，那末将形成在其上的第二互连极17将在台阶处出现连接断裂，这是不利的。所以，用等离子TOES膜或类似膜组成的通常的第二层间绝缘膜15在上电极9上方的第一互连极14处的厚度h1(图10C)需要约等于1μm或更大，在由高介电常数材料膜或铁电材料膜所组成的介电膜8的边缘上的第一层间绝缘膜11处的厚度h2(图10C)需要约等于2μm或更大。
然而，当单位厚度上的力为常量时，愈厚的膜层一般将造成愈强的张应力或压应力。于是，当第二层间绝缘膜15的厚度像上述那样地厚时，将会有相当强的应力施加到位在第二层间绝缘膜15下面的电容器10上。
特别地，当第二层间绝缘膜15由等离子TOES膜组成时，作用在介电膜8上的压应力将阻碍构成介电膜8的介电材料的极化。其结果是，由高介电常数的材料或铁电材料组成的介电膜8的物理性质将受到损害。
这里所用的术语“应力”是指使膜层收缩的力(以下称作“张应力”)和/或使膜层膨胀的力(以下称作“压应力”)。
本发明的一个半导体器件包括：一个设置在其上带有一个集成电路的支持基底上的电容器，该电容器含有一个下电极、一个介电膜、和一个上电极；一个第一层间绝缘膜，它覆盖着上述电容器；一个有选择地设置在第一层间绝缘膜上的第一互连极，它通过开设在第一层间绝缘膜中的第一接触孔与集成电路和电容器发生电连接；一个由臭氧TOES膜组成的第二层间绝缘膜，它设置得覆盖住第一互连极；一个有选择地设置在第二层间绝缘膜上的第二互连极，它通过开设在第二层间绝缘膜中的第二接触孔与第一互连极发生电连接；以及一个第三层间绝缘膜，它设置得覆盖住第二互连极。
在一个实施例中，介电膜或者由一个具有高介电常数的介电材料组成，或者由一个铁电材料组成。
在一个实施例中，第二互连极设置在第二层间绝缘膜上，并使它至少覆盖住电容器的一部分。
第三层间绝缘膜可以由一个包含一个氧化硅膜和一个氮化硅膜的夹层组成。
在一个实施例中，在除了设置有电容器的区域之外的第一互连极和第二层间绝缘膜之间的区域中还设置了一个供氢层。
第一互连极可以由一种夹层组成，这种夹层可以是钛膜、氮化钛膜、铝膜、和氮化钛膜的夹层；钛膜、氮化钛膜、和铝膜的夹层；钛膜、钛钨合金膜、铝膜、和钛钨合金膜的夹层；或者钛膜、钛钨合金膜、和铝膜的夹层。
第二层间绝缘膜在对应于3450cm-1的波长处的Si-OH键吸收系数最好为800cm-1或更小。
第二层间绝缘膜的张应力最好从1×107dyn(达因)/cm2到3×109dyn/cm2。
第二层间绝缘膜的厚度最好从0.3μm到1μm。
第二互连极可以由一种夹层组成，这种夹层可以是钛膜、铝膜和氮化钛夹层；钛膜和铝膜的夹层；或者钛膜、铝膜、和钛钨合金膜的夹层。
一种制作本发明半导体器件的方法包括以下步骤：在一个带有集成电路的支持基底上依次形成一个下电极、一个介电膜、和一个上电极，由此形成一个电容器；形成一个第一层间绝缘膜并使之覆盖电容器；在第一层间绝缘膜中形成第一接触孔；在第一接触孔内和第一层间绝缘膜的预定区域上有选择地形成第一互连极，并使之与集成电路和电容器发生电连接；形成一个臭氧TOES的第二层间绝缘膜，并使之覆盖住第一互连极；对第二互连极进行第一热处理；在第二层间绝缘膜中形成第二接触孔；在第二接触孔内和第二层间绝缘膜的预定区域上有选择地形成第二互连极，并使之与第一互连极发生电连接；对第二互连极进行第二热处理；以及，形成一个第三层间绝缘膜并使之覆盖住第二互连极。
在一个实施例中，介电膜或者由一个具有高介电常数的介电材料组成，或者由一个铁电材料组成。
在一个实施例中，该方法还包括这样的步骤：利用第二互连极作为掩模，对第二层间绝缘膜进行回蚀刻直到几乎暴露出第一互连极。
在一个实施例中，形成第二互连极的步骤包括使第二互连极形成得覆盖住电容器的至少一部分的步骤。
在一个实施例中，第三层间绝缘膜由一个含有一个氧化硅膜和一个氮化硅膜的夹层组成，并且其中的氧化硅膜是用硅烷、乙硅烷、或臭氧TOES以正常压力CVD(化学气相淀积)法、低压CVD法、或等离子CVD法形成的，以使之具有张应力。
在一个实施例中，该方法还包括以下步骤：在形成了第一互连极之后，在第一互连极的除了设置电容器的区域之外的区域上形成一个供氢层；以及，进行第三热处理。
供氢层可以用氮化硅或者氮氧化硅以等离子CVD法形成。
形成供氢层之后所进行的第三热处理的处理温度范围最好是从300℃到450℃。
形成供氢层之后所进行的第三热处理最好在氧气环境、氮气环境、氩气环境、或者它们的混合气体环境中进行。
第一层间绝缘膜可以由氧化硅组成，后者用硅烷、乙硅烷、或臭氧TOES以正常压力CVD法或低压CVD法形成。
第一层间绝缘膜可以由掺磷氧化硅组成，后者用正常压力CVD法或低压CVD法形成。
在用臭氧TOES形成第二层间绝缘膜时，臭氧的浓度最好设置为5.5％或更大。
经过第一热处理后的第二层间绝缘膜的张应力最好是从1×107dyn/cm2到2×109dyn/cm2。
第一热处理最好在300℃到450℃的范围内进行。
第一热处理最好在至少含有氧气的环境中进行。
第二热处理最好在300℃至450℃的范围内进行。
第二热处理最好在含有氮、氩和氦中至少一种气体的环境中进行。
根据本发明，第二层间绝缘膜由臭氧TOES膜组成，它在形成过程中有自反流(self-reflow)作用。因此，由于第二层间绝缘膜的顶面可以足够地平面化而不会增加该层位在电容器上面那个区域内的厚度，所以能得到足够的台阶覆盖能力(即不产生任何台阶)。具体地说，第二层间绝缘膜的厚度约为1μm或更小。因为所形成的第二层间绝缘膜是薄的，所以减少了作用在电容器上的应力。
因为臭氧TOES膜具有张应力，所以抑制了由应力引起的电容器特性变差。
当在第二层间绝缘膜上形成至少覆盖住电容器的一部分的第二互连极时，第三层间绝缘膜作用在电容器上的应力将受到设置在电容器上的第二互连极中应力的反作用。从而，减少了作用在电容器上的应力。
当第三层间绝缘膜由氧化硅膜和氮化硅膜的夹层组成时，氧化硅膜有张应力。这样，通过用等离子CVD法在第三层间绝缘膜上形成一个具有大压应力的氮化硅膜，就可以低消第三层间绝缘膜内的应力。其结果是，减小了作用在电容器上的应力。
当设置供氢层时，通过对供氢层进行退火将使供氢层中的氢热扩散到其上制作有半导体集成电路的支持基底上。这样，支持基底就可以从制作集成电路时所造成的损伤中恢复过来。供氢层可以用含有足够量氢的氮化硅或氮氧化硅做成。通过在形成了供氢层之后进行氧环境、氮环境、氩环境、或上述各气体的混合环境下的上述退火(热处理)，氢的热扩散将平缓地进行。
当第一和/第二互连极由上述夹层组成时，可以得到高度可靠的互连而不会引起组成材料的渗透。
当组成第二层间绝缘膜的臭氧TOES膜的Si-OH键吸收系数在对应于3450cm-1的波长处为800cm-1或更小时，臭氧TOES膜中的水份达到了最小可能的值。从而，限制了会破坏电容器特性的潮气，尤其是OH基和H基，进入到电容器内。
当组成第二层间绝缘膜的臭氧TOES膜的张应力为1×107dyn/cm2到3×109dyn/cm2时，可减小因加在电容器上的应力所造成的对电容器的有害影响(例如，不希望有的对极化的限制)。这样，改善了电容器的特性。这一效果在很大程度上起因于应力是张应力。即使当应力的绝对值大小相同时，被加有张应力(例如由臭氧TOES膜产生)的电容器的特性要优于被加有压应力(例如由等离子TOES膜产生)的电容器的特性。
通过把组成第二层间绝缘膜的臭氧TOES膜的厚度减小到0.3μm到1μm，就降低了臭氧TOES膜内的应力，从而也减小了臭氧TOES膜作用在电容器上的应力。于是，电容器的特性得到了改善。此外，当把第二互连极作为掩模对第二层间绝缘膜进行回蚀刻时，第二层间绝缘膜在电容器上方的那个区域内(在那通常不设置第二互连极)的厚度将被进一步减小(例如减小到0.5μm或更小)。于是，进一步增强了应力减小效果和特性破坏抑制效果。
在形成作为第二层间绝缘膜的臭氧TOES膜时，若臭氧的浓度为5.5％或更大，则可减小臭氧TOES膜中的应力。臭氧TOES膜内的水份也被减少。而且，防止了热处理时产生裂缝的现象。于是，电容器的特性得到进一步改善。
当第一层间绝缘膜是由用硅烷、乙硅烷、或臭氧TOES以正常压力CVD法或低压CVD法制成的氧化硅膜组成时，或者是由以正常压力CVD法或低压CVD法制成的掺磷氧化硅膜组成时，结果得到的层将是可靠的。
当对第二层间绝缘膜(臭氧TOES膜)进行的热处理(即第一热处理)温度为300℃至450℃时，臭氧TOES膜将变得浓稠。当上述热处理在含氧环境中进行时，将对介电膜提供氧元素。于是电容器的特性得到了改善。
当对第二互连极进行的热处理(即第二热处理)在上述条件下进行时，第二互连极将变得浓稠，从而降低了作用在电容器上的应力。
这样，这里所说明的本发明使得提供一种半导体器件和制作这种半导体器件的方法的优点成为可能，这种半导体器件的结构使得其中的电容器具有超级的特性，其原因是该结构抑制了由施加在电容器上的应力所造成的特性变差。
当阅读并理解了下面结合附图所做的详细说明之后，本发明的这些优点和其他优点将变得清楚明显。
图1A至1E是说明制作根据本发明第一例的半导体器件的一种方法的截面图；
图2是根据本发明第一例的修改的半导体器件的截面图；
图3是说明第一例半导体器件中的电容器特性的图；
图4A至4E是说明制作根据本发明第二例的半导体器件的一种方法的截面图；
图5是说明第二例半导体器件中的电容器特性的图；
图6A至6E是说明制作根据本发明第三例的半导体器件的一种方法的截面图；
图7是说明第三例半导体器件中的电容器特性的图；
图8A是根据本发明第三例的半导体器件的部分平面图；
图8B和8C是第三例半导体器件的修改的平面图；
图9是说明第三例半导体器件中的电容器特性的图；
图10A至10E是说明制作半导体器件的普通方法的截面图；
图11A是用普通等离子CVD法形成的氧化硅膜的示意性截面图，该氧化硅膜覆盖了设置在基底表面上的引线图案；以及
图11B是在含臭氧的环境下用热CVD法形成的氧化硅膜的示意性截面图，该氧化硅膜覆盖了设置在基底表面上的引线图案。
本发明将参考附图借助于一些说明性的而不是限制性的例子进行说明。与参考图10A至10E所说明的各个单元相同或相似的单元在其他图中将具有相同的代号，对它们的说明将从略。
(例1)
图1A至1E是说明制作根据本发明第一例的半导体器件100的一种方法的截面图。
如图1A所示，在用硅一类的材料所做成的支持基底1上形成一个集成电路4和一个器件隔离绝缘层5。集成电路4含有一个具有门电极2和源、漏区3的MOSFET。在所得的夹层上形成一个绝缘层6。用溅射法或电子束淀积法在绝缘层6上形成一个将起电容器10的下电极7的作用的膜。然后，用金属有机物淀积法、金属有机物化学气相淀积法、或溅射法在起下电极7的作用的膜上形成一个用高介电常数材料膜或铁电材料膜做成的介电膜8。接着，用溅射法或电子束淀积法在介电膜8上形成一个将起上电极9的作用的膜。然后使层7、8、9成形为所需的图案，从而形成电容器10。
可以略去绝缘层6的制作，这时电容器10将直接形成在器件隔离绝缘层5上。这一点对下面说明的各个例子也都适用。
电容器10的下电极7和上电极9例如可以用铂、钯、钌、氧化钌、铱、或氧化铱做成。对于介电膜8用高介电常数材料做成的情形，可以采用相对介电常数为20至500的材料。或者，对于介电膜8用铁电材料做成的情形，可以采用不需要施加外电压就具有剩余极化的材料。可用于制作介电膜8的高介电常数材料和铁电材料的例子有：Ba1-xSrxTiO3、Sr TiO3、Ta2O5、PbZr1-xTixO3、Sr Bi2Ta2O9和Sr Bi2TaxNb1-xO9。
接着，如图1B所示，在绝缘层6上形成一个第一层间绝缘膜111并使之覆盖住电容器10，第一层间绝缘膜111是由一个氧化硅膜组成的，后者是用气态TOES作为材料气体在正常压力的含臭氧环境中以热CVD法制作成(以后将把这种氧化硅膜称作“臭氧TOES膜”)。形成两个穿过第一层间绝缘膜111并分别到达电容器10的下电极7和上电极9的接触孔12。还形成两个穿过第一层间绝缘膜111和绝缘层6并分别到达源区和漏区3的接触孔13。在第一层间绝缘膜111上和各接触孔12和13内用溅射法一类的方法形成一个由钛膜、氮化钛膜、铝膜、和氮化钛膜组成的夹层，然后使之成形为所需图案。这样就形成了用来电连接集成电路4和电容器10的第一互连极14。
如图1C所示，用等离子CVD法在带有第一互连极14的第一层间绝缘膜111的除了设置电容器10的区域之外的区域上形成一个用来向集成电路提供氢元素的供氢层19。然后，为了使供氢层19中的氢发生热扩散，在氧环境中对所得的夹层进行约一小时的450℃左右的退火。供氢层19例如用氮化硅或氮氧化硅做成，其中含有足够量的氢。
进行退火的目的是让供氢层19中的氢通过热扩散到达支持层1中，集成电路4就是设置在该支持层1的一个表面上的。这样，集成电路4就可以从干蚀刻所造成的损伤中恢复过来，这干蚀刻是在形成介电膜8时所需的600℃或更高温度的有氧退火过程中为形成接触孔13而进行的。退火温度可以在300℃到450℃的范围内。进行退火的环境可以用氮环境、氩环境、或氧和氮和/或氩的混合气体环境来代替氧环境。
然后，在所得的夹层上形成由臭氧TOES膜组成的第二层间绝缘膜151，并使之覆盖住第一互连极14。臭氧TOES膜在形成过程中会进行自反流，从而使第二层间绝缘膜151可以形成得没有台阶和具有足够平坦的顶面，所以尽管它仍是足够地薄，但却有令人满意的台阶覆盖能力。
下面将参考图11A和11B来说明这一点。
图11A为形成在基底51上并覆盖了引线图案50的由氧化硅(等离子TOES)组成的第二层间绝缘膜15的示意性截面图。该第二层间绝缘膜15是用普通等离子CVD法形成的。图11B是形成在基底51上并覆盖了引线图案50的由氧化硅(臭氧TOES)组成的第二层间绝缘膜151的示意性截面图。该第二层间绝缘膜151是用根据本发明的在含臭氧的环境中进行的热CVD法形成的。为了易于理解，在下面的说明中，普通的第二层间绝缘膜15又将称作等离子TOES膜，而根据本发明的第二层间绝缘膜151则又将称作臭氧TOES膜。
通过等离子CVD法，在等离子体(气相)中形成许多固体氧化硅颗粒，这些颗粒粘着在基底表面51和引线图案50的表面上。不论固体氧化硅颗粒所粘着的表面如何，它们的粘着概率都是均匀的，其结果是，得到的等离子TOES膜15在对应于引线图案50的区域52中和在对应于各引线图案50之间的区域的区域53中的厚度基本相同。于是，为了得到平坦的顶面，等离子TOES膜15就需要做得比较厚。
通过含臭氧环境下进行的热CVD法，作为材料气体的气态TOES在基底表面51上和引线图案50的表面上将与氧发生反应。于是就产生了氧化硅。这种反应在对应于各引线图案50之间的区域的区域53内要比在对应于引线图案50的区域52内更容易发生。从而，臭氧TOES膜151将首先形成得掩埋住区域53，然后才在自反流过程中逐渐地扩展到区域52上。臭氧TOES膜151就以这样的方式在保护较小厚度的同时得到了平坦的顶面。
例如，由臭氧TOES做成的需要在其上形成第二互连极17而不带有任何台阶的第二层间绝缘膜151在电容器10的上电极9的上方的第一互连极14处的厚度h3(图1C)约等于0.8μm，而在由高介电常数材料膜或铁电材料膜组成的介电膜8的边缘处的第一层间绝缘膜111上的厚度h4(图1C)约等于0.5μm。由此可以理解到，与用等离子TOES制作第二层间绝缘膜(15)的普通技术相比，这里在明显减小了第二层间绝缘膜(151)的厚度的同时，获得了足够的台阶覆盖能力。
上述处理中所使用的臭氧因其是活性元素，使得产生氧化硅的反应可以在较低的温度下发生。
在形成了第二层间绝缘膜151之后，作为第一热处理，进行约一小时的氧环境中450℃左右的退火，由此使由臭氧TOES膜组成的第二层间绝缘膜151变得浓稠，同时也给电容器10供应氧元素。
然后，如图1D所示，形成穿过第二层间绝缘膜151并到达第一互连极14的接触孔16。用溅射法一类的方法在第二层间绝缘膜151上和接触孔16内形成一个由钛膜、铝膜、和氮化钛膜组成的夹层，并把它成形为所需图案。这样就形成了与第一互连极14有电连接的第二互连极17。然后，作为第二热处理，进行约30分钟的氮环境下的400℃左右的退火，由此使第二互连极17浓稠并减少其中的应力。
如图1E所示，用等离子CVD法在所得夹层上形成由氮化硅组成的第三层间绝缘膜18，并使之覆盖住第二互连极17。第一例的半导体器件100就以这样的方法制成。
根据用臭氧TOES来形成第二层间绝缘膜151的半导体器件100的结构，得到了足够的台阶覆盖能力。这使得位在电容器10上方的第二层间绝缘膜151的那一部分能比较薄。这样就减小了作用在电容器10上的应力。
对于在制作中集成电路4未受损伤的情况，可以省去供氢层19。图2示出不含有供氢层19的半导体器件150的截面图。其电容器10的特性与图1A到1E中的电容器10的特性相同。
如上所述，臭氧TOES层151是用热CVD法形成的，该方法通过同时提供气态的TOES和臭氧在基底上形成氧化硅。该方法在成膜时不需要等离子体的激励。
图3是说明两种情况下的含有由SrBi2Ta2O9组成的介电膜8的电容器10的特性(剩余极化和击穿电压)的图，这两种情况分别是：采用由臭氧TOES所做成的第二层间绝缘膜151；以及采用由等离子TOES所做成的普通第二层间绝缘膜。为了进行测量，等离子TOES膜首先形成得具有厚度3.4μm，然后通过抗回蚀刻(resist etch-back)把厚度减小到1.5μm。该例中的臭氧TOES膜形成得具有1μm的厚度，不使用回蚀刻。
为测量制作了一个样品，其中含有110个互相并联的电容器，每个电容器都有上述的结构，电极面积都是23μm2。样品的剩余极化是用RT6000A铁电测试仪测量的。样品的击穿电压是用HP4195B测量的。
从图3可以看到以下情况。对于采用普通等离子TOES膜的情况，剩余极化为3μC/cm2，击穿电压为7V。对于采用第一例中的臭氧TOES膜的情况，剩余极化为10μC/cm2，击穿电压为30V。所以，与普通结构相比，根据本发明第一例的结构使剩余极化改进了7μC/cm2，使击穿电压改进了23V。
(例2)
图4A至4E是说明制作根据本发明第二例的半导体器件200的一种方法的截面图。第二例与第一例的差别在于，在形成了第二层间绝缘膜151之后，利用第二互连极17作为掩模有选择地对第二层间绝缘膜151的预定部分进行回蚀刻。
首先进行与图1A至1C中所示步骤相同的图4A至4C所示的各个步骤。
然后如图4D所示，形成穿过第二层间绝缘膜151并到达第一互连极14的接触孔16。用溅射法一类的方法在第二层间绝缘膜151上和接触孔16内形成由钛膜、铝膜和氮化钛膜组成的夹层，然后把它形成为所需图案。这样就形成了与第一互连极14有电连接的第二互连极17。
然后利用第二互连极17作为掩模对第二层间绝缘膜151进行回蚀刻，直到几乎暴露出第一互连极14的程度。然后，作为第二热处理进行约30分钟的氮环境下的400℃左右的退火，由此使第二互连极17浓稠，并减少它的应力。
如图4E所示，用等离子CVD法在得到的夹层上形成由氮化硅组成的第三层间绝缘膜18，并使之覆盖住第二互连极17。第二例中的半导体器件200就以这种方法制成。
一般地说，第二互连极17不设置在第二层间绝缘膜151中不位在电容器10上的那个区域内。根据半导体器件200的结构，在该器件中的第二层间绝缘膜151由臭氧TOES组成并且用第二互连极17作为掩模进行了回蚀刻，第二层间绝缘膜151的位在电容器10上方的那个部分的厚度与第一例中的半导体器件100相比是被进一步减小了。从而，作用在电容器10上的应力被进一步减少。
图5是说明在两种情况中的含有由SrBi2Ta2O9所组成的介电膜8的电容器10的特性(剩余极化和击穿电压)的图，这两种情形分别是由臭氧TOES组成的第二层间绝缘膜15已被回蚀刻；以及，由臭氧TOES组成的第二层间绝缘膜151没有被回蚀刻。为了进行测量，臭氧TOES膜首先形成得具有厚度1μm。对于第二层间绝缘膜151被回蚀刻的情形，膜151的厚度被减小到0.5μm。对于第二层间绝缘膜151不被回蚀刻的情形，膜151的厚度保持为1μm。测量剩余极化和击穿电压的方法和条件与第一例中的相同。
从图5可以看出以下情况。对于臭氧TOES膜被回蚀刻的情形，剩余极化为12μC/cm2(与不回蚀刻情形中的10μC/cm2不同)，而击穿电压的40V(与不回蚀刻情形中的30V不同)。这样，与根据本发明第一例的结构相比，根据本发明第二例结构使剩余极化进一步改进了2μC/cm2，使击穿电压进一步改进了10V。
(例3)
图6A至6E是说明制作根据本发明第三例的半导体器件300的一种方法的截面图。
第三例与第一、第二例的差别在于，电连接在第一互连极14上的第二互连极17还制作在第二层间绝缘膜151的位在电容器10上方从而覆盖着电容器10的那个预定部分上。
首先进行与图1A至1C所示步骤相同的图6A至6C所示的各个步骤。
然后如图6D所示，形成穿过第二层间绝缘膜151并到达第一互连极14的一些接触孔16。用溅射法一类的方法在第二层间绝缘膜151上和接触孔16内形成由钛膜、铝膜和氮化钛膜组成的夹层，然后使之成形为所需图案。这样就形成了一些与第一互连极14相电连接的第二互连极17。上述夹层还成形得覆盖住对应于电容器10的区域。
第二层间绝缘膜151可以用第二互连极17作为掩模进行回蚀刻，直到几乎暴露出第一互连极14的程度。如图6D和6E所示，这个阶段中的回蚀刻也可以略去。然后作为第二热处理，进行约30分钟氮气环境下的400℃左右的退火，由此使第二互连极17浓稠和减小它的应力。
然后如图6E所示，用等离子CVD法在得到的夹层上形成由氮化硅组成的第三层间绝缘膜18，并使之覆盖住第二互连极17。第三实施例的半导体器件300就以这样的方法制成。
根据半导体器件300的结构，其中第二互连极17被设置在第二层间绝缘膜151上并覆盖了电容器10，由第三层间绝缘膜18施加给电容器10的应力受到了位在电容器10上方的第二互连极17所产生的应力的反作用。其结果是，作用在电容器10上的应力被充分地减小。
图7是说明两种情形中含有由SrBi2Ta2O9所组成的介电膜8的电容器10的特性(剩余极化和击穿电压)的图，这两种情形分别是，第二互连极17设置在电容器10的上方；以及，第二互连极17不设置在电容器10的上方。为了进行测量，由臭氧TOES膜组成的第二层间绝缘膜151被形成得具有厚度1μm。测量剩余极化和击穿电压的方法和条件与第一例中的相同。
从图7可以看到下述情况。对于第二互连极17设置在电容器10上方的情形，剩余极化为14μC/cm2(与第二互连极17不覆盖电容器10情形中的10μC/cm2不同)，击穿电压为40V(与第二互连极17不覆盖电容器10情形中的30V不同)。所以，与根据本发明第一例的结构相比，根据本发明第三例的结构使剩余极化进一步改进了4μC/cm2，使击穿电压进一步改进了10V。
在第三例中，第二互连极17完全地覆盖着整个的电容器10。或者，第二互连极17也可以形成得至少覆盖电容器10的一部分，由此仍能得到相同的效果。图8A是由图6E所示步骤得到的半导体器件300的一部分的平面图，这部分内包含有电容器10。在图8A中第二互连极17完全地覆盖了整个电容器10。或者，如图8B所示，第二互连极17也可以设置成基本上为“之”字形的图案，或者如图8C所示，设置成网格状图案。
第一至第三例中的任何两个或所有三个均可以结合起来。
在上述各例中，第三层间绝缘膜18是由氮化硅组成的。或者，也可以采用由氧化硅膜和氮化硅膜组成的夹层，这时电容器10的特性将被进一步改善。这个含有氧化硅膜的氮化硅膜的夹层是用下述方法形成的。先形成一个有张应力的氧化硅膜，再在其上形成一个一般具有大压应力的氮化硅膜。这样，施加在第三层间绝缘膜18上的应力可以完全抵消。从而，电容器10将不受应力的影响。作为第三层间绝缘膜18的含有氧化硅膜和氮化硅膜的夹层可以用硅烷气体以正常压力CVD法、低压CVD法、或等离子CVD法形成。该夹层也可以通过先用臭氧TOES以正常压力CVD法或低压CVD法形成一个氧化硅膜，然后再在其上以等离子CVD法形成一个氮化硅膜来产生。
图9是说明在两种情形中含有由SrBi2Ta2O9组成的介电膜8的电容器10的特性(剩余极化和击穿电压)的图，这两种情形分别是，第三层间绝缘膜18由单层氮化硅膜组成；以及，第三层间绝缘膜18由含有氧化硅膜和氮化硅膜的夹层组成。为了进行测量，用等离子CVD法产生一个由单个氮化硅膜组成的厚度为0.8μm的第三层间绝缘膜18。通过先用正常压力CVD法形成一个厚度为0.1μm的氧化硅膜然后用等离子CVD法在其上形成一个厚度为0.8μm的氮化硅膜来产生由含有氧化硅膜和氮化硅膜的夹层所组成的第三层间绝缘膜18。测量剩余极化和击穿电压的方法和条件与第一例中的相同。从图9可以看出下述情况。对于第三层间绝缘膜18由含有氧化硅膜和氮化硅膜的夹层所组成的情形，击穿电压为40V(与30V不同)。剩余极化则与第三层间绝缘膜18由单层氮化硅膜组成的情形相同，所以，采用含有氧化硅膜和氮化硅膜的夹层作为第三层间绝缘膜18相对于根据本发明第一例的结构来说使击穿电压进一步改善了10V。
由含有氧化硅膜和氮化硅膜的夹层所组成的第三层间绝缘膜18可以与第一至第三例中所说明的任一种结构相结合。
在第一至第三例中，第一层间绝缘膜111是由一个臭氧TOES膜组成的，或者，第一层间绝缘膜111也可以由用硅烷或乙硅烷以正常压力CVD法或低压CVD法制作的氧化硅膜组成，或者由用这种方法制成然后又经过掺磷处理的氧化硅膜组成。
在第一至第三例中，第一互连极14是由含有钛膜、氮化钛膜、铝膜、和氮化钛膜的夹层组成的。或者，第一互连极14也可以由含有钛膜、氮化钛膜、和铝膜的夹层；含有钛膜、钛钨合金膜、铝膜、和钛钨合金膜的夹层；或含有钛膜、钛钨合金膜、和铝膜的夹层组成。
组成第二层间绝缘膜151的臭氧TOES膜最好在对应于3450cm-1的波长处有800cm-1或更小的Si-OH键吸收系数。当这样尽量地减小了臭氧TOES膜中的水份时，就将限制会损害电容器10的特性的潮气，特别是OH基和H基，进入到电容器10内。于是，抑制了因膜形成后进行的热处理所造成的裂缝产生。从而，进一步改善了电容器10的特性。
组成第二层间绝缘膜151的臭氧TOES膜最好有1×107dyn/cm2至3×109dyn/cm2的张应力。由于这样的张应力，由施加在电容器上的应力所引起的对电容器的不良影响(例如不希望的极化限制)将被减小。于是电容器10的特性得到改善。超出了上述范围的应力将使电容器10的特性变差。
这个效应在很大程度上起因于该应力是一个张应力。即使应力的绝对值大小相等，被施加以例如来自臭氧TOES膜的张应力的电容器将比被施加以例如来自等离子TOES膜的压应力的电容器有更好的特性。
臭氧TOES膜具有张应力的原因可用下面的假说说明。在膜在形成过程中，TOES气体和臭氧在基底表面上发生反应形成氧化硅，同时其体积将减小。换言之，所得到的氧化硅(即所得到的臭氧TOES膜)的体积变得小于相应TOES气体和臭氧的体积之和。而且，接着进行的热处理又使得到的臭氧TOES膜变得更为浓稠，由此进一步压缩了该膜层。于是，臭氧TOES膜具有张应力，并且相应地将会对设置在臭氧TOES膜下方的电容器10的介电膜8作用以张应力。
另一方面，等离子TOES膜具有压应力的原因可用下面的假说说明。在此情形中，具有在气相下形成的固体颗粒形式的氧化硅被淀积，从而不发生体积的缩小。而且，固体氧化硅颗粒倾向于稠密地淀积，因而反而会膨胀。从而，等离子TOES膜具有压应力。一般认为，当有压应力作用在电容器10的介电膜8上时，沿着连接上电极9和下电极7的方向(即沿着垂直于基底的方向)的极化产生将受到限制，其结果将损害电容器10的特性。
组成第二层间绝缘膜151的臭氧TOES膜的厚度最好在0.3μm至1μm之间。当厚度超过1μm时，臭氧TOES膜的应力将会增大。增大的厚度可能会不利地损害电容器10的特性，还会趋向于在进行作为后处理的一部分的第一热处理过程中产生裂缝。当臭氧TOES膜的厚度小于0.3μm时，不能得到足够的台阶覆盖能力，并且臭氧TOES的处理可能会不利地产生蚀刻残留物。
形成作为第二层间绝缘膜151的臭氧TOES膜时，臭氧的浓度最好为5.5％或更大。当把臭氧浓度设定在这个范围时，含在臭氧TOES膜的应力将减小，从而热处理造成的裂缝产生被限制。于是电容器10的特性被进一步改善。
在第一至第三例中，第一热处理的温度是450℃。该温度可以在300℃至450℃的范围内。当该温度在这个范围内时，用臭氧TOES做成的氧化硅膜变得浓稠。于是电容器10的特性被进一步改善。此外，第一热处理也可以在氧和另一种气体的混合气体环境中进行，以代替在氧环境中进行。当采用混合气体环境时，氧被提供给介电膜8，从而进一步改善了电容器10的特性。
经过第一热处理之后，组成第二层间绝缘膜151的臭氧TOES膜最好具有1×107dyn/cm2至2×109dyn/cm2的张应力。当即使由于热处理而发生了臭氧TOES膜(第二层间绝缘膜151)的体积缩小之后臭氧TOES膜(第二层间绝缘膜151)中的应力仍位在上述范围内时，作用在电容器10上的应力将能减小，从而限制了电容器10的特性变差。
在第一至第三例中，第二互连极17是由一个含有钛膜、铝膜和氮化钛膜的夹层所组成。或者，第二互连极也可以由一个含有钛膜和铝膜的夹层或一个含有钛膜、铝膜和钛钨合金膜的夹层组成。这样将得到同样的效果。
在第一至第三实施例中，第二热处理的温度是400℃。该温度可以在300℃至450℃的范围内。当该温度在这个范围内时，在第二互连极17变得浓稠的同时它的应力将能减小。第二热处理的处理环境可以用氩环境、氦环境、或氮和这些气体的混合气体环境来代替氮环境。这样同样可以得到获得浓稠的第二互连极17和减小其应力的效果。
如上所述，根据本发明，作用在电容器上的应力被减小。而且，由于该应力是一个张应力，所以限制了由应力造成的电容器性能变差。含有这样一种电容器的半导体器件即使具有多互连结构也会有极佳的可靠性。
对于熟悉本技术领域的人们来说，可以在不偏离本发明范畴和精神和情况下明显地看到各种其他的修改并容易地付诸实现。所以，不希望这里所附的权利要求的范畴被这里的说明所限制，而希望能广义地理解这些权利要求。

Claims (27)

1、一种半导体器件，它包括：
一个电容器，它设置在一个其上带有一个集成电路的支持基底上，并含有一个定电极、一个介电膜、和一个上电极；
一个第一层间绝缘膜，它设置得覆盖住电容器；
一个第一互连极，它有选择地设置在第一层间绝缘膜上，并通过形成在第一层间绝缘膜中的第一接触孔与集成电路和电容器发生电连接；
一个第二层间绝缘膜，它由臭氧TOES形成，并设置得覆盖住第一互连极；
一个第二互连极，它有选择地设置在第二层间绝缘膜上，并通过形成在第二层间绝缘膜中的第二接触孔与第一互连极发生电连接；以及
一个第三层间绝缘膜，它设置得覆盖住第二互连极。
2、根据权利要求1的半导体器件，其中的介电膜或者由高介电常数的介电材料组成，或者由铁电材料组成。
3、根据权利要求1的半导体器件，其中的第二互连极设置在第二层间绝缘膜上，并至少覆盖住电容器的一部分。
4、根据权利要求1的半导体器件，其中的第三层间绝缘膜由一个含有一个氧化硅膜和一个氮化硅膜的夹层组成。
5、根据权利要求1的半导体器件，它还包括一个供氢层，后者设置在第一互连极和第二层间绝缘膜之间的除了设置有电容器的区域的区域中。
6、根据权利要求1的半导体器件，其中的第一互连极由一个含有钛膜、氮化钛膜、铝膜、和氮化钛膜的夹层；一个含有钛膜、氮化钛膜和铝膜的夹层；一个含有钛膜、钛钨合金膜、铝膜和钛钨合金膜的夹层；或者一个含有钛膜、钛钨合金膜和铝膜的夹层组成。
7、根据权利要求1的半导体器件，其中第二保护绝缘膜的Si-OH键吸收系数在对应于3450cm-1的波长处在800cm-1或更小。
8、根据权利要求1的半导体器件，其中的第二层间绝缘膜具有1×107dyn/cm2至3×109dyn/cm2的张应力。
9、根据权利要求1的半导体器件，其中的第二层间绝缘膜具有0.3μm至1μm的厚度。
10、根据权利要求1的半导体器件，其中的第二互连极由一个含有钛膜、铝膜和氮化钛膜的夹层；一个含有钛膜和铝膜的夹层；或者一个含有钛膜、铝膜和钛钨合金膜的夹层组成。
11、一种制作半导体器件的方法，它包括以下步骤：
在一个带有集成电路的支持基底上依次地形成一个下电极、一个介电膜和一个上电极，由此形成一个电容器；
形成一个第一层间绝缘膜，并使之覆盖住电容器；
在第一层间绝缘膜中形成第一接触孔；
在第一接触孔内和在第一层间绝缘膜的预定区域上有选择地形成第一互连极，并使之与集成电路和电容器发生电连接；
形成一个臭氧TOES的第二层间绝缘膜，并使之覆盖住第一互连极；
对第二互连极进行第一热处理；
在第二层间绝缘膜中形成第二接触孔；
在第二接触孔内和第二层间绝缘膜的预定区域上有选择地形成
第二互连极，并使之与第一互连极发生电连接；
对第二互连极进行第二热处理；以及
形成一个第三层间绝缘膜，并使之覆盖住第二互连极。
12、根据权利要求11的制作半导体器件的方法，其中的介电膜或者是由一个具有高介电常数的介电材料，或者由铁电材料组成。
13、根据权利要求11的制作半导体器件的方法，它还包括这样一个步骤：利用第二互连极作为掩模把第二层间绝缘膜回蚀刻到几乎暴露出第一互连极的程度。
14、根据权利要求11的制作半导体器件的方法，其中形成第二互连极的步骤包括使第二互连极形成得至少覆盖住电容器的一部分的步骤。
15、根据权利要求11的制作半导体器件的方法，其中：
第三层间绝缘膜由一个含有一个氧化硅膜和一个氮化硅膜的夹层组成；以及
氧化硅膜用硅烷、乙硅烷、或臭氧TOES以正常压力CVD法、低压CVD法、或等离子CVD法形成，以使之具有张应力。
16、根据权利要求11的制作的半导体器件的方法，它还包括以下步骤：
在形成了第一互连极之后，在第一互连极的除了设置有电容器的区域的区域上形成一个供氢层；以及进行第三热处理。
17、根据权利要求16的制作半导体器件的方法，其中的供氢层由一个用等离子CVD法制作的氮化硅或氮氧化硅膜组成。
18、根据权利要求16的制作半导体器件的方法，其中在形成了供氢层之后进行的第三热处理在300℃至450℃的温度范围内进行。
19、根据权利要求16的制作半导体器件的方法，其中在形成了供氢层之后进行的第三处理在氧环境、氮环境、氩环境或者它们的混合气体环境中进行。
20、根据权利要求11的制作半导体器件的方法，其中的第一层间绝缘膜是由用硅烷、乙硅烷、或臭氧TOES以正常压力CVD法或低压CVD法制成的氧化硅膜所组成的。
21、根据权利要求11的制作半导体器件的方法，其中的第一层间绝缘膜是由以正常压力CVD法或低CVD法制成的掺磷氧化硅膜所组成的。
22、根据权利要求11的制作半导体器件的方法，其中在利用臭氧TOES形成第二层间绝缘膜时，臭氧的浓度一为5.5％或更大。
23、根据权利要求11的制作半导体器件的方法，其中经过了第一热处理之后的第二层间绝缘膜的张应力为1×107dyn/cm2至2×109dyn/cm2。
24、根据要求11的制作半导体器件的方法，其中的第一热处理在300℃至450℃的温度范围内进行。
25、根据权利要求11的制作半导体器件的方法，其中的第一热处理在至少含有氧气的环境中进行。
26、根据权利要求11的制作半导体器件的方法，其中的第二热处理在300℃至450℃的温度范围内进行。
27、根据权利要求11的制作半导体器件的方法，其中的第二热处理在含有氮、氩和氦中的至少一种气体的环境中进行。
CN98102652A 1997-06-24 1998-06-24 半导体器件及其制作方法 Pending CN1215914A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP166991/97 1997-06-24
JP16699197 1997-06-24

Publications (1)

Publication Number Publication Date
CN1215914A true CN1215914A (zh) 1999-05-05

Family

ID=15841375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98102652A Pending CN1215914A (zh) 1997-06-24 1998-06-24 半导体器件及其制作方法

Country Status (6)

Country Link
US (4) US6849887B2 (zh)
EP (1) EP0887864B1 (zh)
KR (1) KR100339327B1 (zh)
CN (1) CN1215914A (zh)
DE (1) DE69831903T2 (zh)
TW (1) TW396454B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452402C (zh) * 2004-08-02 2009-01-14 富士通微电子株式会社 半导体器件及其制造方法
CN101116185B (zh) * 2005-03-01 2010-04-21 富士通微电子株式会社 半导体装置的制造方法
CN104779149A (zh) * 2014-01-15 2015-07-15 无锡华润上华半导体有限公司 半导体器件的金属电极制造方法
CN107078104A (zh) * 2014-09-22 2017-08-18 德州仪器公司 对铁电集成电路进行低温钝化以增强极化性能

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424900B2 (ja) * 1997-10-24 2003-07-07 松下電器産業株式会社 半導体装置およびその製造方法
KR100268453B1 (ko) * 1998-03-30 2000-11-01 윤종용 반도체 장치 및 그것의 제조 방법
TW460748B (en) * 1998-05-26 2001-10-21 Matsushita Electronics Corp Capacitor and method for fabricating the same
US6194328B1 (en) * 1998-12-09 2001-02-27 Advanced Micro Devices, Inc. H2 diffusion barrier formation by nitrogen incorporation in oxide layer
JP3251256B2 (ja) * 1999-03-01 2002-01-28 沖電気工業株式会社 半導体装置の製造方法
US6600185B1 (en) * 1999-03-10 2003-07-29 Oki Electric Industry Co., Ltd. Ferroelectric capacitor with dielectric lining, semiconductor memory device employing same, and fabrication methods thereof
KR100333641B1 (ko) * 1999-06-30 2002-04-24 박종섭 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법
KR100309077B1 (ko) * 1999-07-26 2001-11-01 윤종용 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법
JP4357076B2 (ja) * 2000-03-27 2009-11-04 株式会社東芝 強誘電体メモリ及びその製造方法
JP3644887B2 (ja) * 2000-04-11 2005-05-11 松下電器産業株式会社 半導体装置およびその製造方法
JP3907921B2 (ja) * 2000-06-19 2007-04-18 富士通株式会社 半導体装置の製造方法
JP4008651B2 (ja) * 2000-10-31 2007-11-14 株式会社東芝 半導体装置とその製造方法
US20030124324A1 (en) * 2001-11-27 2003-07-03 Kappler Safety Group Breathable blood and viral barrier fabric
US6531325B1 (en) * 2002-06-04 2003-03-11 Sharp Laboratories Of America, Inc. Memory transistor and method of fabricating same
JP2004039699A (ja) * 2002-06-28 2004-02-05 Fujitsu Ltd 半導体装置及びその製造方法
AU2003263746A1 (en) * 2002-07-03 2004-01-23 Tokyo Electron Limited Method and apparatus for non-invasive measurement and analysis of semiconductor process parameters
JP3835403B2 (ja) * 2002-11-26 2006-10-18 セイコーエプソン株式会社 電気光学装置及び電子機器
US7083694B2 (en) * 2003-04-23 2006-08-01 Integrated Materials, Inc. Adhesive of a silicon and silica composite particularly useful for joining silicon parts
US7785672B2 (en) * 2004-04-20 2010-08-31 Applied Materials, Inc. Method of controlling the film properties of PECVD-deposited thin films
GB2421106A (en) * 2004-12-07 2006-06-14 Hewlett Packard Development Co A method and apparatus for preparing variable-data documents for publishing
JP4902362B2 (ja) * 2005-01-12 2012-03-21 シャープ株式会社 半導体装置の製造方法
JP4546371B2 (ja) * 2005-09-20 2010-09-15 パナソニック株式会社 半導体装置およびその製造方法
US20070147462A1 (en) * 2005-12-23 2007-06-28 Wilcox Dale R Rapid heating and cooling furnace
KR100681677B1 (ko) * 2005-12-29 2007-02-09 동부일렉트로닉스 주식회사 반도체 소자의 이중 층간 절연막 형성 방법
JP5567247B2 (ja) * 2006-02-07 2014-08-06 セイコーインスツル株式会社 半導体装置およびその製造方法
JP2007311539A (ja) * 2006-05-18 2007-11-29 Nec Electronics Corp 半導体装置
KR100853794B1 (ko) * 2006-09-12 2008-08-25 동부일렉트로닉스 주식회사 언더컷 방지를 위한 이미지 센서의 제조 방법
JP2009231445A (ja) * 2008-03-21 2009-10-08 Toshiba Corp 半導体記憶装置
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
CN107316817B (zh) * 2016-04-26 2020-08-25 中芯国际集成电路制造(上海)有限公司 封装件及其制造方法
JP6540650B2 (ja) * 2016-10-19 2019-07-10 株式会社村田製作所 半導体装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03133131A (ja) 1989-10-18 1991-06-06 Mitsubishi Electric Corp 半導体装置
US5250468A (en) 1990-02-05 1993-10-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device including interlaying insulating film
US5132774A (en) 1990-02-05 1992-07-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including interlayer insulating film
JP3131982B2 (ja) 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
EP0499433B1 (en) * 1991-02-12 1998-04-15 Matsushita Electronics Corporation Semiconductor device with improved reliability wiring and method of its fabrication
US5650359A (en) 1991-05-06 1997-07-22 Texas Instruments Incorporated Composite dielectric passivation of high density circuits
EP0516031A1 (en) * 1991-05-29 1992-12-02 Ramtron International Corporation Stacked ferroelectric memory cell and method
EP0557937A1 (en) 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
DE69314343T2 (de) * 1992-07-08 1998-03-26 Nordson Corp Vorrichtung und verfahren zum aufbringen von schaumbeschichtungen
US5344797A (en) 1992-10-30 1994-09-06 At&T Bell Laboratories Method of forming interlevel dielectric for integrated circuits
JPH06291317A (ja) 1993-03-30 1994-10-18 Sony Corp 薄膜トランジスタ
JPH06350083A (ja) 1993-06-11 1994-12-22 Natl Space Dev Agency Japan<Nasda> セラミックス封止型半導体装置
JPH0737988A (ja) * 1993-07-20 1995-02-07 Hitachi Ltd 半導体集積回路装置の製造方法
US5439840A (en) 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
DE69432643T2 (de) * 1993-08-05 2004-04-08 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiterbauelement mit Kondensator
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JPH07161952A (ja) 1993-12-06 1995-06-23 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP3603229B2 (ja) 1994-02-09 2004-12-22 富士通株式会社 半導体記憶装置
US5503882A (en) 1994-04-18 1996-04-02 Advanced Micro Devices, Inc. Method for planarizing an integrated circuit topography
DE69529493T2 (de) 1994-06-20 2003-10-30 Canon Kk Anzeigevorrichtung und Verfahren zu ihrer Herstellung
US5789762A (en) * 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JP3368726B2 (ja) * 1995-08-07 2003-01-20 ヤマハ株式会社 半導体記憶装置とその製造方法
JP3184771B2 (ja) 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
US6004839A (en) * 1996-01-17 1999-12-21 Nec Corporation Semiconductor device with conductive plugs
US5872401A (en) 1996-02-29 1999-02-16 Intel Corporation Deposition of an inter layer dielectric formed on semiconductor wafer by sub atmospheric CVD
JP3027941B2 (ja) * 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
US5750419A (en) * 1997-02-24 1998-05-12 Motorola, Inc. Process for forming a semiconductor device having a ferroelectric capacitor
US6130102A (en) * 1997-11-03 2000-10-10 Motorola Inc. Method for forming semiconductor device including a dual inlaid structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452402C (zh) * 2004-08-02 2009-01-14 富士通微电子株式会社 半导体器件及其制造方法
CN101116185B (zh) * 2005-03-01 2010-04-21 富士通微电子株式会社 半导体装置的制造方法
CN104779149A (zh) * 2014-01-15 2015-07-15 无锡华润上华半导体有限公司 半导体器件的金属电极制造方法
CN107078104A (zh) * 2014-09-22 2017-08-18 德州仪器公司 对铁电集成电路进行低温钝化以增强极化性能
CN107078104B (zh) * 2014-09-22 2019-12-10 德州仪器公司 对铁电集成电路进行低温钝化以增强极化性能
US11495607B2 (en) 2014-09-22 2022-11-08 Texas Instruments Incorporated Low-temperature passivation of ferroelectric integrated circuits for enhanced polarization performance

Also Published As

Publication number Publication date
US20020149082A1 (en) 2002-10-17
US6849887B2 (en) 2005-02-01
US20020056861A1 (en) 2002-05-16
KR19990007448A (ko) 1999-01-25
KR100339327B1 (ko) 2002-11-23
DE69831903D1 (de) 2006-03-02
TW396454B (en) 2000-07-01
EP0887864A1 (en) 1998-12-30
EP0887864B1 (en) 2005-10-19
US20050082638A1 (en) 2005-04-21
US6174822B1 (en) 2001-01-16
DE69831903T2 (de) 2006-04-20

Similar Documents

Publication Publication Date Title
CN1215914A (zh) 半导体器件及其制作方法
CN1107345C (zh) 具有电容元件的半导体器件的制造方法
JP3027941B2 (ja) 誘電体容量素子を用いた記憶装置及び製造方法
CN1170316C (zh) 半导体装置及其制造方法
CN1191622C (zh) 半导体装置的制造方法
CN1129171C (zh) 半导体器件的电容器的形成方法
CN1282243C (zh) 具有铜布线的半导体器件
CN1216403A (zh) 半导体器件及其生产方法
CN1088712A (zh) 半导体器件及其制造方法
CN1767205A (zh) 包括高k－介质材料的半导体器件及其形成方法
CN1202728A (zh) 一种半导体器件及制造该半导体器件的方法
CN1716607A (zh) 半导体器件及其制造方法
CN1416158A (zh) 绝缘膜形成材料,绝缘膜,形成绝缘膜的方法及半导体器件
CN1133211C (zh) 制造半导体器件的方法
CN1264220C (zh) 强电介质存储装置及其制造方法
CN1638093A (zh) 半导体器件的制造方法
CN1201250A (zh) 带电容的半导体器件的制造方法
CN1860608A (zh) 半导体装置、半导体装置的制造方法
CN1819181A (zh) 半导体装置及其制造方法
CN1314102C (zh) 半导体装置及其制造方法
CN1244155C (zh) 半导体器件及其制造方法
JPH05259156A (ja) 半導体装置の製造方法
JP2846310B1 (ja) 半導体装置及びその製造方法
CN1674286A (zh) 铁电存储器元件及其制造方法
CN1139819A (zh) 一种电介质，其制造方法，和半导体器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication