DE69831903T2 - Halbleiterbauelement mit Kondensator und deren Herstellungsmethode - Google Patents

Halbleiterbauelement mit Kondensator und deren Herstellungsmethode Download PDF

Info

Publication number
DE69831903T2
DE69831903T2 DE69831903T DE69831903T DE69831903T2 DE 69831903 T2 DE69831903 T2 DE 69831903T2 DE 69831903 T DE69831903 T DE 69831903T DE 69831903 T DE69831903 T DE 69831903T DE 69831903 T2 DE69831903 T2 DE 69831903T2
Authority
DE
Germany
Prior art keywords
interlayer insulating
layer
semiconductor device
insulating layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69831903T
Other languages
English (en)
Other versions
DE69831903D1 (de
Inventor
Yoshihisa Nagano
Toshie Kutsunai
Yuji Judai
Yasuhiro Uemoto
Eiji Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE69831903D1 publication Critical patent/DE69831903D1/de
Application granted granted Critical
Publication of DE69831903T2 publication Critical patent/DE69831903T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die einen Kondensator mit einer dielektrischen Schicht, die aus einem dielektrischen Werkstoff mit einer hohen Dielektrizitätskonstante oder einem ferroelektrischen Werkstoff gebildet ist, umfasst, sowie ein Verfahren zu dessen Herstellung.
  • 2. BESCHREIBUNG DES VERWANDTEN GEBIETES
  • Da zusammen mit höheren Verarbeitungsgeschwindigkeiten und einem niedrigeren Energieverbrauch von Mikrocomputern Funktionen elektrischer und elektronischer Verbrauchergeräte immer mehr weiterentwickelt worden sind, hat sich in letzter Zeit die Größe von Halbleitervorrichtungen, die in Mikrocomputern verwendet werden, schnell vergrößert. Dies ist von dem beträchtlichen Problem unnötiger Strahlung, die elektromagnetisches Signalrauschen ist, das von den elektrischen und elektronischen Geräten erzeugt wird, begleitet worden.
  • Um die unnötige Strahlung zu reduzieren, sind Techniken, um einen Kondensator mit einer großen Kapazität, der eine aus einem dielektrischen Werkstoff mit einer hohen Dielektrizitätskonstante gebildete dielektrische Schicht umfasst (im Folgenden als eine "Werkstoffschicht mit hoher Dielektrizitätskonstante" bezeichnet), in eine Halbleitervorrichtung zu integrieren, Ziel der Aufmerksamkeit geworden. Außerdem sind in Verbindung mit dynamischen RAMs (DRAMs) höherer Integration Techniken zur Verwendung einer Werkstoffschicht mit hoher Dielektrizitätskonstante in dem Kondensator anstelle einer Siliciumoxidschicht und einer Siliciumnitridschicht, die herkömmlich verwendet werden, umfassend untersucht worden.
  • Um nichtflüchtige RAMs zu realisieren, die bei niedrigeren Spannungen betreibbar sind und höhere Lese-/Schreibgeschwindigkeiten erzielen, sind außerdem ferroelektrische Werkstoffschichten, die spontane Polarisation zeigen, aktiv untersucht worden.
  • Das wichtigste Ziel bei der Realisierung von Halbleitervorrichtungen mit den oben beschriebenen Merkmalen ist die Entwicklung einer Struktur, die mehrlagige Zwischenverbindungen ohne Verschlechterung der Eigenschaften des Kondensators ermöglicht, sowie eines Verfahrens zum Herstellen einer solchen Struktur.
  • Im Folgenden ist anhand der 10A bis 10E (Querschnittsansichten) ein beispielhaftes herkömmliches Verfahren zur Herstellung einer Halbleitervorrichtung 500 beschrieben.
  • Wie in 10A gezeigt ist, sind eine integrierte Schaltung 4 und eine die Vorrichtung trennende Isolierlage 5 auf einem Trägersubstrat 1 gebildet. Die integrierte Schaltung 4 umfasst einen MOS-Feldeffekttransistor (MOSFET) mit einer Gate-Elektrode 2 sowie Source- und Drain-Zonen 3. Auf dem resultierenden Laminat ist eine Isolierlage 6 gebildet. Eine Schicht, die als eine untere Elektrode 7 eines Kondensators 10 wirkt, wird durch Zerstäubung oder Elektrodenstrahlabscheidung auf der Isolierlage 6 gebildet. Hierauf wird durch metallorganische Abscheidung, metallorganische chemische Dampfabscheidung oder Zerstäubung eine dielektrische Schicht 8, die aus einer Werkstoffschicht mit hoher Dielektrizitätskonstante oder einer ferroelektrischen Werkstoffschicht hergestellt wird, auf der Schicht gebildet, um als die untere Elektrode 7 zu wirken. Anschließend wird eine Schicht, die als eine obere Elektrode 9 wirkt, durch Zerstäubung oder Elektronenstrahlabscheidung auf der dielektrischen Schicht 8 gebildet. Ferner werden die Lagen 7, 8 und 9 in erwünschte Muster strukturiert, wodurch ein Kondensator 10 gebildet wird.
  • Wie in 10B gezeigt ist, wird nachfolgend eine erste Zwischenlagen-Isolier schicht 11 auf der Isolierlage 6 gebildet, um den Kondensator 10 abzudecken. Kontaktlöcher 12 werden so gebildet, dass sie durch die erste Zwischenlagen-Isolierschicht 11 laufen und die untere Elektrode 7 bzw. die obere Elektrode 9 des Kondensators 10 erreichen. Außerdem werden Kontaktlöcher 13 so gebildet, dass sie durch die erste Zwischenlagen-Isolierschicht 11 und die Isolierlage 6 laufen und die Source- bzw. Drain-Zonen 3 erreichen. Durch Zerstäubung oder dergleichen werden auf der ersten Zwischenlagen-Isolierschicht 11 und in den Kontaktlöchern 12 und 13 leitfähige Lagen gebildet und in erwünschte Muster strukturiert. Auf diese Art werden erste Zwischenverbindungen 14, um die integrierte Schaltung 4 und den Kondensator 10 elektrisch zu verbinden, gebildet. Die ersten Zwischenverbindungen 14 werden ferner mit einer ersten Wärmebehandlung beaufschlagt.
  • Wie in 10C gezeigt ist, wird auf dem resultierenden Laminat eine zweite Zwischenlagen-Isolierschicht 15 gebildet, um die ersten Zwischenverbindungen 14 abzudecken. Die zweite Zwischenlagen-Isolierschicht 15 wird im Wesentlichen mittels Planarisieren durch Zurückätzen einer Siliciumoxidschicht, die durch eine Plasma-CVD unter Verwendung von Tetraethylorthosilikat (TEOS) gebildet wird (im Folgenden als eine "Plasma-TEOS-Schicht" bezeichnet), oder eines Laminats, das die oben beschriebene Plasma-TEOS-Schicht und eine Silicium-auf-Glas-Schicht (SOG-Schicht) umfasst, gebildet.
  • Wie in 10D gezeigt ist, werden Kontaktlöcher 16 so ausgebildet, dass sie durch die zweite Zwischenlagen-Isolierschicht 15 laufen und die ersten Zwischenverbindungen 14 erreichen. Zweite Zwischenverbindungen 17 werden wahlweise auf der zweiten Zwischenlagen-Isolierschicht 15 und in den Kontaktlöchern 16 gebildet, so dass sie mit den ersten Zwischenverbindungen 14 elektrisch verbunden sind. Die zweiten Zwischenverbindungen 17 werden ferner mit einer Wärmebehandlung beaufschlagt.
  • Wie in 10E gezeigt ist, wird eine Passivierungslage 18 gebildet, um die zweiten Zwischenverbindungen 17 auf dem resultierenden Laminat abzudecken. Auf diese Art wird die Halbleitervorrichtung 500 hergestellt.
  • Bei dem oben beschriebenen Verfahren zum Herstellen der Halbleitervorrichtung 500 muss die zweite Zwischenlagen-Isolierschicht 15 so gebildet werden, dass sie keine Stufe sowie eine flache obere Oberfläche aufweist und folglich eine ausreichende Stufenabdeckungseigenschaft besitzt. Der Grund dafür ist, dass, wenn die zweite Zwischenlagen-Isolierschicht 15 eine Stufe aufweist, die zweiten Zwischenverbindungen 17, die darauf zu bilden sind, an der Stufe ungünstig abgetrennt sein können. Dementsprechend benötigt die herkömmliche zweite Zwischenlagen-Isolierschicht 15, die aus einer Plasma-TEOS-Schicht oder dergleichen gebildet wird, eine Dicke h1 (10C) von etwa 1 μm oder mehr auf den ersten Zwischenverbindungen 14 über der oberen Elektrode 9 sowie außerdem eine Dicke h2 (10C) von etwa 2 μm oder mehr auf der ersten Zwischenlagen-Isolierschicht 11 über einer Kante der dielektrischen Schicht 8, die aus einer Werkstoffschicht mit hoher Dielektrizitätskonstante oder einer ferroelektrischen Werkstoffschicht gebildet wird.
  • Im Allgemeinen jedoch, wenn die Kraft pro Einheitsdicke konstant ist, führt eine dickere Lage zu einer stärkeren Zug- oder Druckbeanspruchung. Wenn die Dicke der zweiten Zwischenlagen-Isolierschicht 15 so dick wie oben beschrieben ist, wird eine signifikant starke Beanspruchung auf den der Kondensator 10, der unter der zweiten Zwischenlagen-Isolierschicht 15 vorgesehen ist, ausgeübt.
  • Genauer verhindert die Druckbeanspruchung, die auf die dielektrische Schicht 8 wirkt, die Polarisation des dielektrischen Werkstoffs, der die dielektrische Schicht 8 bildet, wenn die zweite Zwischenlagen-Isolierschicht 15 aus einer Plasma-TEOS-Schicht gebildet ist. Im Ergebnis verschlechtern sich die physikalischen Eigenschaften der dielektrischen Schicht 8, die aus dem Werkstoff mit hoher Dielektrizitätskonstante oder dem ferroelektrischen Werkstoff gebildet ist.
  • Wie er hier verwendet ist, bezieht sich der Begriff "Beanspruchung" auf eine Kraft zum Zusammenziehen der Lage (im Folgenden als eine "Zugbeanspruchung" be zeichnet) und/oder eine Kraft zum Ausdehnen der Lage (im Folgenden als eine "Druckbeanspruchung" bezeichnet).
  • EP 0 557 937 A1 offenbart ein Verfahren zur Bildung eines ferroelektrischen Kondensators zur Verwendung in einer integrierten Schaltung, das eine Lage über der anderen und danach ein Tempern der Struktur unter Verwendung eines Temperns mit Sauerstoff oder Ozon, nachdem jede Lage erzeugt ist, ausführt. Ein planarisiertes intermetallisches Dielektrikum kann beispielsweise ein Mehrschichtaufbau einer plasmaunterstützten chemischen Dampfabscheidung von SiH4 und N2O(PECVD-Oxid)/Spin-On-Glass-(SOG)/PECVD-Oxid oder PECVD-Oxid/Atmosphärendruck-CVD-(APCVD)-TEOS-O3/PECVD-Oxid sein.
  • EP 0 499 433 A2 offenbart eine Halbleitervorrichtung, bei der eine untere Siliciumoxidschicht von drei Siliciumoxidschichten durch Anlegen einer Hochfrequenz in einer Dampfphase, die SiH4 oder TEOS enthält, gebildet und durch das so genannte Verfahren der plasmaunterstützten chemischen Dampfabscheidung abgeschieden wird. Jede dieser drei Siliciumoxidschichten, die eine zweite dielektrische Zwischenlagen-Schichtlage bilden, kann eine Siliciumoxidschicht sein, die z. B. folgendermaßen gebildet wird: In einer Dampfphase, die wenigstens TEOS enthält, kann, nachdem durch das Verfahren der plasmaunterstützten chemischen Dampfabscheidung mittels Anlegen einer hohen Frequenz die Siliciumoxidschicht dick abgeschieden ist, die ganze Oberfläche so geätzt werden, dass eine Siliciumoxidschicht mit einer vorgeschriebenen Dicke gebildet wird. Alternativ kann die Siliciumoxidschicht durch Pyrolyse eines Mischgases aus Ozon und TEOS gebildet werden.
  • US 5.561.623 offenbart ein DRAM mit einer Zwischenlagenlage, die einer mehrlagige Schicht aus einer Plasma-Oxid-Schicht und einer TEOS-O3-Schicht umfasst.
  • DE 41 00 525 A1 offenbart ein DRAM mit einer Zwischenlagenschicht, die gebildet wird, indem ein Reaktionsgas wenigstens aus Ozon und Siliciumalkoxid zugeführt wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Halbleitervorrichtung der vorliegenden Erfindung ist in Anspruch 1 beansprucht.
  • In einer Ausführungsform ist die dielektrische Schicht entweder aus einem dielektrischen Werkstoff mit einer hohen Dielektrizitätskonstante oder einem ferroelektrischen Werkstoff gebildet.
  • In einer Ausführungsform ist die zweite Zwischenverbindung auf der zweiten Zwischenlagen-Isolierschicht vorgesehen, um wenigstens einen Teil des Kondensators abzudecken.
  • Die Passiervierungslage kann aus einem Laminat gebildet sein, das eine Siliciumoxidschicht und eine Siliciumnitridschicht umfasst.
  • In einer Ausführungsform ist ferner zwischen der ersten Zwischenverbindung und der zweiten Zwischenlagen-Isolierschicht mit Ausnahme eines Bereichs, in dem der Kondensator vorgesehen ist, eine Wasserstoffversorgungslage vorgesehen.
  • Die erste Zwischenverbindung kann aus einem Laminat, das Titan, Titannitrid, Aluminium und Titannitrid enthält; einem Laminat, das Titan, Titannitrid und Aluminium enthält; einem Laminat, das Titan, Titan-Wolfram, Aluminium und Titan-Wolfram enthält; oder einem Laminat, das Titan, Titan-Wolfram und Aluminium enthält, gebildet sein.
  • Vorzugsweise hat ein Si-OH-Haftabsorptionskoeffizient der zweiten Zwischenlagen-Isolierschicht bei einer Wellenlänge, die 3450 cm–1 entspricht, einen Wert von 800 cm–1 oder weniger.
  • Die zweite Zwischenlagen-Isolierschicht besitzt vorzugsweise eine Zugbeanspru chung von 1 × 107 dyn/cm2 bis einschließlich 3 × 109 dyn/cm2.
  • Die zweite Zwischenlagen-Isolierschicht besitzt vorzugsweise eine Dicke im Bereich von 0,3 μm bis einschließlich 1 μm.
  • Die zweiten Zwischenverbindung kann aus einem Laminat, das Titan, Aluminium und Titannitrid enthält, einem Laminat, das Titan und Aluminium enthält; oder einem Laminat, das Titan, Aluminium und Titan-Wolfram enthält, gebildet sein.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung ist in Anspruch 10 beansprucht.
  • In einer Ausführungsform wird die dielektrische Schicht entweder aus einem dielektrischen Werkstoff mit einer hohen Dielektrizitätskonstante oder einem ferroelektrischen Werkstoff gebildet.
  • In einer Ausbildungsform umfasst das Verfahren ferner den Schritt des Zurückätzens der zweiten Zwischenlagen-Isolierschicht unter Verwendung der zweiten Zwischenverbindung als eine Maske in einem Ausmaß, dass die erste Zwischenverbindung fast freigelegt wird.
  • In einer Ausbildungsform umfasst der Schritt des Bildens der zweiten Zwischenverbindung den Schritt des Bildens der zweiten Zwischenverbindung, um wenigstens einen Teil des Kondensators abzudecken.
  • In einer Ausführungsform wird die Passivierungslage aus einem Laminat gebildet, das eine Siliciumoxidschicht und eine Siliciumnitridschicht umfasst, wobei die Siliciumoxidschicht durch eine Normaldruck-CVD, eine Niederdruck-CVD oder eine Plasma-CVD unter Verwendung von Silan, Disilan oder Ozon-TEOS gebildet wird, um eine Zugbeanspruchung zu erzielen.
  • In einer Ausführungsform umfasst das Verfahren ferner die Schritte: nach der Bil dung der ersten Zwischenverbindung Bilden einer Wasserstoffversorgungslage auf der ersten Zwischenverbindung mit Ausnahme eines Bereichs, in dem der Kondensator vorgesehen ist; und Ausführen einer dritten Wärmebehandlung.
  • Die Wasserstoffversorgungslage kann entweder aus Siliciumnitrid oder aus Siliciumnitridoxid durch eine Plasma-CVD gebildet werden.
  • Die dritte Behandlung, die nach der Bildung der Wasserstoffversorgungslage ausgeführt wird, wird vorzugsweise bei einer Temperatur im Bereich von 300 °C bis einschließlich 450 °C ausgeführt.
  • Die dritte Behandlung, die nach der Bildung der Wasserstoffversorgungslage ausgeführt wird, wird vorzugsweise in einer Sauerstoffatmosphäre, einer Stickstoffatmosphäre, einer Argonatmosphäre oder einer Atmosphäre aus einem Gemisch dieser Gase ausgeführt.
  • Die erste Zwischenlagen-Isolierschicht kann aus Siliciumoxid durch eine Normaldruck-CVD oder eine Niederdruck-CVD unter Verwendung von Silan, Disilan oder Ozon-TEOS gebildet werden.
  • Die erste Zwischenlagen-Isolierschicht kann aus mit Phosphor dotiertem Siliciumoxid mit einer Normaldruck-CVD oder einer Niederdruck-CVD gebildet werden.
  • Vorzugsweise wird eine Ozonkonzentration bei der Bildung der zweiten Zwischenlagen-Isolierschicht bei Verwendung von Ozon-TEOS auf einen Wert von 5,5 % oder mehr gesetzt.
  • Die zweite Zwischenlagen-Isolierschicht besitzt vorzugsweise eine Zugbeanspruchung von 1 × 107 dyn/cm2 bis einschließlich 2 × 109 dyn/cm2, nachdem sie mit der ersten Wärmebehandlung beaufschlagt worden ist.
  • Die erste Wärmebehandlung wird vorzugsweise bei einer Temperatur im Bereich von 300 °C bis einschließlich 450 °C ausgeführt.
  • Die erste Wärmebehandlung wird vorzugsweise in einer Atmosphäre ausgeführt, die wenigstens Sauerstoff enthält.
  • Die zweite Wärmebehandlung wird vorzugsweise bei einer Temperatur im Bereich von 300 °C bis einschließlich 450 °C ausgeführt.
  • Die zweite Wärmebehandlung wird vorzugsweise in einer Atmosphäre ausgeführt, die Stickstoff und/oder Argon und/oder Helium enthält.
  • Gemäß der vorliegenden Erfindung wird die zweite Zwischenlagen-Isolierschicht aus einer Ozon-TEOS-Schicht gebildet, die einen Selbstrückfluss ausführt, wenn sie gebildet wird. Daher wird im Ergebnis einer ausreichenden Planarisierung der oberen Oberfläche der zweiten Zwischenlagen-Isolierschicht eine ausreichende Stufenabdeckung erzielt, ohne dass die Dicke eines Bereichs der zweiten Zwischenlagen-Isolierschicht über einem Kondensator vergrößert wird (d. h., ohne dass irgendeine Stufe erzeugt wird). Genauer beträgt die Dicke der zweiten Zwischenlagen-Isolierschicht etwa 1 μm oder weniger. Da die zu bildende zweite Zwischenlagen-Isolierschicht dünn ist, wird die auf den Kondensator wirkende Beanspruchung verringert.
  • Da die Ozon-TEOS-Schicht eine Zugbeanspruchung besitz, wird die durch die Beanspruchung verursachte Verschlechterung der Eigenschaften des Kondensators unterdrückt.
  • Wenn die zweite Zwischenverbindung so auf der zweiten Zwischenlagen-Isolierschicht gebildet ist, dass wenigsten ein Teil des Kondensators abgedeckt ist, wirkt die Beanspruchung in der zweiten Zwischenverbindung, die auf dem Kondensator vorgesehen ist, der Beanspruchung, die durch die Passivierungslage auf den Kondensator wirkt, entgegen. Dementsprechend wird die auf den Kondensator wirkende Beanspruchung verringert.
  • Wenn die Passivierungslage aus einem Laminat gebildet ist, das eine Siliciumoxidschicht- und eine Siliciumnitridschicht umfasst, besitzt die Siliciumoxidschicht eine Zugbeanspruchung. Folglich wird der Beanspruchung in der Passivierungslage durch die Bildung einer Siliciumnitridschicht mit einer großen Druckbeanspruchung durch eine Plasma-CVD auf der Passivierungslage entgegengewirkt. Im Ergebnis wird die auf den Kondensator wirkende Beanspruchung verringert.
  • Wenn eine Wasserstoffversorgungslage vorgesehen ist, wird durch Tempern der Wasserstoffversorgungslage der Wasserstoff in die Wasserstoffversorgungslage thermisch zu einem Trägersubstrat mit einer darauf gebildeten integrierten Halbleiterschaltung diffundiert. Auf diese Weise erholt sich das Trägersubstrat von dem Schaden, der während der Herstellung der integrierten Schaltung verursacht wird. Die Wasserstoffversorgungslage kann aus einem Siliciumnitrid oder einem Siliciumnitridoxid, worin eine ausreichende Wasserstoffmenge enthalten ist, gebildet werden. Nach der Bildung der Wasserstoffversorgungslage wird durch das Ausführen des oben erwähnten Temperns (Wärmebehandlung) in einer Sauerstoffatmosphäre, einer Stickstoffatmosphäre, einer Argonatmosphäre oder einem Gemisch der oben genannten Gase die thermische Diffusion von Wasserstoff reibungslos ausgeführt.
  • Wenn die erste Zwischenverbindung und/oder die zweite Zwischenverbindung aus dem oben erwähnten Laminat gebildet wird, wird eine äußerst zuverlässige Zwischenverbindung erzielt, ohne dass ein Durchdringen des Teilwerkstoffs bewirkt wird.
  • Wenn die Ozon-TEOS-Schicht, die die zweite Zwischenlagen-Isolierschicht bildet, einen Si-OH-Haftabsorptionskoeffizienten von 800 cm–1 oder weniger bei einer Wellenlänge, die 3450 cm–1 entspricht, besitzt, ist der Feuchtigkeitsgehalt in der Ozon-TEOS-Schicht auf einem möglichen Minimalwert. Dementsprechend ist das Eindringen von Feuchtigkeit in den Kondensator, insbesondere von OH-Radikalen und H-Radikalen, was die Eigenschaften des Kondensators verschlechtert, eingeschränkt.
  • Wenn die Ozon-TEOS-Schicht, die die zweite Zwischenlagen-Isolierschicht bildet, eine Zugbeanspruchung von 1 × 107 dyn/cm2 bis einschließlich 3 × 109 dyn/cm2 (1 dyn/cm2 = 1 μbar) besitzt, werden nachteilige Effekte auf den Kondensator (d. h. unerwünschte Einschränkungen der Polarisation), die durch eine Beanspruchung verursacht werden, mit der der Kondensator beaufschlagt wird, verringert. Folglich werden die Eigenschaften des Kondensators verbessert. Dieser Effekt beruht zum größten Teil auf der Tatsache, dass die Beanspruchung eine Zugbeanspruchung ist. Ein Kondensator, der mit einer Zugbeanspruchung beaufschlagt wird, d. h. von einer Ozon-TEOS-Schicht, weist wünschenswertere Eigenschaften auf als ein Kondensator, der mit einer Druckbeanspruchung beaufschlagt wird, d. h. von einer Plasma-TEOS-Schicht, selbst wenn die Absolutwerte der Beanspruchungen gleich sind.
  • Durch eine Reduzierung der Dicke der Ozon-TEOS-Schicht, die die zweite Zwischenlagen-Isolierschicht bildet, auf einen Bereich von 0,3 μm bis einschließlich 1 μm, wird die Beanspruchung in der Ozon-TEOS-Schicht gesenkt, wobei die von der Ozon-TEOS-Schicht auf den Kondensator wirkende Beanspruchung ebenso gesenkt wird. Dementsprechend werden die Eigenschaften des Kondensators verbessert. Außerdem wird, wenn die zweite Zwischenlagen-Isolierschicht unter Verwendung der zweiten Zwischenverbindung als eine Maske zurückgeätzt wird, die Dicke eines Bereichs der zweiten Zwischenlagen-Isolierschicht über dem Kondensator (wo die zweite Zwischenverbindung normalerweise nicht vorgesehen ist) weiterverringert (d. h. auf 0,5 μm oder weniger). Auf diese Art werden der Effekt der Reduzierung der Beanspruchung sowie die Unterdrückung der Verschlechterung der Eigenschaften weiterverbessert.
  • Wenn die Ozonkonzentration bei der Bildung der Ozon-TEOS-Schicht als zweite Zwischenlagen-Isolierschicht 5,5 % oder mehr beträgt, wird die Beanspruchung in der Ozon-TEOS-Schicht verringert. Der Feuchtigkeitsgehalt in der Ozon-TEOS- Schicht wird ebenso verringert. Außerdem wird durch die Wärmebehandlung die Erzeugung von Rissen verhindert. Dementsprechend werden die Eigenschaften des Kondensators weiterverbessert.
  • Wenn die erste Zwischenlagen-Isolierschicht aus einer Siliciumoxidschicht durch eine Normaldruck-CVD oder eine Niederdruck-CVD unter Verwendung von Silan, Disilan oder Ozon-TEOS gebildet wird, oder aus einer mit Phosphor dotierten Siliciumoxidschicht durch eine Normaldruck-CVD oder eine Niederdruck-CVD gebildet wird, ist die resultierende Lage zuverlässig.
  • Wenn die Temperatur für die Wärmebehandlung (erste Wärmebehandlung), die an der zweiten Zwischenlagen-Isolierschicht (die Ozon-TEOS-Schicht) ausgeführt wird, im Bereich von 300 °C bis einschließlich 450 °C liegt, verdichtet sich die Ozon-TEOS-Schicht. Wenn die oben beschriebene Wärmebehandlung in einer Atmosphäre ausgeführt wird, die Sauerstoff enthält, wird der dielektrischen Schicht Sauerstoff zugeführt. Auf diese Weise werden die Eigenschaften des Kondensators verbessert.
  • Wenn die Wärmebehandlung an der zweiten Zwischenverbindung (d. h. die zweite Wärmebehandlung) unter den oben beschriebenen Bedingungen ausgeführt wird, verdichtet sich die zweite Zwischenverbindung, wobei die auf den Kondensator wirkende Beanspruchung gesenkt wird.
  • Die hier beschriebene Erfindung macht somit die Vorteile der Schaffung einer Halbleitervorrichtung mit einer Struktur, die es erlaubt, dass im Ergebnis der Unterdrückung einer durch eine auf den Kondensator ausgeübten Beanspruchung verursachten Verschlechterung der Eigenschaften ein Kondensator hiervon bessere Eigenschaften besitzt, sowie ein Verfahren zum Herstellen einer solchen Halbleitervorrichtung möglich.
  • Diese und weitere Vorteile der vorliegenden Erfindung werden dem Fachmann auf dem Gebiet beim Lesen und Verstehen der folgenden ausführlichen Beschreibung anhand der beigefügten Figuren klar.
  • KURZBESCHREIBUNG DER ERFINDUNG
  • 1A bis 1E sind Querschnittsansichten, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem ersten Beispiel der vorliegenden Erfindung veranschaulichen;
  • 2 ist eine Querschnittsansicht einer Halbleitervorrichtung in einer Abänderung des ersten Beispiels gemäß der vorliegenden Erfindung;
  • 3 ist eine graphische Darstellung, die die Eigenschaften eines Kondensators in der Halbleitervorrichtung in dem ersten Beispiel veranschaulicht;
  • 4A bis 4E sind Querschnittsansichten, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem zweiten Beispiel der vorliegenden Erfindung veranschaulichen;
  • 5 ist eine graphische Darstellung, die die Eigenschaften eines Kondensators in der Halbleitervorrichtung in dem zweiten Beispiel veranschaulicht;
  • 6A bis 6E sind Querschnittsansichten, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem dritten Beispiel der vorliegenden Erfindung veranschaulichen;
  • 7 ist eine graphische Darstellung, die die Eigenschaften eines Kondensators in der Halbleitervorrichtung in dem dritten Beispiel veranschaulicht;
  • 8A ist eine Teildraufsicht der Halbleitervorrichtung gemäß dem dritten Beispiel der vorliegenden Erfindung;
  • 8B und 8C sind abgeänderte Draufsichten der Halbleitervorrichtungen des dritten Beispiels;
  • 9 ist eine graphische Darstellung, die die Eigenschaften eines Kondensators in der Halbleitervorrichtung in dem dritten Beispiel veranschaulicht;
  • 10A bis 10E sind Querschnittsansichten, die ein herkömmliches Verfahren zum Herstellen einer Halbleitervorrichtung veranschaulichen;
  • 11A ist eine schematische Querschnittsansicht einer Siliciumoxidschicht, die durch eine herkömmliche Plasma-CVD so gebildet wird, dass sie ein auf einer Substratoberfläche geschaffenes Verdrahtungsmuster abdeckt; und
  • 11B ist eine schematische Querschnittsansicht einer Siliciumoxidschicht, die durch eine in einer Ozon enthaltenden Atmosphäre ausgeführte thermische CVD so gebildet wird, dass sie ein auf einer Substratoberfläche geschaffenes Verdrahtungsmuster abdeckt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung wird durch erläuternde jedoch nicht einschränkende Beispiele anhand der beigefügten Zeichnung beschrieben. Gleiche oder ähnliche Elemente, die mit Bezug auf die 10A bis 10E beschrieben werden, tragen hierauf gleiche Bezugszeichen, wobei deren ausführliche Beschreibungen weggelassen sind.
  • (Beispiel 1)
  • Die 1A bis 1E sind Querschnittsansichten, die ein Verfahren zum Herstellen einer Halbleitervorrichtung 100 gemäß einem ersten Beispiel der vorliegenden Erfindung veranschaulichen.
  • Wie in 1A gezeigt ist, sind eine integrierte Schaltung 4 und eine die Vorrich tung trennende Isolierlage 5 auf einem Trägersubstrat 1 gebildet, das aus Silicium oder dergleichen gebildet ist. Die integrierte Schaltung 4 enthält einen MOSFET mit einer Gate-Elektrode 2 sowie Source- und Drain-Zonen 3. Auf dem resultierenden Laminat ist eine Isolierlage 6 gebildet. Eine Schicht, die als eine untere Elektrode 7 eines Kondensators 10 wirkt, wird durch Zerstäubung oder Elektrodenstrahlabscheidung auf der Isolierlage 6 gebildet. Hierauf wird eine aus einer Werkstoffschicht mit hoher Dielektrizitätskonstante oder einer ferroelektrischen Werkstoffschicht hergestellte dielektrische Schicht 8 auf der Schicht, die als untere Elektrode 7 wirkt, durch metallorganische Abscheidung, metallorganische chemische Dampfabscheidung oder Zerstäubung gebildet. Anschließend wird eine Schicht, die als eine obere Elektrode 9 wirkt, auf der dielektrischen Schicht 8 durch Zerstäubung oder Elektronenstrahlabscheidung gebildet. Ferner werden die Lagen 7, 8 und 9 in erwünschte Muster strukturiert, wodurch ein Kondensator 10 gebildet wird.
  • Die Bildung der Isolierlage 6 kann weggelassen werden, wobei in diesem Fall der Kondensator 10 direkt auf der die Vorrichtung trennende Isolierlage 5 gebildet wird. Dies ist auch auf die unten beschriebenen Beispiele anwendbar.
  • Die unter Elektrode 7 und die obere Elektrode 9 des Kondensators 10 können beispielsweise aus Platin, Palladium, Ruthenium, Rutheniumoxid, Iridium oder Iridiumoxid gebildet werden. Falls die dielektrische Schicht 8 aus einem Werkstoff mit hoher Dielektrizitätskonstante gebildet wird, kann ein Werkstoff mit einer spezifischen Dielektrizitätskonstante von 20 bis einschließlich 500 verwendet werden. Falls die dielektrische Schicht 8 aus einem ferroelektrischen Werkstoff gebildet wird, kann alternativ ein Werkstoff mit einer remanenten Polarisation ohne irgendeine Notwendigkeit der Anwendung einer äußeren Spannung verwendet werden. Beispiele der Werkstoffe mit hoher Dielektrizitätskonstante und der ferroelektrischen Werkstoffe, die für die dielektrische Schicht 8 verwendbar sind, umfassen Ba1-xSrxTiO3, SrTiO3, Ta2O5, PbZr1-xTixO3, SrBi2Ta2O9 und SrBi2TaxNb1-xO9.
  • Wie in 1B gezeigt ist, wird nachfolgend eine erste Zwischenlagen-Isolierschicht 111 so auf der Isolierlage 6 gebildet, dass sie den Kondensator 10 abdeckt. Die erste Zwischenlagen-Isolierschicht 111 wird von einer Siliciumoxidschicht gebildet, die durch thermische CVD unter Verwendung von TEOS im Gaszustand als ein Werkstoffgas in einer Sauerstoff enthaltenden Atmosphäre mit Normaldruck erzeugt wird (eine solche Siliciumoxidschicht wird im Folgenden als eine "Ozon-TEOS-Schicht" bezeichnet). Kontaktlöcher 12 werden so gebildet, dass sie durch die erste Zwischenlagen-Isolierschicht 111 laufen und die untere Elektrode 7 bzw. die obere Elektrode 9 des Kondensators 10 erreichen. Kontaktlöcher 13 werden so gebildet, dass sie durch die erste Zwischenlagen-Isolierschicht 111 und die Isolierlage 6 laufen und jeweils die Source- und Drain-Zonen 3 erreichen. Ein Laminat, das Titan, Titannitrid, Aluminium und Titannitrid enthält, wird auf der ersten Zwischenlagen-Isolierschicht 111 und in den Kontaktlöchern 12 und 13 durch Zerstäubung oder dergleichen gebildet und ferner in gewünschte Muster strukturiert. Somit werden erste Zwischenverbindungen 14 gebildet, die die integrierte Schaltung 4 und den Kondensator 10 elektrisch verbinden.
  • Wie in 1C gezeigt ist, wird eine Wasserstoffversorgungslage 19 zur Versorgung der integrierten Schaltung mit Wasserstoff auf der ersten Zwischenlagen-Isolierschicht 111 mit den ersten Zwischenverbindungen 14 mit Ausnahme eines Bereichs, in dem der Kondensator 10 vorgesehen ist, durch eine Plasma-CVD gebildet. Das resultierende Laminat wird danach bei etwa 450 °C für etwa eine Stunde in einer Sauerstoffatmosphäre getempert, so dass Wasserstoff thermisch in der Wasserstoffversorgungslage 19 diffundiert. Die Wasserstoffversorgungslage 19 wird beispielsweise aus Siliciumnitrid oder Siliciumnitridoxid gebildet und enthält darin eine ausreichende Menge Wasserstoff.
  • Das Tempern wird ausgeführt, um zu ermöglichen, dass der Wasserstoff der Wasserstoffversorgungslage 19 das Trägersubstrat 1, auf dessen Oberfläche die integrierte Schaltung 4 vorgesehen ist, durch thermische Diffusion erreicht. Auf diese Art erholt sich die integrierte Schaltung 4 von dem Schaden, der durch das Trockenätzen verursacht wird, das zur Bildung der Kontaktlöcher 13 während des Temperns mit Sauerstoff bei einer Temperatur von 600 °C oder höher, wie zur Bildung der dielektrischen Schicht 8 erforderlich ist, ausgeführt wird. Die Tempertemperatur kann im Bereich von 300 °C bis einschließlich 450 °C liegen. Das Tempern kann in einer Stickstoffatmosphäre, einer Argonatmosphäre oder einer Mischgasatmosphäre aus Sauerstoff und Stickstoff und/oder Argon anstelle der Sauerstoffatmosphäre ausgeführt werden.
  • Danach wird eine zweite Zwischenlagen-Isolierschicht 151 aus einer Ozon-TEOS-Schicht auf dem resultierenden Laminat gebildet, um die ersten Zwischenverbindungen 14 abzudecken. Die Ozon-TEOS-Schicht führt einen Selbstrückfluss aus, wenn sie gebildet wird, und erlaubt die Bildung der zweiten Zwischenlagen-Isolierschicht 151 ohne Stufe und mit einer ausreichend flachen oberen Oberfläche, wobei sie somit eine zufrieden stellende Stufenabdeckung aufweist, obgleich sie dennoch ausreichend dünn ist.
  • Der oben genannte Punkt wird anhand der 11A und 11B beschrieben.
  • 11A ist eine schematische Querschnittsansicht der zweiten Zwischenlagen-Isolierschicht 15, die aus Siliciumoxid (Plasma-TEOS) auf einer Substratoberfläche 51 gebildet wird, so dass sie die Verdrahtungsmuster 50 abdeckt. Die zweite Zwischenlagen-Isolierschicht 15 wird durch eine herkömmliche Plasma-CVD gebildet. 11B ist eine schematische Querschnittsansicht der zweiten Zwischenlagen-Isolierschicht 151, die aus Siliciumoxid (Ozon-TEOS) auf der Substratoberfläche 51 gebildet wird, so dass sie die Verdrahtungsmuster 50 abdeckt. Die zweite Zwischenlagen-Isolierschicht 151 wird durch eine in einer Ozon enthaltenden Atmosphäre ausgeführte thermische CVD in Übereinstimmung mit der vorliegenden Erfindung gebildet. Zum einfacheren Verständnis wird in der folgenden Beschreibung die herkömmliche zweite Zwischenlagen-Isolierschicht 15 auch als die Plasma-TEOS-Schicht bezeichnet, während die zweite Zwischenlagen-Isolierschicht 151 gemäß der vorliegenden Erfindung auch als die Ozon-TEOS-Schicht bezeichnet wird.
  • Durch die Plasma-CVD werden feste Siliciumoxidpartikel im Plasma (Gasphase) gebildet, wobei die festen Siliciumoxidpartikel an der Substratoberfläche 51 und den Oberflächen der Verdrahtungsmuster 50 anhaften. Die Haftwahrscheinlichkeit der festen Siliciumoxidpartikel ist ungeachtet der Oberfläche, an der sie anhaften, gleich. Im Ergebnis hat die resultierende Plasma-TEOS-Schicht 15 in Bereichen 52, die den Verdrahtungsmustern 50 entsprechen, sowie in einem Bereich 53, der einem Gebiet zwischen den Verdrahtungsmustern 50 entspricht, im Wesentlichen die gleiche Dicke. Um eine flache obere Oberfläche zu haben, muss die Plasma-TEOS-Schicht 15 folglich so gebildet werden, dass sie relativ dick ist.
  • Durch die thermische CVD, die in einer Ozon enthaltenden Atmosphäre ausgeführt wird, reagiert TEOS im Gaszustand als ein Werkstoffgas mit Sauerstoff auf der Substratoberfläche 51 und auf den Oberflächen der Verdrahtungsmuster 50. Auf diese Art wird Siliciumoxid erzeugt. Die Reaktion erfolgt im Bereich 53, der dem Gebiet zwischen den Verdrahtungsmustern 50 entspricht, leichter als in den Bereichen 52, die den Verdrahtungsmustern 50 entsprechen. Dementsprechend wird die Ozon-TEOS-Schicht 151 zuerst so gebildet, dass sie den Bereich 53 vergräbt, wobei sie sich danach allmählich auf die Bereiche 52 in einem Selbstrückfluss ausdehnt. Auf diese Weise erhält die Ozon-TEOS-Schicht 151 eine flache obere Oberfläche, während sie relativ dünn bleibt.
  • Beispielsweise ist die Dicke der aus Ozon-TEOS hergestellten zweiten Zwischenlagen-Isolierschicht 151, die erforderlich ist, um darauf ohne irgendeine Abtrennung die zweite Zwischenverbindung 17 zu bilden, etwa h3 = 0,8 μm (1C) auf der ersten Zwischenverbindung 14 über der oberen Elektrode 9 des Kondensators 10 und etwa h4 = 0,5 μm (1C) auf der ersten Zwischenlagen-Isolierschicht 111 auf der Kante der dielektrischen Schicht 8, die aus einer Werkstoffschicht mit hoher Dielektrizitätskonstante oder einer ferroelektrischen Werkstoffschicht gebildet wird. Wie daraus ersichtlich ist, wird im Vergleich zur herkömmlichen Technologie, mit der die zweite Zwischenlagen-Isolierschicht (15) aus Plasma-TEOS gebildet wird, eine ausreichende Stufenabdeckung erzielt, während die Dicke der zweiten Zwischenlagen-Isolierschicht (151) deutlich reduziert wird.
  • Das in dem oben beschriebenen Prozess verwendete Ozon ermöglicht als ein aktives Element, dass die Reaktion zur Erzeugung von Siliciumoxid bei einer niedrigeren Temperatur stattfindet.
  • Nach der Bildung der zweiten Zwischenlagen-Isolierschicht 151, wird ein Tempern bei etwa 450 °C für etwa eine Stunde in einer Sauerstoffatmosphäre als eine erste Wärmebehandlung ausgeführt, wobei sich die aus einer Ozon-TEOS-Schicht hergestellte zweite Zwischenlagen-Isolierschicht 151 verdichten kann und ferner der Kondensator 10 mit Sauerstoff versorgt wird.
  • Wie in 1D gezeigt ist, werden danach Kontaktlöcher 16 so gebildet, dass sie durch die zweite Zwischenlagen-Isolierschicht 151 laufen und die ersten Zwischenverbindungen 14 erreichen. Ein Laminat, das Titan, Aluminium und Titannitrid enthält, wird auf der zweiten Zwischenlagen-Isolierschicht 151 und in den Kontaktlöchern 16 durch Zerstäubung oder dergleichen gebildet und in ein gewünschtes Muster strukturiert. Auf diese Art werden die elektrisch mit den ersten Zwischenverbindungen 14 verbundenen zweiten Zwischenverbindungen 17 gebildet. Danach wird ein Tempern bei etwa 400 °C für etwa 30 Minuten in einer Stickstoffatmosphäre als eine zweite Wärmebehandlung ausgeführt, wodurch die zweiten Zwischenverbindungen 17 verdichtet werden und ihre Beanspruchung verringert wird.
  • Wie in 1E gezeigt ist, wird eine Passivierungslage 18 aus Siliciumnitrid auf dem resultierenden Laminat durch eine Plasma-CVD gebildet, um die zweiten Zwischenverbindungen 17 abzudecken. Auf diese Weise wird die Halbleitervorrichtung 100 in dem ersten Beispiel fertig gestellt.
  • Gemäß der Struktur der Halbleitervorrichtung 100 wird unter Verwendung von Ozon-TEOS für die Bildung der zweiten Zwischenlagen-Isolierschicht 151 eine ausreichende Stufenabdeckung erzielt. Dies ermöglicht, dass ein Abschnitt der zweiten Zwischenlagen-Isolierschicht 151, der sich über dem Kondensator 10 be findet, dünner ist. Somit wird die auf den Kondensator 10 wirkende Beanspruchung verringert.
  • Falls die integrierte Schaltung 4 nicht beschädigt wird, während sie hergestellt wird, kann die Wasserstoffversorgungslage 19 entfernt werden. 2 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 150, die keine Wasserstoffversorgungslage 19 enthält. Die Eigenschaften des Kondensators 10 sind völlig gleich zu denen des Kondensators 10, der in den 1A bis 1E gezeigt ist.
  • Wie oben beschrieben ist, wird die Ozon-TEOS-Schicht 151 durch eine thermische CVD gebildet, durch die Siliciumoxid auf dem Substrat gebildet wird, indem gleichzeitig TEOS in einem Gaszustand und Ozon zugeführt werden. Dieses Verfahren erfordert keine Plasmaanregung bei der Schichtbildung.
  • 3 ist eine graphische Darstellung, die die Eigenschaften (remanente Polarisation und Durchbruchspannung) des Kondensators 10, der eine aus SrBi2Ta2O9 gebildete dielektrische Schicht 8 enthält, für den Fall, dass eine zweite aus Ozon-TEOS gebildete Zwischenlagen-Isolierschicht 151 verwendet wird, sowie für den Fall, dass eine aus Plasma-TEOS gebildete herkömmliche zweite Zwischenlagen-Isolierschicht verwendet wird, veranschaulicht. Für die Messung wird die Plasma-TEOS-Schicht zunächst so gebildet, dass sie eine Dicke von 3,4 μm aufweist, wobei danach die Dicke durch Zurückätzen des Resists auf 1,5 μm reduziert wird. Die Ozon-TEOS-Schicht wird in diesem Beispiel so gebildet, dass sie ohne Verwendung des Zurückätzens eine Dicke von 1 μm aufweist.
  • Für die Messung wurde eine Probe mit 110 parallel geschalteten Kondensatoren erzeugt, wovon jeder die oben beschriebene Struktur mit einer Elektrodenfläche von 23 μm2 besitz. Die remanente Polarisation der Probe wurde unter Verwendung eines ferroelektrischen Testgeräts RT6000A gemessen. Die Durchbruchspannung der Probe wurde unter Verwendung eines HP4195B gemessen.
  • Folgendes ist aus 3 ersichtlich. In dem Fall, in dem die herkömmliche Plasma- TEOS-Schicht verwendet ist, beträgt die remanente Polarisation 3 μC/cm2, wobei die Durchbruchspannung 7V beträgt. In dem Fall, in dem die Ozon-TEOS-Schicht in dem ersten Beispiel verwendet ist, beträgt die remanente Polarisation 10 μC/cm2, wobei die Durchbruchspannung 30V beträgt. Im Vergleich zu der herkömmlichen Struktur verbessert somit die Struktur gemäß dem ersten Beispiel der vorliegenden Erfindung die remanente Polarisation um 7 μC/cm2 und die Durchbruchspannung um 23 V.
  • (Beispiel 2)
  • Die 4A bis 4E sind Querschnittsansichten, die ein Verfahren zum Herstellen einer Halbleitervorrichtung 200 gemäß einem zweiten Beispiel der vorliegenden Erfindung veranschaulichen. Das zweite Beispiel unterscheidet sich von dem ersten Beispiel dadurch, dass, nach der Bildung der zweiten Zwischenlagen-Isolierschicht 151 ein vorgegebener Teil der zweiten Zwischenlagen-Isolierschicht 151 unter Verwendung der zweiten Zwischenverbindungen 17 als Masken wahlweise zurückgeätzt wird.
  • Zuerst werden die in den 4A bis 4C gezeigten Schritte, die völlig gleich zu den in den 1A bis 1C gezeigten Schritten sind, ausgeführt.
  • Wie in 4D gezeigt ist, werden danach Kontaktlöcher 16 so gebildet, dass sie durch die zweite Zwischenlagen-Isolierschicht 151 laufen und die ersten Zwischenverbindungen 14 erreichen. Ein Laminat, das Titan, Aluminium und Titannitrid enthält, wird auf der zweiten Zwischenlagen-Isolierschicht 151 sowie in den Kontaktlöchern 16 durch Zerstäubung oder dergleichen gebildet und danach in ein gewünschtes Muster strukturiert. Auf diese Art werden die elektrisch mit den ersten Zwischenverbindungen 14 verbundenen zweiten Zwischenverbindungen 17 gebildet.
  • Die zweite Zwischenlagen-Isolierschicht 151 wird hierauf unter Verwendung der zweiten Zwischenverbindungen 17 als Masken in solch einem Ausmaß zurückge ätzt, dass die ersten Zwischenverbindungen 14 fast freigelegt sind. Ferner wird ein Tempern bei etwa 400 °C für etwa 30 Minuten in einer Stickstoffatmosphäre als eine zweite Wärmebehandlung ausgeführt, wodurch die zweiten Zwischenverbindungen 17 verdichtet werden und ihre Beanspruchung verringert wird.
  • Wie in 4E gezeigt ist, wird die Passivierungslage 18 aus Siliciumnitrid auf dem resultierenden Laminat durch eine Plasma-CVD gebildet, so dass die zweiten Zwischenverbindungen 17 abgedeckt sind. Auf diese Weise wird die Halbleitervorrichtung 200 in dem zweiten Beispiel fertig gestellt.
  • Im Allgemeinen sind die zweiten Zwischenverbindungen 17 nicht auf einem Bereich der zweiten Zwischenlagen-Isolierschicht 151, der sich nicht auf dem Kondensator 10 befindet, vorgesehen. Gemäß der Struktur der Halbleitervorrichtung 200, bei der die zweite Zwischenlagen-Isolierschicht 151 aus Ozon-TEOS gebildet und unter Verwendung der zweiten Zwischenverbindungen 17 als Masken zurückgeätzt wird, ist die Dicke eines Teils der zweiten Zwischenlagen-Isolierschicht 151, der sich auf dem Kondensator 10 befindet, im Vergleich zu der Halbleitervorrichtung 100 im ersten Beispiel weiter reduziert. Dementsprechend wird die auf den Kondensator 10 wirkende Beanspruchung weiterverringert.
  • 5 ist eine graphische Darstellung, die die Eigenschaften (remanente Polarisation und Durchbruchspannung) des Kondensators 10, der eine aus SrBi2Ta2O9 gebildete dielektrische Schicht 8 enthält, für den Fall, dass eine zweite aus Ozon-TEOS gebildete Zwischenlagen-Isolierschicht 151 zurückgeätzt ist, sowie für den Fall, dass eine aus Ozon-TEOS gebildete zweite Zwischenlagen-Isolierschicht 151 nicht zurückgeätzt ist, veranschaulicht. Für die Messung wurde die Ozon-TEOS-Schicht zunächst so gebildet, dass sie eine Dicke von 1 μm aufweist. Für den Fall, in dem die zweite Zwischenlagen-Isolierschicht 151 zurückgeätzt ist, wurde die Dicke der Schicht 151 auf 0,5 μm reduziert. Für den Fall, in dem die zweite Zwischenlagen-Isolierschicht 151 nicht zurückgeätzt ist, wurde die Dicke der Schicht 151 von 1 μm aufrechterhalten. Die Verfahren und Bedingungen zum Messen der remanenten Polarisation und der Durchbruchspannung sind dieselben wie die im ersten Beispiel.
  • Folgendes ist aus 5 ersichtlich. In dem Fall, in dem die Ozon-TEOS-Schicht zurückgeätzt ist, beträgt die remanente Polarisation 12 μC/cm2 (im Vergleich zu 10 μC/cm2 ohne Zurückätzen), wobei die Durchbruchspannung 40V beträgt (im Vergleich zu 30 V ohne Zurückätzen). Im Vergleich zu der Struktur gemäß dem ersten Beispiel der vorliegenden Erfindung verbessert somit die Struktur gemäß dem zweiten Beispiel der vorliegenden Erfindung die remanente Polarisation um 2 μC/cm2 und die Durchbruchspannung um 10 V weiter.
  • (Beispiel 3)
  • Die 6A bis 6E sind Querschnittsansichten, die ein Verfahren zum Herstellen einer Halbleitervorrichtung 300 gemäß einem dritten Beispiel der vorliegenden Erfindung veranschaulichen.
  • Das dritte Beispiel unterscheidet sich von dem ersten und dem zweiten Beispiel dadurch, dass die mit den ersten Zwischenverbindungen 14 elektrisch verbundenen zweiten Zwischenverbindungen 17 auch auf einem vorgegebenen Bereich der zweiten Zwischenlagen-Isolierschicht 151 vorgesehen sind, der über dem Kondensator 10 liegt, so dass der Kondensator 10 abgedeckt wird.
  • Zuerst werden die in den 6A bis 6C gezeigten Schritte, die völlig gleich zu den in den 1A bis 1C gezeigten Schritten sind, ausgeführt.
  • Wie in 6D gezeigt ist, werden danach die Kontaktlöcher 16 so gebildet, dass sie durch die zweite Zwischenlagen-Isolierschicht 151 laufen und die ersten Zwischenverbindungen 14 erreichen. Ein Laminat, das Titan, Aluminium und Titannitrid enthält wird auf der zweiten Zwischenlagen-Isolierschicht 151 und in den Kontaktlöchern 16 durch Zerstäubung oder dergleichen gebildet und danach in ein gewünschtes Muster strukturiert. Auf diese Art werden die mit den ersten Zwischenverbindungen 14 elektrisch verbundenen zweiten Zwischenverbindungen 17 gebildet. Das Laminat wird außerdem strukturiert, um den Bereich, der dem Kondensator 10 entspricht, abzudecken.
  • Die zweite Zwischenlagen-Isolierschicht 151 kann unter Verwendung der zweiten Zwischenverbindungen 17 als Masken in solch einem Ausmaß zurückgeätzt werden, dass die ersten Zwischenverbindungen 14 fast freigelegt sind. Das Zurückätzen an diesem Punkt kann wegfallen, wie in den 6D und 6E ersichtlich ist. Danach wird ein Tempern bei etwa 400 °C für etwa 30 Minuten in einer Stickstoffatmosphäre als eine zweite Wärmebehandlung ausgeführt, wodurch die zweiten Zwischenverbindungen 17 verdichtet werden und ihre Beanspruchung verringert wird.
  • Ferner wird, wie in 6E gezeigt ist, die Passivierungslage 18 aus Siliciumnitrid auf dem resultierenden Laminat durch eine Plasma-CVD gebildet, so dass die zweiten Zwischenverbindungen 17 abgedeckt sind. Auf diese Weise wird die Halbleitervorrichtung 300 in dem dritten Beispiel fertig gestellt.
  • Gemäß der Struktur der Halbleitervorrichtung 300, bei der die zweiten Zwischenverbindungen 17 auf der zweiten Zwischenlagen-Isolierschicht 151 so vorgesehen sind, dass sie den Kondensator 10 abdecken, wirkt die von der über dem Kondensator 10 befindlichen zweiten Zwischenverbindung 17 erzeugte Beanspruchung der von der Passiervierungslage 18 auf den Kondensator 10 ausgeübten Beanspruchung entgegen. Im Ergebnis wird die auf den Kondensator 10 wirkende Beanspruchung ausreichend verringert.
  • 7 ist eine graphische Darstellung, die die Eigenschaften (remanente Polarisation und Durchbruchspannung) des Kondensators 10, der eine aus SrBi2Ta2O9 gebildete dielektrische Schicht 8 enthält, für den Fall, dass eine zweite Zwischenverbindung 17 über dem Kondensator 10 vorgesehen ist, sowie für den Fall, dass keine zweite Zwischenverbindung 17 über dem Kondensator 10 vorgesehen ist, veranschaulicht. Für die Messung wurde die zweite Zwischenlagen-Isolierschicht 151 aus Ozon-TEOS so gebildet, dass sie eine Dicke von 1 μm aufweist. Die Verfahren und Bedingungen zum Messen der remanenten Polarisation und der Durchbruchspannung sind dieselben wie die im ersten Beispiel.
  • Folgendes ist aus 7 ersichtlich. In dem Fall, in dem die zweite Zwischenverbindung 17 über dem Kondensator 10 vorgesehen ist, beträgt die remanente Polarisation 14 μC/cm2 (im Vergleich zu 10 μC/cm2 ohne die zweite den Kondensator 10 abdeckende Zwischenverbindung 17), wobei die Durchbruchspannung 40V beträgt (im Vergleich zu 30 V ohne die zweite den Kondensator 10 abdeckende Zwischenverbindung 17). Im Vergleich zu der Struktur gemäß dem ersten Beispiel der vorliegenden Erfindung verbessert somit die Struktur gemäß dem dritten Beispiel der vorliegenden Erfindung die remanente Polarisation um 4 μC/cm2 und die Durchbruchspannung um 10 V weiter.
  • In dem dritten Beispiel deckt eine zweite Zwischenverbindung 17 den ganzen Kondensator 10 vollständig ab. Alternativ kann die zweite Zwischenverbindung 17 so gebildet werden, dass sie wenigstens einen Teil des Kondensators 10 abdeckt, wobei trotzdem derselbe Effekt erzielt wird. 8A ist eine Draufsicht eines Teils der Halbleitervorrichtung 300, der mit dem in 6E gezeigten Schritt erhalten wird, wobei der Teil den Kondensator 10 enthält. In 8A deckt eine zweite Zwischenverbindung 17 den ganzen Kondensator 10 vollständig ab. Alternativ kann die zweite Zwischenverbindung 17 in einem im Wesentlichen zickzackförmigen Muster, wie in 8B gezeigt ist, oder in einem Gittermuster, wie in 8C gezeigt ist, vorgesehen sein.
  • Zwei oder alle des ersten bis dritten Beispiels können kombiniert werden.
  • In den oben beschriebenen Beispielen wird die Passivierungslage 18 aus Siliciumnitrid gebildet. Alternativ kann ein Laminat, das Siliciumoxid und Siliciumnitrid enthält, verwendet werden, wobei in diesem Fall die Eigenschaften des Kondensators 10 weiterverbessert werden. Das Siliciumoxid und Siliciumnitrid enthaltende Laminat wird auf folgende Weise gebildet. Eine Siliciumoxidschicht wird so gebildet, dass sie eine Zugbeanspruchung besitz, wobei auf ihr eine Siliciumnitrid schicht gebildet wird, die im Wesentlichen eine große Druckbeanspruchung besitzt. Auf diese Art wird der auf die Passivierungsschicht 18 ausgeübten Beanspruchung voll entgegengewirkt. Folglich wird der Kondensator 10 nicht von der Beanspruchung beeinflusst.
  • Das Siliciumoxid und Siliciumnitrid enthaltende Laminat als die Passivierungslage 18 kann durch eine Normaldruck-CVD, eine Niederdruck-CVD oder eine Plasma-CVD unter Verwendung von Silangas gebildet werden. Das Laminat kann auch durch die Bildung einer Siliciumoxidschicht erzeugt werden, die unter Verwendung von Ozon-TEOS durch eine Normaldruck-CVD oder eine Niederdruck-CVD erhalten wird, wobei danach auf ihr eine Siliciumnitridschicht durch eine Plasma-CVD gebildet wird.
  • 9 ist eine graphische Darstellung, die die Eigenschaften (remanente Polarisation und Durchbruchspannung) des Kondensators 10, der eine aus SrBi2Ta2O9 gebildete dielektrische Schicht 8 enthält, für den Fall, dass eine Passivierungslage 18 aus einer einzelnen Siliciumnitridlage gebildet ist, sowie für den Fall, dass die Passivierungslage 18 aus einem Siliciumoxid und Siliciumnitrid enthaltenden Laminat gebildet ist, veranschaulicht. Für die Messung wurde die aus einer einzelnen Siliciumnitridlage gebildete Passivierungslage 18 so durch eine Plasma-CVD erzeugt, dass sie eine Dicke von 0,8 μm aufweist. Die aus einem Siliciumoxid und Siliciumnitrid enthaltenden Laminat gebildete Passivierungslage 18 wurde erzeugt, indem eine Siliciumoxidschicht mit einer Dicke von 0,1 μm durch eine Normaldruck-CVD gebildet wurde und danach auf ihr eine Siliciumnitridschicht mit einer Dicke von 0,8 μm durch eine Plasma-CVD gebildet wurde. Die Verfahren und Bedingungen zum Messen der remanenten Polarisation und der Durchbruchspannung sind dieselben wie die im ersten Beispiel.
  • Folgendes ist aus 9 ersichtlich. Falls die Passivierungslage 18 aus einem Laminat gebildet ist, das Siliciumoxid und Siliciumnitrid enthält, beträgt die Durchbruchspannung 40V (im Gegensatz zu 30 V). Die remanente Polarisation ist die gleiche wie in dem Fall, in dem die Passivierungslage 18 aus einer einzelnen Siliciumnitridlage gebildet ist. Im Vergleich zu der Struktur gemäß dem ersten Beispiel der vorliegenden Erfindung verbessert somit die Verwendung eines Siliciumoxid und Siliciumnitrid enthaltenden Laminats als die Passivierungslage 18 die Durchbruchspannung um 10 V weiter.
  • Die Passivierungslage 18, die aus einem Laminat gebildet wird, das Siliciumoxid und Siliciumnitrid enthält, kann mit jeder Struktur kombiniert werden, die in dem ersten bis dritten Beispiel beschrieben ist.
  • In dem ersten bis dritten Beispiel wird die erste Zwischenlagen-Isolierschicht 111 aus einer Ozon-TEOS-Schicht gebildet. Alternativ kann die erste Zwischenlagen-Isolierschicht 111 aus einer Siliciumoxidschicht, die durch eine Normaldruck-CVD oder eine Niederdruck-CVD unter Verwendung von Silan oder Disilan erzeugt wird, oder einer Siliciumoxidschicht, die auf diese Weise erzeugt und durch Phosphordotierung weiterbehandelt wird, gebildet werden.
  • In dem ersten bis dritten Beispiel wird die erste Zwischenverbindung 14 aus einem Laminat gebildet, das Titan, Titannitrid, Aluminium und Titannitrid enthält. Alternativ kann die erste Zwischenverbindung 14 aus einem Laminat, das Titan, Titannitrid und Aluminium enthält; einem Laminat, das Titan, Titan-Wolfram, Aluminium und Titan-Wolfram enthält; oder einem Laminat, das Titan, Titan-Wolfram und Aluminium enthält, gebildet werden.
  • Die Ozon-TEOS-Schicht, die die zweite Zwischenlagen-Isolierschicht 151 bildet, weist vorzugsweise einen Si-OH-Haftabsorptionskoeffizient von 800 cm–1 oder weniger bei einer Wellenlänge, die 3450 cm–1 entspricht, auf. Wenn der Feuchtigkeitsgehalt in der Ozon-TEOS-Schicht folglich so tief wie möglich herabgesenkt ist, wird das Eindringen von Feuchtigkeit in den Kondensator 10, die die Eigenschaften des Kondensators 10 verschlechtert, insbesondere von OH-Radikalen und H-Radikalen, eingeschränkt. Somit wird das Erzeugen von Rissen durch eine Wärmebehandlung nach der Schichtbildung unterdrückt. Dementsprechend werden die Eigenschaften des Kondensators 10 weiterverbessert.
  • Die Ozon-TEOS-Schicht, die die zweite Zwischenlagen-Isolierschicht 151 bildet, besitzt vorzugsweise eine Zugbeanspruchung von 1 × 107 dyn/cm2 bis einschließlich 3 × 109 dyn/cm2. Auf Grund einer solchen Zugbeanspruchung werden nachteilige Effekte auf den Kondensator (z. B. eine unerwünschte Einschränkung der Polarisation), die durch eine auf den Kondensator ausgeübte Beanspruchung verursacht werden, verringert. Folglich werden die Eigenschaften des Kondensators 10 verbessert. Eine Beanspruchung außerhalb des oben erwähnten Bereichs führt dazu, dass sich die Eigenschaften des Kondensators 10 verschlechtern.
  • Dieser Effekt beruht größtenteils auf der Tatsache, dass die Beanspruchung eine Zugbeanspruchung ist. Ein Kondensator, der mit einer Zugbeanspruchung, d. h. von einer Ozon-TEOS-Schicht, beaufschlagt wird, besitzt bevorzugtere Eigenschaften als ein Kondensator, der mit einer Druckbeanspruchung, d. h. von einer Plasma-TEOS-Schicht, beaufschlagt wird, selbst wenn die Absolutwerte der Beanspruchungen gleich sind.
  • Die Ozon-TEOS-Schicht besitzt aus den folgenden Gründen eine Zugbeanspruchung. Bei der Schichtbildung reagieren TEOS-Gas und Ozon auf der Substratoberfläche, so dass Siliciumoxid gebildet wird, während sich das Volumen reduziert. Mit anderen Worten, das Volumen des resultierenden Siliciumoxids (d. h. die resultierende Ozon-TEOS-Schicht) wird kleiner als die Summe der Volumen des beteiligten TEOS-Gases und Ozons. Außerdem bewirkt die nachfolgende Wärmebehandlung, dass die resultierende Ozon-TEOS-Schicht dichter wird, wodurch die Schicht weiterschrumpft. Somit besitzt die Ozon-TEOS-Schicht eine Zugbeanspruchung, wobei dementsprechend eine Zugbeanspruchung auf die dielektrische Schicht 8 des Kondensators 10, der unter der Ozon-TEOS-Schicht vorgesehen ist, wirkt.
  • Dagegen besitzt eine Plasma-TEOS-Schicht vermutlich aus den folgenden Gründen eine Druckbeanspruchung. In diesem Fall wird Siliciumoxid in Form von in der Gasphase gebildeten festen Partikeln abgeschieden, wobei somit keine Volumen reduzierung erfolgt. Außerdem neigen die festen Siliciumoxidpartikel dazu, sich dicht abzulagern und weiterauszudehnen. Dementsprechend besitzt eine Plasma-TEOS-Schicht eine Druckbeanspruchung. Es wird angenommen, dass, wenn die Druckbeanspruchung auf die dielektrische Schicht 8 des Kondensators 10 wirkt, die Erzeugung einer Polarisation in einer Richtung, die die obere Elektrode 9 und die untere Elektrode 7 verbindet, (d. h. eine Richtung senkrecht zum Substrat) eingeschränkt ist, wobei im Ergebnis davon die Eigenschaften des Kondensators 10 verschlechtert werden.
  • Die Dicke der Ozon-TEOS-Schicht, die die zweite Zwischenlagen-Isolierschicht 151 bildet, liegt vorzugsweise zwischen 0,3 μm bis einschließlich 1 μm. Wenn die Dicke 1 μm überschreitet, steigt die Beanspruchung der Ozon-TEOS-Schicht. Die erhöhte Dicke kann die Eigenschaften des Kondensators 10 unvorteilhaft verschlechtern, wobei sie außerdem dazu führt, dass Risse erzeugt werden, wenn die erste Wärmebehandlung als ein Teil einer Nachbehandlung ausgeführt wird. Wenn die Dicke der Ozon-TEOS-Schicht weniger als 0,3 μm beträgt, wird keine ausreichende Stufenabdeckung erzielt, wobei die Behandlung der Ozon-TEOS-Schicht ungünstig Ätzrückstände erzeugen kann.
  • Die Ozonkonzentration bei der Bildung der Ozon-TEOS-Schicht als zweite Zwischenlagen-Isolierschicht 151 beträgt vorzugsweise 5,5 % oder mehr. Wenn die Ozonkonzentration in einem solchen Bereich gesetzt wird, wird die in der Ozon-TEOS-Schicht enthaltene Beanspruchung verringert, wobei die Erzeugung von Rissen durch eine Wärmebehandlung eingeschränkt wird. Dementsprechend werden die Eigenschaften des Kondensators 10 weiterverbessert.
  • Im ersten bis dritten Beispiel beträgt die Temperatur für die erste Wärmebehandlung 450 °C. Die Temperatur kann in einem Bereich von 300 °C bis einschließlich 450 °C liegen. Wenn die Temperatur in diesem Bereich liegt, verdichtet sich die unter Verwendung von Ozon-TEOS erzeugte Siliciumoxidschicht. Auf diese Art werden die Eigenschaften des Kondensators 10 weiterverbessert. Außerdem kann die erste Wärmebehandlung in einer Mischgasatmosphäre aus Sauerstoff und einem weiteren Gas anstelle der Sauerstoffatmosphäre ausgeführt werden. Wenn die Mischgasatmosphäre verwendet wird, wird der dielektrischen Schicht 8 Sauerstoff zugeführt, wobei somit die Eigenschaften des Kondensators 10 weiterverbessert werden.
  • Nach der ersten Wärmebehandlung ist es wünschenswert, dass die Ozon-TEOS-Schicht, die die zweite Zwischenlagen-Isolierschicht 151 bildet, eine Zugbeanspruchung von 1 × 107 dyn/cm2 bis einschließlich 2 × 109 dyn/cm2 besitzt. Wenn die Beanspruchung in der Ozon-TEOS-Schicht (zweite Zwischenlagen-Isolierschicht 151) in dem oben erwähnten Bereich liegt, auch nachdem die Volumenreduzierung der Ozon-TEOS-Schicht (zweite Zwischenlagen-Isolierschicht 151) wegen der Wärmebehandlung erfolgt, wird die auf den Kondensator 10 wirkende Beanspruchung verringert, wobei folglich eine Verschlechterung der Eigenschaften des Kondensators 10 eingeschränkt wird.
  • Im ersten bis dritten Beispiel wird die zweite Zwischenverbindung 17 aus einem Laminat gebildet, das Titan, Aluminium und Titannitrid enthält. Alternativ kann die zweite Zwischenverbindung 17 aus einem Laminat, das Titan und Aluminium enthält, oder einem Laminat, das Titan, Aluminium, Titan-Wolfram enthält, gebildet werden. Es werden dieselben Effekte erzielt.
  • Im ersten bis dritten Beispiel beträgt die Temperatur für die zweite Wärmebehandlung 400 °C. Die Temperatur kann in einem Bereich von 300 °C bis einschließlich 450 °C liegen. Wenn die Temperatur in diesem Bereich liegt, wird die Beanspruchung der zweiten Zwischenverbindung 17 verringert, während sich die zweite Zwischenverbindung 17 verdichtet. Die zweite Wärmebehandlung kann in einer Argonatmosphäre, einer Heliumatmosphäre oder einer Mischgasatmosphäre aus Stickstoff und diesen Gasen anstelle der Stickstoffatmosphäre ausgeführt werden. Dieselben Effekte des Erhaltens der dichten zweiten Zwischenverbindung 17 und der Verringerung ihrer Beanspruchung werden erzielt.
  • Wie oben beschrieben ist, wird gemäß der vorliegenden Erfindung die die auf den Kondensator wirkende Beanspruchung verringert. Da die Beanspruchung eine Zugbeanspruchung ist, wird außerdem die durch die Beanspruchung verursachte Verschlechterung der Eigenschaften des Kondensators eingeschränkt, wobei der Kondensator auf diese Weise zufrieden stellende Eigenschaften erhält. Eine Halbleitervorrichtung, die einen solchen Kondensator enthält, hat eine hervorragende Zuverlässigkeit, selbst wenn sie eine Struktur mit Mehrfachzwischenverbindung aufweist.

Claims (25)

  1. Halbleitervorrichtung, die umfasst: einen Kondensator (10), der auf einem Trägersubstrat (1) vorgesehen ist, auf dem eine integrierte Schaltung (4) vorhanden ist, der eine untere Elektrode (7), eine dielektrische Schicht (8), die aus einem dielektrischen Werkstoff mit einer hohen Dielektrizitätskonstante gebildet ist, oder eine ferroelektrische Schicht, und eine obere Elektrode (9) umfasst; eine erste Zwischenlagen-Isolierschicht (111), die so vorgesehen ist, dass sie den Kondensator (10) abdeckt; erste Zwischenverbindungen (14), die wahlweise auf der ersten Zwischenlagen-Isolierschicht (111) vorgesehen und mit der integrierten Schaltung (4) und mit dem Kondensator (10) über erste Kontaktlöcher (12), die in der ersten Zwischenlagen-Isolierschicht (111) ausgebildet sind, elektrisch verbunden sind; eine zweite Zwischenlagen-Isolierlage, die aus einer zweiten Zwischenlagen-Isolierschicht (151) aus Ozon-TEOS direkt auf den ersten Zwischenverbindungen besteht, um so die ersten Zwischenverbindungen (14) wenigstens über einem Bereich, in dem der Kondensator (10) vorgesehen ist, abzudecken; zweite Zwischenverbindungen (17), die wahlweise auf der zweiten Zwischenlagen-Isolierschicht (151) vorgesehen sind und mit entsprechenden ersten Zwischenverbindungen (14) über zweite Kontaktlöcher (16), die in der zweiten Zwischenlagen-Isolierschicht (151) gebildet sind, elektrisch verbunden sind; und eine Passivierungslage (18), die so vorgesehen ist, dass sie die zweiten Zwischenverbindungen (17) abdeckt.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die zweiten Zwischenverbindungen (17) auf der zweiten Zwischenlagen-Isolierschicht (151) vorgesehen sind, um wenigstens einen Teil des Kondensators (10) abzudecken.
  3. Halbleitervorrichtung nach Anspruch 1, bei der die Passivierungslage (18) aus einem Laminat gebildet ist, das eine Siliciumoxidschicht und eine Silciumnitridschicht umfasst.
  4. Halbleitervorrichtung nach Anspruch 1, die ferner eine Wasserstoffversorgungslage (19) umfasst, die zwischen den ersten Zwischenverbindungen (14) und der zweiten Zwischenlagen-Isolierschicht (151) mit Ausnahme eines Bereichs, in dem der Kondensator (10) vorgesehen ist, vorgesehen ist.
  5. Halbleitervorrichtung nach Anspruch 1, bei der die ersten Zwischenverbindungen (14) gebildet sind aus einem Laminat, das Titan, Titannitrid, Aluminium und Titannitrid enthält; einem Laminat, das Titan, Titannitrid und Aluminium enthält; einem Laminat, das Titan, Titan-Wolfram, Aluminium und Titan-Wolfram enthält; oder einem Laminat, das Titan, Titan-Wolfram und Aluminium enthält.
  6. Halbleitervorrichtung nach Anspruch 1, bei der ein Si-OH-Haftabsorptionskoeffizient der zweiten Zwischenlagen-Isolierschicht (151) bei einer Wellenlänge von 3450 cm–1 einen Wert von 800 cm–1 oder weniger hat.
  7. Halbleitervorrichtung nach Anspruch 1, bei der die zweite Zwischenlagen-Isolierschicht (151) eine Zugbeanspruchung von 1 × 107 dyn/cm2 bis 3 × 109 dyn/cm2, 1 dyn/cm2 = 1 μbar, einschließlich besitzt.
  8. Halbleitervorrichtung nach Anspruch 1, bei der die zweite Zwischenlagen-Isolierschicht (151) eine Dicke im Bereich von 0,3 μm bis 1 μm einschließlich besitzt.
  9. Halbleitervorrichtung nach Anspruch 1, bei der die zweiten Zwischenverbindungen (17) gebildet sind aus einem Laminat, das Titan, Aluminium und Titannitrid enthält, einem Laminat, das Titan und Aluminium enthält; oder einem Laminat, das Titan, Aluminium und Titan-Wolfram enthält.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst: sequentielles Ausbilden einer unteren Elektrode (7), einer dielektrischen Schicht (8), die aus einem dielektrischen Werkstoff mit einer hohen Dielektrizitätskonstante gebildet ist, oder einer ferroelektrischen Schicht und einer oberen Elektrode (9) auf einem Trägersubstrat (1), auf dem sich eine integrierte Schaltung (4) befindet, wodurch ein Kondensator (10) gebildet wird; Bilden einer ersten Zwischenlagen-Isolierschicht (111), um den Kondensator (10) abzudecken; Bilden erster Kontaktlöcher (12) in der ersten Zwischenlagen-Isolierschicht (111); wahlweises Bilden erster Zwischenverbindungen (14) in den ersten Kontaktlöchern (12) und auf einem vorgeschriebenen Bereich der ersten Zwischenlagen-Isolierschicht (111), um so mit der integrierten Schaltung (4) und mit dem Kondensator (10) elektrisch verbunden zu werden; Bilden einer zweiten Zwischenlagen-Isolierlage, die aus einer zweiten Zwischenlagen-Isolierschicht (151) aus Ozon-TEOS direkt auf den ersten Zwischenverbindungen (14) unter Verwendung einer thermischen CVD ohne Erregung von Plasma, um so die ersten Zwischenverbindungen wenigstens über einem Bereich, in dem der Kondensator (10) vorgesehen ist, abzudecken; Beaufschlagen der ersten Zwischenverbindungen (14) mit einer ersten Wärmebehandlung, nachdem die zweite Zwischenlagen-Isolierschicht (151) gebildet worden ist; Bilden zweiter Kontaktlöcher (16) in der zweiten Zwischenlagen-Isolierschicht (151); wahlweises Bilden zweiter Zwischenverbindungen (17) in den zweiten Kontaktlöchern (16) in einem vorgeschriebenen Bereich der zweiten Zwischenlagen-Isolierschicht (151), um so mit den ersten Zwischenverbindungen (14) elektrisch verbunden zu werden; Beaufschlagen der zweiten Zwischenverbindungen (17) mit einer zweiten Wärmebehandlung, nachdem die zweite Zwischenlagen-Isolierschicht (151) gebildet worden ist; und Bilden einer Passivierungslage (18), um so die zweiten Zwischenverbindungen (17) abzudecken.
  11. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, die ferner den Schritt des Zurückätzens der zweiten Zwischenlagen-Isolierschicht (151) unter Verwendung der zweiten Zwischenverbindung (17) als eine Maske in einem Ausmaß, dass die ersten Zwischenverbindungen (14) fast freigelegt sind, umfasst.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, bei dem der Schritt des Bildens der zweiten Zwischenverbindungen (17) den Schritt des Bildens der zweiten Zwischenverbindungen (17), um wenigstens einen Teil des Kondensators (10) abzudecken, umfasst.
  13. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, bei dem: die Passivierungslage (18) aus einem Laminat gebildet wird, das eine Siliciumoxidschicht und eine Siliciumnitridschicht umfasst, und die Siliciumoxidschicht durch eine Normaldruck-CVD, eine Niederdruck-CVD oder eine Plasma-CVD unter Verwendung von Silan, Disilan oder Ozon-TEOS gebildet wird, um eine Zugbeanspruchung zu erzielen.
  14. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, das ferner die folgenden Schritte umfasst: nach der Bildung der ersten Zwischenverbindungen (14) Bilden einer Wasserstoffversorgungslage (19) auf den ersten Zwischenverbindungen (14) mit Ausnahme eines Bereichs, in dem der Kondensator (10) vorgesehen ist; und Ausführen einer dritten Wärmebehandlung.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 14, bei dem die Wasserstoffversorgungslage (19) durch Plasma-CVD entweder aus Siliciumnitrid oder aus Siliciumnitridoxid gebildet wird.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 14, bei dem die dritte Behandlung, die nach der Bildung der Wasserstoffversorgungslage (19) ausgeführt wird, bei einer Temperatur im Bereich von 300 °C bis 450 °C einschließlich ausgeführt wird.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 14, bei der die dritte Behandlung, die nach der Bildung der Wasserstoffversorgungslage (19) ausgeführt wird, in einer Sauerstoffatmosphäre, einer Stickstoffatmosphäre, einer Argonatmosphäre oder einer Atmosphäre aus einem Gemisch dieser Gase ausgeführt wird.
  18. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, bei dem die erste Zwischenlagen-Isolierschicht (111) aus Siliciumoxid durch eine Normaldruck-CVD oder eine Niederdruck-CVD unter Verwendung von Silan, Disilan oder Ozon-TEOS gebildet wird.
  19. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, bei dem die erste Zwischenlagen-Isolierschicht (111) aus mit Phosphor dotiertem Siliciumoxid mit einer Normaldruck-CVD oder einer Niederdruck-CVD gebildet wird.
  20. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, bei dem eine Ozonkonzentration bei der Bildung der zweiten Zwischenlagen-Isolierschicht (151) bei Verwendung von Ozon-TEOS auf einen Wert von 5,5 % oder mehr gesetzt wird.
  21. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, bei dem die zweite Zwischenlagen-Isolierschicht (151), nachdem sie mit der ersten Wärmebehandlung beaufschlagt worden ist, eine Zugbeanspruchung von 1 × 107 dyn/cm2 bis 2 × 109 dyn/cm2, 1 dyn/cm2 = 1 μbar, einschließlich besitzt.
  22. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, bei dem die erste Wärmebehandlung bei einer Temperatur im Bereich von 300 °C bis 450 °C einschließlich ausgeführt wird.
  23. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, bei dem die erste Wärmebehandlung in einer Atmosphäre, die wenigstens Sauerstoff enthält, ausgeführt wird.
  24. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, bei dem die zweite Wärmebehandlung bei einer Temperatur im Bereich von 300 °C bis 450 °C einschließlich ausgeführt wird.
  25. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, bei dem die zweite Wärmebehandlung in einer Atmosphäre ausgeführt wird, die Stickstoff und/oder Argon und/oder Helium enthält.
DE69831903T 1997-06-24 1998-06-24 Halbleiterbauelement mit Kondensator und deren Herstellungsmethode Expired - Lifetime DE69831903T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16699197 1997-06-24
JP16699197 1997-06-24

Publications (2)

Publication Number Publication Date
DE69831903D1 DE69831903D1 (de) 2006-03-02
DE69831903T2 true DE69831903T2 (de) 2006-04-20

Family

ID=15841375

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69831903T Expired - Lifetime DE69831903T2 (de) 1997-06-24 1998-06-24 Halbleiterbauelement mit Kondensator und deren Herstellungsmethode

Country Status (6)

Country Link
US (4) US6849887B2 (de)
EP (1) EP0887864B1 (de)
KR (1) KR100339327B1 (de)
CN (1) CN1215914A (de)
DE (1) DE69831903T2 (de)
TW (1) TW396454B (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424900B2 (ja) * 1997-10-24 2003-07-07 松下電器産業株式会社 半導体装置およびその製造方法
KR100268453B1 (ko) * 1998-03-30 2000-11-01 윤종용 반도체 장치 및 그것의 제조 방법
TW460748B (en) * 1998-05-26 2001-10-21 Matsushita Electronics Corp Capacitor and method for fabricating the same
US6194328B1 (en) * 1998-12-09 2001-02-27 Advanced Micro Devices, Inc. H2 diffusion barrier formation by nitrogen incorporation in oxide layer
JP3251256B2 (ja) * 1999-03-01 2002-01-28 沖電気工業株式会社 半導体装置の製造方法
US6600185B1 (en) * 1999-03-10 2003-07-29 Oki Electric Industry Co., Ltd. Ferroelectric capacitor with dielectric lining, semiconductor memory device employing same, and fabrication methods thereof
KR100333641B1 (ko) * 1999-06-30 2002-04-24 박종섭 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법
KR100309077B1 (ko) * 1999-07-26 2001-11-01 윤종용 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법
JP4357076B2 (ja) * 2000-03-27 2009-11-04 株式会社東芝 強誘電体メモリ及びその製造方法
JP3644887B2 (ja) 2000-04-11 2005-05-11 松下電器産業株式会社 半導体装置およびその製造方法
JP3907921B2 (ja) * 2000-06-19 2007-04-18 富士通株式会社 半導体装置の製造方法
JP4008651B2 (ja) * 2000-10-31 2007-11-14 株式会社東芝 半導体装置とその製造方法
US20030124324A1 (en) * 2001-11-27 2003-07-03 Kappler Safety Group Breathable blood and viral barrier fabric
US6531325B1 (en) * 2002-06-04 2003-03-11 Sharp Laboratories Of America, Inc. Memory transistor and method of fabricating same
JP2004039699A (ja) * 2002-06-28 2004-02-05 Fujitsu Ltd 半導体装置及びその製造方法
CN1666316A (zh) * 2002-07-03 2005-09-07 东京电子株式会社 对半导体处理参数进行非侵入式测量和分析的方法和装置
JP3835403B2 (ja) * 2002-11-26 2006-10-18 セイコーエプソン株式会社 電気光学装置及び電子機器
US7083694B2 (en) * 2003-04-23 2006-08-01 Integrated Materials, Inc. Adhesive of a silicon and silica composite particularly useful for joining silicon parts
US7785672B2 (en) * 2004-04-20 2010-08-31 Applied Materials, Inc. Method of controlling the film properties of PECVD-deposited thin films
JP2006049413A (ja) * 2004-08-02 2006-02-16 Fujitsu Ltd 半導体装置及びその製造方法
GB2421106A (en) * 2004-12-07 2006-06-14 Hewlett Packard Development Co A method and apparatus for preparing variable-data documents for publishing
KR100865365B1 (ko) * 2005-01-12 2008-10-24 샤프 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
WO2006092846A1 (ja) 2005-03-01 2006-09-08 Fujitsu Limited 半導体装置及びその製造方法
JP4546371B2 (ja) * 2005-09-20 2010-09-15 パナソニック株式会社 半導体装置およびその製造方法
US20070147462A1 (en) * 2005-12-23 2007-06-28 Wilcox Dale R Rapid heating and cooling furnace
KR100681677B1 (ko) * 2005-12-29 2007-02-09 동부일렉트로닉스 주식회사 반도체 소자의 이중 층간 절연막 형성 방법
JP5567247B2 (ja) * 2006-02-07 2014-08-06 セイコーインスツル株式会社 半導体装置およびその製造方法
JP2007311539A (ja) * 2006-05-18 2007-11-29 Nec Electronics Corp 半導体装置
KR100853794B1 (ko) * 2006-09-12 2008-08-25 동부일렉트로닉스 주식회사 언더컷 방지를 위한 이미지 센서의 제조 방법
JP2009231445A (ja) * 2008-03-21 2009-10-08 Toshiba Corp 半導体記憶装置
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
CN104779149A (zh) * 2014-01-15 2015-07-15 无锡华润上华半导体有限公司 半导体器件的金属电极制造方法
US20160086960A1 (en) * 2014-09-22 2016-03-24 Texas Instruments Incorporated Low-Temperature Passivation of Ferroelectric Integrated Circuits for Enhanced Polarization Performance
CN107316817B (zh) * 2016-04-26 2020-08-25 中芯国际集成电路制造(上海)有限公司 封装件及其制造方法
JP6540650B2 (ja) * 2016-10-19 2019-07-10 株式会社村田製作所 半導体装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03133131A (ja) 1989-10-18 1991-06-06 Mitsubishi Electric Corp 半導体装置
US5132774A (en) 1990-02-05 1992-07-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including interlayer insulating film
US5250468A (en) 1990-02-05 1993-10-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device including interlaying insulating film
JP3131982B2 (ja) 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
DE69225082T2 (de) * 1991-02-12 1998-08-20 Matsushita Electronics Corp Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
US5650359A (en) 1991-05-06 1997-07-22 Texas Instruments Incorporated Composite dielectric passivation of high density circuits
EP0516031A1 (de) * 1991-05-29 1992-12-02 Ramtron International Corporation Ferroelektrische Stapelspeicherzelle und Herstellungsverfahren
EP0557937A1 (de) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozongasverarbeitung für ferroelektrischen Speicherschaltungen
EP0651677B1 (de) * 1992-07-08 1997-10-01 Nordson Corporation Vorrichtung und verfahren zum aufbringen von schaumbeschichtungen
US5344797A (en) 1992-10-30 1994-09-06 At&T Bell Laboratories Method of forming interlevel dielectric for integrated circuits
JPH06291317A (ja) 1993-03-30 1994-10-18 Sony Corp 薄膜トランジスタ
JPH06350083A (ja) 1993-06-11 1994-12-22 Natl Space Dev Agency Japan<Nasda> セラミックス封止型半導体装置
JPH0737988A (ja) 1993-07-20 1995-02-07 Hitachi Ltd 半導体集積回路装置の製造方法
US5439840A (en) 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
EP0738013B1 (de) * 1993-08-05 2003-10-15 Matsushita Electric Industrial Co., Ltd. Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JPH07161952A (ja) 1993-12-06 1995-06-23 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP3603229B2 (ja) 1994-02-09 2004-12-22 富士通株式会社 半導体記憶装置
US5503882A (en) 1994-04-18 1996-04-02 Advanced Micro Devices, Inc. Method for planarizing an integrated circuit topography
DE69529493T2 (de) 1994-06-20 2003-10-30 Canon Kk Anzeigevorrichtung und Verfahren zu ihrer Herstellung
US5789762A (en) * 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JP3368726B2 (ja) * 1995-08-07 2003-01-20 ヤマハ株式会社 半導体記憶装置とその製造方法
JP3184771B2 (ja) 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
US6004839A (en) * 1996-01-17 1999-12-21 Nec Corporation Semiconductor device with conductive plugs
US5872401A (en) 1996-02-29 1999-02-16 Intel Corporation Deposition of an inter layer dielectric formed on semiconductor wafer by sub atmospheric CVD
JP3027941B2 (ja) * 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
US5750419A (en) * 1997-02-24 1998-05-12 Motorola, Inc. Process for forming a semiconductor device having a ferroelectric capacitor
US6130102A (en) * 1997-11-03 2000-10-10 Motorola Inc. Method for forming semiconductor device including a dual inlaid structure

Also Published As

Publication number Publication date
EP0887864A1 (de) 1998-12-30
US6174822B1 (en) 2001-01-16
EP0887864B1 (de) 2005-10-19
US20020149082A1 (en) 2002-10-17
US20050082638A1 (en) 2005-04-21
DE69831903D1 (de) 2006-03-02
CN1215914A (zh) 1999-05-05
KR100339327B1 (ko) 2002-11-23
KR19990007448A (ko) 1999-01-25
TW396454B (en) 2000-07-01
US6849887B2 (en) 2005-02-01
US20020056861A1 (en) 2002-05-16

Similar Documents

Publication Publication Date Title
DE69831903T2 (de) Halbleiterbauelement mit Kondensator und deren Herstellungsmethode
DE69635953T2 (de) VERFAHREN ZUR HERSTELLUNG EINER Ta205 DIELEKTRISCHEN SCHICHT
DE10000005C1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
EP0931355B1 (de) Halbleiteranordnung mit geschützter barriere für eine stapelzelle
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE4140180C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE19649670C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator
DE10100695A1 (de) Halbleitervorrichtung
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE10120302A1 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
DE10207130B4 (de) Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht
EP0859405A2 (de) Herstellverfahren für eine erhabene Kondensatorelektrode
DE19824774C2 (de) Verfahren zum Herstellen eines Kondensators in einem Halbleiterbauteil
EP1114451A1 (de) Mikroelektronische struktur, verfahren zu deren herstellung und deren verwendung in einer speicherzelle
DE19950540A1 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE10121657B4 (de) Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
DE19620833C2 (de) Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung
DE19640448C1 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem Kondensator
DE19640244A1 (de) Kondensator mit einem Elektrodenkern und einer dünnen Edelmetallschicht als erster Elektrode
DE19919110C2 (de) Verfahren zum Strukturieren einer Metall- oder Metallsilizidschicht sowie ein mit diesem Verfahren hergestellter Kondensator

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP