JP3368726B2 - 半導体記憶装置とその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、強誘電体キャパシ
タを用いた半導体メモリに関する。

【０００２】

【従来の技術】今日用いられているメモリの種類には、
大きく分けて、不揮発性メモリと揮発性メモリがある。
不揮発性メモリとは、電源が切断され、電力等のエネル
ギーが供給されなくても書き込まれた記憶内容が消失し
ないメモリをいい、例えばフラッシュメモリ、磁気テー
プ、及び磁気フロッピーディスク等がある。

【０００３】揮発性メモリとは、電源が切断されると記
憶内容が消失してしまうメモリをいい、例えばスタティ
ックランダムアクセスメモリ（ＳＲＡＭ）やダイナミッ
クランダムアクセスメモリ（ＤＲＡＭ）といった半導体
メモリがある。

【０００４】１個のトランジスタと１個のキャパシタか
ら構成されるシンプルなメモリセル構造を有するＤＲＡ
Ｍは、高集積化が可能であり、今日のデータ処理装置で
は重要な半導体メモリである。ただしＤＲＡＭは揮発性
メモリであり、記憶を維持する為には、電源を投入し続
けておく必要がある。

【０００５】しかし、メモリセルを構成するキャパシタ
として、強誘電体層を一対の電極間に挟んだ強誘電体キ
ャパシタを用いると、そのメモリ性を有する分極特性に
より、不揮発性メモリの特性を兼ね添える半導体メモリ
を作ることができる。

【０００６】図６に、強誘電体キャパシタを用いた半導
体メモリセルの等価回路の例を示す。メモリセルは、１
個のトランジスタＴｓと１個の強誘電体キャパシタＣＦ
を有し、その回路構成は一般的なＤＲＡＭ回路とほぼ等
しい。

【０００７】図に示すように、トランジスタＴｓの制御
端子はワード線に接続され、一方の電流端子はビット線
に接続されている。他方の電流端子は強誘電体キャパシ
タＣＦの一対の電極の一方に接続されている。強誘電体
キャパシタＣＦの他方の電極はプレート線に接続されて
いる。

【０００８】メモリセルアレイにおいては、複数のワー
ド線が一方向（水平方向）に配列され、複数のビット線
が交差する他方向（垂直方向）に配列されて、各交点で
行列構造を形成する。また、プレート線は、通常ワード
線と同一方向に配列される。

【０００９】図７（Ａ）および図７（Ｂ）は、従来の強
誘電体キャパシタを用いたメモリセルの構造を示す断面
図である。まず、図７（Ａ）に示すメモリセルの構造に
ついて説明する。半導体基板５１の表面層には、不純物
が拡散されたウェル領域５２が形成されている。ウェル
領域５２の表面には、フィールド酸化膜５３によって活
性領域が画定されている。

【００１０】この活性領域には、ソース領域５４ａ、ド
レイン領域５４ｂおよびゲート酸化膜５３ａを介して形
成されたゲート電極５５を有するトランジタが形成され
ている。トランジスタとフィールド酸化膜５３を覆い、
基板全面に層間絶縁膜５６が形成されている。

【００１１】フィールド酸化膜５３上に積層された層間
絶縁膜５６の表面上には、下部電極配線層５８、強誘電
体層５９、及び上部電極６０ａからなる強誘電体キャパ
シタが形成されている。キャパシタの誘電体膜として
は、例えばＰｂＺｒ_1-x Ｔｉ_xＯ₃ （０．３≦ｘ≦０．
６）（ＰＺＴ）等が用いられる。一般に、この膜はゾル
ゲル法で形成される。

【００１２】ＰＺＴ等の強誘電体材料は、酸素を遊離し
電極を酸化し易い為、強誘電体層に接続する上部電極６
０ａおよび下部電極配線層５８の材料は、酸化されにく
い金属、例えば白金（Ｐｔ）等の貴金属が用いられる。

【００１３】下部電極配線層５８と強誘電体層５９は、
導電膜と強誘電体膜を連続して積層した後、１つのエッ
チングマスクを用い連続的にエッチングすることで得ら
れる。この下部電極配線層５８の一部は、複数の強誘電
体キャパシタの下部電極同士を電気的に接続するプレー
ト線となる。

【００１４】下部電極配線層５８と強誘電体層５９の２
層をパターニングした後、さらに導電膜を成膜し、この
膜をエッチングして上部電極６０ａを形成する。強誘電
体キャパシタを覆って、層間絶縁膜６１が形成されてい
る。強誘電体キャパシタの上部電極６０ａとトランジス
タのドレイン領域５４ｂは、配線６２により電気的に接
続されている。

【００１５】トランジスタのソース領域５４ａは、ビッ
ト線６３に接続されている。次に、図７（Ｂ）に示すメ
モリセルの構造について説明する。図７（Ａ）に示すメ
モリセルとの違いは、高集積化の為に強誘電体キャパシ
タをフィールド酸化膜上ではなくトランジスタ領域上に
重ねて形成していることと、強誘電体キャパシタの下部
電極ではなく、上部電極をプレート線と同一の配線層で
形成していることである。

【００１６】図７（Ａ）と同様に、半導体基板５１の表
面層に、ウェル領域５２が形成されている。ウェル領域
５２の表面に、フィールド酸化膜５３によって活性領域
が画定されている。この活性領域には、ソース領域５４
ａ、ドレイン領域５４ｂ、およびゲート酸化膜５３ａを
介して形成されたゲート電極５５を有するトランジスタ
が形成されている。

【００１７】このトランジスタおよびフィールド酸化膜
５３を覆って層間絶縁膜５６が形成されている。層間絶
縁膜５６を介してトランジスタ領域上に下部電極５８ａ
が形成される。下部電極５８ａは、層間絶縁膜５６に形
成されたコンタクトホールを埋める導電性プラグ５７に
より、ドレイン領域５４ｂと電気的に接続される。

【００１８】下部電極５８ａの上には、強誘電体層５９
と上部電極配線層６０の２層が形成されている。この２
層は、連続に成膜した後、１つのエッチングマスクを用
いてエッチングされる。

【００１９】上部電極配線層６０及び強誘電体層５９
は、図中の紙面に垂直な方向に延在している。上部電極
配線層６０は、複数のキャパシタの上部電極同士を接続
するプレート線としても作用する。

【００２０】強誘電体キャパシタは層間絶縁膜６１で覆
われている。ソース領域５４ａは、層間絶縁膜５６およ
び層間絶縁膜６１に形成されたコンタクトホールを介し
ビット線６３に接続されている。

【００２１】

【発明が解決しようとする課題】従来のメモリセル構造
では、強誘電体キャパシタを構成する上下いずれかの電
極とプレート線を同一配線層で形成している。電極は、
強誘電体層との反応性の問題からＰｔ等の耐酸化性材料
を用いる必要がある為、配線層も同じＰｔ等の材料で形
成される。この場合、配線抵抗を下げる必要性からＰｔ
膜の厚みは約１００ｎｍ程度の厚い膜とする必要があっ
た。

【００２２】プレート線や電極の形成には、エッチング
工程が伴う。Ｐｔはそもそも難エッチング材料である上
に、上述のように膜厚が厚い為、エッチングに長時間を
要していた。

【００２３】また、強誘電体キャパシタの上下いずれか
一方の電極とプレート線は同一配線層で形成し、他方の
電極はトランジスタに対応して、各メモリセルごとに独
立に形成していた。電極とプレート線を含む配線層のパ
ターンと他方の電極のパターンは異なる為、上下の電極
およびその間に挟まれた誘電体層の３層を一度のエッチ
ング工程で同時にパターニングすることはできず、強誘
電体キャパシタのパターニングには、少なくとも２度の
エッチング工程を必要としていた。

【００２４】この２度のエッチング工程において、強誘
電体層と上下いずれかの電極の接触面は、レジストパタ
ーニング工程等で露出することになる。この時接触面が
汚染されることがあり、両者の膜の密着性が低下した
り、強誘電体キャパシタの分極特性に悪影響を与えたり
することがあった。

【００２５】また、図７（Ｂ）に示したようなトランジ
スタ領域に重ねて強誘電体キャパシタを積層するメモリ
セルの構成では、凹凸のある下地表面に強誘電体キャパ
シタを形成する必要がある。

【００２６】強誘電体層は、一般にゾルゲル法を用いて
形成される為、その膜厚はスピナを用いてゾル液を回転
塗布した際の塗布膜の厚みで決まる。流動性あるゾル液
の表面は平坦化される傾向にある為、下地表面に凹凸が
あると、必然的に膜厚のばらつきが生じる。この膜厚の
ばらつきが強誘電体キャパシタの分極特性のばらつきを
発生させていた。

【００２７】本発明は、良好な特性の強誘電体キャパシ
タを有する半導体記憶装置とその作製方法を提供する。

【００２８】

【課題を解決するための手段】 本発明の１観点によれ
ば、半導体領域と絶縁体領域とからなる表面を有する基
板と、前記半導体領域に形成され、ソース領域、ドレイ
ン領域及びゲート電極を有し、前記基板の表面に行列状
に配置された複数のトランジスタと、前記複数のトラン
ジスタのゲート電極同士を各列ごとに接続するワード線
と、前記ゲート電極と同一の導電材料から構成され、前
記絶縁体領域上に直接形成されワード線と並列に列方向
に配置されるプレート線と、前記トランジスタ及び前記
プレート線を覆って形成される第１層間絶縁膜と、前記
第１層間絶縁膜を貫通し前記プレート線の表面に達する
行列状に配置された第１導電性プラグと、前記各第１導
電性プラグに電気的に接続されて形成された第１電極
と、その上の強誘電体層、及び更にその上の第２電極が
この順に前記第１層間絶縁膜の表面上に積層され、第１
電極、強誘電体層、及び第２電極が同一の平面形状を有
し、行列状に配置された複数の強誘電体キャパシタと、
前記強誘電体キャパシタ及び前記第１層間絶縁膜を覆っ
て形成される第２層間絶縁膜と、前記第１層間絶縁膜及
び前記第２層間絶縁膜を貫通し前記トランジスタのドレ
イン領域に達する第２導電性プラグと、前記第２電極と
前記第２導電性プラグを電気的に接続する金属配線と、
前記複数のトランジスタのソース領域同士を各行ごとに
接続するビット線とを有する半導体記憶装置が提供され
る。

【００２９】 本発明の他の観点によれば、半導体表面
を有する基板を準備する工程と、前記半導体表面に、ソ
ース領域、ドレイン領域、及びゲート電極を有するトラ
ンジスタを形成する工程と、前記トランジスタを覆って
層間絶縁膜を形成する工程と、前記層間絶縁膜上に第１
導電膜、強誘電体膜及び第２導電膜の３層をこの順番に
連続して積層する工程と、さらに、前記３層を同一のエ
ッチングマスクを用いて連続的にエッチングして、第１
電極、強誘電体層、および第２電極からなる強誘電体キ
ャパシタをパターニングする工程と、前記第２電極と前
記ドレイン領域を電気的に接続する工程とを有し、前記
トランジスタを形成する工程が、前記基板上に、導電膜
を形成する工程と、前記導電膜を選択的にエッチングし
て、複数の前記ゲート電極と共に、ゲート電極を接続す
るワード線、ワード線と並列なプレート線をパターニン
グする工程と、複数の前記ゲート電極をマスクとして複
数の該ゲート電極の両側の前記半導体表面にそれぞれ不
純物を添加して、複数の前記ソース領域及びドレイン領
域を形成する工程とを有し、さらに、前記層間絶縁膜を
形成する工程の後、前記積層する工程の前に、前記層間
絶縁膜に、前記プレート線の一部表面を露出するように
各トランジスタごとにコンタクトホールを形成し、該コ
ンタクトホールを埋める導電性プラグを形成する工程を
有し、前記積層する工程が、前記導電性プラグの上面に
直接接触するように、前記第１導電膜を形成する工程を
有し、前記強誘電体キャパシタをパターニングする工程
が、前記導電性プラグの上面を含む領域に、前記各導電
性プラグにそれぞれ１個の前記強誘電体キャパシタを接
続する工程とを有する半導体記憶装置の製造方法が提供
される。

【００３０】

【００３１】

【００３２】

【００３３】

【００３４】

【００３５】

【００３６】

【００３７】

【００３８】

【００３９】

【発明の実施の形態】第１の実施例によるメモリセルの
作製工程について説明する。まず、図１（Ａ）を参照し
て、半導体基板上にゲート酸化膜及びプレート線を形成
するまでの工程について説明する。ここまでの工程は、
通常のメタルオキサイドセミコンダクタ（ＭＯＳ）トラ
ンジスタの作製工程と同様である。尚、この実施例にお
いては、トランジスタとして、ｎチャネルＭＯＳトラン
ジスタを作製する場合を例にとって説明する。

【００４０】まず、熱酸化によりｎ型のＳｉ基板１の表
面上に酸化膜を形成する。この酸化膜表面上にスピナを
用いてレジスト膜を回転塗布する。露光現像工程を経
て、レジストパターンを形成する（以下、レジスト膜の
パターニングは、同様な方法で行うものとする）。

【００４１】このレジストパターンをエッチングマスク
として、基板表面の酸化膜をエッチングする。得られた
酸化膜のパターンとその上に残留しているレジストパタ
ーンをイオン注入マスクとして用い、ｐ型の導電性を付
与するイオン、例えばＢイオンをイオン注入する。この
時用いるイオン注入条件は、加速エネルギ３０ｋｅＶ、
イオン注入量１．５×１０^{1 3} ｃｍ^-2とする。

【００４２】残ったレジストパターンを除去する。Ｂイ
オンの注入層を約１１５０℃で熱処理してｐ型ウェル２
を形成する。この後、基板表面上の酸化膜を全てエッチ
ング除去する。再び半導体基板１表面を熱酸化し、膜厚
約１０ｎｍの薄い酸化膜を形成する。さらに基板全面
に、熱ＣＶＤ法（化学気相堆積法）を用いて膜厚約１４
０ｎｍの窒化シリコン膜を形成する。

【００４３】この窒化シリコン膜表面に、フィールド酸
化膜を形成したい領域のみの窒化シリコン膜面が露出す
るように、レジスト膜パターンを形成する。このレジス
ト膜パターンをエッチングマスクとして、エッチングガ
スとしてＣＦ₄ を用いて、窒化シリコン膜をドライエッ
チングする。活性領域のみを覆う窒化シリコン膜のパタ
ーンを得る。残ったレジスト膜パターンは、この後除去
する。

【００４４】この窒化シリコン膜パターンを耐酸化性マ
スクとして、約１１００℃で熱酸化を行う。図１（Ａ）
に示すように膜厚約４００ｎｍのフィールド酸化膜３が
形成される。このフィールド酸化膜３によりトランジス
タを作製する活性領域が画定される。この後、残った窒
化シリコン膜パターンはエッチング除去する。

【００４５】残された活性領域上の薄い酸化膜をトラン
ジスタのゲート酸化膜３ａとしてもよいが、より良質な
ゲート酸化膜を得る為に、残された酸化膜を窒化シリコ
ン膜パターンと一緒にエッチング除去し、基板表面に新
たに約１０ｎｍの熱酸化膜を形成し、これをゲート酸化
膜３ａとして用いる。

【００４６】次に、ゲート電極４とプレート線５を形成
する。まず減圧ＣＶＤ法を用いて、基板表面に膜厚約３
００ｎｍのポリシリコン膜を形成する。原料ガスとして
ＳｉＨ₄ を用い、雰囲気圧力は０．３Ｔｏｒｒ、基板温
度は約６００℃とする。

【００４７】さらにこのポリシリコン膜に導電性を付与
する為、ｎ型の不純物である燐（Ｐ）を膜中に添加す
る。イオン注入法を用いてＰの添加を行う場合は、加速
エネルギ３０ｋｅＶ、イオン注入量１０¹⁶ｃｍ^-2の条件
で行う。シート抵抗約３０Ω／□のポリシリコン膜を得
ることができる。

【００４８】あるいはオキシ塩化リン（ＰＯＣｌ₃ ）雰
囲気中でポリシリコン膜を８００〜９００℃で熱処理す
ることによっても、Ｐをポリシリコン膜中に拡散させる
ことができる。Ｐの添加量の目安は、１０²⁰ｉｏｎｓ／
ｃｍ³ とする。

【００４９】不純物がドープされたポリシリコン膜上
に、レジストパターンを形成する。このレジストパター
ンをエッチングマスクとして、ポリシリコン膜をエッチ
ングし、ゲート電極４とプレート線５を同時に形成す
る。

【００５０】このように、同一の導電材料で、ゲート電
極とプレート線を形成すれば、成膜工程や、フォトリソ
工程を省略化することができる。図１（Ｂ）に示すよう
に、ゲート電極４をイオン注入マスクとして、不純物イ
オンのイオン注入を行い、ソース領域６ａとドレイン領
域６ｂを形成する。例えば、加速エネルギ８０ｋｅＶ、
イオン注入量５．０×１０^{1 5} ｃｍ^-2の条件で砒素（Ａ
ｓ）イオンを基板面に注入する。このイオン注入条件
で、Ａｓイオンは薄いゲート酸化膜３ａは通過するが、
厚いフィールド酸化膜３は通過しない。

【００５１】この後、基板を９００℃で約３０分間のア
ニールにより、注入されたＡｓイオンを活性化し、トラ
ンジスタのソース領域６ａとドレイン領域６ｂを形成す
る。図１（Ｃ）に示すように、常圧ＣＶＤを用いて、膜
厚約１０００ｎｍのボロンフォスフォシリケートガラス
（ＢＰＳＧ）膜を成膜して、層間絶縁膜７を形成する。
尚、図に示すように層間絶縁膜７の表面には下地表面の
凹凸形状を反映した凹凸が形成される。

【００５２】層間絶縁膜７上にレジストパターンを形成
する。このレジストパターンをエッチングマスクとし
て、層間絶縁膜７をドライエッチングし、プレート線５
の一部表面を露出させるコンタクトホールを形成する。

【００５３】図２（Ａ）に示すように、フッ化タングス
テン（ＷＦ₆ ）ガスの還元反応を利用した選択ＣＶＤに
より、コンタクトホール内に露出したＳｉ面のみを選択
的に埋めるＷプラグ８を形成する。

【００５４】図２（Ｂ）に示すように、ＣＭＰ（化学／
機械的研磨）法によって、表面の凹凸を無くすように、
層間絶縁膜７とＷプラグ８を表面から削っていく。例え
ば、表面の最も高い部分から約５００ｎｍ削り、表面を
ほぼ平坦化する。

【００５５】尚、ＣＭＰ法に限らず、例えばエッチバッ
ク法を用いて基板表面の平坦化を行ってもよい。エッチ
バック法は、基板表面にＳＯＧ膜を塗布し、ＳＯＧ塗布
液の流動性によって、予め平坦な塗布表面を形成した
後、表面からＳＯＧ膜およびその下層の膜を等速度でエ
ッチングして平坦な表面を得る方法である。この場合、
Ｗプラグ８の上面が露出するまでエッチングする。

【００５６】図２（Ｃ）に示すように、平坦化した基板
表面上に、スパッタ法でＰｔ膜９、ゾルゲル法でＰＺＴ
（ＰｂＺｒ_1-x Ｔｉ_X Ｏ₃ ）膜１０、さらにスパッタ法
Ｐｔ膜１１を連続して積層する。

【００５７】ここで用いるゾルゲル法は、前駆体を含む
ゾル溶液を基板面に塗布した後、加熱により溶媒を蒸発
させ、ゾル液をゲル化することで膜を形成する方法であ
る。ゾル溶液中の前駆体は、金属アルコキシド等を用い
た化学的生成法で生成する。作製する膜の組成比を金属
アルコキシドの投入比で容易に制御できる。成膜が常圧
で行えるので複雑な装置を必要としないで済む。

【００５８】ＰＺＴ膜の作製手順としては、まずＰＺＴ
の前駆体、例えばＰｂ（ＣＨ₃ ＣＯＯ）₂ ・３Ｈ₂ Ｏ、
Ｚｒ（ｎ−ＯＣ₄ Ｈ₉ ）₄ 、Ｔｉ（ｉ−ＯＣ₃ Ｈ₇ ）₄
とを溶媒中に含むゾル液を作製する。スピナ等を用い
て、Ｐｔ膜９上にゾル液を回転塗布する。膜厚約１００
ｎｍのゾル液の層が形成される。

【００５９】層間絶縁膜７の表面は平坦化されている
為、Ｐｔ膜９の表面も平坦であり、この上に塗布するゾ
ル液の層の厚みをほぼ均一にすることができる。この
後、高速熱アニール（ＲＴＡ）法を用いて約６００度で
約３０秒間加熱して、ゾル液をゲル化すれば、ＰＺＴ膜
１０が得られる。

【００６０】Ｐｔ膜９とＰｔ膜１１の膜の厚みは、それ
ぞれ２０ｎｍ、５０ｎｍとする。Ｐｔ膜１１の膜厚が、
Ｐｔ膜９の膜厚より厚いのは、この先の工程で配線と接
続する必要があり、両者のコンタクト特性を良好にする
為、予め接触表面を軽くエッチングするからである。

【００６１】従来のように強誘電体キャパシタの電極と
プレート線が同一配線層で形成されている場合は、配線
抵抗を下げる必要からＰｔ膜の膜厚を１００ｎｍ程度の
厚い膜とする必要があった。しかし本実施例では、キャ
パシタの電極とプレート線は、独立に形成される為、電
極の配線抵抗を考慮する必要はなく、上下のＰｔ膜の膜
厚とも上述のように５０ｎｍ以下の厚さにすることがで
きる。

【００６２】尚、ＰＺＴは酸素を遊離し易い為、接続す
る電極を酸化し易い。よって、強誘電体キャパシタの電
極材料は、上述したＰｔのように耐酸化性の貴金属材料
を選ぶことが好ましい。Ｐｔ以外にも、Ａｕを用いても
よいだろう。

【００６３】図３（Ａ）に示すように、Ｐｔ膜１１の表
面上にレジストパターンを形成し、このレジストパター
ンを共通なエッチングマスクとして、Ｐｔ膜１１、ＰＺ
Ｔ膜１０およびＰｔ膜９の３層を連続してエッチングす
る。Ｗプラグ８上に下部電極９ａ、強誘電体層１０ａ、
及び上部電極１１ａからなる強誘電体キャパシタが形成
される。

【００６４】上記３層のエッチングは、物理的なエッチ
ング方法、例えばＡｒを用いたイオンミリング（イオン
ビームスパッタ）法を用いることが好ましい。イオンミ
リングを用いる場合の条件は、例えばＡｒガス圧３×１
０^-4Ｔｏｒｒ、ビーム電流４００ｍＡ、ミリング時間１
０分間とする。尚、イオンミリングの代わりに、リアク
ティブイオンエッチング法を用いてもよいだろう。

【００６５】図３（Ｂ）に示すように、強誘電体キャパ
シタを覆うように、常圧ＣＶＤを用い、膜厚約１０００
ｎｍのＢＰＳＧ膜を形成する。この膜が層間絶縁膜１２
となる。

【００６６】この層間絶縁膜１２に、配線のためのコン
タクトホールを開ける。コンタクトホールは、トランジ
スタのソース領域６ａ、ドレイン領域６ｂ、及び強誘電
体キャパシタの上部電極１１ａのそれぞれの表面の一部
が露出するように設ける。

【００６７】配線と良好なコンタクトをとるため、上部
電極１１ａの表面を軽くエッチングする。この後、スパ
ッタリング法を用いてＴｉ膜、リアクティブスパッタ法
を用いてＴｉＮ膜さらにスパッタリング法でＡｌ膜の３
層をこの順に積層して配線層を形成する。各層の膜厚
は、例えばＴｉ膜を２０ｎｍ、ＴｉＮ膜を１００ｎｍ、
Ａｌ膜を１０００ｎｍとする。

【００６８】配線層上にレジストパターンを形成する。
このレジストパターンをエッチングマスクとして、配線
層のエッチングを行い配線１３、およびビット線１４を
得る。

【００６９】トランジスタのソース領域６ａは、ビット
線１４に接続される。ビット線１４は、後に図４を参照
して説明するように、図の断面とは異なる領域を図の横
方向に延在し、複数のトランジスタのソース領域同士を
電気的に接続する。ドレイン領域６ｂは、配線１３によ
り強誘電体キャパシタの上部電極１１ａと接続される。

【００７０】以上の工程をもって、メモリセルが完成す
る。なお、同時にＳｉ基板１上には多数のメモリセルが
アレイ状に形成される。図４は、基板上に形成されたメ
モリセルアレイのレイアウトの一例を示す。

【００７１】各メモリセルは、１個のトランジスタと１
個の強誘電体キャパシタから構成される。図中一点鎖線
Ｉ−Ｉ’で示す切断面が、図３（Ｂ）に示したメモリセ
ルの断面図に相当する。

【００７２】フィールド酸化膜により活性領域ａ１、ａ
２が画定されている。活性領域ａ１の中央にソース領域
ｓ１、その左右にそれぞれゲート電極ｗ１、ｗ２を介し
てドレイン領域ｄ１、ｄ２が配置されている。即ち、活
性領域ａ１内には、中央のソース領域ｓ１を共通とする
トランジスタが２個形成される。ソース領域ｓ１は、ビ
ット線ｂ１によって、他の複数のトランジスタのソース
領域と接続される。

【００７３】活性領域ａ１の図中左右に隣接する領域
に、個々のトランジスタに対応した強誘電体キャパシタ
が配置される。強誘電体キャパシタｃｆ１は、隣接する
トランジスタのドレイン領域ｄ２に接続される。図には
示していないが、活性領域ａ１の他方の隣接する領域に
も同様にドレイン領域ｄ１に接続された強誘電体キャパ
シタが配置される。

【００７４】強誘電体キャパシタの下部電極に接続され
るプレート線ｐ１は、複数のメモリセルの強誘電体キャ
パシタを接続するように形成される。次に、第２の実施
例について説明する。

【００７５】図５は、第２の実施例によるメモリセルの
断面図である。強誘電体キャパシタをトランジスタ領域
上に形成している点、およびプレート線を、強誘電体キ
ャパシタの上層に形成している点が第１の実施例と異な
る。

【００７６】以下、図５を参照して、実施例２の作製方
法とメモリセル構造について併せて説明する。半導体基
板１の表面層に、ウェル領域２を形成する。フィールド
酸化膜３により、ウェル領域２の表面に活性領域を画定
する。この活性領域に、ソース領域６ａ、ドレイン領域
６ｂ、およびゲート酸化膜３ａを介して形成されたゲー
ト電極３ａを有するトランジスタを形成する。

【００７７】このトランジスタおよびフィールド酸化膜
３を覆う層間絶縁膜７を形成する。この層間絶縁膜７に
ドレイン領域表面が露出するようなコンタクトホールを
形成し、さらにこのコンタクトホールをＷプラグ１５に
より埋める。

【００７８】Ｗプラグ１５を含む層間絶縁膜７の表面を
ＣＭＰ法等を用いて平坦化する。平坦化した表面上に、
Ｐｔ膜、ＰＺＴ膜、Ｐｔ膜をこの順序に連続して積層す
る。下地表面に凹凸がない為、ＰＺＴ膜をゾルゲル法で
作製した場合でも、均一な膜厚を得ることができる。

【００７９】１つのレジストパターンをエッチングマス
クとして、Ｐｔ膜、ＰＺＴ膜、Ｐｔ膜の３層を同時にエ
ッチングし、下部電極９ａ、強誘電体層１０ａ及び上部
電極１１ａからなる強誘電体キャパシタを形成する。

【００８０】トランジスタのドレイン領域６ｂと下部電
極９ａは、コンタクトホールを埋めるＷプラグ１５によ
り、電気的に接続される。強誘電体キャパシタは第１の
実施例とは異なり、層間絶縁膜７を介してトランジスタ
領域上に形成する。このように、トランジスタ領域上に
強誘電体キャパシタを形成すると、メモリセルの占有面
積をより小さくすることも可能な為、メモリの集積度を
上げることができる。

【００８１】強誘電体キャパシタを覆うようにして、層
間絶縁膜１２を形成する。トランジスタのソース領域６
ａは、層間絶縁膜７および層間絶縁膜１２に形成したコ
ンタクトホールを通して、ビット線１４に接続される。
ビット線１４は、図３（Ｂ）の場合と同様に複数のトラ
ンジスタのソース領域同士を接続する。

【００８２】層間絶縁膜１２に、強誘電体キャパシタの
上部電極１１ａの表面の一部が露出するコンタクトホー
ルを形成し、このコンタクトホールを埋める配線１３ａ
を形成する。

【００８３】さらに、ビット線１４及び配線１３ａ等を
覆う層間絶縁膜１６を形成する。層間絶縁膜１６に配線
１３ａの表面の一部が露出するコンタクトホールを形成
する。層間絶縁膜１６上に、コンタクトホールを介し配
線１３ａに接続されるプレート線５を形成する。プレー
ト線５は、紙面に垂直な方向に延在し、複数の強誘電体
キャパシタの上部電極同士を電気的に接続する。なお、
層間絶縁膜１２及び１６を貫通するコンタクトホールを
１回のエッチングで形成してもよい。

【００８４】ビット線１４とプレート線５は、どちらも
複数のメモリセルを接続する配線であり、基板上でその
配線が交差する箇所が存在する。よって、ビット線１４
とプレート線５は、層間絶縁膜等を介して、電気的に独
立させる必要がある。層間絶縁膜１６は、この為に設け
られた層である。なお、層間絶縁膜１２の表面上にプレ
ート線５を形成し、層間絶縁膜１６上にビット線１４に
接続するビット線を形成してもよい。

【００８５】プレート線５は、トランジスタのソース領
域に接続されるビット線１４と同じＴｉ／Ａｌ等の材料
で形成してもよいだろう。以上、第１の実施例および第
２の実施例について説明した。いずれの場合も、強誘電
体キャパシタの上下の電極とは別に独立にプレート線を
形成する。よって、プレート線のパターンにとらわれず
に、電極パターンを決定できる。強誘電体キャパシタを
構成する一対の電極とその間の強誘電体層の３層を、同
一平面形状とすれば、この３層を１枚のエッチングマス
クを用いて連続にエッチングすることができる。強誘電
体キャパシタの各層の界面は、レジスト膜のパターニン
グ工程やエッチング工程で露出されることがなく清浄な
面として維持できる為、界面の密着力を良好に保つとと
もに、界面の汚染による強誘電体キャパシタの分極特性
の劣化を避けることができる。

【００８６】また、いずれの実施例においても、平坦化
した層間絶縁膜を含む表面に強誘電体キャパシタを形成
している。下地表面に凹凸がない為、強誘電体層をゾル
ゲル法を用いて形成する場合でも、その膜厚を均一にす
ることができる。膜厚の不均一さが要因となる特性のば
らつきは、これにより解決できる。

【００８７】さらに、第１の実施例の場合は、強誘電体
キャパシタの下部電極をトランジスタのドレイン領域６
ｂに直接接続していないので、イオンミリングやプラズ
マエッチングで、強誘電体キャパシタをパターニングす
る際、発生する電荷がトランジスタへ流入しない。よっ
て流入電荷によるトランジスタ特性の劣化を避けること
もできる。

【００８８】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、メ
モリセルに形成するトランジスタの種類は、ｎチャネル
ＭＯＳトランジスタに限らない。上述の作製方法におけ
る不純物の導電型を変えることでｐチャネルＭＯＳトラ
ンジスタを形成してもよい。また、ゲート酸化膜を他の
絶縁膜、例えば窒化膜に変え、ＭＩＳトランジスタを形
成してもよい。

【００８９】強誘電体層の材料としてＰＺＴを用いてい
るが、これ以外の材料、例えばチタン酸バリウム（Ｂａ
ＴｉＯ₃ ）膜、チタン酸ストロンチウムバリウム（Ｂａ
_x Ｓｒ_1-x ＴｉＯ₃ ）膜等を用いてもよい。また、ゾル
ゲル法以外の方法、例えばスパッタリング法、ＭＯＣＶ
Ｄ法を用いて強誘電体層を形成してもよい。

【００９０】その他種々の変更、改良、組み合わせ等が
可能なことは当業者に自明であろう。

【００９１】

【発明の効果】強誘電体キャパシタを構成する上下の電
極および強誘電体層の３層を同一マスクを用いて、連続
してエッチングすることにより、強誘電体層表面と上下
の電極の接触面を清浄に保つことができる。この為、両
者の層の密着性をより良好に保つことができるととも
に、分極特性の劣化を抑制できる。

【００９２】また、強誘電体キャパシタを形成する層間
絶縁膜表面を平坦化することにより、強誘電体層の膜厚
を均一に保ち、強誘電体キャパシタの特性をより安定な
ものにすることができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例の製造工程を示す為の
メモリセルの断面図である。

【図２】 本発明の第１の実施例の製造工程を示す為の
メモリセルの断面図である。

【図３】 本発明の第１の実施例の製造工程を示す為の
メモリセルの断面図である。

【図４】 本発明の第１の実施例のメモリセルアレイの
平面図である。

【図５】 本発明の第２の実施例のメモリセルの断面図
である。

【図６】 メモリセルの回路構成図である。

【図７】 従来のメモリセルの断面図である。

【符号の説明】

１、５１・・・半導体基板、２、５２・・・ｐウェル、
３、５３・・・フィールド酸化膜、４、５５・・・ゲー
ト電極、５・・・プレート線、６ａ、５４ａ・・・ソー
ス領域、６ｂ、５４ｂ・・・ドレイン領域、７、５６、
１２、６１、１６・・・層間絶縁膜、８、１５、５７・
・・プラグ、９ａ、５８ａ・・・下部電極、５８・・・
下部電極配線層、１０ａ、５９・・・強誘電体層、１１
ａ、６０ａ・・・上部電極、６０・・・上部電極配線
層、１３、６２、・・・配線、１４、６３・・・ビット
線、ａ１、ａ２・・・活性領域、ｂ１・・・ビット線、
ｓ１・・・ソース領域、ｄ１、ｄ２・・・ドレイン領
域、ｐ１・・・プレート線、ｗ１、ｗ２・・・ワード
線、ｃｆ１・・・強誘電体キャパシタ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/105 H01L 27/108 H01L 21/8242

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 半導体領域と絶縁体領域とからなる表面
   を有する基板と、 前記半導体領域に形成され、ソース領域、ドレイン領域
   及びゲート電極を有し、前記基板の表面に行列状に配置
   された複数のトランジスタと、 前記複数のトランジスタのゲート電極同士を各列ごとに
   接続するワード線と、 前記ゲート電極と同一の導電材料から構成され、前記絶
   縁体領域上に直接形成されワード線と並列に列方向に配
   置されるプレート線と、 前記トランジスタ及び前記プレート線を覆って形成され
   る第１層間絶縁膜と、 前記第１層間絶縁膜を貫通し前記プレート線の表面に達
   する行列状に配置された第１導電性プラグと、 前記各第１導電性プラグに電気的に接続されて形成され
   た第１電極と、その上の強誘電体層、及び更にその上の
   第２電極がこの順に前記第１層間絶縁膜の表面上に積層
   され、第１電極、強誘電体層、及び第２電極が同一の平
   面形状を有し 、 行列状に配置された複数の強誘電体キャ
   パシタと、 前記強誘電体キャパシタ及び前記第１層間絶縁膜を覆っ
   て形成される第２層間絶縁膜と、 前記第１層間絶縁膜及び前記第２層間絶縁膜を貫通し前
   記トランジスタのドレイン領域に達する第２導電性プラ
   グと、 前記第２電極と前記第２導電性プラグを電気的に接続す
   る金属配線と、 前記複数のトランジスタのソース領域同士を各行ごとに
   接続するビット線と、を有する半導体記憶装置。
2. 【請求項２】 前記強誘電体層と前記第１電極との界面
   がほぼ平坦である請求項１に記載の半導体記憶装置。
3. 【請求項３】 半導体表面を有する基板を準備する工程
   と、 前記半導体表面に、ソース領域、ドレイン領域、及びゲ
   ート電極を有するトランジスタを形成する工程と、 前記トランジスタを覆って層間絶縁膜を形成する工程
   と、 前記層間絶縁膜上に第１導電膜、強誘電体膜及び第２導
   電膜の３層をこの順番に連続して積層する工程と、 さらに、前記３層を同一のエッチングマスクを用いて連
   続的にエッチングして、第１電極、強誘電体層、および
   第２電極からなる強誘電体キャパシタをパターニングす
   る工程と、 前記第２電極と前記ドレイン領域を電気的に接続する工
   程とを有し、 前記トランジスタを形成する工程が、 前記基板上に、導電膜を形成する工程と、 前記導電膜を選択的にエッチングして、複数の前記ゲー
   ト電極と共に 、 ゲート電極を接続するワード線 、 ワード線
   と並列なプレート線をパターニングする工程と、 複数の前記ゲート電極をマスクとして複数の該ゲート電
   極の両側の前記半導体表面にそれぞれ不純物を添加し
   て、複数の前記ソース領域及びドレイン領域を形成する
   工程とを有し、 さらに、前記層間絶縁膜を形成する工程の後、前記積層
   する工程の前に、前記層間絶縁膜に、前記プレート線の
   一部表面を露出するように各トランジスタごとにコンタ
   クトホールを形成し、該コンタクトホールを埋める導電
   性プラグを形成する工程を有し、 前記積層する工程が、 前記導電性プラグの上面に直接接触するように、前記第
   １導電膜を形成する工程を有し、 前記強誘電体キャパシタをパターニングする工程が、 前記導電性プラグの上面を含む領域に、前記各導電性プ
   ラグにそれぞれ１個の前記強誘電体キャパシタを接続す
   る工程とを有する半導体記憶装置の製造方法。
4. 【請求項４】 前記導電性プラグを形成する工程の後、
   前記積層する工程の前にさらに、前記導電性プラグの上
   面及び前記層間絶縁膜表面を平坦化する工程を有する請
   求項３に記載の半導体記憶装置の製造方法。