JP5567247B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5567247B2
JP5567247B2 JP2007006234A JP2007006234A JP5567247B2 JP 5567247 B2 JP5567247 B2 JP 5567247B2 JP 2007006234 A JP2007006234 A JP 2007006234A JP 2007006234 A JP2007006234 A JP 2007006234A JP 5567247 B2 JP5567247 B2 JP 5567247B2
Authority
JP
Japan
Prior art keywords
conductivity type
polycrystalline silicon
insulating film
region
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007006234A
Other languages
English (en)
Other versions
JP2007243156A (ja
Inventor
英生 吉野
尚 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2007006234A priority Critical patent/JP5567247B2/ja
Priority to TW096104125A priority patent/TWI412130B/zh
Priority to CN2007100879502A priority patent/CN101017851B/zh
Priority to KR1020070012669A priority patent/KR101355282B1/ko
Priority to US11/703,258 priority patent/US7851858B2/en
Publication of JP2007243156A publication Critical patent/JP2007243156A/ja
Priority to US12/901,055 priority patent/US8263443B2/en
Application granted granted Critical
Publication of JP5567247B2 publication Critical patent/JP5567247B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明はＳＯＩ(Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ)構造を有するＭＯＳ型電界効果トランジスタに関する。
近年、インターネットの爆発的拡大や、マルチメディア情報化社会が本格化してきており、携帯型情報端末市場の成長も著しくなっている。このような情報機器やそれを構成するＬＳＩには更なる微細化、低消費電力性が求められており、これらの要求に応えられるデバイス技術としてＳＯＩデバイスが注目を浴びている。ＳＯＩ構造を有する半導体基板上にＭＯＳトランジスタを作製すると、従来のバルクＳｉデバイスに比べ、接合容量や配線容量など寄生容量の低減、低基板バイアス効果、短チャネル効果の抑制、完全素子分離、急峻なサブスレッショルド特性などの利点があり、ＬＳＩの低消費電力化及び高性能化に大きな効果を発揮することができる。
しかし、ＳＯＩ型ＭＯＳトランジスタにおける技術課題として、素子分離にＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法を適用するとシリコン活性
層がＬＯＣＯＳ分離端で薄膜化するため、しきい値電圧の低い寄生ＭＯＳトランジスタが形成され、Ｉｄ−Ｖｇ特性において瘤のような特性（以降この瘤をハンプとよぶ）を発生させる場合がある。図１３（ａ）に従来の半導体装置の構造を示す平面図、（ｂ）に（ａ）におけるＥ−Ｅ´方向に切断した断面図を示す。このハンプはＮＭＯＳで起こりやすくリーク電流の原因となる。
このハンプを防ぐための手段として例えば特許文献１に示すようなＬＯＣＯＳ分離端直下の基板、もしくは基板全面に高濃度不純物を形成する方法や、特許文献２に示すようなＬＯＣＯＳ分離端の形状を変える方法が提案されている。また、他の手段として特許文献３に示すように、ＬＯＣＯＳ酸化後に酸素雰囲気で８００℃まで降温して、その後にウェハーを酸化炉から取り出すことで、固定電化を積極的に利用しハンプを抑えるという方法もある。
しかし、特許文献１ではイオン注入やアニールなどの新たな工程の追加、特許文献２では工程の煩雑さ、特許文献３ではＮＭＯＳやＣＭＯＳにおける効果の薄さなどが問題であった。
特開平８−１８１３１６号公報 特開２０００−３０６９９４号公報 特開２００１−１４８４８１号公報
本発明は上記課題を克服し、従来のＬＯＣＯＳ法による素子分離技術を用いつつ、問題となる寄生ＭＯＳトランジスタを抑制し、低消費電流で駆動するＳＯＩ型ＭＯＳトランジスタを提供することを目的とする。
上記課題を解決するために、本発明は次の手段を用いた。
（１）半導体支持基板と半導体支持基板上に形成された埋め込み絶縁膜と埋め込み絶縁膜上に形成されたシリコン活性層からなるＳＯＩ型半導体基板の、シリコン活性層に形成されたＭＯＳトランジスタにおいて、ＭＯＳトランジスタはＬＯＣＯＳ法により深さ方向で埋め込み絶縁膜に達する厚さを持つ素子分離絶縁膜で囲まれており、ＭＯＳトランジスタのゲート電極となる多結晶シリコンが、ＬＯＣＯＳ分離端においては第一の導電型とし、チャネルとなる領域においては第二の導電型となるような構造を有していることを特徴とする半導体装置とした。
（２）ＭＯＳトランジスタにおいて、ゲート電極が第一及び第二の導電型の領域を有する前記多結晶シリコンと、高融点金属シリサイドの積層構造であることを特徴とする半導体装置とした。
（３）ＭＯＳトランジスタにおいて、ソース領域内に第一導電型と第二導電型となる不純物拡散層を有することを特徴とする半導体装置とした。
（４）ＳＯＩ基板のシリコン活性層上に形成されたＭＯＳトランジスタにおいて、ＭＯＳトランジスタをシリコン活性層上に形成すべく熱酸化による素子分離絶縁膜を前記埋め込み絶縁膜に達する厚さで形成する工程と、熱酸化により膜厚約５〜３０nm程度のゲート絶縁膜を形成する工程と、ゲート絶縁膜上に２００〜４００nmの厚さの多結晶シリコンを堆積する工程と、多結晶シリコン上にフォトレジストでパターニングしイオン注入により第一導電型の不純物を不純物濃度が１×１０18atoms/cm3以上となるようにドーピングを行い前記多結晶シリコンの導電型を部分選択的に第一導電型にする工程と、多結晶シリコン上にフォトレジストでパターニングしイオン注入により第二導電型の不純物を不純物濃度が１×１０18atoms/cm3以上となるようにドーピングを行い多結晶シリコンの導電型を部分選択的に第二導電型にする工程と、多結晶シリコンをエッチングしゲート電極を形成する工程と、前記ＭＯＳトランジスタのソースおよびドレインとなる領域をフォトレジストでパターニングしシリコン活性層に部分選択的に不純物をドーピングする工程と、ＳＯＩ基板上に中間絶縁膜を形成する工程と、ＳＯＩ基板上の前記中間絶縁膜にコンタクト孔を形成する工程と、コンタクト孔に金属配線を形成する工程と、保護膜を形成する工程を経ることで形成される半導体装置の製造方法とした。
（５）多結晶シリコン堆積後、酸化膜を３００〜４００nm程度堆積させ熱処理を行いハードマスクを作製する工程と、フォトレジストでパターニングし酸化膜をエッチングする工程と、不純物濃度が１×１０18atoms/cm3以上になるよう第一導電型もしくは第二導電型のプリデポジションにより前記多結晶シリコンの導電型を部分選択的に第一導電型もしくは第二導電型にする工程と、酸化膜を除去し全面イオン注入により逆導電型の不純物を不純物濃度が１×１０18atoms/cm3以上となるようにドーピングを行い多結晶シリコンの導電型を部分選択的に逆導電型にする工程を有することを特徴とする半導体装置の製造方法とした。
（６）多結晶シリコン堆積後、酸化膜を３００〜４００nm程度堆積させ熱処理を行いハードマスクを作製する工程と、フォトレジストでパターニングし酸化膜をエッチングする工程と、不純物濃度が１×１０18atoms/cm3以上になるよう第一導電型もしくは第二導電型のプリデポジションにより多結晶シリコンの導電型を部分選択的に第一導電型もしくは第二導電型にする工程と、酸化膜を３００〜４００nm程度堆積させ熱処理を行い、ハードマスクを作製する工程と、フォトレジストでパターニングし酸化膜をエッチングする工程と、逆導電型のプリデポジションにより多結晶シリコンの導電型を部分選択的に逆導電型にする工程を有することを特徴とする半導体装置の製造方法とした。
（７）多結晶シリコンの導電型を第一および第二の導電型とした後、多結晶シリコン上に５００Å〜２５００Åからなる高融点金属シリサイドを堆積する工程と、多結晶シリコンと高融点金属シリサイドをエッチングしゲート電極を形成する工程を有することを特長とする半導体装置の製造方法とした。
（８）ゲート電極形成後、ＭＯＳトランジスタのソースおよびドレインとなる領域をフォトレジストでパターニングしシリコン活性層に部分選択的に第一導電型の不純物をドーピングする工程と、フォトレジストでパターニングしソース領域内に部分選択的に第二導電型の不純物をドーピングする工程を有することを特徴とする半導体装置の製造方法とした。
ＳＯＩ型半導体装置において、ＭＯＳトランジスタの多結晶シリコンゲート電極をＬＯＣＯＳ分離端ではしきい値を高くさせ、ゲート中央部のチャネル領域ではしきい値を低い値にさせるようにゲート電極の導電型をわけることで、ＬＯＣＯＳ分離端で発生する寄生ＭＯＳトランジスタの発生を抑制しつつ、より低消費電力で駆動するＭＯＳトランジスタを提供することができる。
以下、本発明の詳細について、Ｎ型ＭＯＳトランジスタを一実施例として図面を用いて説明する。
実施例１として図１〜図４に示すのは、本発明の一実施例の形態である半導体装置の要部を示す平面図及び断面図である。
図２は図１においてＡ−Ａ´方向に切断した断面図であり、図３は図１においてＢ−Ｂ´方向に切断した断面図であり、図４は図１においてＣ−Ｃ´方向に切断した断面図である。図１〜図４において半導体基板１０１はＰ型の貼り合わせＳＯＩ(Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ)基板であり、たとえばＰ型である単結晶半導体支持基板１０２、膜厚約５０〜４００nm程度の埋め込み絶縁膜１０３、膜厚約５０〜２００nmのＰ型のシリコン活性層１０４からなる３層構造をしており、埋め込み絶縁膜１０３によってＰ型である単結晶半導体支持基板とＰ型のシリコン活性層が絶縁されている。Ｐ型である単結晶半導体支持基板１０２およびＰ型のシリコン活性層１０４の濃度は一般的に１×１０14ｃｍ-3から１×１０15ｃｍ-3程度である。尚、ここではＳＯＩ基板１０１はＰ型の貼り合わせ基板を用いたが、Ｐ型のバルクＳｉ基板に酸素を注入し高温アニールを施すことによりＳＯＩ構造を形成するＰ型のＳＩＭＯＸ(Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ)基板を用いてもよい。
埋め込み絶縁層１０３上部のシリコン活性層１０４上にはＮ型ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法によって形成された膜厚約１００〜５００nm程度で埋め込み絶
縁膜１０３に接する厚さのフィールド絶縁膜１０５によって周りと電気的に絶縁されている。ここで、ＬＯＣＯＳ法を用いることにより、シリコン活性層１０４はＬＯＣＯＳ分離端で薄膜化する。その様子を図４に示す。そして膜厚約５〜３０nm程度のゲート絶縁膜１０６を介して、膜厚約２００〜３００nmの多結晶シリコンにＮ型不純物領域１０８とＰ型不純物領域１０９と、多結晶シリコン上に積層された高融点金属シリサイド１１０からなるゲート電極１１１が形成されている。このゲート電極のＮ型領域１０８とＰ型領域１０９は図１に示すようにチャネルとなる領域ではＮ型に、ＬＯＣＯＳ分離端ではＰ型になるように、多結晶シリコンに不純物を導入する際にイオン種を変えて形成されている。このＮ型及びＰ型の領域を持つ多結晶シリコン上に積層された高融点金属シリサイド１１０は膜厚約１００nm程度であり、ゲート電極１１１のシート抵抗を低減させている。
多結晶シリコンをチャネル領域ではＮ型導電型にし、ＬＯＣＯＳ分離端ではＰ型導電型にすることで、ＮＭＯＳのチャネル領域ではしきい値電圧を下げることが可能であり、ＬＯＣＯＳ分離端ではＰ型ゲートとＰ型シリコン活性層との仕事関数差によりしきい値電圧を高くすることができる。それにより、ＮＭＯＳトランジスタのチャネル領域にて低駆動電圧でトランジスタを駆動させつつ、ＬＯＣＯＳ分離端での寄生ＭＯＳトランジスタの発生を抑制することができる。
次に図１〜図４に示した半導体装置の製造方法の一実施例を、図５〜図１１を用いて説明する。
図５(ａ)に示す、たとえばＰ型である単結晶半導体支持基板１０２、膜厚約５０〜４００nm程度の埋め込み絶縁膜１０３、膜厚約５０〜２００nmのＰ型のシリコン活性層１０４からなる３層構造のＳＯＩ基板１０１にＬＯＣＯＳ法を用いて図５(ｂ)に示すような膜厚約１００〜５００nm程度のフィールド絶縁膜１０５を形成したのち、熱酸化を施すことで半導体基板１０１表面に膜厚約５〜３０nm程度のシリコン酸化膜をゲート絶縁膜１０６として形成する。その後、図６(ａ)に示すようにＭＯＳトランジスタのゲート電極となる多結晶シリコン層１０７を膜厚約２００〜４００nm堆積させる。
図６(ｂ)に示すように多結晶シリコン層１０７の表面にフォトレジスト１１４でパターニングを施し、イオン打ち込み法により部分的にＮ型不純物例えばヒ素を打ち込む。この部分は後のゲート電極１１１のチャネル領域用Ｎ型領域１０８となる。ドーズ量は５×１０15ｃｍ-2程度である。その後図７(ａ)に示すようにフォトレジスト１１４によってパターニングを施し、部分的にP型不純物として例えばＢＦ2を用いてイオン打ち込みを行う。この部分は後のゲート電極１１１のＬＯＣＯＳ分離端用Ｐ型領域１０９となる。ドーズ量は８×１０15ｃｍ-2程度である。この後この半導体基板１０１を約８５０度にて熱処理を行い、ゲート電極１１１中の不純物を拡散させる。そして図７(ｂ)で示すように、シート抵抗を低減させるため、高融点金属シリサイド１１０を約１００nm程度堆積させ、フォトレジストでパターニングを施し、エッチングすることでＮ型領域１０８とＰ型領域１０９を有するゲート電極１１１を形成する。尚、ここではＮ型領域１０８およびＰ型領域１０９を形成する際にイオン注入法を用いたが、Ｎ型領域形成にはリンのプリデポジション、Ｐ型領域形成にはボロンのプリデポジションを施してもよい。プリデポジションを施す際はハードマスクとして酸化膜によりパターニングしたのちプリデポジションを行い、ゲート電極を形成する。また、Ｎ型領域形成にプリデポジションを用い、Ｐ型領域形成にはイオン注入を用いる、もしくはＰ型領域形成にプリデポジションを用い、Ｎ型領域形成にはイオン注入を用いるという方法でもよい。その場合はまずプリデポジションを行い、ハードマスクを除去後、全面にイオン注入を行うことで、例えばＢのつき抜けなどを抑制できる。
図８及び図９は、図１のＢ−Ｂ´線に沿った断面図、図10及び図１１は図１のＣ−Ｃ´線に沿った断面図であり、それぞれ図７に引き続く工程を示している。図８から図１１に示すように、形成したゲート電極１１１及びフィールド絶縁膜１０５をマスクとして高濃度Ｎ型不純物例えばヒ素をイオン打ち込みし、ソース領域１１２及びドレイン領域１１３を形成する。ソース、ドレイン領域の濃度は一般的に５×１０19ｃｍ-3から１×１０21ｃｍ-3程度である。その後層間絶縁膜（図示せず）を堆積させ、ソース領域１１２及びドレイン領域１１３とゲート電極１１１との電気的接続をとる。
図１２に示すのは本発明の実施例２である。図１２（ａ）はＳＯＩ基板１０１を用いたＮ型ＭＯＳトランジスタの平面図、図１２（ｂ）は（ａ）におけるＤ−Ｄ´方向に切断した断面図を示している。図１２（ａ）のようにソース領域１１２の中央にＰ＋のボディコンタクト領域１１５が形成された構造をしている。
このとき、ポリシリコンゲート電極１１１は実施例１と同様にチャネル領域ではＮ型に、ＬＯＣＯＳ分離端ではＰ型にドープする構造を有するため、ＬＯＣＯＳ分離端での寄生ＭＯＳトランジスタの発生を抑制することができる。また、Ｐ＋のボディコンタクト領域１１５を形成することにより、基板の電位を固定することができ、基板浮遊効果抑制を図ることができる。
なお、本実施の形態ではＮ型ＭＯＳトランジスタについて説明したが、Ｐ型ＭＯＳトランジスタについても同様の構成は可能である。
本発明はＳＯＩ構造を有するＭＯＳ型電界効果トランジスタに関する。
本発明の一実施例の形態である半導体装置の要部を示す平面図 本発明の一実施例の形態である半導体装置の図１のＡ−Ａ´における断面図 本発明の一実施例の形態である半導体装置の図１のＢ−Ｂ´における断面図 本発明の一実施例の形態である半導体装置の図１のＣ−Ｃ´における断面図 本発明の一実施例の形態である半導体装置の要部の工程で、図１のＡ−Ａ´線に沿った断面図 本発明の一実施例の形態である半導体装置の要部の工程で、図１のＡ−Ａ´線に沿った断面図 本発明の一実施例の形態である半導体装置の要部の工程で、図１のＡ−Ａ´線に沿った断面図 本発明の一実施例の形態である半導体装置の要部の工程で、図１のＢ−Ｂ´線に沿った断面図 本発明の一実施例の形態である半導体装置の要部の工程で、図１のＢ−Ｂ´線に沿った断面図 本発明の一実施例の形態である半導体装置の要部の工程で、図１のＣ−Ｃ´線に沿った断面図 本発明の一実施例の形態である半導体装置の要部の工程で、図１のＣ−Ｃ´線に沿った断面図 （ａ）は本発明の他の実施例の形態としてボディコンタクト領域を形成したＮ型ＭＯＳトランジスタの平面図、（ｂ）は（ａ）のＤ−Ｄ´線に沿った断面図 （ａ）は従来の半導体装置の製造方法を示す平面図、（ｂ）は（ａ）のＥ−Ｅ´線に沿った断面図
符号の説明
１０１ ＳＯＩ型半導体基板
１０２ シリコン支持基板
１０３ 埋め込み絶縁層
１０４ シリコン活性層
１０５ フィールド絶縁膜
１０６ ゲート絶縁膜
１０７ 多結晶シリコン
１０８ ゲート電極Ｎ型領域
１０９ ゲート電極Ｐ型領域
１１０ 高融点金属シリサイド
１１１ ゲート電極
１１２ Ｎ型ソース領域
１１３ Ｎ型ドレイン領域
１１４ フォトレジスト
１１５ ボディコンタクト領域
２０１ ＳＯＩ型半導体基板
２０２ シリコン支持基板
２０３ 埋め込み絶縁層
２０４ シリコン活性層
２０５ フィールド絶縁膜
２０６ ゲート絶縁膜
２０７ ゲート電極
２０８ ソース領域
２０９ ドレイン領域

Claims (7)

  1. 半導体支持基板と前記半導体支持基板上に形成された埋め込み絶縁膜と前記埋め込み絶縁膜上に形成されたシリコン活性層からなるＳＯＩ型半導体基板の、前記シリコン活性層に形成された第一導電型のＭＯＳトランジスタであって、前記ＭＯＳトランジスタは、周囲をＬＯＣＯＳ法により深さ方向で前記埋め込み絶縁膜に達する厚さを持つ素子分離絶縁膜で囲まれているとともに、第一導電型のソース領域の中央に第二導電型であるボディコンタクト領域を有し、前記ＭＯＳトランジスタのゲート電極は、前記シリコン活性層の厚さが減じるＬＯＣＯＳ分離端においては第二の導電型であり、前記シリコン活性層の厚さが一定であるチャネルとなる領域においては第一の導電型である多結晶シリコンからなることを特徴とする半導体装置。
  2. 前記ＭＯＳトランジスタにおいて、前記ゲート電極は第一及び第二の導電型の領域を有する前記多結晶シリコンと、さらに高融点金属シリサイドとの積層構造であることを特徴とする請求項１記載の半導体装置。
  3. ＳＯＩ基板の埋め込み絶縁膜上に設けられたシリコン活性層上に形成された第一導電型のＭＯＳトランジスタの製造方法であって、
    前記ＭＯＳトランジスタを前記シリコン活性層上に形成すべく熱酸化による素子分離絶縁膜を前記埋め込み絶縁膜に達する厚さで形成する工程と、
    前記素子分離絶縁膜で囲まれた領域に熱酸化によりゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に多結晶シリコンを堆積する工程と、
    前記多結晶シリコンのゲート電極となる部分の導電型を、前記シリコン活性層の厚さが減じるＬＯＣＯＳ分離端においては第二の導電型、前記シリコン活性層の厚さが一定であるチャネルとなる領域においては第一の導電型となるように、不純物をドーピングする第１の工程と、
    ドーピングされた前記多結晶シリコンをエッチングしゲート電極を形成する工程と、
    前記ゲート電極の形成後に前記ＭＯＳトランジスタのソースおよびドレインとなる領域の前記シリコン活性層に部分選択的に不純物をドーピングする第２の工程と、
    フォトレジストのパターンを用いて、前記ソース領域内中央に部分選択的に不純物をドーピングし、前記ＭＯＳトランジスタのボディコンタクト領域を形成する第３の工程と、
    前記ソースおよびドレイン領域と前記ボディコンタクト領域が形成されたＭＯＳトランジスタを有する前記ＳＯＩ基板上に中間絶縁膜を形成する工程と、
    前記ＳＯＩ基板上の前記中間絶縁膜にコンタクト孔を形成する工程と、
    前記コンタクト孔に金属配線を形成する工程と、
    前記金属配線の上に保護膜を形成する工程とからなる半導体装置の製造方法。
  4. 前記不純物をドーピングする第１の工程は、
    前記多結晶シリコン上にフォトレジストを塗布後パターニングしイオン注入により第一導電型の不純物を不純物濃度が１×１０18atoms/cm3以上となるようにドーピングを行い前記多結晶シリコンの導電型を部分選択的に第一導電型にする工程と、
    前記多結晶シリコン上にフォトレジストを塗布後パターニングしイオン注入により第二導電型の不純物を不純物濃度が１×１０18atoms/cm3以上となるようにドーピングを行い前記多結晶シリコンの導電型を部分選択的に第二導電型にする工程とからなる請求項３記載の半導体装置の製造方法。
  5. 前記不純物をドーピングする第１の工程は、
    前記多結晶シリコンの表面に酸化膜を作製する工程と、
    フォトレジストのパターンを用いて前記多結晶シリコンのうち一導電型となる領域の前記酸化膜をエッチングする工程と、
    不純物濃度が１×１０18atoms/cm3以上になるよう前記一導電型の不純物のプリデポジションにより前記多結晶シリコンの導電型を部分選択的に前記一導電型にする工程と、
    酸化膜を除去し全面イオン注入により逆導電型の不純物を不純物濃度が１×１０18atoms/cm3以上となるようにドーピングを行い前記多結晶シリコンの導電型を部分選択的に逆導電型にする工程とからなる請求項３記載の半導体装置の製造方法。
  6. 前記不純物をドーピングする第１の工程は、
    前記多結晶シリコンの表面に第一の酸化膜を作製する工程と、
    フォトレジストのパターンを用いて前記多結晶シリコンのうち一導電型となる領域の前記第一の酸化膜をエッチングする工程と、
    不純物濃度が１×１０18atoms/cm3以上になるよう前記一導電型の不純物プリデポジションにより前記多結晶シリコンの導電型を部分選択的に前記一導電型にする工程と、
    前記多結晶シリコンの表面に第二の酸化膜を作製する工程と、
    フォトレジストのパターンを用いて前記多結晶シリコンのうち逆導電型となる領域の前記第二の酸化膜をエッチングする工程と、
    前記逆導電型の不純物のプリデポジションにより前記多結晶シリコンの導電型を部分選択的に逆導電型にする工程とからなる請求項３記載の半導体装置の製造方法。
  7. ＳＯＩ基板の埋め込み絶縁膜上に設けられたシリコン活性層上に形成された第一導電型のＭＯＳトランジスタの製造方法であって、
    前記ＭＯＳトランジスタを前記シリコン活性層上に形成すべく熱酸化による素子分離絶縁膜を前記埋め込み絶縁膜に達する厚さで形成する工程と、
    前記素子分離絶縁膜で囲まれた領域に熱酸化によりゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に多結晶シリコンを堆積する工程と、
    前記多結晶シリコンのゲート電極となる部分の導電型を前記シリコン活性層の厚さが減じるＬＯＣＯＳ分離端においては第二の導電型であり、前記シリコン活性層の厚さが一定であるチャネルとなる領域においては第一の導電型となるように、不純物をドーピングする第１の工程と、
    ドーピングされた前記多結晶シリコン上に高融点金属シリサイドを堆積する工程と、
    前記多結晶シリコンと高融点金属シリサイドをエッチングしゲート電極を形成する工程と、
    前記ゲート電極の形成後に前記ＭＯＳトランジスタのソースおよびドレインとなる領域の前記シリコン活性層に部分選択的に不純物をドーピングする第２の工程と、
    フォトレジストのパターンを用いて、前記ソース領域内中央に部分選択的に不純物をドーピングし、前記ＭＯＳトランジスタのボディコンタクト領域を形成する第３の工程と、
    前記ソースおよびドレイン領域と前記ボディコンタクト領域が形成されたＭＯＳトランジスタを有する前記ＳＯＩ基板上に中間絶縁膜を形成する工程と、
    前記ＳＯＩ基板上の前記中間絶縁膜にコンタクト孔を形成する工程と、
    前記コンタクト孔に金属配線を形成する工程と、
    保護膜を形成する工程とからなる半導体装置の製造方法。
JP2007006234A 2006-02-07 2007-01-15 半導体装置およびその製造方法 Expired - Fee Related JP5567247B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007006234A JP5567247B2 (ja) 2006-02-07 2007-01-15 半導体装置およびその製造方法
TW096104125A TWI412130B (zh) 2006-02-07 2007-02-05 半導體裝置及其製造方法
CN2007100879502A CN101017851B (zh) 2006-02-07 2007-02-07 半导体器件及其制造方法
KR1020070012669A KR101355282B1 (ko) 2006-02-07 2007-02-07 반도체 장치 및 그 제조 방법
US11/703,258 US7851858B2 (en) 2006-02-07 2007-02-07 MOSFET having SOI and method
US12/901,055 US8263443B2 (en) 2006-02-07 2010-10-08 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006029853 2006-02-07
JP2006029853 2006-02-07
JP2007006234A JP5567247B2 (ja) 2006-02-07 2007-01-15 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013195604A Division JP2013258432A (ja) 2006-02-07 2013-09-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007243156A JP2007243156A (ja) 2007-09-20
JP5567247B2 true JP5567247B2 (ja) 2014-08-06

Family

ID=38478072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007006234A Expired - Fee Related JP5567247B2 (ja) 2006-02-07 2007-01-15 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7851858B2 (ja)
JP (1) JP5567247B2 (ja)
KR (1) KR101355282B1 (ja)
CN (1) CN101017851B (ja)
TW (1) TWI412130B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560100B2 (ja) * 2008-03-24 2010-10-13 株式会社東芝 半導体装置
JP2012129348A (ja) * 2010-12-15 2012-07-05 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
KR102308621B1 (ko) 2014-07-15 2021-10-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN108022970A (zh) * 2016-11-03 2018-05-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10115787B1 (en) * 2017-06-07 2018-10-30 Psemi Corporation Low leakage FET
CN107452755B (zh) * 2017-07-27 2020-01-21 武汉天马微电子有限公司 阵列基板及其制作方法和显示面板
US10468410B2 (en) * 2017-11-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate modulation to improve kink effect
CN108447904B (zh) * 2018-03-14 2020-09-29 电子科技大学 一种横向igbt的制造方法
CN111092112B (zh) * 2018-10-23 2020-11-13 合肥晶合集成电路有限公司 Mos场效应晶体管及其制造方法
TWI670491B (zh) 2018-12-10 2019-09-01 財團法人工業技術研究院 電化學製程裝置以及電化學製程裝置的操作方法
US20200227525A1 (en) * 2020-03-26 2020-07-16 Intel Corporation Vertical string driver with channel field management structure

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178674A (en) * 1978-03-27 1979-12-18 Intel Corporation Process for forming a contact region between layers of polysilicon with an integral polysilicon resistor
US4282648A (en) * 1980-03-24 1981-08-11 Intel Corporation CMOS process
US4466174A (en) * 1981-12-28 1984-08-21 Texas Instruments Incorporated Method for fabricating MESFET device using a double LOCOS process
JPS59134878A (ja) * 1983-01-21 1984-08-02 Toshiba Corp 半導体装置
US4700454A (en) * 1985-11-04 1987-10-20 Intel Corporation Process for forming MOS transistor with buried oxide regions for insulation
US4700461A (en) * 1986-09-29 1987-10-20 Massachusetts Institute Of Technology Process for making junction field-effect transistors
JPH08181316A (ja) 1994-12-22 1996-07-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5686347A (en) * 1994-12-27 1997-11-11 United Microelectronics Corporation Self isolation manufacturing method
US5893729A (en) * 1995-06-28 1999-04-13 Honeywell Inc. Method of making SOI circuit for higher temperature and higher voltage applications
KR970052023A (ko) * 1995-12-30 1997-07-29 김주용 에스 오 아이 소자 및 그의 제조방법
JP3648015B2 (ja) * 1997-05-14 2005-05-18 株式会社ルネサステクノロジ 半導体装置
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
KR100273220B1 (ko) * 1997-07-31 2000-12-15 김영환 반도체소자의제조방법
KR100261165B1 (ko) * 1998-05-14 2000-07-01 김영환 반도체소자 및 그의 제조방법
JP3751469B2 (ja) 1999-04-26 2006-03-01 沖電気工業株式会社 Ｓｏｉ構造の半導体装置の製造方法
JP3460649B2 (ja) 1999-11-19 2003-10-27 住友金属工業株式会社 半導体装置の製造方法
JP2002270614A (ja) * 2001-03-12 2002-09-20 Canon Inc Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法
US6911694B2 (en) * 2001-06-27 2005-06-28 Ricoh Company, Ltd. Semiconductor device and method for fabricating such device
JP2003158198A (ja) * 2001-09-07 2003-05-30 Seiko Instruments Inc 相補型ｍｏｓ半導体装置
JP4054557B2 (ja) * 2001-10-10 2008-02-27 沖電気工業株式会社 半導体素子の製造方法
JP4044446B2 (ja) * 2002-02-19 2008-02-06 セイコーインスツル株式会社 半導体装置およびその製造方法
US7473947B2 (en) * 2002-07-12 2009-01-06 Intel Corporation Process for ultra-thin body SOI devices that incorporate EPI silicon tips and article made thereby
JP4083507B2 (ja) * 2002-08-28 2008-04-30 セイコーインスツル株式会社 半導体装置の製造方法
JP2006222101A (ja) * 2003-01-10 2006-08-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR101025917B1 (ko) * 2003-06-26 2011-03-30 매그나칩 반도체 유한회사 Ｍｏｓ 트랜지스터 및 그 제조 방법
JP4700268B2 (ja) * 2003-09-19 2011-06-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2007123519A (ja) * 2005-10-27 2007-05-17 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
US7910450B2 (en) * 2006-02-22 2011-03-22 International Business Machines Corporation Method of fabricating a precision buried resistor

Also Published As

Publication number Publication date
US8263443B2 (en) 2012-09-11
KR20070080583A (ko) 2007-08-10
CN101017851B (zh) 2010-06-23
US20070210382A1 (en) 2007-09-13
US20110027949A1 (en) 2011-02-03
KR101355282B1 (ko) 2014-01-27
TWI412130B (zh) 2013-10-11
CN101017851A (zh) 2007-08-15
JP2007243156A (ja) 2007-09-20
US7851858B2 (en) 2010-12-14
TW200805654A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
JP5567247B2 (ja) 半導体装置およびその製造方法
JP3782021B2 (ja) 半導体装置、半導体装置の製造方法、半導体基板の製造方法
JP4044276B2 (ja) 半導体装置及びその製造方法
JP3337953B2 (ja) Ｓｏｉ・ｍｏｓｆｅｔ及びその製造方法
US20080001183A1 (en) Silicon-on-insulator (SOI) junction field effect transistor and method of manufacture
JPH098289A (ja) 半導体装置及びその製造方法
JPH11243210A (ja) 半導体デバイス及びその製造方法
JP3742845B2 (ja) ダブルゲート構造を持つｓｏｉ素子の製造方法及びその製造方法で製造されたダブルゲート構造を持つｓｏｉ素子
JPH10223771A (ja) 半導体装置とその製造方法
JP4044446B2 (ja) 半導体装置およびその製造方法
JP2001156290A (ja) 半導体装置
JP2002231960A (ja) Ｓｏｉｍｏｓｆｅｔの製造方法
JP4787709B2 (ja) 半導体装置および半導体装置の製造方法
JP3425043B2 (ja) Ｍｉｓ型半導体装置の製造方法
JP2007123519A (ja) 半導体装置の製造方法及び半導体装置
JP4886384B2 (ja) Ｎａｎｄゲート回路及びダイナミック回路
JP2013258432A (ja) 半導体装置およびその製造方法
JP4265890B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JP2001298195A (ja) Ｍｏｓトランジスタ
JP4265889B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JP2002289850A (ja) 半導体装置及びその製造方法
JP2003197919A (ja) Ｓｏｉ構造の半導体装置
JP2003273351A (ja) 半導体装置およびその製造方法
JP2005093874A (ja) 半導体装置および半導体装置の製造方法
JP2007027201A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091006

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130927

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140619

R150 Certificate of patent or registration of utility model

Ref document number: 5567247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees