CN101017851B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101017851B
CN101017851B CN2007100879502A CN200710087950A CN101017851B CN 101017851 B CN101017851 B CN 101017851B CN 2007100879502 A CN2007100879502 A CN 2007100879502A CN 200710087950 A CN200710087950 A CN 200710087950A CN 101017851 B CN101017851 B CN 101017851B
Authority
CN
China
Prior art keywords
impurity
conduction type
active layer
silicon active
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100879502A
Other languages
English (en)
Other versions
CN101017851A (zh
Inventor
吉野英生
长谷川尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101017851A publication Critical patent/CN101017851A/zh
Application granted granted Critical
Publication of CN101017851B publication Critical patent/CN101017851B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种形成到SOI衬底的半导体器件，其包括其中抑制了寄生MOS晶体管的MOS晶体管。通过使用LOCOS工艺形成在SOI衬底上的半导体器件被构造使得将成为栅电极的多晶硅层的一部分包括：相应于硅有源层的区域的第一导电类型多晶硅区域，其具有恒定厚度并将成为沟道；以及相应于LOCOS隔离边缘的第二导电类型多晶硅区域，在其每一个中硅有源层的厚度减小。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种具有绝缘体上硅(SOI)结构的MOS场效应晶体管。
背景技术
近年来，随着互联网爆炸性的膨胀以及多媒体信息社会的进步，移动信息终端市场显著成长起来。对信息器件或构成信息器件的LSI的进一步小型化和功率消耗的降低存在需求。作为为了满足需求的器件技术，SOI器件被关注。当MOS晶体管形成在具有SOI结构的半导体衬底上时，与传统体Si器件相比，有利之处在于寄生电容例如结电容和布线电容的降低，低衬底偏置效应，短沟道效应的抑制，理想器件隔离，陡峭的子阈值特性等。结果，可发挥LSI的低功率消耗和高性能的巨大效应。
然而，在SOI型MOS晶体管中存在技术问题。当硅的局部氧化(LOCOS)工艺施加到元件隔离时，薄的硅有源层形成在LOCOS隔离边缘处，由此导致具有低阈值电压的寄生MOS晶体管的形成，并且这种如呈现隆起形状(在下文，简称为“隆起”)的特性可在Id-Vg特性中被引起。该隆起可能产生在NMOS中并且导致泄漏电流。
作为防止隆起产生的措施，例如，JP 08-181316 A提出一种在直接提供在LOCOS隔离边缘下面的衬底上或在该衬底的整个表面上形成高浓度掺杂的方法，并且JP 2000-306994 A提出一种改变LOCOS隔离边缘的形状的方法。另外，作为防止隆起产生的另一措施，JP 2001-148481 A公开了一种方法：在LOCOS氧化后在氧气氛中将温度降低到800℃并且然后从氧化炉中取出晶片，由此在较大使用固定电荷的情况下抑制了隆起的产生。
然而，在这些方法中，存在的问题是在JP 08-181316 A的方法中另外使用了例如离子注入和退火的工艺，在JP 2000-306994 A的方法中复杂化了工艺，以及在JP2001-148481A的方法中的NMOS或CMOS中仅可获得小效果。
发明内容
制作本发明来解决上述问题，且本发明的目的是提供一种SOI型MOS晶体管，其能抑制产生问题的寄生MOS晶体管，并当使用借助传统LOCOS工艺的元件隔离技术时以低功耗电流驱动该MOS晶体管。
为了解决上述问题，本发明提供如下措施。
(1)提供一种半导体器件，其具有包括下述的结构：包括半导体支撑衬底的SOI半导体衬底，形成在半导体支撑衬底上的掩埋绝缘膜，以及形成在掩埋绝缘膜上的硅有源层；第一导电类型MOS晶体管，其形成到硅有源层并具有栅电极；以及通过LOCOS工艺具有在深度方向上到达掩埋绝缘膜的厚度并且环绕该MOS晶体管的元件隔离绝缘膜，其中MOS晶体管的栅电极包括：相应于硅有源层的区域的第一导电类型多晶硅区域，其将成为沟道；以及相应于LOCOS隔离边缘的第二导电类型多晶硅区域。
(2)在半导体器件中，MOS晶体管的栅电极具有层叠结构，其中具有第一导电区域和第二导电区域的多晶硅层与难熔的金属硅化物层一起层叠。
(3)在半导体器件中，MOS晶体管具有杂质扩散层，其在源极区域中的第一导电类型和第二导电性之间变化。
(4)提供一种制造包括形成在SOI衬底的硅有源层上的MOS晶体管的半导体器件的方法，其包括如下步骤：通过热氧化形成具有到达掩埋绝缘层的厚度的元件隔离绝缘膜以在硅有源层上方形成MOS晶体管；通过热氧化形成具有约5到30nm的厚度的栅绝缘膜；在栅绝缘膜上形成具有200到400nm的厚度的多晶硅层的步骤；在多晶硅层上施加光致抗蚀剂并构图后通过借助离子注入以1×1018原子/cm3或更大的杂质浓度掺杂第一导电杂质来选择性地给一部分多晶硅层赋予第一导电类型；在多晶硅层上施加光致抗蚀剂并构图后通过借助离子注入以1×1018原子/cm3或更大的杂质浓度掺杂第二导电杂质来选择性地给一部分多晶硅层赋予第二导电类型；刻蚀多晶硅层以形成栅电极；通过利用光致抗蚀剂构图MOS晶体管的区域以成为源极和漏极来在硅有源层中部分地和选择性地掺杂杂质；在SOI衬底上形成中间绝缘层；在SOI衬底上形成的中间绝缘层中形成接触孔；在接触孔中形成金属布线；以及形成保护膜。
(5)制造半导体器件的方法还包括如下步骤：在多晶硅沉积后，通过热处理形成具有约300到400nm的厚度的氧化物膜以形成硬掩模；利用光致抗蚀剂构图以刻蚀氧化物膜；通过以1×1018原子/cm3或更大的杂质浓度执行第一导电类型杂质和第二导电类型杂质中的一个的预沉积来给一部分多晶硅层选择性地赋予第一导电类型和第二导电类型中的相应的一个；以及通过去除氧化物膜并借助离子注入以1×1018原子/cm3或更大的杂质浓度在整个区域上掺杂相反导电杂质来给一部分多晶硅层选择性地赋予相反导电类型。
(6)制造半导体器件的方法包括如下步骤：在多晶硅沉积后，通过热处理形成具有约300到400nm的膜厚度的氧化物膜以形成硬掩模；利用光致抗蚀剂构图以刻蚀氧化物膜；通过以1×1018原子/cm3或更大的杂质浓度执行第一导电类型杂质和第二导电类型杂质中的一个的预沉积来给一部分多晶硅层选择性地赋予第一导电类型和第二导电类型中的相应的一个；进一步通过热处理形成膜厚度为约300到400nm的氧化物膜以形成硬掩模；利用光致抗蚀剂构图以刻蚀氧化物膜；以及通过相反导电杂质的预沉积给一部分多晶硅层选择性地赋予相反导电类型。
(7)制造半导体器件的方法还包括如下步骤：在给多晶硅层赋予第一和第二导电类型的步骤后，通过热氧化形成具有到达掩埋绝缘膜的厚度的元件隔离绝缘膜以在硅有源层上方形成MOS晶体管；并通过热氧化形成具有约5到30nm的厚度的栅绝缘膜；
(8)制造半导体器件的方法还包括如下步骤：在形成栅电极的步骤后，利用光致抗蚀剂构图MOS晶体管的区域以成为源极和漏极并且部分地和选择性地在硅有源层中掺杂第一导电杂质；以及通过利用光致抗蚀剂构图来部分地和选择性地在源极区域中掺杂第二导电杂质。
在SOI半导体器件中，栅电极的导电类型被分成两种使得MOS晶体管的多晶硅栅电极在LOCOS隔离边缘具有高阈值电压，以及在栅极中心的沟道区域中具有低阈值电压。结果，可以提供一种MOS晶体管，其能够抑制在LOCOS隔离边缘产生的寄生MOS晶体管的产生，并利用低消耗电流驱动。
附图说明
在附图中：
图1是示出根据本发明的第一实施例的半导体器件的主要部分的平面图；
图2是根据本发明的第一实施例的沿图1的线A-A′的半导体器件的截面图；
图3是根据本发明的第一实施例的沿图1的线B-B′的半导体器件的截面图；
图4是根据本发明的第一实施例的沿图1的线C-C′的半导体器件的截面图；
图5A和5B是均示出沿图1的线A-A′的半导体器件并进一步示出根据本发明的第一实施例的其制造工艺的截面图；
图6A和6B是均示出沿图1的线A-A′的半导体器件并进一步示出根据本发明的第一实施例的其制造工艺的截面图；
图7A和7B是均示出沿图1的线A-A′的半导体器件并进一步示出根据本发明的第一实施例的其制造工艺的截面图；
图8A和8B是均示出沿图1的线B-B′的半导体器件并进一步示出根据本发明的第一实施例的其制造工艺的截面图；
图9A和9B是均示出沿图1的线B-B′的半导体器件并进一步示出根据本发明的第一实施例的其制造工艺的截面图；
图10A和10B是均示出沿图1的线C-C′的半导体器件并进一步示出根据本发明的第一实施例的其制造工艺的截面图；
图11A和11B是均示出沿图1的线C-C′的半导体器件并进一步示出根据本发明的第一实施例的其制造工艺的截面图；以及
图12A是根据本发明的另一实施例的具有形成在其中的体接触区的n型MOS晶体管的平面图，以及图12B是沿图12A的线D-D′的n型MOS晶体管的截面图。
具体实施方式
在下文，根据本发明的n型MOS晶体管的实施例将参照附图被详细描述。
作为第一实施例，图1至4是均示出根据本发明的实施例的半导体器件的主要部分的平面图和截面图。
图2是沿图1的线A-A′的半导体器件的截面图。图3是沿图1的线B-B′的半导体器件的截面图。图4是沿图1的线C-C′的半导体器件的截面图。在图1至4中，半导体衬底101是p型接合的绝缘体上硅(SOI)衬底，其具有例如p型单晶半导体衬底102、具有约50到400nm的膜厚度的掩埋绝缘膜103、以及具有约50到200nm的厚度的p型硅有源层104的三层结构。掩埋绝缘膜103将单晶半导体支撑衬底102和p型硅有源层104彼此绝缘。p型单晶半导体支撑衬底102和p型硅有源层104的每个浓度通常大约在从1×1014cm-3到1×1015cm-3的范围内。在这种情况下，该p型接合的衬底被用作SOI衬底101。可替换地，可以使用具有通过氧注入到p型体Si衬底中并且进行高温退火形成的SOI结构的p型SIMOX(注入氧隔离)衬底。
n型MOS晶体管形成在形成在掩埋绝缘层103上的硅有源层104上。该MOS晶体管借助场绝缘膜105与外围电绝缘，该场绝缘膜105通过硅的局部氧化(LOCOS)工艺被形成为具有约100到500nm的厚度并且与掩埋绝缘膜103接触。在这种情况下，通过使用LOCOS工艺，硅有源层104在LOCOS隔离边缘处被形成为薄膜，如图4所示。通过具有约5到30nm的膜厚度的栅绝缘膜106，形成由具有约200到300nm的厚度的多晶硅形成的n型杂质区域108和p型杂质区域109以及沉积在该多晶硅上的难熔金属硅化物110构成的栅电极111。如图1所示，栅电极的n型杂质区域108和p型杂质区域109通过借助改变离子种类在多晶硅中进行离子注入来形成使得沟道区域成为n型区域且LOCOS隔离边缘成为p型区域。由于沉积在具有n型和p型区域的多晶硅上并具有约100nm的厚度的难熔金属硅化物110，栅电极111的薄层电阻被降低。在栅电极111的每一侧上源极区域112和漏极区域113被分别配置。
由于p型栅极和p型硅有源层的每一个的功函数之间的差异，在沟道区域中使用N型导电多晶硅以及在LOCOS隔离边缘处使用p型导电多晶硅能够降低NMOS的沟道区域中的阈值电压，并增加在LOCOS隔离边缘的阈值电压。结果，可以在NMOS晶体管的沟道区域中以低驱动电压驱动晶体管的同时抑制在LOCOS隔离边缘的寄生MOS晶体管的产生。
接下来，制造图1至4中示出的半导体器件的方法的实施例将参照图5A、5B、6A、6B、7A、7B、8A、8B、9A、9B、10A、10B、11A和11B来描述。
例如，在如图5A所示的具有三层结构：p型单晶硅半导体支撑衬底102、具有约50到400nm的膜厚度的掩埋绝缘膜103、和具有约50到200nm的厚度的p型硅有源层104的SOI衬底101上，如图5B所示的具有约100到500nm的膜厚度的场绝缘膜106通过LOCOS工艺形成。然后，在半导体衬底101的表面上，具有约5到30nm的膜厚度的氧化硅膜通过热氧化被形成作为栅绝缘膜106。在此之后，如图6A所示，用作MOS晶体管的栅电极的多晶硅层107被沉积且具有约200到400nm的厚度。
如图6B所示，多晶硅层107的表面使用光致抗蚀剂114来构图，且借助离子注入被部分地注入了n型杂质例如砷。该部分其后成为用于栅电极111的沟道区域的n型区域108。其剂量是5×1015cm-2。在此之后，如图7A所示，利用光致抗蚀剂114进行构图，且使用例如BF2的p型杂质部分地进行离子注入。该部分其后成为用于栅电极111的LOCOS隔离边缘的p型区域109。执行离子注入且其剂量为大约8×1015cm-2。其后，半导体衬底101在约850℃的温度下经受热处理以扩散提供在栅电极111中的杂质。然后，如图7B所示，为了降低薄层电阻，难熔金属硅化物110被沉积且具有大约100nm的厚度，并且受到光致抗蚀剂的构图和刻蚀，由此形成具有n型区域108和p型区域109的栅电极111。在这种情况下，使用离子注入方法形成n型区域108和p型区域109，但可使用磷预沉积来形成n型区域以及可以使用硼预沉积来形成p型区域。当使用预沉积时，在利用氧化物膜作为硬掩模进行构图后执行预沉积以形成栅电极。可替换地，可使用预沉积形成n型区域，并且可使用离子注入形成p型区域。进一步可替换地，可使用预沉积形成p型区域，并且可使用离子注入形成n型区域。在这种情况下，首先进行预沉积，去除硬掩模，并且然后在整个表面上进行离子注入，由此可以抑制例如硼的渗透。
图8A、8B、9A和9B是均示出沿图1的线B-B′的半导体器件的截面图，并且图10A、10B、11A和11B是均示出沿图1的线C-C′的半导体器件的截面图。那些图还示出在图7A和7B中示出的工艺之后的工艺。如图8A、8B、9A、9B、10A、10B、11A和11B所示，在形成的栅电极111和场绝缘膜105用作掩模的情况下利用高浓度n型杂质例如砷来进行离子注入，以便由此形成源极区域112和漏极区域113。源极和漏极区域的每一个浓度通常为约5×1019cm-3到1×1021cm-3。在此之后，层间绝缘膜(未示出)沉积在其上以便使源极区域112和漏极区域113，和栅电极111彼此电连接。
图12示出本发明的第二实施例。图12A是使用SOI衬底101的n型MOS晶体管的平面图，以及图12B是沿图12A的线D-D′的n型MOS晶体管的截面图。如图12A所示，NMOS晶体管具有其中p+体接触区域115形成在源极区域112中的结构。
在这种情况下，多晶硅栅电极111具有其中通过杂质掺杂以与在第一实施例中相同的方式使沟道区域成为n型且LOCOS隔离边缘区域成为p型的结构。结果，可以抑制在LOCOS隔离边缘的寄生MOS晶体管的产生。另外，p+体接触区域115的形成由此能够固定衬底的电势并且抑制衬底浮动效应。
注意尽管在该实施例中描述了n型MOS晶体管，但可使用p型MOS晶体管来获得相似的结构。

Claims (10)

1.一种半导体器件，包括：
SOI半导体衬底，其包括半导体支撑衬底、形成在半导体支撑衬底上的掩埋绝缘膜以及形成在掩埋绝缘膜上的硅有源层；以及
第一导电类型的MOS晶体管，其形成在硅有源层上并具有栅绝缘膜上的栅电极，其中
该MOS晶体管被通过LOCOS工艺形成的、具有在深度方向上到达所述掩埋绝缘膜的厚度的元件隔离绝缘膜包围；并且
该MOS晶体管的棚电极包括：设置在硅有源层的区域之上的第一导电类型的多晶硅区域，所述硅有源层的区域具有恒定厚度并将成为沟道；和对应于通过LOCOS工艺形成的元件隔离绝缘膜的边缘的第二导电类型的多晶硅区域，在每一个第二导电类型的多晶硅区域下方硅有源层的厚度减小；并且
所述栅绝缘膜设置在所述第一导电类型的多晶硅区域之下和硅有源层之上。
2.根据权利要求1的半导体器件，其中MOS晶体管的栅电极具有层叠结构，其中难熔金属硅化物层层叠在具有第一导电区域和第二导电区域的多晶硅层之上。
3.根据权利要求1或2的半导体器件，其中MOS晶体管在第一导电类型的源极区域中具有第二导电类型的杂质扩散层。
4.一种制造包括形成在SOI半导体衬底的硅有源层上的第一导电类型的MOS晶体管的半导体器件的方法，该SOI半导体衬底包括半导体支撑衬底、形成在半导体支撑衬底上的掩埋绝缘膜以及形成在掩埋绝缘膜上的硅有源层，该方法包括：
通过热氧化形成具有到达掩埋绝缘膜的厚度的元件隔离绝缘膜以在硅有源层上方形成MOS晶体管；
通过热氧化形成具有5到30nm的厚度的栅绝缘膜；
在栅绝缘膜上形成具有200到400nm的厚度的多晶硅层；
将杂质掺入要成为栅电极的所述多晶硅层的第一杂质掺杂步骤，以便形成：设置在硅有源层的区域之上的第一导电类型的多晶硅区域，所述硅有源层的区域具有恒定厚度并将成为沟道；以及通过LOCOS工艺形成的元件隔离绝缘膜的边缘上的第二导电类型的多晶硅区域，在每一个第二导电类型的多晶硅区域下方硅有源层的厚度减小；
刻蚀多晶硅层以形成栅电极；
通过利用光致抗蚀剂构图MOS晶体管的区域以成为源极和漏极来在硅有源层中部分地和选择性地掺杂第一导电类型的杂质的第二杂质掺杂步骤；
在SOI衬底上形成中间绝缘层；
在SOI衬底上形成的中间绝缘层中形成接触孔；
在接触孔中形成金属布线；以及
形成保护膜。
5.根据权利要求4的制造半导体器件的方法，其中第一杂质掺杂步骤包括：
在将光致抗蚀剂施加到多晶硅层上并构图后借助离子注入以1×1018原子/cm3或更大的杂质浓度掺杂第一导电杂质来将多晶硅层的第一部分的导电性选择性地变成第一导电类型；以及
在将光致抗蚀剂施加到多晶硅层上并构图后借助离子注入以1×1018原子/cm3或更大的杂质浓度掺杂第二导电杂质来将多晶硅层的第二部分的导电性选择性地变成第二导电类型。
6.根据权利要求4的制造半导体器件的方法，其中第一杂质掺杂步骤包括：
通过热处理形成具有300到400nm的厚度的氧化物膜以形成硬掩模；
利用光致抗蚀剂构图以刻蚀氧化物膜；
通过以1×1018原子/cm3或更大的杂质浓度执行第一导电类型杂质和第二导电类型杂质中的一个的预沉积来选择性地将多晶硅层的第一部分的导电性变成第一导电类型和第二导电类型中的相应的一个；以及
通过去除氧化物膜并借助离子注入以1×1018原子/cm3或更大的杂质浓度在整个区域上掺杂相反导电杂质来选择性地将多晶硅层的第二部分的导电性变成与多晶硅层的第一部分相反的导电类型。
7.根据权利要求4的制造半导体器件的方法，其中第一杂质掺杂步骤包括：
通过热处理形成具有300到400nm的膜厚度的氧化物膜以形成硬掩模；
利用光致抗蚀剂构图以刻蚀氧化物膜；
通过以1×1018原子/cm3或更大的杂质浓度执行第一导电类型杂质和第二导电类型杂质中的一个的预沉积来选择性地将多晶硅层的第一部分的导电性变成第一导电类型和第二导电类型中的相应的一个；
进一步通过热处理形成具有300到400nm的膜厚度的氧化物膜以形成硬掩模；
利用光致抗蚀剂构图以刻蚀氧化物膜；以及
通过执行相反导电杂质的预沉积来选择性地将多晶硅层的第二部分的导电性变成与多晶硅层的第一部分相反的导电类型。
8.根据权利要求4的制造半导体器件的方法，进一步包括：
在掺杂第一导电类型杂质的第二杂质掺杂步骤后通过利用光致抗蚀剂构图来在源极区域中部分地和选择性地掺杂第二导电杂质。
9.一种制造包括形成在SOI半导体衬底的硅有源层上的第一导电类型MOS晶体管的半导体器件的方法，该SOI半导体衬底包括半导体支撑衬底、形成在半导体支撑衬底上的掩埋绝缘膜以及形成在掩埋绝缘膜上的硅有源层，该方法包括：
通过热氧化形成具有到达掩埋绝缘膜的厚度的元件隔离绝缘膜以在硅有源层上方形成MOS晶体管；
通过热氧化形成具有5到30nm的厚度的栅绝缘膜；
在栅绝缘膜上形成具有200到400nm的厚度的多晶硅层；
将杂质掺入要成为栅电极的所述多晶硅层的第一杂质掺杂步骤，以便形成：设置在硅有源层的区域之上的第一导电类型的多晶硅区域，所述硅有源层的区域具有恒定厚度并将成为沟道；以及通过LOCOS工艺形成的元件隔离绝缘膜的边缘上的第二导电类型的多晶硅区域，在每一个第二导电类型的多晶硅区域下方硅有源层的厚度减小；
在多晶硅层上形成具有500
Figure F2007100879502C00031
到2500
Figure F2007100879502C00032
的厚度的难熔金属硅化物；
刻蚀多晶硅层和难熔硅化物以形成栅电极；
通过利用光致抗蚀剂构图MOS晶体管的区域以成为源极和漏极来在硅有源层中部分地和选择性地掺杂第一导电类型杂质的第二杂质掺杂步骤；
在SOI衬底上形成中间绝缘层；
在SOI衬底上形成的中间绝缘层中形成接触孔；
在接触孔中形成金属布线；以及
形成保护膜。
10.根据权利要求9的制造半导体器件的方法，进一步包括：
在掺杂第一导电类型杂质的第二杂质掺杂步骤后，通过利用光致抗蚀剂构图在源极区域中部分地和选择性地掺杂第二导电杂质。
CN2007100879502A 2006-02-07 2007-02-07 半导体器件及其制造方法 Expired - Fee Related CN101017851B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006-029853 2006-02-07
JP2006029853 2006-02-07
JP2006029853 2006-02-07
JP2007-006234 2007-01-15
JP2007006234 2007-01-15
JP2007006234A JP5567247B2 (ja) 2006-02-07 2007-01-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101017851A CN101017851A (zh) 2007-08-15
CN101017851B true CN101017851B (zh) 2010-06-23

Family

ID=38478072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100879502A Expired - Fee Related CN101017851B (zh) 2006-02-07 2007-02-07 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US7851858B2 (zh)
JP (1) JP5567247B2 (zh)
KR (1) KR101355282B1 (zh)
CN (1) CN101017851B (zh)
TW (1) TWI412130B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560100B2 (ja) * 2008-03-24 2010-10-13 株式会社東芝 半導体装置
JP2012129348A (ja) * 2010-12-15 2012-07-05 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
KR102308621B1 (ko) 2014-07-15 2021-10-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN108022970A (zh) * 2016-11-03 2018-05-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10115787B1 (en) 2017-06-07 2018-10-30 Psemi Corporation Low leakage FET
CN107452755B (zh) * 2017-07-27 2020-01-21 武汉天马微电子有限公司 阵列基板及其制作方法和显示面板
US10468410B2 (en) * 2017-11-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate modulation to improve kink effect
CN108447904B (zh) * 2018-03-14 2020-09-29 电子科技大学 一种横向igbt的制造方法
CN111092112B (zh) * 2018-10-23 2020-11-13 合肥晶合集成电路有限公司 Mos场效应晶体管及其制造方法
TWI670491B (zh) 2018-12-10 2019-09-01 財團法人工業技術研究院 電化學製程裝置以及電化學製程裝置的操作方法
US12089412B2 (en) 2020-03-26 2024-09-10 Intel NDTM US LLC Vertical string driver with extended gate junction structure
US20200227525A1 (en) * 2020-03-26 2020-07-16 Intel Corporation Vertical string driver with channel field management structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700461A (en) * 1986-09-29 1987-10-20 Massachusetts Institute Of Technology Process for making junction field-effect transistors
US6214657B1 (en) * 1997-07-31 2001-04-10 Hyundai Electronics Industries Co., Ltd. Semiconductor device isolation structure and fabrication method of semiconductor device using the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178674A (en) * 1978-03-27 1979-12-18 Intel Corporation Process for forming a contact region between layers of polysilicon with an integral polysilicon resistor
US4282648A (en) * 1980-03-24 1981-08-11 Intel Corporation CMOS process
US4466174A (en) * 1981-12-28 1984-08-21 Texas Instruments Incorporated Method for fabricating MESFET device using a double LOCOS process
JPS59134878A (ja) * 1983-01-21 1984-08-02 Toshiba Corp 半導体装置
US4700454A (en) * 1985-11-04 1987-10-20 Intel Corporation Process for forming MOS transistor with buried oxide regions for insulation
JPH08181316A (ja) 1994-12-22 1996-07-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5686347A (en) * 1994-12-27 1997-11-11 United Microelectronics Corporation Self isolation manufacturing method
US5893729A (en) * 1995-06-28 1999-04-13 Honeywell Inc. Method of making SOI circuit for higher temperature and higher voltage applications
KR970052023A (ko) * 1995-12-30 1997-07-29 김주용 에스 오 아이 소자 및 그의 제조방법
JP3648015B2 (ja) 1997-05-14 2005-05-18 株式会社ルネサステクノロジ 半導体装置
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
KR100261165B1 (ko) * 1998-05-14 2000-07-01 김영환 반도체소자 및 그의 제조방법
JP3751469B2 (ja) 1999-04-26 2006-03-01 沖電気工業株式会社 Ｓｏｉ構造の半導体装置の製造方法
JP3460649B2 (ja) 1999-11-19 2003-10-27 住友金属工業株式会社 半導体装置の製造方法
JP2002270614A (ja) * 2001-03-12 2002-09-20 Canon Inc Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法
US6911694B2 (en) * 2001-06-27 2005-06-28 Ricoh Company, Ltd. Semiconductor device and method for fabricating such device
JP2003158198A (ja) * 2001-09-07 2003-05-30 Seiko Instruments Inc 相補型ｍｏｓ半導体装置
JP4054557B2 (ja) * 2001-10-10 2008-02-27 沖電気工業株式会社 半導体素子の製造方法
JP4044446B2 (ja) * 2002-02-19 2008-02-06 セイコーインスツル株式会社 半導体装置およびその製造方法
US7473947B2 (en) * 2002-07-12 2009-01-06 Intel Corporation Process for ultra-thin body SOI devices that incorporate EPI silicon tips and article made thereby
JP4083507B2 (ja) * 2002-08-28 2008-04-30 セイコーインスツル株式会社 半導体装置の製造方法
JP2006222101A (ja) * 2003-01-10 2006-08-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR101025917B1 (ko) * 2003-06-26 2011-03-30 매그나칩 반도체 유한회사 Ｍｏｓ 트랜지스터 및 그 제조 방법
JP4700268B2 (ja) * 2003-09-19 2011-06-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2007123519A (ja) * 2005-10-27 2007-05-17 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
US7910450B2 (en) * 2006-02-22 2011-03-22 International Business Machines Corporation Method of fabricating a precision buried resistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700461A (en) * 1986-09-29 1987-10-20 Massachusetts Institute Of Technology Process for making junction field-effect transistors
US6214657B1 (en) * 1997-07-31 2001-04-10 Hyundai Electronics Industries Co., Ltd. Semiconductor device isolation structure and fabrication method of semiconductor device using the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2001-148481A 2001.05.29

Also Published As

Publication number Publication date
KR20070080583A (ko) 2007-08-10
US20070210382A1 (en) 2007-09-13
JP2007243156A (ja) 2007-09-20
US7851858B2 (en) 2010-12-14
CN101017851A (zh) 2007-08-15
TWI412130B (zh) 2013-10-11
KR101355282B1 (ko) 2014-01-27
TW200805654A (en) 2008-01-16
JP5567247B2 (ja) 2014-08-06
US8263443B2 (en) 2012-09-11
US20110027949A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
CN101017851B (zh) 半导体器件及其制造方法
CN1977387B (zh) 高迁移率三栅器件及其制造方法
US9601616B2 (en) Power MOSFETs and methods for forming the same
CN100431154C (zh) 半导体集成电路器件及其制造方法
JP3831602B2 (ja) 半導体装置の製造方法
CN101159290A (zh) 一种半导体结构及其制造方法
JPH1197693A (ja) 半導体装置およびその製造方法
CN102456737A (zh) 半导体结构及其制造方法
CN101266978B (zh) Cmos结构的制造方法
JP2701762B2 (ja) 半導体装置及びその製造方法
US6166412A (en) SOI device with double gate and method for fabricating the same
US7196375B2 (en) High-voltage MOS transistor
US7550330B2 (en) Deep junction SOI MOSFET with enhanced edge body contacts
JP2003332583A (ja) 半導体装置およびその製造方法
US10930776B2 (en) High voltage LDMOS transistor and methods for manufacturing the same
JP2005116592A (ja) 電界効果トランジスタ
WO2005074035A1 (ja) 電界効果型トランジスタおよびその製造方法
US6238959B1 (en) Method of fabricating LDMOS transistor
US20040169224A1 (en) Semiconductor device and manufacturing method therefor
JP3312683B2 (ja) Ｍｏｓ型半導体装置とその製造方法
JPH11317519A (ja) 半導体装置およびその製造方法
JP2004063918A (ja) 横型ｍｏｓトランジスタ
KR100405450B1 (ko) 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법
JP2001196583A (ja) 半導体装置とその製造方法
JP2013258432A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160309

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Patentee before: SEIKO INSTR INC

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20210207

CF01 Termination of patent right due to non-payment of annual fee