JP3782021B2 - 半導体装置、半導体装置の製造方法、半導体基板の製造方法 - Google Patents

半導体装置、半導体装置の製造方法、半導体基板の製造方法 Download PDF

Info

Publication number
JP3782021B2
JP3782021B2 JP2002045597A JP2002045597A JP3782021B2 JP 3782021 B2 JP3782021 B2 JP 3782021B2 JP 2002045597 A JP2002045597 A JP 2002045597A JP 2002045597 A JP2002045597 A JP 2002045597A JP 3782021 B2 JP3782021 B2 JP 3782021B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
sige
semiconductor layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002045597A
Other languages
English (en)
Other versions
JP2003243667A (ja
Inventor
直治 杉山
勉 手塚
智久 水野
信一 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002045597A priority Critical patent/JP3782021B2/ja
Priority to US10/369,662 priority patent/US6774390B2/en
Publication of JP2003243667A publication Critical patent/JP2003243667A/ja
Application granted granted Critical
Publication of JP3782021B2 publication Critical patent/JP3782021B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure

Description

【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳ型電界効果型トランジスタを用いた半導体装置及びその製造方法、またそれに用いられる半導体基板の製造方法を提供するものである。
【０００２】
【従来の技術】
現在の半導体素子の中核的存在であるシリコンＭＯＳ電界効果トランジスタは、素子寸法の微細化、特にゲート長の縮小によって高密度集積化と駆動力の増大を同時に達成してきた。しかしながら近い将来、従来のトレンドに従った素子の微細化は物理的、経済的な壁にぶつかることが指摘されている。そこで今後は微細化以外の手法による高速化、低消費電力化の技術を確立する必要がある。
【０００３】
応力ひずみを加えたＳｉ結晶では、電子及び正孔の移動度を向上することは以前より知られていた。またこの特性をＭＩＳ型電界効果トランジスタ（ＭＩＳＦＥＴ）のチャネル部分に適用した高性能素子も試作されている。
【０００４】
具体的にはＳｉ結晶よりわずかに格子定数の大きなＳｉＧｅ結晶層を下地として、この上に薄いＳｉ薄層を積層することによりひずみＳｉ層を形成した半導体基板を用いたＭＩＳ型電界効果トランジスタが提案されている。この電界効果型トランジスタは、前記ひずみＳｉ層においてキャリアが高移動度特性を示すため、これをチャネル領域として使用することによって高速かつ低消費電力化を図ることができる。
【０００５】
一方、ＭＩＳ型電界効果トランジスタの短チャネル効果抑制のためのチャネル不純物の高濃度化はソース／ドレイン拡散層の寄生容量の増大を招く。この寄生容量の低減のために、シリコンウエハ上に絶縁層を具備しさらに前記絶縁層上に半導体層を具備する、例えばＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）構造を有する半導体基板を使用することが有効であることが知られている。
【０００６】
そこで前記シリコンウエハ／ＳｉＧｅ結晶層／Ｓｉ酸化層（絶縁層）／ＳｉＧｅ結晶層／ひずみＳｉ層が形成された半導体基板を用いたＭＩＳ電界効果トランジスタが提案されている。
【０００７】
図１２に示すように、従来のひずみＳｉ層をチャネルに用いたＭＩＳ型電界効果トランジスタは、Ｓｉ基板１１０上に、応力を十分に緩和する程度に厚く設けられたＳｉＧｅ結晶層１３０と、ＳｉＧｅ結晶層１３０中に埋め込まれた絶縁層１２０と、上側のＳｉＧｅ結晶層１３０上にエピタキシャル成長させたひずみＳｉ層１４０を有している。さらにこのひずみＳｉ層１４０表面に形成されたゲート絶縁層１７０と、ゲート絶縁層１７０上に形成されたゲート電極１８０と、さらにゲート電極１８０をマスクとして不純物が注入されて形成されたソース領域、ドレイン領域を備えている。この構造のＭＩＳ型電界効果トランジスタはひずみＳｉ層１４０にチャネルが形成される。
【０００８】
しかしながらこの構造では、絶縁層１２０とＳｉＧｅ結晶層１３０との界面に欠陥が多く、通常のＧｅを含まないＳＯＩに形成されているＳｉ層と絶縁層の界面の特性に対してその特性が劣り、ＳＯＩのひずみのないＳｉ層をチャネルとするＭＩＳ型電界効果トランジスタに比べてリーク電流が多くなるといった問題が起こっている。
【０００９】
【発明が解決しようとする課題】
本発明では絶縁層上に形成されたＳｉＧｅ結晶層に接合するひずみＳｉ層をチャネル層に用いるＭＩＳ型電界効果トランジスタにおいて、絶縁層とＳｉＧｅ結晶層との界面の欠陥等に起因する問題が、リーク電流特性等に悪影響を与えないよう改良したＭＩＳ型電界効果トランジスタを備える半導体装置及びその製造方法、また、それに用いられる半導体基板の製造方法を提供する。
【００１０】
【課題を解決するための手段】
本発明は、
主面を有する絶縁層と、
前記絶縁層の前記主面上に設けられ、前記絶縁層の前記主面側の底面と、側面及び上面を有する第１の半導体層と、
前記第１の半導体層の少なくとも前記側面上に設けられ、前記第１の半導体層と異なる格子定数を有し、互いに離間して設けられたソース領域及びドレイン領域を有し前記ソース領域及びドレイン領域により定義されるチャネル領域を形成する第２の半導体層と、
前記第２の半導体層の前記チャネル領域上に設けられたゲート絶縁層及びゲート電極とを備え、
前記チャネル領域のチャネル長方向が前記絶縁層の前記主面とほぼ平行であり、前記第２の半導体層表面における前記チャネル領域の面積が、前記第１半導体層の前記底面の面積よりも大であるＭＩＳ型電界効果トランジスタを備える半導体装置である。
【００１１】
前記第１の半導体層はＳｉＧｅ層であり、前記第２の半導体層がひずみＳｉ層であることが望ましい。
【００１２】
また、前記第１の半導体層はＳｉ層であり、前記第２の半導体層はひずみＳｉＧｅ層とすることが望ましい。
【００１３】
また、本発明は、
主面を有する絶縁層と、
前記絶縁層の前記主面上に設けられ、前記絶縁層の前記主面側の底面と、側面及び上面を有し、ｐ型領域を有する第１の半導体層と、
前記第１の半導体層の少なくとも前記側面上に設けられ、前記第１の半導体層と異なる格子定数を有し、ｐ型領域と、互いに離間して設けられたｎ型ソース領域及びｎ型ドレイン領域を有し、前記ｎ型ソース領域及びドレイン領域により定義されるチャネル領域を形成する第２の半導体層と、
前記第２の半導体層の前記チャネル領域上に設けられたゲート絶縁層及びゲート電極とを備え、
前記チャネル領域のチャネル長方向が前記絶縁層の前記主面とほぼ平行であり、前記第２の半導体層表面における前記チャネル領域の面積が前記第１半導体層の前記底面の面積よりも大であるｎチャネルＭＩＳ型電界効果トランジスタ及び、
前記絶縁層の前記主面上に設けられ、前記絶縁層側の前記主面側の底面と、側面及び上面を有し、ｎ型領域を有する第３の半導体層と、
前記第３の半導体層の少なくとも前記側面上に設けられ、前記第３の半導体層と異なる格子定数を有し、ｎ型領域と、互いに離間して設けられたｐ型ソース領域及びｐ型ドレイン領域を有し、前記ｎ型ソース領域及びドレイン領域により定義されるチャネル領域を形成する第４の半導体層と、
前記第４の半導体層の前記チャネル領域上に設けられたゲート絶縁層及びゲート電極とを備え、
前記チャネル領域のチャネル長方向が前記絶縁層の前記主面とほぼ平行であり、前記第４の半導体層表面における前記チャネル領域の面積が前記第３の半導体層の前記底面の面積よりも大であるｐチャネルＭＩＳ型電界効果トランジスタと、を組み合わせたＣＭＯＳ回路を備えることを特徴とする半導体装置である。
【００１４】
前記ｎチャネルＭＩＳ型電界効果トランジスタの前記第１の半導体層はＳｉＧｅ層でありかつ前記第２の半導体層がひずみＳｉ層であり、
前記ｐチャネルＭＩＳ型電界効果トランジスタの前記第３の半導体層はＳｉＧｅ層でありかつ前記第４の半導体層はひずみＳｉ層であることが望ましい。
【００１５】
また前記ｎチャネルＭＩＳ型電界効果トランジスタの前記第１の半導体層はＳｉＧｅ層でありかつ前記第２の半導体層がひずみＳｉ層であり、
前記ｐチャネルＭＩＳ型電界効果トランジスタの前記第３の半導体層はＳｉ層であり、前記第４の半導体層はひずみＳｉＧｅ層とすることが望ましい。
【００１６】
また、本発明は、
絶縁層とＳｉＧｅ層との積層体を形成する工程と、
前記ＳｉＧｅ層をエッチングし、前記絶縁層上に前記絶縁層側の底面と、側面及び上面を有する突起状のＳｉＧｅ層を形成する工程と、
前記積層体を酸化することにより前記ＳｉＧｅ層のＧｅ組成を高濃度化する工程と、
前記ＳｉＧｅ層の側面にＳｉ層を形成する工程と、
前記Ｓｉ層上にソース領域、ドレイン領域、ゲート絶縁層及びゲート電極とを形成する工程とを備えることを特徴とする半導体装置の製造方法である。
【００１７】
また、本発明は、絶縁層と前記絶縁層上に積層されたシリコン層とを備える半導体基板の前記シリコン層上に、選択的に、シリコン酸化物層及び前記シリコン酸化物層上に積層されたシリコン窒化物層とを備えるマスクを形成する工程と、前記マスクが形成された部分以外の前記シリコン層上にＳｉＧｅ層を積層する工程と、
前記半導体基板に熱酸化処理を施すことにより、前記ＳｉＧｅ層表面に酸化物層を形成すると同時にＳｉＧｅ層とシリコン層との積層体をＳｉＧｅ層単層に変化する工程と、
前記酸化物層と、前記マスクを除去する工程とを備える半導体基板の製造方法である。
【００１８】
本発明にかかる半導体装置は、絶縁層上に形成された第１の半導体層、例えばＳｉＧｅ結晶層、に接合された、第１の半導体層と異なる格子定数を有し結晶格子に応力ひずみを有する第２の半導体層、例えばひずみＳｉ層、をチャネル層に用いるＭＩＳ型電界効果トランジスタ及びそのような電界効果トランジスタを組み合わせたＣＭＯＳ回路に関わるものである。
【００１９】
このようなＭＩＳ型電界効果トランジスタにおいて、絶縁層上に形成された第１の半導体層の少なくとも側面に第２の半導体層を接合させて、さらにゲートを前記第２の半導体層上に形成するにあたり、第２の半導体層表面のチャネルとなる部分の面積をＳｉＧｅ層と絶縁層との接合面積よりも小さくするようにゲートを形成することにより、トランジスタの素子サイズに対して絶縁層とＳｉＧｅ層との接合部分の面積を小さくし、界面の欠陥等に起因する悪影響を低減するものである。
【００２０】
本発明において、第１の半導体層をＳｉＧｅ結晶層とし、第２の半導体層をひずみＳｉとした場合、ＳｉＧｅ結晶層表面を覆うひずみＳｉ層がチャネルとなる。ひずみＳｉチャネルでは電子の移動度及び正孔の移動度が通常のＳｉ層と比べて増大することが報告されている。したがって、ｐチャネルＭＩＳ型電界効果トランジスタでもｎチャネルＭＩＳ型電界効果トランジスタでもキャリアが高移動度を示す高性能のＭＩＳ型電界効果トランジスタを製造することができる。また、第１の半導体層をＳｉ結晶層とし、第２の半導体層をひずみＳｉＧｅ結晶層とした場合、本発明の係るＭＩＳ型電界効果トランジスタでは表面を覆うひずみＳｉＧｅ結晶層がチャネルとなる。このひずみＳｉＧｅ結晶層をチャネルとした構造は正孔移動度が増大するためｐチャネルＭＩＳ型電界効果トランジスタとして適している。
【００２１】
本発明において、ＳｉＧｅ層におけるＧｅ組成の望ましい範囲は５原子％以上８０原子％以下、より好ましくは１０原子％以上５０原子％以下の範囲であることにより適正な結晶ひずみの授受を隣接するシリコン層との間に行なうことができる。
【００２２】
本発明に係る電界効果トランジスタを用い、ｎチャネル、ｐチャネル両方のＭＩＳ型電界効果トランジスタを形成し、それらを組み合わせればキャリアの移動度が高い高速動作の相補型電界効果トランジスタを作成することが可能となる。
【００２３】
このとき、ｎチャネルＭＩＳ型電界効果トランジスタの第１の半導体層をＳｉＧｅ結晶層とし、第２の半導体層をひずみＳｉとしたひずみＳｉ層がチャネルであるｎチャネルＭＩＳ型トランジスタ、ｐチャネルＭＩＳ型電界効果トランジスタの第３の半導体層をＳｉＧｅ結晶層とし、第４の半導体層をひずみＳｉとしたひずみＳｉ層がチャネルであるｐチャネルＭＩＳ型電界効果トランジスタを用いた場合両トランジスタともにキャリアが高移動度を示ため、高速の相補型電界効果トランジスタが形成できる。
【００２４】
また、ｐチャネルＭＩＳ型電界効果トランジスタとして、第３の半導体層をＳｉ結晶層とし、第４の半導体層をひずみＳｉＧｅ結晶層としたひずみＳｉＧｅ層がチャネルであるトランジスタを用い、ｎチャネルＭＩＳ電界効果トランジスタとして、第１の半導体層をＳｉＧｅ結晶層とし、第２の半導体層をひずみＳｉとしたひずみＳｉチャネルであるトランジスタを用いた相補型電界効果トランジスタも、両トランジスタともにキャリアが高移動度を示ため、高速の相補型電界効果トランジスタが形成できる。
【００２５】
また、相補型電界効果トランジスタ一方の電界効果トランジスタのみが、本発明に係る第１及び第２の半導体層を用いたＭＩＳ型電界効果トランジスタであっても良い。例えばｐチャネルＭＩＳ型電界効果トランジスタとして正孔の移動度が高い、緩和したＳｉＧｅ層をチャネルとするＭＩＳ型電界効果トランジスタ（この場合第１及び第２の半導体層の積層を必要としない）を用い、ｎ型ＭＩＳ型電界効果トランジスタとして本発明に係るひずみＳｉ層をチャネルとするＭＩＳ型電界効果トランジスタを用いてもよい。
【００２６】
また、例えば上記の如くの相補型電界効果トランジスタを製造する場合は、絶縁層上の同一面上にシリコン層領域と緩和したＳｉＧｅ層領域が混在した基板を用意する必要がある。すなわち基板上の指定の位置をＳｉ及びＳｉＧｅで構成する必要がある。本発明の半導体基板の製造方法によれば、そのような基板を容易に製造することが可能となる。
【００２７】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の一実施例を示すＭＩＳ型電界効果トランジスタの概略斜視図である。
【００２８】
例えばＳｉ等の半導体基板１０上にシリコン酸化物等の絶縁層２０が形成され、絶縁層２０上に突起状にＳｉＧｅ層（第１の半導体層）３０が設けられている。前記ＳｉＧｅ層３０の側面及び上面には、ＳｉＧｅ層３０を覆うようにひずみＳｉ層（第２の半導体層）４０が形成されている。ひずみＳｉ層４０は、少なくともＳｉＧｅ層３０の側面に形成されていればよく、また図１に示すように側面及び上面に連続して形成されていても良い。またゲート電極８０がゲート絶縁層７０を介してひずみＳｉ層４０の側面及び上面を覆うように帯状に設けられている。ひずみＳｉ層４０のゲート絶縁層７０及びゲート電極８０に覆われていない部分は不純物を高濃度にドーピングし活性化したソース領域５０及びドレイン領域６０である。ソース領域５０及びドレイン領域６０の間のゲートに覆われたひずみＳｉ層４０に絶縁層２０表面と平行方向に電流が流れるようチャネルが形成される。ゲート電極８０はゲート絶縁層７０を介してチャネルに電界効果を及ぼし、３端子電界効果型トランジスタ動作を行なう。この構造は、ｐチャネルＭＩＳ型電界効果トランジスタでもｎチャネルＭＩＳ型電界効果トランジスタでも同様に製造することができる。
【００２９】
図２は、図１のａ−ａ´断面図を示したものである。
【００３０】
このトランジスタ１つにおける絶縁層２０とＳｉＧｅ層（第１の半導体層）３０の接合面積（即ちＳｉＧｅ層２０の底面の面積、図中Ａで示す面）をσ1とし、ＳｉＧｅ層３０の幅をｄ1、ゲート（ゲート絶縁層７０及びゲート電極８０）の長さ（図２では奥行き、チャネル長に相当する）をＬｇ1とすると、σ1＝ｄ×Ｌｇ1である。
【００３１】
一方、このトランジスタ１つのチャネル形成面の面積（素子面積）をφ1とし、第２の半導体層表面の４０の幅をｄ1´、第２の半導体層の４０の高さをｗ1´とすると、チャネル幅は（２ｗ1´＋ｄ1´）となり、したがってφ1＝（２ｗ1´＋ｄ1´）×Ｌｇ1である。
【００３２】
ここでｄ1＜ｄ1´であるから、σ1＝ｄ1×Ｌｇ1＜＜（２ｗ1´＋ｄ1´）×Ｌｇ1＝φ1となる。つまりσ1＜＜φ1であり、１つのトランジスタにおいて絶縁層２０とＳｉＧｅ層４０との接合部分の面積が、素子面積に対して非常に小さくなっている。
【００３３】
一方、図１２に従来のひずみＳｉ層をチャネルとするＭＩＳ型電界効果トランジスタの断面図を示す。
【００３４】
このトランジスタ１つにおける絶縁層１２０とＳｉＧｅ層１３０の接合面積（図中Ｂで示す面）をσ2とし、ゲート（ゲート絶縁層７０及びゲート電極８０）の長さ（図３では幅、チャネル長に相当する）をＬｇ2とし、ゲートの幅（図３では奥行き）をｗ2とするとσ2＝Ｌｇ2×ｗ2である。
【００３５】
一方、このトランジスタ１つのチャネル形成面の面積（素子面積）をφ2とすると、φ2＝Ｌｇ2×ｗ2で表される。
【００３６】
つまりσ2＝Ｌｇ2×ｗ2＝φ2となる。つまり１つのトランジスタにおいて絶縁層１２０とＳｉＧｅ層１３０との接合部分の面積が、素子面積と同じである。
【００３７】
図２の構造と図１２の構造を比較すれば明らかなように、本発明によれば、１つのトランジスタの素子サイズに対して絶縁層とＳｉＧｅ層との接合部分の面積を小さくなり、界面の欠陥等に起因する悪影響が低減される。
（第２の実施形態）
図３〜図６は本発明の一実施形態に係わるＭＩＳ型電界効果トランジスタのプロセスの一例を示す概略断面図である。以下、図３〜図６を用いて、本発明の一実施形態に係わるＭＩＳ型電界効果トランジスタの製造方法について説明する。
【００３８】
まず、図３（ａ）に示すように、シリコン酸化物からなる絶縁層１１上に第1の半導体層である格子緩和したＳｉＧｅ結晶層１２が積層されたＳＧＯＩ（ＳｉＧｅ ｏｎ ｉｎｓｕｌａｔｏｒ）基板を用意した。
【００３９】
このＳＧＯＩ基板の製造方法は特に限定されず、たとえば、シリコンウエハ上にＳｉＧｅ結晶層をエピタキシャル成長させ、さらにＳｉＧｅ結晶層にＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法を用いて酸素イオンをイオン注入し、ＳｉＧｅ結晶層中に絶縁層（シリコン酸化物層）を形成する方法や、表面を熱酸化し絶縁層（シリコン酸化物層）が形成された第１のシリコンウエハに、表面にＳｉＧｅ結晶層を成長した第２のシリコンウエハを張り合わせた後、前記第２のシリコンウエハを、前記ＳｉＧｅ結晶層が第１のシリコンウエハの絶縁層表面に残留した状態で剥離する方法などにより得ることができる。これらの方法で得られたＳＧＯＩ基板に、追加の高温熱酸化を施し絶縁層上のＳｉＧｅ結晶層を薄層化し、ＳｉＧｅ結晶層のＧｅ濃度を濃縮する方法を組み合わせることも有効である。
【００４０】
本実施形態では、絶縁層１１は厚さ１００ｎｍのシリコン酸化物よりなり、前記絶縁層１１上に、厚さ１００ｎｍ、Ｇｅ組成が１０原子％のＳｉＧｅ結晶層１２を有するＳＧＯＩ基板を用いた。
【００４１】
本発明において、絶縁層１１の層厚は、プロセス上からの大きな制約は無い。ただし、後工程で絶縁層１１上のＳｉＧｅ結晶層、あるいはひずみＳｉ層などを、絶縁層１１とのエッチング速度の差を利用して、選択エッチングする工程が用いられるため、絶縁層１１の厚さが１ｎｍ以上であることが望ましい。
【００４２】
また、本発明において、ＳｉＧｅ結晶層１２の面方位は（００１）が望ましい。また、ここで形成されるＳｉＧｅ結晶層１２の厚さは、素子を構成したときのＳｉＧｅ結晶層よりなる突起状部分（フィン）の高さ以上の値が要求される。
【００４３】
次に、素子を構成するフィンを作成するために、図３（ｂ）に示すように、ＳｉＧｅ結晶層１２表面にシリコン酸化物あるいはシリコン窒化物からなるマスク１３を形成した。
【００４４】
このマスク１３を形成するには、ＳｉＧｅ結晶層１２上に熱酸化により熱酸化層を形成するか、あるいはＣＶＤ法によりシリコン窒化物層を形成した後、この熱酸化層もしくはシリコン窒化物層上にレジストパターンを形成し、前記レジストパターンをマスクとして前記熱酸化層もしくはシリコン窒化物層をエッチングして作成することができる。
【００４５】
次にマスク１３を用いてＳｉＧｅ結晶層１２のフィンとして残す部分以外をドライエッチング法、たとえばＲＩＥ法にて除去し、図３（ｃ）に示すように絶縁層１１を露出した。本実施形態ではマスク１３の幅Ｄが４０ｎｍ、奥行きＬｇ（ここでは紙面に対して垂直方向の長さ）が２μｍであった。このときＳｉＧｅ結晶層１２の側面が（０１０）面、あるいは（１００）面を向いていることが望ましい。もしくは（１１０）面あるいはそれと等価の面でも許容できる。
【００４６】
次にドライエッチングによりダメージを受けたフィンの表面を回復させるために、マスク１３を残したまま、図３（ｄ）に示すようにＳｉＧｅ結晶層１２に対して熱酸化を施した。
【００４７】
この熱酸化の過程で、マスク１３として熱酸化層を用いた場合、ＳｉＧｅ結晶層１２は側面およびマスク１３で覆われた上面が酸化され新たに酸化層１４が形成される。このとき酸化層１４中からＧｅ原子がはじき出されるため、残されたＳｉＧｅ結晶層１２はその大きさを小さくするとともに、内部のＧｅ濃度が上昇する。一方、マスク１３としてシリコン窒化物を用いた場合、マスク１３で覆われた上面は酸化が進まないが、マスク１３のない側面は酸化されて酸化層１４が形成され、酸化層１４中からＧｅ原子がはじき出されるため、残されたＳｉＧｅ結晶層は、Ｇｅ濃度が増加すると共にその幅が狭くなる。
【００４８】
本実施形態で、マスク１３としてシリコン窒化物を用い、幅Ｄが４０ｎｍのＳｉＧｅ結晶層１２の側面を片面で１０ｎｍずつ酸化した。それにより、ＳｉＧｅ結晶層１２の幅ｄは片面で１０ｎｍ、両面で２０ｎｍ薄くなり、２０ｎｍの厚さが残った。また、ＳｉＧｅ結晶層１２のＧｅ組成は２０原子％に上昇した。
【００４９】
この熱酸化の条件は、たとえば、処理温度がＳｉＧｅ結晶層の結晶構造を回復させる温度であるとともに、ＳｉＧｅの融点よりも低温であることが望ましく、具体的には９００℃以上１３５０℃以下、より好ましくは１０００℃以上１３５０℃以下であることが望ましい。ＳｉＧｅはＧｅ濃度が増加するとその融点が低下するので、温度設定には注意を要する。熱酸化温度がこの範囲であると絶縁層１１とＳｉＧｅ結晶層１２との界面に酸化層１４からはじき出されたＧｅ原子がパイルアップせず欠陥などが発生しにくい。また熱酸化の際の雰囲気は酸素濃度が５％〜１００％である雰囲気が挙げられる。
【００５０】
本発明においてＳｉＧｅ結晶層１２よりなるフィンの幅ｄは、後工程で形成されるＳｉ結晶層にひずみを与えるために１０ｎｍ以上５０ｎｍ以下であることが望ましい。本発明においてＳｉＧｅ結晶層１２よりなるフィンの奥行き（ここでは紙面に対して垂直方向の長さ）ｌｇはチャネルのゲート長とソース・ドレイン電極の長さの合計を決定する値であり、０．５μｍ以上５μｍ以下の範囲が挙げられる。本発明においてＳｉＧｅ結晶層１２よりなるフィンの高さＷはチャネルのゲート幅を決定する値となるため、５０ｎｍ以上は必要となる。最大値については、素子設計上からは制約は少ないが、フィンの高さ、あるいは底面に対する高さの比（アスペクト比）が大きいとプロセスが難しくなるため、１μｍ以下が望ましい。
【００５１】
その後、図３（ｅ）に示すように表面のマスク１３および熱酸化層１４をウエットエッチング等で除去し、表面処理を施した後にＳｉＧｅ結晶層１２表面にエピタキシャル成長にてＳｉ層を成長させた。このＳｉ層は、第２の半導体層であるひずみＳｉ層１５である。本実施形態では厚さ７ｎｍのひずみＳｉ層を形成した。
【００５２】
本発明においては、ひずみＳｉ層１５の厚さは５ｎｍ以上３０ｎｍ以下であることが望ましい。
【００５３】
このようにして得られた表面にひずみＳｉ層を有するフィンに対してゲート加工及びソース／ドレインの加工をしてＭＩＳＦＥＴが完成する。
【００５４】
以下、上記にようにして得られた、表面にひずみＳｉ層を有するフィンを使用したＭＩＳＦＥＴを形成するためのプロセスの詳細を述べる。ＭＩＳＦＥＴを作成するプロセスは大きく２種類に大別される。ひとつは、従来の平面型のＭＯＳＦＥＴ作成の場合と同様に、ゲート加工を施してから、ソース／ドレインの加工を行うもの、他方は先にソース／ドレインの加工を施し、その後にゲート加工を行うものである。
【００５５】
図４〜図６を用いて、ゲート加工を先に行うプロセスの例を説明する。図４（ａ）、（ｂ）〜図６（ａ）、（ｂ）の（イ）は基板上面から見た平面図、（ロ）は前記（イ）のＡ−Ａ´方向断面図、（ハ）は前記（イ）のＢ−Ｂ´方向断面図である。
【００５６】
図３に示す工程で得られたフィンの概略図を図４（ａ）に示す。シリコン酸化物よりなる第１絶縁層２１上に、突起状のＳｉＧｅ結晶層２２が形成され、その表面にひずみＳｉ層２３が形成されたフィンが形成されている。
【００５７】
次に図４（ｂ）に示すように、ひずみＳｉ層２３の表面を熱酸化してゲート絶縁層となる第２絶縁層２４を形成した。本実施形態の場合、第２絶縁層２４はシリコン酸化物よりなる。このときの第２絶縁層２４の厚さは４ｎｍであった。その結果、ひずみＳｉ層２３の厚さは５ｎｍとなった。さらに、ＣＶＤ法により第２絶縁層２４表面全面に厚さ２００ｎｍの多結晶Ｓｉを堆積してゲート電極となる導電性層２５を形成した。このときの導電性層２５には高濃度の燐を添加した。燐の添加は多結晶Ｓｉ堆積時に同時に不純物添加する方法でも、多結晶Ｓｉ堆積後にイオン注入により導入する方法でもいずれでも良い。
【００５８】
次に導電性層２５上にレジスト層（図示せず）をパターンニングし、レジスト層をマスクとして導電性層２５をエッチングし、図５（ａ）に示すように、第２絶縁層２４の一部の表面に帯状にゲート電極２５をゲート加工した。このとき、ゲート加工でマスクに用いたレジスト層を利用しフィンにソース／ドレイン領域を形成するために硼素などの不純物をイオン注入しておくことが望ましい。図５（ロ）中不純物が添加された領域の境界を点線で示す。
【００５９】
この後、ゲート電極２５の側壁を作成した。側壁は、まず、図５（ｂ）に示すように、ゲート電極２５、露出した第２絶縁層２４、及び露出した第１絶縁層２１表面全面にＣＶＤ法で側壁となるシリコン酸化物よりなる第３絶縁層２６を堆積した。
【００６０】
次に第３絶縁層２６に対し、選択エッチングを施しゲート電極２５の側面のみ側壁絶縁層２６を残した。このとき選択エッチングの条件をゲート電極２５表面が露出するように設定する事により、ゲート電極２５と、ゲート絶縁層２４の高さが異なるため、図６（ａ）に示すように、ゲート電極２５の側面の側壁絶縁層２６及び側壁絶縁層２６下の第２絶縁層２４（ゲート絶縁層２４）のみを残して、第３絶縁層２６および第２絶縁層２４は完全除去され、フィンのゲート電極２５と、側壁絶縁層２６及びゲート絶縁層２４で覆われた部分以外はひずみＳｉ層２３が露出した。
【００６１】
最後に図６（ｂ）に示すように、露出したひずみＳｉ層２３表面にソース／ドレイン領域となる半導体層２７をＳｉの選択成長で形成した。ここではフィンのひずみＳｉ層２３が露出した領域にのみ新たな半導体層２７が成長する。このとき硼素などの不純物を添加した選択成長を行うことによりソース・ドレイン領域の不純物添加ができる。最後にゲート、ソース／ドレインに電極を形成してＭＩＳ型電界効果トランジスタが完成した。
（第３の実施形態）
本実施形態では、先にソース／ドレインの加工を施し、その後にゲート加工を行うものであり、かつ複数のフィンに対して１組のソース・ドレイン領域を有するひとつのＭＩＳ型電界効果トランジスタを構成する例を示す。具体的には２つのフィンから構成される例について説明する。
【００６２】
図７〜図１０は本発明の一実施形態に係わるＭＩＳ型電界効果トランジスタのプロセスの一例を示す概略断面図である。以下、図７〜図１０を用いて、本発明の一実施形態に関わるＭＩＳ型電界効果トランジスタの製造方法について説明する。図７（ａ）、（ｂ）〜図１０（ａ）、（ｂ）の（イ）は基板上面から見た平面図、（ロ）は前記（イ）のＡ−Ａ´方向断面図、（ハ）は前記（イ）のＢ−Ｂ´方向断面図である。
【００６３】
まず、第２の実施形態同様、図７（ａ）に示すように、絶縁層３１上に第１の半導体層である格子緩和したＳｉＧｅ結晶層３２が積層されたＳＧＯＩ基板を用意した。
【００６４】
本実施形態では絶縁層３１は厚さ１００ｎｍのシリコン酸化物よりなり、前記絶縁層３１上に、厚さ２００ｎｍ、Ｇｅ組成が１０原子％のＳｉＧｅ結晶層３２を有するＳＧＯＩ基板を用いた。
【００６５】
次にこのＳＧＯＩ基板に厚さ１０ｎｍのシリコン酸化物層３３をＣＶＤ法により堆積し、さらに厚さ１０ｎｍのシリコン窒化物層３４を積層した。続いて、ソース・ドレイン領域となる部分を残して前記シリコン窒化物層３４を取り除き、シリコン酸化物層３３を露出させた。さらに、フィン部となる部分を残してフィン周辺部のシリコン酸化物層３３を除去し、ＳｉＧｅ結晶層３２を露出させた。この構造を図７（ｂ）に示す。このときフィン部を覆うシリコン酸化物層３３の幅は２５０ｎｍとした。
【００６６】
この後、図８（ａ）に示すようにドライエッチングによりフィン部周辺のＳｉＧｅ結晶層３２をエッチング除去し、フィン部の突起を形成した。これによりソース・ドレイン領域となるＳｉＧｅ結晶層３２´の間に２つのフィン部となるＳｉＧｅ結晶層３２´´が形成されたことになる。このときフィン部となるＳｉＧｅ結晶層３２´´側面が（０１０）面となることが望ましい。
【００６７】
続いて、酸化温度１０００℃以上で熱酸化を施した。このときの状態を図８（ｂ）に示す。このとき、表面がシリコン窒化物層３４で覆われたソース・ドレイン領域となるＳｉＧｅ結晶層３２´は酸化されないが、シリコン窒化物３４層の無いフィン部となるＳｉＧｅ結晶層３２´´は酸化が進む。すなわちフィン部となるＳｉＧｅ結晶層３２´´はシリコン酸化物層３３で覆われた上部と、シリコン酸化物層３３の無い側面から酸化が進む。この熱酸化によりフィン部となるＳｉＧｅ結晶層３２´´のおよそ１００ｎｍの厚さが酸化する。その結果、フィン部となるＳｉＧｅ結晶層３２´´は高さ１００ｎｍ、幅３０ｎｍとなる。ここでフィン部となるＳｉＧｅ層３２´´の上面には薄いシリコン酸化物酸化層３３が形成されていたため、側面の酸化の速度が、酸化開始時にわずかに速い。
【００６８】
次に図９（ａ）に示すように、ソース・ドレイン領域となるシリコン窒化物層３４を除去した後に、シリコン酸化物層３３ごしに基板に燐のイオンをイオン注入した。このときソース・ドレイン領域となるＳｉＧｅ結晶層３２´にはイオンは注入されるが、フィン部となるＳｉＧｅ層３２´´には熱酸化で厚膜化した厚いシリコン酸化物層３３で覆われているため、イオンは注入されない。
【００６９】
その後、図９（ｂ）に示すようにソース・ドレイン領域表面、フィン部のシリコン酸化層３３を除去し、ＳｉＧｅ結晶層３２´、３２´´表面を露出させたのち、選択成長によりこのＳｉＧｅ結晶層３２´、３２´´面上にのみ厚さ１０ｎｍの第２の半導体層であるひずみＳｉ層３５を成長した。さらにこのひずみＳｉ層３５の表面を厚さ３ｎｍ熱酸化し、シリコン酸化物からなるゲート絶縁層３６を形成した。このときの加熱温度はＧｅの拡散を防ぎ良質なＳｉ／ＳｉＧｅ界面を維持するため８５０℃以下が望ましい。
【００７０】
続いて図１０（ａ）に示すようにフィン部の隙間を埋め込むようにゲート電極として多結晶シリコン層３７をＣＶＤ法により堆積した。ここで多結晶シリコン層３７にはホウ素を添加した。これはＣＶＤによる堆積時に同時にホウ素を添加する方法でも、後からイオン注入により導入方法でも良い。
【００７１】
最後に図１０（ｂ）に示すようにゲートの幅で多結晶シリコン層３７を残して周囲を除去し、ソース／ドレイン領域、多結晶シリコン部にそれぞれ電極を形成してＭＩＳ型電界効果トランジスタＦＥＴが出来上がる。
【００７２】
なお、第１の実施形態〜第３の実施形態では緩和したＳｉＧｅ結晶でフィン中央部を形成し、ひずみシリコン層により表面を覆い、ひずみシリコン層をチャネルとする構造を採用した。また通常のＳｉ結晶でフィン中央部を形成し、表面をひずみＳｉＧｅ結晶層で表面を覆い、このひずみＳｉＧｅ層をチャネルとした構造では正孔移動度が増大する。このようなＳｉＧｅ層をチャネルとする場合は、ゲート絶縁層として、ＳｉＧｅ層を直接酸化して酸化膜をゲートとする方法のほかに、ＳｉＧｅ層の上に２〜５ｎｍ程度（酸化層となる厚さの半分程度）の厚さのＳｉ層を積層し、このＳｉ層を酸化する方法もある。ＳｉＧｅ直接酸化の場合、酸化層からはじき出されたＧｅ原子が界面の特性を劣化させるため問題が生ずることがあるが、Ｓｉ層を酸化する方法ではこの問題はない。ただしＳｉ層の厚さが厚すぎるとチャネルとゲート酸化層間にＳｉ層が残り、移動度などの特性を低下させる。
（第４の実施形態）
第１の半導体層をＳｉとし、第２の半導体層をひずみＳｉＧｅ層とする構造でｐチャネルＭＩＳ型電界効果トランジスタを構成し、第１の半導体層をＳｉＧｅ結晶層とし、第２の半導体層をひずみＳｉとする構造でｎチャネルＭＩＳ電界効果トランジスタを構成し、両者を組み合わせて相補型電界効果トランジスタを製造する場合は、絶縁層上にシリコン層領域と緩和したＳｉＧｅ層領域が混在した基板を用意する必要がある。すなわち基板上の指定の位置をＳｉ及びＳｉＧｅで構成する必要がある。このような基板の製造方法を図１１を用いて説明する。図１１は絶縁層上にＳｉ層領域とＳｉＧｅ層領域を有する基板の製造プロセスの一例を示す概略断面図である。
【００７３】
まず、図１１（ａ）に示すように通常のＳＯＩ基板（絶縁層４１上にシリコン層４２（ＳＯＩ層）が積層された基板、通常はシリコンウエハに埋め込み絶縁膜を形成してなる）を用意した。絶縁層はシリコン酸化物よりなるものであった。ここで絶縁層４１の厚さには指定は無い。絶縁層４１上のシリコン層４２の厚さは数ｎｍ以上でかつ２００ｎｍ程度以下であれば良い。ここでは絶縁層４１上のＳＯＩ層４２の厚さが８０ｎｍであるＳＯＩ基板を例に説明する。
【００７４】
次に、図１１（ｂ）に示すようにこのＳＯＩ基板の全面を熱酸化しシリコン層４２表面に２０ｎｍのシリコン酸化物層４３を形成する。この段階でシリコン層４２の厚さは７０ｎｍとなっている。さらにその上を厚さ３０ｎｍのシリコン窒化物層４４で覆う。シリコン窒化物層４４の形成はＣＶＤ法で行った。
【００７５】
次に、レジスト層（図示せず）を全面に塗布した後、フォトリソグラフィーの手法により、シリコン層を残す領域にのみレジストを残し、シリコン層を残さずＳｉＧｅ層を形成する領域のレジストを除去した。さらに図１１（ｄ）に示すようにこのレジスト（図示せず）をマスクにし、開口部のシリコン窒化物層４４及びシリコン酸化物層４３をエッチングし残ったレジストを除去して、シリコン層４２を露出させた。
【００７６】
その後、図１１（ｅ）に示すように、選択成長の手法で、露出したシリコン層４２部分にのみ厚さ１４０ｎｍ、Ｇｅ組成１５原子％のＳｉＧｅ層４５を成長した。
【００７７】
この後、図１１（ｆ）に示すように熱酸化を行いＳｉＧｅ層４５上にシリコン酸化物層４６を形成すると同時にＳｉＧｅ層４５中のＧｅ原子がシリコン層４２中に拡散してＳｉＧｅ層単層と変化させた。このとき熱酸化の温度は９００℃以上が望ましい。さらには１０００℃以上が望ましい。高温の熱酸化によりＳｉＧｅ層４５上に厚さ２８０ｎｍの酸化物層４６を形成されるがこの熱酸化では酸化物層４６中にはＧｅ原子は取り込まれず、ＳｉＧｅ層４５中にはじき出される。さらにＳｉＧｅ層４５中のＧｅ原子は最初に用意したシリコン層４２層中に拡散しシリコン層とＳｉＧｅ層の積層構造はＳｉＧｅ単層と変化する。その結果絶縁層４１上に厚さ７０ｎｍ、Ｇｅ組成３０原子％のＳｉＧｅ層領域が形成される。この過程でシリコン窒化物層４４で覆われた部分では酸化は進まない。すなわち当初のシリコン層４２がそのまま残る。したがって基板上に７０ｎｍのシリコン層領域と、同じく７０ｎｍでＧｅ組成３０原子％のしＳｉＧｅ層領域が選択的に形成できる。最後に酸化物層４６、シリコン窒化物層４４、シリコン酸化物層４３をＲＩＥ法にて除去した。
【００７８】
以上のようにして得られた半導体基板に対し、例えば本発明の第２の実施形態に示される如くの方法にてｎチャネルトランジスタ及びｐチャネルトランジスタをそれぞれ形成することにより、本発明にかかるＣＭＯＳを有する半導体装置を得ることができる。
【００７９】
【発明の効果】
以上述べたごとく、ＭＩＳ型電界効果トランジスタの素子サイズに対して絶縁層と半導体層との接合部分の面積を小さくすることが可能となる。これにより絶縁層と半導体層との接合部分の欠陥等に起因する悪影響を低減できる。
【図面の簡単な説明】
【図１】 本発明の一実施形態を示すＭＩＳ型電界効果トランジスタの概略斜視図。
【図２】 本発明の一実施形態を示すＭＩＳ型電界効果トランジスタの概略断面図。
【図３】 本発明の一実施形態に係わるＭＩＳ型電界効果トランジスタの製造プロセスの一例を示す概略断面図。
【図４】 本発明の一実施形態に係わるＭＩＳ型電界効果トランジスタの製造プロセスの一例を示す概略断面図。
【図５】 本発明の一実施形態に係わるＭＩＳ型電界効果トランジスタの製造プロセスの一例を示す概略断面図。
【図６】 本発明の一実施形態に係わるＭＩＳ型電界効果トランジスタの製造プロセスの一例を示す概略断面図。
【図７】 本発明の一実施形態に係わるＭＩＳ型電界効果トランジスタの製造プロセスの一例を示す概略断面図。
【図８】 本発明の一実施形態に係わるＭＩＳ型電界効果トランジスタの製造プロセスの一例を示す概略断面図。
【図９】 本発明の一実施形態に係わるＭＩＳ型電界効果トランジスタの製造プロセスの一例を示す概略断面図。
【図１０】 本発明の一実施形態に係わるＭＩＳ型電界効果トランジスタの製造プロセスの一例を示す概略断面図。
【図１１】 本発明の一実施形態に係わる絶縁層上にＳｉ層領域とＳｉＧｅ層領域を有する基板の製造プロセスの一例を示す概略断面図。
【図１２】 従来のひずみＳｉ層をチャネルに用いたＭＩＳ型電界効果トランジスタを示す断面概略図。
【符号の説明】
１０…半導体基板
２０…絶縁層
３０…ＳｉＧｅ層（第１の半導体層）
４０…ひずみＳｉ層（第２の半導体層）
５０…ソース領域
６０…ドレイン領域
７０…ゲート絶縁層
８０…ゲート電極
１１…絶縁層
１２…ＳｉＧｅ結晶層
１３…マスク
１４…酸化層
１５…ひずみ
２１…第１絶縁層
２２…ＳｉＧｅ結晶層
２３…ひずみＳｉ層
２４…第２絶縁層
２５…導電性層（ゲート電極）
２６…第３絶縁層
２７…半導体層
３１…絶縁層
３２、３２´、３２´´…ＳｉＧｅ結晶層
３３…シリコン酸化物層
３４…シリコン窒化物層
３５…ひずみ
３６…ゲート絶縁層
３７…多結晶シリコン層（ゲート電極）
４１…絶縁層
４２…シリコン層
４３…シリコン酸化物層
４４…シリコン窒化物層
４５…ＳｉＧｅ層
４６…酸化物層

Claims (8)

  1. 主面を有する絶縁層と、
    前記絶縁層の前記主面上に設けられ、前記絶縁層の前記主面側の底面と、側面及び上面を有する第１の半導体層と、
    前記第１の半導体層の少なくとも前記側面上に設けられ、前記第１の半導体層と異なる格子定数を有し、互いに離間して設けられたソース領域及びドレイン領域を有し前記ソース領域及びドレイン領域により定義されるチャネル領域を形成する第２の半導体層と、
    前記第２の半導体層の前記チャネル領域上に設けられたゲート絶縁層及びゲート電極とを備え、
    前記チャネル領域のチャネル長方向が前記絶縁層の前記主面とほぼ平行であり、
    前記第２の半導体層表面における前記チャネル領域の面積が、前記第１半導体層の前記底面の面積よりも大であるＭＩＳ型電界効果トランジスタを備える半導体装置。
  2. 前記第１の半導体層はＳｉＧｅ層であり、前記第２の半導体層がひずみＳｉ層であることを特徴とする請求項１記載の半導体装置。
  3. 前記第１の半導体層はＳｉ層であり、前記第２の半導体層はひずみＳｉＧｅ層とすることを特徴とする請求項１記載の半導体装置。
  4. 主面を有する絶縁層と、
    前記絶縁層の前記主面上に設けられ、前記絶縁層の前記主面側の底面と、側面及び上面を有し、ｐ型領域を有する第１の半導体層と、
    前記第１の半導体層の少なくとも前記側面上に設けられ、前記第１の半導体層と異なる格子定数を有し、ｐ型領域と、互いに離間して設けられたｎ型ソース領域及びｎ型ドレイン領域を有し、前記ｎ型ソース領域及びドレイン領域により定義されるチャネル領域を形成する第２の半導体層と、
    前記第２の半導体層の前記チャネル領域上に設けられたゲート絶縁層及びゲート電極とを備え、
    前記チャネル領域のチャネル長方向が前記絶縁層の前記主面とほぼ平行であり、前記第２の半導体層表面における前記チャネル領域の面積が前記第１半導体層の前記底面の面積よりも大であるｎチャネルＭＩＳ型電界効果トランジスタ及び、
    前記絶縁層の前記主面上に設けられ、前記絶縁層側の前記主面側の底面と、側面及び上面を有し、ｎ型領域を有する第３の半導体層と、
    前記第３の半導体層の少なくとも前記側面上に設けられ、前記第３の半導体層と異なる格子定数を有し、ｎ型領域と、互いに離間して設けられたｐ型ソース領域及びｐ型ドレイン領域を有し、前記ｎ型ソース領域及びドレイン領域により定義されるチャネル領域を形成する第４の半導体層と、
    前記第４の半導体層の前記チャネル領域上に設けられたゲート絶縁層及びゲート電極とを備え、
    前記チャネル領域のチャネル長方向が前記絶縁層の前記主面とほぼ平行であり、
    前記第４の半導体層表面における前記チャネル領域の面積が前記第３の半導体層の前記底面の面積よりも大であるｐチャネルＭＩＳ型電界効果トランジスタと、を組み合わせたＣＭＯＳ回路を備えることを特徴とする半導体装置。
  5. 前記ｎチャネルＭＩＳ型電界効果トランジスタの前記第１の半導体層はＳｉＧｅ層でありかつ前記第２の半導体層がひずみＳｉ層であり、
    前記ｐチャネルＭＩＳ型電界効果トランジスタの前記第３の半導体層はＳｉＧｅ層でありかつ前記第４の半導体層はひずみＳｉ層であることを特徴とする請求項４記載の半導体装置。
  6. 前記ｎチャネルＭＩＳ型電界効果トランジスタの前記第１の半導体層はＳｉＧｅ層でありかつ前記第２の半導体層がひずみＳｉ層であり、
    前記ｐチャネルＭＩＳ型電界効果トランジスタの前記第３の半導体層はＳｉ層であり、前記第４の半導体層はひずみＳｉＧｅ層とすることを特徴とする請求項４記載の半導体装置。
  7. 絶縁層とＳｉＧｅ層との積層体を形成する工程と、
    前記ＳｉＧｅ層をエッチングし、前記絶縁層上に前記絶縁層側の底面と、側面及び上面を有する突起状のＳｉＧｅ層を形成する工程と、
    前記積層体を酸化することにより前記ＳｉＧｅ層のＧｅ組成を高濃度化する工程と、
    前記ＳｉＧｅ層の側面にＳｉ層を形成する工程と、
    前記Ｓｉ層上にソース領域、ドレイン領域、ゲート絶縁層及びゲート電極とを形成する工程とを備えることを特徴とする半導体装置の製造方法。
  8. 絶縁層と前記絶縁層上に積層されたシリコン層とを備える半導体基板の前記シリコン層上に、選択的に、シリコン酸化物層及び前記シリコン酸化物層上に積層されたシリコン窒化物層とを備えるマスクを形成する工程と、
    前記マスクが形成された部分以外の前記シリコン層上にＳｉＧｅ層を積層する工程と、
    前記半導体基板に熱酸化処理を施すことにより、前記ＳｉＧｅ層表面に酸化物層を形成すると同時にＳｉＧｅ層とシリコン層との積層体をＳｉＧｅ層単層に変化する工程と、
    前記酸化物層と、前記マスクを除去する工程とを備える半導体基板の製造方法。
JP2002045597A 2002-02-22 2002-02-22 半導体装置、半導体装置の製造方法、半導体基板の製造方法 Expired - Lifetime JP3782021B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002045597A JP3782021B2 (ja) 2002-02-22 2002-02-22 半導体装置、半導体装置の製造方法、半導体基板の製造方法
US10/369,662 US6774390B2 (en) 2002-02-22 2003-02-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002045597A JP3782021B2 (ja) 2002-02-22 2002-02-22 半導体装置、半導体装置の製造方法、半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2003243667A JP2003243667A (ja) 2003-08-29
JP3782021B2 true JP3782021B2 (ja) 2006-06-07

Family

ID=27784371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002045597A Expired - Lifetime JP3782021B2 (ja) 2002-02-22 2002-02-22 半導体装置、半導体装置の製造方法、半導体基板の製造方法

Country Status (2)

Country Link
US (1) US6774390B2 (ja)
JP (1) JP3782021B2 (ja)

Families Citing this family (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3782021B2 (ja) * 2002-02-22 2006-06-07 株式会社東芝 半導体装置、半導体装置の製造方法、半導体基板の製造方法
US6635909B2 (en) * 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6800910B2 (en) * 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
US6794718B2 (en) * 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
US6803631B2 (en) * 2003-01-23 2004-10-12 Advanced Micro Devices, Inc. Strained channel finfet
KR100483425B1 (ko) * 2003-03-17 2005-04-14 삼성전자주식회사 반도체소자 및 그 제조 방법
JP4632046B2 (ja) * 2003-04-09 2011-02-16 日本電気株式会社 高移動度シリコンチャネルを有する縦型ｍｉｓｆｅｔ半導体装置
WO2004107452A1 (ja) * 2003-05-30 2004-12-09 Matsushita Electric Industrial Co., Ltd. 半導体装置およびその製造方法
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature
CN100454499C (zh) * 2003-06-04 2009-01-21 大见忠弘 半导体装置及其制造方法
US7812340B2 (en) * 2003-06-13 2010-10-12 International Business Machines Corporation Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US6921982B2 (en) * 2003-07-21 2005-07-26 International Business Machines Corporation FET channel having a strained lattice structure along multiple surfaces
JP2005051241A (ja) * 2003-07-25 2005-02-24 Interuniv Micro Electronica Centrum Vzw 多層ゲート半導体デバイス及びその製造方法
FR2861501B1 (fr) * 2003-10-22 2006-01-13 Commissariat Energie Atomique Dispositif microelectronique a effet de champ apte a former un ou plusiseurs canaux de transistors
KR100585111B1 (ko) 2003-11-24 2006-06-01 삼성전자주식회사 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
KR100596508B1 (ko) * 2003-12-26 2006-07-05 한국전자통신연구원 ＦｉｎＦＥＴ 및 Fin 채널 제조방법
US7105390B2 (en) * 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
US7705345B2 (en) * 2004-01-07 2010-04-27 International Business Machines Corporation High performance strained silicon FinFETs device and method for forming same
US7161169B2 (en) * 2004-01-07 2007-01-09 International Business Machines Corporation Enhancement of electron and hole mobilities in <110> Si under biaxial compressive strain
US7138302B2 (en) * 2004-01-12 2006-11-21 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit channel region
US7268058B2 (en) 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
EP1555688B1 (en) * 2004-01-17 2009-11-11 Samsung Electronics Co., Ltd. Method of manufacturing a multi-sided-channel finfet transistor
US7385247B2 (en) * 2004-01-17 2008-06-10 Samsung Electronics Co., Ltd. At least penta-sided-channel type of FinFET transistor
EP1566844A3 (en) * 2004-02-20 2006-04-05 Samsung Electronics Co., Ltd. Multi-gate transistor and method for manufacturing the same
KR100585131B1 (ko) 2004-02-20 2006-06-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7060539B2 (en) * 2004-03-01 2006-06-13 International Business Machines Corporation Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby
JP2005252067A (ja) * 2004-03-05 2005-09-15 Toshiba Corp 電界効果トランジスタ及びその製造方法
EP1575083A3 (en) * 2004-03-12 2008-09-03 Interuniversitair Microelektronica Centrum Method of manufacturing a semiconductor device and semiconductor device obtainable with such a method
TWI287856B (en) * 2004-03-12 2007-10-01 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device and semiconductor device obtainable with such a method
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
FR2870043B1 (fr) * 2004-05-07 2006-11-24 Commissariat Energie Atomique Fabrication de zones actives de natures differentes directement sur isolant et application au transistor mos a simple ou double grille
KR100613338B1 (ko) * 2004-05-18 2006-08-22 동부일렉트로닉스 주식회사 모스 트랜지스터 및 그 제조 방법
JP4157496B2 (ja) 2004-06-08 2008-10-01 株式会社東芝 半導体装置及びその製造方法
WO2005122276A1 (ja) 2004-06-10 2005-12-22 Nec Corporation 半導体装置及びその製造方法
JP4994581B2 (ja) * 2004-06-29 2012-08-08 富士通セミコンダクター株式会社 半導体装置
KR100541657B1 (ko) * 2004-06-29 2006-01-11 삼성전자주식회사 멀티 게이트 트랜지스터의 제조방법 및 이에 의해 제조된멀티 게이트 트랜지스터
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7253034B2 (en) * 2004-07-29 2007-08-07 International Business Machines Corporation Dual SIMOX hybrid orientation technology (HOT) substrates
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7071064B2 (en) * 2004-09-23 2006-07-04 Intel Corporation U-gate transistors and methods of fabrication
KR100674914B1 (ko) 2004-09-25 2007-01-26 삼성전자주식회사 변형된 채널층을 갖는 모스 트랜지스터 및 그 제조방법
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7332439B2 (en) 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7067868B2 (en) * 2004-09-29 2006-06-27 Freescale Semiconductor, Inc. Double gate device having a heterojunction source/drain and strained channel
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US6949768B1 (en) * 2004-10-18 2005-09-27 International Business Machines Corporation Planar substrate devices integrated with finfets and method of manufacture
US7358571B2 (en) * 2004-10-20 2008-04-15 Taiwan Semiconductor Manufacturing Company Isolation spacer for thin SOI devices
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
TWI263328B (en) * 2005-01-04 2006-10-01 Samsung Electronics Co Ltd Semiconductor devices having faceted channels and methods of fabricating such devices
KR100849177B1 (ko) 2005-01-04 2008-07-30 삼성전자주식회사 패싯 채널들을 갖는 모스 트랜지스터를 채택하는 반도체집적회로 소자들 및 그 제조방법들
US7271043B2 (en) 2005-01-18 2007-09-18 International Business Machines Corporation Method for manufacturing strained silicon directly-on-insulator substrate with hybrid crystalline orientation and different stress levels
US7193279B2 (en) * 2005-01-18 2007-03-20 Intel Corporation Non-planar MOS structure with a strained channel region
FR2881878A1 (fr) * 2005-02-04 2006-08-11 Soitec Silicon On Insulator Transistor a effet de champ
FR2881877B1 (fr) * 2005-02-04 2007-08-31 Soitec Silicon On Insulator Transistor a effet de champ multi-grille a canal multi-couche
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
JP4367357B2 (ja) * 2005-02-28 2009-11-18 セイコーエプソン株式会社 半導体装置の製造方法
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2006332243A (ja) * 2005-05-25 2006-12-07 Toshiba Corp 半導体装置及びその製造方法
US7291539B2 (en) * 2005-06-01 2007-11-06 International Business Machines Corporation Amorphization/templated recrystallization method for hybrid orientation substrates
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7488670B2 (en) * 2005-07-13 2009-02-10 Infineon Technologies Ag Direct channel stress
US7402875B2 (en) * 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US7352034B2 (en) * 2005-08-25 2008-04-01 International Business Machines Corporation Semiconductor structures integrating damascene-body FinFET's and planar devices on a common substrate and methods for forming such semiconductor structures
CN100369264C (zh) * 2005-08-26 2008-02-13 东南大学 三维多栅高压n型横向双扩散金属氧化物半导体管
CN100369265C (zh) * 2005-08-26 2008-02-13 东南大学 三维多栅高压p型横向双扩散金属氧化物半导体管
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US20070069302A1 (en) * 2005-09-28 2007-03-29 Been-Yih Jin Method of fabricating CMOS devices having a single work function gate electrode by band gap engineering and article made thereby
US7265004B2 (en) * 2005-11-14 2007-09-04 Freescale Semiconductor, Inc. Electronic devices including a semiconductor layer and a process for forming the same
KR100653711B1 (ko) 2005-11-14 2006-12-05 삼성전자주식회사 쇼트키 배리어 핀 펫 소자 및 그 제조방법
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8183556B2 (en) 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
US7396711B2 (en) 2005-12-27 2008-07-08 Intel Corporation Method of fabricating a multi-cornered film
US7678630B2 (en) * 2006-02-15 2010-03-16 Infineon Technologies Ag Strained semiconductor device and method of making same
JP4635897B2 (ja) 2006-02-15 2011-02-23 株式会社東芝 半導体装置及びその製造方法
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US7449373B2 (en) * 2006-03-31 2008-11-11 Intel Corporation Method of ion implanting for tri-gate devices
FR2883661B1 (fr) * 2006-05-04 2008-04-25 Soitec Silicon On Insulator Transistor a effet de champ multi-grille a canal multi-couche
US7422960B2 (en) 2006-05-17 2008-09-09 Micron Technology, Inc. Method of forming gate arrays on a partial SOI substrate
JP4271210B2 (ja) 2006-06-30 2009-06-03 株式会社東芝 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
US7629220B2 (en) * 2006-06-30 2009-12-08 Freescale Semiconductor, Inc. Method for forming a semiconductor device and structure thereof
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7537994B2 (en) * 2006-08-28 2009-05-26 Micron Technology, Inc. Methods of forming semiconductor devices, assemblies and constructions
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
DE102007008562A1 (de) * 2007-02-21 2008-08-28 Qimonda Ag Feldeffekttransistor-Anordnung
US7772048B2 (en) * 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
EP1993136A1 (en) * 2007-05-14 2008-11-19 Interuniversitair Microelektronica Centrum (IMEC) Multi-gate MOSFET device and method of manufacturing same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US20080315310A1 (en) * 2007-06-19 2008-12-25 Willy Rachmady High k dielectric materials integrated into multi-gate transistor structures
US7550773B2 (en) * 2007-06-27 2009-06-23 International Business Machines Corporation FinFET with top body contact
US20090053864A1 (en) * 2007-08-23 2009-02-26 Jinping Liu Method for fabricating a semiconductor structure having heterogeneous crystalline orientations
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
JP4966153B2 (ja) 2007-10-05 2012-07-04 株式会社東芝 電界効果トランジスタおよびその製造方法
US20090173967A1 (en) * 2008-01-04 2009-07-09 International Business Machines Corporation Strained-channel fet comprising twist-bonded semiconductor layer
JP2008160145A (ja) * 2008-02-04 2008-07-10 Renesas Technology Corp 絶縁ゲート型電界効果型トランジスタ及び半導体装置
US7939416B2 (en) * 2008-04-02 2011-05-10 Nxp B.V. Method of making bipolar transistor
KR101505494B1 (ko) 2008-04-30 2015-03-24 한양대학교 산학협력단 무 커패시터 메모리 소자
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
JP5416212B2 (ja) 2008-09-19 2014-02-12 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP5003699B2 (ja) * 2009-03-10 2012-08-15 株式会社日立製作所 シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。
CN102379046B (zh) 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
US8629478B2 (en) 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8263451B2 (en) * 2010-02-26 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy profile engineering for FinFETs
JP5431372B2 (ja) * 2011-01-05 2014-03-05 株式会社東芝 半導体装置およびその製造方法
CN102881724B (zh) * 2011-07-15 2016-08-17 中国科学院微电子研究所 多栅晶体管及其制造方法
CN103187446B (zh) * 2011-12-31 2016-02-03 中芯国际集成电路制造(上海)有限公司 多栅极场效应晶体管及其制造方法
US8809947B1 (en) * 2013-05-30 2014-08-19 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with cladded non-planar transistor structures
US9263455B2 (en) 2013-07-23 2016-02-16 Micron Technology, Inc. Methods of forming an array of conductive lines and methods of forming an array of recessed access gate lines
JP6235325B2 (ja) * 2013-12-10 2017-11-22 株式会社東芝 電界効果トランジスタ及びその製造方法、半導体デバイス及びその製造方法
US9263586B2 (en) 2014-06-06 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure
US10256098B2 (en) 2015-10-29 2019-04-09 Micron Technology, Inc. Integrated assemblies containing germanium
US11257932B2 (en) * 2020-01-30 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor device structure and method for forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3604791B2 (ja) * 1995-11-09 2004-12-22 株式会社ルネサステクノロジ 半導体装置の製造方法
US5963817A (en) * 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
US6369438B1 (en) 1998-12-24 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6326667B1 (en) 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
US6326272B1 (en) * 1999-11-18 2001-12-04 Chartered Semiconductor Manufacturing Ltd. Method for forming self-aligned elevated transistor
JP2002043576A (ja) * 2000-07-24 2002-02-08 Univ Tohoku 半導体装置
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
JP3782021B2 (ja) * 2002-02-22 2006-06-07 株式会社東芝 半導体装置、半導体装置の製造方法、半導体基板の製造方法
JP2003264290A (ja) * 2002-03-08 2003-09-19 Fujitsu Ltd 半導体装置及びその製造方法
US6828632B2 (en) * 2002-07-18 2004-12-07 Micron Technology, Inc. Stable PD-SOI devices and methods

Also Published As

Publication number Publication date
US20030227036A1 (en) 2003-12-11
JP2003243667A (ja) 2003-08-29
US6774390B2 (en) 2004-08-10

Similar Documents

Publication Publication Date Title
JP3782021B2 (ja) 半導体装置、半導体装置の製造方法、半導体基板の製造方法
JP4044276B2 (ja) 半導体装置及びその製造方法
US7374988B2 (en) NFET and PFET devices and methods of fabricating same
US20070221956A1 (en) Semiconductor device and method of fabricating the same
JP5567247B2 (ja) 半導体装置およびその製造方法
JP3597831B2 (ja) 電界効果トランジスタ及びその製造方法
US20130020640A1 (en) Semiconductor device structure insulated from a bulk silicon substrate and method of forming the same
JP2002237590A (ja) Ｍｏｓ型電界効果トランジスタ
JP2005521258A (ja) 歪みフィンｆｅｔ構造および方法
JPH08167718A (ja) Ｍｉｓ型ｆｅｔおよびその製造方法
JP3872316B2 (ja) トランジスタを形成する方法
JP4268647B2 (ja) 半導体素子およびその製造方法
JP3605086B2 (ja) 電界効果トランジスタ
JPH05343686A (ja) 半導体装置およびその製造方法
JP3389009B2 (ja) 半導体装置およびその製造方法
JP2004214457A (ja) 半導体装置及び半導体装置の製造方法
JPH08330527A (ja) 半導体基板の製造方法
JP3600174B2 (ja) 半導体装置の製造方法及び半導体装置
JP2672184B2 (ja) 半導体装置の製造方法
JP5172264B2 (ja) 半導体装置
JP2006202950A (ja) Ｍｏｓ型電界効果トランジスタ及びその製造方法
JPH06302826A (ja) 絶縁ゲート電界効果トランジスタ及びその製造方法
JP4265890B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JPH0548108A (ja) 半導体装置およびその製造方法
JP2005093874A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7