CN100454499C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100454499C
CN100454499C CNB2004800154080A CN200480015408A CN100454499C CN 100454499 C CN100454499 C CN 100454499C CN B2004800154080 A CNB2004800154080 A CN B2004800154080A CN 200480015408 A CN200480015408 A CN 200480015408A CN 100454499 C CN100454499 C CN 100454499C
Authority
CN
China
Prior art keywords
face
silico briquette
insulating film
semiconductor device
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004800154080A
Other languages
English (en)
Other versions
CN1799132A (zh
Inventor
大见忠弘
寺本章伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1799132A publication Critical patent/CN1799132A/zh
Application granted granted Critical
Publication of CN100454499C publication Critical patent/CN100454499C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体装置，在具有多个结晶面的立体构造的硅基板表面，使用等离子体形成栅极绝缘膜。等离子体栅极绝缘膜，即使在多个结晶面中与Si(100)结晶面相比仍不会增加界面水平，且立体构造的角部中也具有均匀的膜厚。由此，通过由等离子体形成高品质的栅极绝缘膜，能够得到特性良好的半导体装置。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种双栅极构造、三栅极构造这样的，作为晶体管发挥功能的存在有多个结晶面的半导体装置及其制造方法。
背景技术
近年来，为了能够强化穿通耐性，形成短沟道的晶体管，提出了双栅极构造或三栅极构造的半导体装置。采用在硅基板表面形成凹凸，在其侧面、上面形成栅极绝缘膜与栅电极，将其侧面的、或侧面与上面的硅基板表面作为晶体管的沟道的这种构造。在将两个侧面作为沟道的情况下，称作双栅极构造，在将两个侧面与上面作为沟道的情况下，称作三栅极构造。
但是，并不限于双栅极构造或三栅极构造，即使是单栅极构造的情况，基板表面也形成有硅氧化膜等栅极绝缘膜。以前，通过热氧化方法让硅氧化膜形成为栅极绝缘膜。
但是，在双栅极构造、三栅极构造的半导体装置中，在通过热处理在基板表面形成栅极绝缘膜的情况下，在结晶面(100)以外处，硅与绝缘膜(Si/SiO2)的界面水平增加，氧化膜的品质下降，很难得到作为半导体装置的良好特性。另外，还存在立体构造的边缘部分中无法均匀形成绝缘膜等问题，从而无法得到良好的栅极绝缘膜。
发明内容
本发明鉴于上述状况，目的在于提供一种有助于改善半导体装置的特性的半导体装置的制造方法，以及通过该制造方法所制造出的半导体装置。
根据本发明，在具有多个结晶面的立体构造的硅基板表面，使用等离子体形成栅极绝缘膜。等离子体栅极绝缘膜，即使在多个结晶面中与Si(100)结晶面相比仍不会增加界面水平，在立体构造的角部也具有均匀的膜厚。通过由等离子体成膜高品质的栅极绝缘膜，能够得到特性良好的半导体装置。
附图说明
图1为示出本发明的相关等离子体处理装置的构成之一例的概要图(剖面图)。
图2中概要示出了本发明的相关半导体装置的晶体管构造。
具体实施方式
下面对照附图，对本发明的半导体装置及其制造方法进行说明。
[第1实施例]
图1中示出了本发明中所使用的等离子体处理装置10的概要构成的例子。等离子体处理装置10，具有处理容器11，其设置了保持作为被处理基板的硅晶片W的基板保持台12。处理容器11内的气体(gas)从排气口11A与11B，经图中未显示的排气泵排出。另外，基板保持台12具有加热硅晶片W的加热功能。基板保持台12的周围，设有铝制成的气体挡板(隔板)26。气体挡板(gas baffle)26的上面设有石英被覆物28。
处理容器11的装置上方，对应于基板保持台12上的硅晶片W设有开口部。该开口部被石英或Al2O3制成的电介质板13堵塞。电介质板13的上部(处理容器的外侧)，设有平面天线14。该平面天线14中，形成有用来让波导管所供给的电磁波透过的多个槽口。平面天线14的上部(外侧)，设有波长缩短板15与波导管18。冷却片16设置在处理容器11的外侧，将波长缩短板15的上部覆盖起来。冷却片16的内部，设有致冷剂流动的致冷剂通道16a。
处理容器11的内部侧壁中，设有在等离子体处理时用来导入气体的供气口22。该供气口22也可以对每一个导入的气体分别设置。在这种情况下，将图中未显示的质量流量控制器作为流量调整机构设置在每一个供气口处。另外，也可以将所导入的气体预先混合起来传输，供给口22可以成为一个喷嘴。这种情况虽然也未图示，但所导入的气体的流量调整，是在混合阶段通过流量调整阀等进行。另外，处理容器11的内壁的内侧，形成行将容器全体包围起来的致冷剂流通道24。
在本发明中所使用的等离子体基板处理装置10中，具有产生用来激发等离子体的数吉赫的电磁波的未图示的电磁波发生器。该电磁波发生器中所产生的微波，在波导管18中传播，被导入到处理容器11中。
使用上述构造的等离子体处理装置10，在基板表面形成本发明的相关栅极绝缘膜(氧化膜)。首先，通过采用公知的方法例如减压CVD法的多晶硅成膜，将晶体管所形成的区域作为凸状的硅块52n、52p而立体形成。将具有硅块52n、52p的硅晶片W导入到处理容器11内，设置在基板保持台12上。之后，经排气口11A、11B进行处理容器11内部的空气的排气，将处理容器11内部设定为给定的处理压。接下来，从供气口22供给惰性气体与氧气。作为惰性气体，例如使用氪(Kr)、氩(Ar)、氙(Xe)中的至少一种。
另外，由电磁波发生器所产生的数GHz频率的微波，通过波导管18被提供给处理容器11。经平面天线14、电介质板13，将该微波导入到处理容器11中。通过该微波激发高频等离子体，反应气体成为自由基，在硅晶片W的基板表面成膜等离子体栅极氧化膜。等离子体氧化膜的成膜时的晶片温度为400℃以下。
图2中示出了本发明的相关半导体装置的晶体管构造的概要。半导体装置中，形成NMOS晶体管的NMOS晶体管用硅块52n，与形成PMOS晶体管的PMOS晶体管用硅块52p，在相同结晶构造的硅基板上形成为凸状。这些硅块52n、52p的两侧面以及上面，形成有栅极绝缘膜54。
在图1所示的等离子体处理装置中，将成膜条件设为功率为2000W，压力为57Pa，温度为400℃，供给气体为氩与氧，时间为30秒，使栅极氧化膜成膜。得到300mmΦ的基板中的膜厚偏差σ＝0.67％，界面水平的偏差σ＝0.66％的良好结果。等离子体处理装置中，使用等离子体所成膜的栅极绝缘膜54，能够得到即使在硅块的边缘部也为均匀的膜厚，另外结晶面的界面水平也不会增加的良好的绝缘膜。
另外，栅极绝缘膜54上形成有栅电极(未图示)。通过给栅电极加载适当的电压，让晶体管导通截止(onoff)。在晶体管的导通状态下，例如在图2的纸面侧形成源极区域，在内侧形成漏极区域的情况下，从漏极向源极分别有空穴或电子垂直于纸面从内向外流动。这样，硅块的两个侧面以及上面的3边均变为沟道，能够流通电流。由于将立体的3边作为沟道，因此具有能够实现晶体管的小型化的优点。
如图2所示，硅基板平面(水平面)方向的结晶面为(100)面，硅块52n、52p的侧面(垂直面)方向的结晶面为(110)面。相对NMOS晶体管用硅块52n，将PMOS晶体管用硅块52p一方设为侧面(垂直面＝(110)面))的面积较大。相反，至于硅块的上面(水平面＝(100)面)的面积，PMOS晶体管用硅块52p的面积比NMOS晶体管用硅块52n小。
(100)面上流动的电子(负电荷)的速度，比(110)面上流动的电子的速度快约20％。另外，(100)面上流动的空穴(正电荷)的速度，比(110)面上流动的空穴的速度慢约1/3。利用这样的原理来完成本发明。也即，采用在(110)面中较多流动空穴，在(100)面中较多流动电子的构造。这里的结晶面，包括位于相对结晶轴在±8°的范围内者。
在本实施例中，采用硅基板表面为(100)面的情况为例，因此，形成NMOS晶体管的硅块52n的高度变低，但在硅基板表面为(110)面的情况下，与图2的情况相反，将NMOS晶体管的硅块52n的高度增高。总之，让空穴与电子高效移动。另外，图中的符号54表示硅氧化膜、硅氮化膜、硅氧氮化膜等绝缘膜。
当在硅基板上形成有凸状的硅块时，在形成硅块的上面与侧面中，具有不同的结晶轴。另外为立体构造，具有角部。如果对具有角部的不同结晶面，通过以前的热氧化法使栅极氧化膜成膜，存在角部无法得到均匀膜厚的缺点。另外，与结晶面(100)相比，结晶面(110)中界面水平增加，绝缘膜的品质降低，晶体管的阈值电压在结晶面中不同。但是，在等离子体处理装置中使用等离子体所成膜的栅极绝缘膜54，即使在硅块的角部也具有均匀的膜厚，另外结晶面(110)中界面水平也不会增加，能够得到与结晶面(100)同等的良好的绝缘膜。
本发明中，在具有立体构造的沟道形成区域的半导体装置中，构成沟道形成区域，使得沟道具有多个结晶面，并加大多个结晶面中的电子或空穴的移动度较大的结晶面的面积。另外，使用等离子体在多个结晶面表面中形成栅极绝缘膜，由此得到良好的绝缘膜，得到高品质的半导体装置。
以上根据几个例子对本发明的实施方式以及实施例进行了说明，但本发明并不限定于上述实施例，在权利要求的范围所示的技术思想的范畴内，能够进行变更。

Claims (19)

1.一种半导体装置的制造方法，所述半导体装置在硅所形成的基板表面具有多个结晶面，所述半导体装置的制造方法的特征在于：
在所述硅基板表面上凸状形成有形成晶体管的硅块，
在所述硅块的两侧面以及上面使用等离子体形成所述晶体管的栅极绝缘膜，得到与具有互不相同的结晶面的多个面接触的所述栅极绝缘膜。
2.如权利要求1所述的半导体装置的制造方法，其特征在于：
上述栅极绝缘膜，包括硅氧化膜、硅氧氮化膜、硅氮化膜中的任一个。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于：
在上述栅极绝缘膜的形成时，作为惰性气体，使用氪(Kr)、氩(Ar)、氙(Xe)中的至少一个。
4.如权利要求1或2所述的半导体装置的制造方法，其特征在于：
上述多个结晶面的1个为(100)面。
5.如权利要求1或2所述的半导体装置的制造方法，其特征在于：
上述多个结晶面的1个为(110)面。
6.如权利要求1或2所述的半导体装置的制造方法，其特征在于：
上述多个结晶面包括(100)面与(110)面。
7.如权利要求6所述的半导体装置的制造方法，其特征在于：
上述半导体装置为PMOS晶体管，具有上述多个结晶面的表面中最大的面为(110)面。
8.如权利要求6所述的半导体装置的制造方法，其特征在于：
上述半导体装置为NMOS晶体管，具有上述多个结晶面的表面中最大的面为(100)面。
9.如权利要求5所述的半导体装置的制造方法，其特征在于：
上述(110)面位于±8°的范围内。
10.如权利要求1所述的半导体装置的制造方法，其特征在于：
在所述硅基板表面上凸状形成形成NMOS晶体管的NMOS晶体管用硅块以及形成PMOS晶体管的PMOS晶体管用硅块，
在各个所述硅块的两侧面以及上面形成各个所述晶体管的栅极绝缘膜，得到与具有互不相同的结晶面的多个面接触的各个所述晶体管的所述栅极绝缘膜，
所述PMOS晶体管与栅极绝缘膜接触的最大的面为(110)面，所述NMOS晶体管与所述栅极绝缘膜接触的最大的面为(100)面。
11.如权利要求10所述的半导体装置的制造方法，其特征在于：
当所述硅基板表面为(100)面时，所述PMOS晶体管用硅块的各侧面的面积比所述NMOS晶体管用硅块的各侧面的面积大，且所述PMOS晶体管用硅块的上面的面积比所述NMOS晶体管用硅块的上面的面积小，
所述PMOS晶体管与栅极绝缘膜接触的最大的面为具有(110)面的所述PMOS晶体管用硅块的各侧面，所述NMOS晶体管与栅极绝缘膜接触的最大的面为具有(100)面的所述NMOS晶体管用硅块的上面。
12.如权利要求10所述的半导体装置的制造方法，其特征在于：
当所述硅基板表面为(110)面时，所述NMOS晶体管用硅块的各侧面的面积比所述PMOS晶体管用硅块的各侧面的面积大，且所述NMOS晶体管用硅块的上面的面积比所述PMOS晶体管用硅块的上面的面积小，
所述NMOS晶体管与栅极绝缘膜接触的最大的面为具有(100)面的所述NMOS晶体管用硅块的各侧面，所述PMOS晶体管与栅极绝缘膜接触的最大的面为具有(110)面的所述PMOS晶体管用硅块的上面。
13.一种半导体装置，是在硅所形成的基板表面具有多个结晶面的半导体装置，其特征在于：
NMOS晶体管与PMOS晶体管形成在同一个基板上，在上述各个晶体管上形成栅极绝缘膜，所述晶体管的各个栅极绝缘膜与具有互不相同的结晶面的多个面接触，
上述PMOS晶体管与栅极绝缘膜接触的最大的面为(110)面，上述NMOS晶体管与上述栅极绝缘膜接触的最大的面为(100)面。
14.如权利要求13所述的半导体装置，其特征在于：
上述栅极绝缘膜，包括硅氧化膜、硅氧氮化膜、硅氮化膜中的任一个。
15.如权利要求13或14所述的半导体装置，其特征在于：
上述栅极绝缘膜含有氪(Kr)、氩(Ar)、氙(Xe)中的至少一个。
16.如权利要求13或14所述的半导体装置，其特征在于：
上述(110)面位于±8°的范围内。
17.如权利要求13所述的半导体装置，其特征在于：
形成所述NMOS晶体管的NMOS晶体管用硅块以及形成所述PMOS晶体管的PMOS晶体管用硅块在所述硅基板表面上形成为凸状，
各个所述晶体管的栅极绝缘膜与各个所述硅块的两侧面以及上面接触，
所述多个面包括各个所述硅块的两侧面以及上面。
18.如权利要求17所述的半导体装置，其特征在于：
当所述硅基板表面为(100)面时，所述PMOS晶体管用硅块的各侧面的面积比所述NMOS晶体管用硅块的各侧面的面积大，且所述PMOS晶体管用硅块的上面的面积比所述NMOS晶体管用硅块的上面的面积小，
所述PMOS晶体管与栅极绝缘膜接触的最大的面为具有(110)面的所述PMOS晶体管用硅块的各侧面，所述NMOS晶体管与栅极绝缘膜接触的最大的面为具有(100)面的所述NMOS晶体管用硅块的上面。
19.如权利要求17所述的半导体装置，其特征在于：
当所述硅基板表面为(110)面时，所述NMOS晶体管用硅块的各侧面的面积比所述PMOS晶体管用硅块的各侧面的面积大，且所述NMOS晶体管用硅块的上面的面积比所述PMOS晶体管用硅块的上面的面积小，
所述NMOS晶体管与栅极绝缘膜接触的最大的面为具有(100)面的所述NMOS晶体管用硅块的各侧面，所述PMOS晶体管与栅极绝缘膜接触的最大的面为具有(110)面的所述PMOS晶体管用硅块的上面。
CNB2004800154080A 2003-06-04 2004-05-31 半导体装置及其制造方法 Expired - Lifetime CN100454499C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP159973/2003 2003-06-04
JP2003159973 2003-06-04

Publications (2)

Publication Number Publication Date
CN1799132A CN1799132A (zh) 2006-07-05
CN100454499C true CN100454499C (zh) 2009-01-21

Family

ID=33508540

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800154080A Expired - Lifetime CN100454499C (zh) 2003-06-04 2004-05-31 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US7449719B2 (zh)
CN (1) CN100454499C (zh)
TW (1) TWI343592B (zh)
WO (1) WO2004109790A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199451B2 (en) * 2004-09-30 2007-04-03 Intel Corporation Growing [110] silicon on [001]-oriented substrate with rare-earth oxide buffer film
US7288458B2 (en) * 2005-12-14 2007-10-30 Freescale Semiconductor, Inc. SOI active layer with different surface orientation
US20080128813A1 (en) * 2006-11-30 2008-06-05 Ichiro Mizushima Semiconductor Device and Manufacturing Method Thereof
US20080290414A1 (en) * 2007-05-24 2008-11-27 Texas Instruments Incorporated Integrating strain engineering to maximize system-on-a-chip performance
JP6047308B2 (ja) * 2012-05-28 2016-12-21 日精エー・エス・ビー機械株式会社 樹脂容器用コーティング装置
CN110520789A (zh) * 2017-03-31 2019-11-29 夏普株式会社 液晶显示装置、液晶显示装置的制造方法、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372166A (ja) * 1991-06-21 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN1254957A (zh) * 1992-05-29 2000-05-31 株式会社半导体能源研究所 具有薄膜晶体管的电子器件、矩阵器件、光电显示器件和半导体存贮器
JP2001160555A (ja) * 1999-11-30 2001-06-12 Tadahiro Omi １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP2002359293A (ja) * 2001-05-31 2002-12-13 Toshiba Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256369A (ja) 1991-02-08 1992-09-11 Nissan Motor Co Ltd 半導体装置
JP3265569B2 (ja) * 1998-04-15 2002-03-11 日本電気株式会社 半導体装置及びその製造方法
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP4265882B2 (ja) 2001-12-13 2009-05-20 忠弘 大見 相補型ｍｉｓ装置
JP3782021B2 (ja) * 2002-02-22 2006-06-07 株式会社東芝 半導体装置、半導体装置の製造方法、半導体基板の製造方法
US6911383B2 (en) * 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
US7180134B2 (en) * 2004-01-30 2007-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and structures for planar and multiple-gate transistors formed on SOI

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372166A (ja) * 1991-06-21 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN1254957A (zh) * 1992-05-29 2000-05-31 株式会社半导体能源研究所 具有薄膜晶体管的电子器件、矩阵器件、光电显示器件和半导体存贮器
JP2001160555A (ja) * 1999-11-30 2001-06-12 Tadahiro Omi １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP2002359293A (ja) * 2001-05-31 2002-12-13 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
TW200428473A (en) 2004-12-16
WO2004109790A1 (ja) 2004-12-16
CN1799132A (zh) 2006-07-05
US7449719B2 (en) 2008-11-11
US20070023780A1 (en) 2007-02-01
TWI343592B (en) 2011-06-11

Similar Documents

Publication Publication Date Title
CN105659366B (zh) 使用远程等离子体cvd技术的低温氮化硅膜
KR101189926B1 (ko) 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법 및 반도체 장치의 제조 방법
US7341903B2 (en) Method of forming a field effect transistor having a stressed channel region
CN100490073C (zh) 等离子体处理装置和等离子体处理方法
US20080032511A1 (en) Semiconductor Device Manufacturing Method and Plasma Oxidation Treatment Method
EP1865548A1 (en) Method for producing silicon oxide film, control program thereof, recording medium and plasma processing apparatus
US20080134974A1 (en) Plasma processing apparatus and gas through plate
KR100744590B1 (ko) 하지 절연막의 형성 방법 및 반도체 제조 장치
TW200406846A (en) Variable temperature processes for tunable electrostatic chuck
KR101290832B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
US20210175075A1 (en) Oxygen radical assisted dielectric film densification
CN100454499C (zh) 半导体装置及其制造方法
TWI223352B (en) Manufacturing method for semiconductor integrated circuit device
US10879052B2 (en) Plasma processing apparatus and manufacturing method using the same
TW201316452A (zh) Ｕ形金氧半（ｍｏｓ）溝槽外形最佳化及使用微波之蝕刻損壞移除
US20090253221A1 (en) Method of measuring nitrogen content, method of forming silicon oxynitride film and process for producing semiconductor device
CN109119335A (zh) 功函数层、金属栅极、半导体器件及其制造方法
JP5014566B2 (ja) 半導体装置およびその製造方法
US20020132404A1 (en) MOS transistor with two empty side slots on its gate and its method of formation
US20240072157A1 (en) Semiconductor structure and forming method thereof
CN113299743B (zh) 制造半导体器件的方法及半导体器件
US20220069105A1 (en) Method for manufacturing igbt device
TW202140837A (zh) 低溫無蒸汽氧化物間隙填充
KR20040072790A (ko) 반도체 소자의 트랜지스터 제조 방법
JP2002280375A (ja) 基板処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: DAJIAN TADAHIRO; APPLICANT

Free format text: FORMER OWNER: DAJIAN TADAHIRO

Effective date: 20070511

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070511

Address after: Japan's Miyagi Prefecture

Applicant after: Tadahiro Ohmi

Co-applicant after: Tokyo Electron Limited

Address before: Japan's Miyagi Prefecture

Applicant before: Tadahiro Ohmi

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOKOKU UNIV.

Free format text: FORMER OWNER: OHMI TADAHIRO

Effective date: 20120116

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120116

Address after: Japan's Miyagi Prefecture

Co-patentee after: Tokyo Electron Limited

Patentee after: Tokoku University of National University Corp.

Address before: Japan's Miyagi Prefecture

Co-patentee before: Tokyo Electron Limited

Patentee before: Tadahiro Ohmi