CN109119335A - 功函数层、金属栅极、半导体器件及其制造方法 - Google Patents

功函数层、金属栅极、半导体器件及其制造方法 Download PDF

Info

Publication number
CN109119335A
CN109119335A CN201710487583.9A CN201710487583A CN109119335A CN 109119335 A CN109119335 A CN 109119335A CN 201710487583 A CN201710487583 A CN 201710487583A CN 109119335 A CN109119335 A CN 109119335A
Authority
CN
China
Prior art keywords
layer
work
metal
function
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710487583.9A
Other languages
English (en)
Other versions
CN109119335B (zh
Inventor
徐建华
付小牛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710487583.9A priority Critical patent/CN109119335B/zh
Publication of CN109119335A publication Critical patent/CN109119335A/zh
Application granted granted Critical
Publication of CN109119335B publication Critical patent/CN109119335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

本发明提供一种功函数层、金属栅极、半导体器件及其制造方法，通过设定区域中的底层功函数设定金属层下表面平坦以及所述设定区域中的顶层功函数设定金属层的上表面为凸形面的叠加效果，可以大大改善了晶圆全局的阈值电压分布一致性，提高了金属栅极以及半导体器件的可靠性。

Description

功函数层、金属栅极、半导体器件及其制造方法
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种功函数层、金属栅极、半导体器件及其制造方法。
背景技术
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，高K栅介质层与金属栅极的栅极叠层结构(简称为高K金属栅极，简写为 HKMG)被引入到MOS晶体管中，例如被引入到28nm及以下节点的NMOS 器件中，以降低MOS晶体管栅极的寄生电容和泄露电流，提高器件性能度。对于具有高K金属栅极的MOS器件，其漏电流可以比具有多晶硅栅/SiO2结构的传统MOS器件至少低一个数量级，即静态功耗可以大大减少，但随之而来的MOS器件的阈值电压Vt调谐问题，需要克服。
发明内容
本发明的目的在于一种功函数层、金属栅极、半导体器件及其制造方法，能够显著改善阈值电压的分布均匀性，提高器件性能。
为了实现上述目的，本发明提供一种功函数层，包括依次层叠的底层功函数设定金属层和顶层功函数设定金属层，所述功函数层包括设定区域；
所述设定区域的底层功函数设定金属层的下表面平坦；所述设定区域的顶层功函数设定金属层的上表面为凸形面。
可选的，所述设定区域的底层功函数设定金属层的上表面为平坦表面或凹形面；和/或，所述设定区域的顶层功函数设定金属层的下表面为平坦表面或凹形面。
可选的，所述凹形面的截面形状为渐变曲线形或波浪形，所述凸形面的截面形状为渐变曲线形或波浪形。
可选的，所述顶层功函数设定金属层和所述底层功函数设定金属层中包含至少两种相同的金属元素，所述两种相同的金属元素均选自于铝、钪、钇、镧、钛、锆、铪、钒、铌和钽。
可选的，所述顶层功函数设定金属层中的所述两种相同的金属元素在所述设定区域中的含量比分布曲线为水平直线、以水平直线为基线且在一定范围内上下波动的振动曲线或者与所述凸形面的截面形状相似的渐变曲线或波浪形曲线。
可选的，所述底层功函数设定金属层中的所述两种相同的金属元素在所述设定区域中的含量比分布曲线为水平直线、以水平直线为基线且在一定范围内上下波动的振动曲线或者与所述凸形面的截面形状相反的渐变曲线或波浪形曲线。
本发明还提供一种功函数层的制造方法，包括以下步骤：
采用第一偏压和第一功率，在一晶圆表面上形成底层功函数设定金属层，所述底层功函数设定金属层在设定区域的下表面平坦；
采用低于所述第一偏压的第二偏压以及高于所述第一功率的第二功率，在所述底层功函数设定金属层的表面上形成顶层功函数设定金属层，所述顶层功函数设定金属层在所述设定区域的上表面为凸形面。
可选的，所述第一偏压为范围内的负偏压，所述第一功率为所述第二偏压为范围内的负偏压，所述第二功率为
可选的，所述顶层功函数设定金属层和所述底层功函数设定金属层中包含至少两种相同的金属元素，所述两种相同的金属元素均选自于铝、钪、钇、镧、钛、锆、铪、钒、铌和钽，且所述顶层功函数设定金属层中的所述两种相同的金属元素在所述设定区域中的含量比分布曲线为水平直线、以水平直线为基线且在一定范围内上下波动的振动曲线或者与所述凸形面的截面形状相似的渐变曲线或波浪形曲线。
可选的，所述底层功函数设定金属层中的所述两种相同的金属元素在所述设定区域中的含量比分布曲线为水平直线、以水平直线为基线且在一定范围内上下波动的振动曲线或者与所述凸形面的截面形状相反的渐变曲线或波浪形曲线。
本发明还提供一种金属栅极，包括上述的功函数层。
可选的，所述金属栅极还包括位于所述功函数层下方的金属阻挡层，以及依次堆叠在所述功函数层上的覆盖阻挡层和金属电极层。
本发明还提供一种金属栅极的制造方法，包括以下步骤：
提供一晶圆；
采用上述的功函数层的制造方法，在所述晶圆上形成用于制作金属栅极的功函数层。
本发明提供一种半导体器件，包括晶圆基底以及位于所述晶圆基底上的金属栅极，所述金属栅极为上述的金属栅极。
可选的，所述半导体器件为NMOS器件，所述晶圆基底为P型晶圆基底，所述功函数层的功函数低于4.2eV。
可选的，所述半导体器件还包括形成于所述晶圆基底表面上且具有栅极开口的层间介质层以及填充于所述栅极开口中的高K栅介质层，所述金属栅极填充在所述栅极开口中的高K栅介质层表面上，所述金属栅极的功函数层覆盖在具有所述高K栅介质层的栅极开口的底部和侧壁上，且所述功函数层的设定区域覆盖所述栅极开口的底部。
本发明还提供一种半导体器件的制造方法，包括上述的金属栅极的制造方法。
可选的，提供所述晶圆的步骤包括：
提供晶圆基底，在所述晶圆基底上形成具有栅极开口的层间介质层；
在所述栅极开口中形成高K栅介质层，所述功函数层覆盖在具有所述高K 栅介质层的所述栅极开口的底部和侧壁上，且所述功函数层的设定区域覆盖所述栅极开口的底部。
与现有技术相比，本发明的技术方案具有以下有益效果：
通过设定区域的底层功函数设定金属层下表面平坦和设定区域的顶层功函数设定金属层上表面为凸形面的叠加效果，来改善设定区域的功函数层在各个位置的元素分布，从而可以显着降低晶圆不同位置处的同种器件之间的阈值电压差异，大大改善了晶圆全局的阈值电压分布一致性，提高了金属栅极以及半导体器件的可靠性。
附图说明
图1A是一种晶圆表面上各NMOS器件的阈值电压分布曲线；
图1B是图1A的晶圆上各NMOS器件中TiAl功函数层的Ti/Al分布曲线；
图2是本发明具体实施例的功函数层的剖面结构示意图；
图3是本发明具体实施例的功函数层的制造方法流程图；
图4A和图4B是图3所示的方法中使用的Ti/Al分布曲线；
图5是本发明具体实施例的金属栅极的剖面结构示意图；
图6是本发明具体实施例的金属栅极的制造方法流程图；
图7是本发明具体实施例的半导体器件的制造方法流程图；
图8A至8E是图7所示的制造方法中的器件剖面结构示意图。
具体实施方式
我们研究发现晶圆表面上NMOS器件的阈值电压Vt具有严重的中心/边缘分布，如图1A所示，晶圆表面上NMOS器件的Vt分布曲线是边缘高、中心低、从边缘至中心位置整体上呈下降趋势的波浪形曲线，全图范围内的Vt偏差大于 50mV。由于影响Vt的最大因素是栅氧厚度和衬底掺杂浓度，因此目前一般通过衬底离子注入的方式来调节Vt，例如向NMOS器件的衬底中掺入磷、砷等杂质离子，精确控制杂质注入的能量和剂量，可以调整衬底表面的杂质浓度，从而调整阈值电压Vt，但是，由于其他副作用，如注入的离子难以均匀分布、漏电以及局部Vt失配等，离子注入方法很难实现阈值电压Vt的均匀分布。此外，高K栅介质层与金属栅极的栅极叠层结构(HKMG)引入MOS器件后，其中的功函数层(work function layer)也成为了阈值电压Vt和器件性能调优的关键层之一，而且我们还发现晶圆表面上NMOS器件的Vt分布与其Ti/Al功函数层中的Ti/Al含量比的分布呈现强相关性，晶圆表面上NMOS器件的Ti/Al含量比的分布曲线的形状与晶圆表面上NMOS器件的Vt分布曲线的形状相似，也是边缘高、中心低、从边缘至中心位置整体上呈下降趋势的波浪形曲线，如图1B 所示。
本发明的技术方案的核心思想在于，利用功函数层与阈值电压之间的相关性，改变功函数层的形状，调整功函数层中的Ti、Al等金属元素在晶圆表面上的分布，最终达到调谐阈值电压分布的目的。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图2，本发明提供一种功函数层，包括依次层叠的底层功函数设定金属层201和顶层功函数设定金属层202，所述功函数层包括设定区域，所述设定区域中的底层功函数设定金属层201的下表面201a平坦，所述设定区域的顶层功函数设定金属层202的上表面202b为凸形面，所述凸形面的中心高且边缘低，如图2中的H3>H4，所述凸形面的截面形状为开口朝下的渐变曲线形或波浪形，所述开口朝下的渐变曲线形为开口朝下的抛物线、椭圆、圆或双曲线等标准曲线的一段曲线图形，所述曲线图形是关于所述凸形面的中心轴呈轴对称的图形，对应的所述凸形面为圆顶状(即凸形面的截面形状为整体上向上凸起且开口朝下的圆弧)、椭球顶状(即凸形面的截面形状为整体上向上凸起且开口朝下的椭圆段)、抛物线顶状(即凸形面的截面形状为整体上向上凸起且开口朝下的抛物线段)等；也就是说，当所述凸形面的截面形状为开口朝下的渐变曲线形时，所述设定区域的顶层功函数设定金属层202的上表面202b从其面边缘至其面中心的表面高度是沿所述标准曲线连续、平滑的变化的；所述开口朝下的波浪形是以所述开口朝下的渐变曲线形为基准、围绕所述渐变曲线形上下波动而形成的波浪线，即波浪线上的各点均处于所述渐变曲线形的附近，或略微居上或略微居下，所述开口朝下的波浪形也是关于所述凸形面的中心轴呈轴对称的、开口朝下的图形，也就是说，当所述凸形面的截面形状为开口朝下的波浪形时，所述设定区域的顶层功函数设定金属层202的上表面202b从其面边缘至其面中心的表面高度沿所述标准曲线忽高忽低地变化，但从其面边缘至其面中心的表面高度整体上呈上升趋势在变化。
需要说明的是，所述设定区域中的底层功函数设定金属层201的上表面201b 和顶层功函数设定金属层202的下表面202a的形状不作具体限定，例如，底层功函数设定金属层201的上表面201b可以是平坦表面，也可以是凹形面，所述凹形面中心低且边缘高，如图2中的H2<H1；所述设定区域中的顶层功函数设定金属层的下表面202a可以是平坦表面，也可以是凹形面。本实施例中，底层功函数设定金属层201和顶层功函数设定金属层202之间没有其他层，顶层功函数设定金属层202的下表面202a与底层功函数设定金属层201的上表面201b 紧密粘附在一起，因此所述顶层功函数设定金属层202的下表面202a的形状与所述底层功函数设定金属层201的上表面201b形状相同，均为凹形面，所述凹形面的截面形状为开口朝上的渐变曲线形或波浪形，所述开口朝上的渐变曲线形为开口朝上的抛物线、椭圆、圆或双曲线等标准曲线的一段曲线图形，所述曲线图形是关于所述凹形面的中心轴呈轴对称的图形，对应的，所述凹形面为圆底状(即凹形面的截面形状为整体上向下凹陷且开口朝上的圆弧，如图2中 201b所示)、椭球底状(即凹形面的截面形状为整体上向下凹陷且开口朝上的椭圆段)、抛物线底状(即凹形面的截面形状为整体上向下凹陷且开口朝上的抛物线段)等，也就是说，当所述凹形面的截面形状为开口朝上的渐变曲线形时，所述设定区域的顶层功函数设定金属层202的下表面202a从其面边缘至其面中心的表面高度是沿所述开口朝上的标准曲线连续、平滑的变化的；所述开口朝上的波浪形是以所述开口朝上的渐变曲线形为基准、围绕所述渐变曲线形上下波动而形成的波浪线，即波浪线上的各点均处于所述渐变曲线形的附近，或略微居上或略微居下，所述开口朝上的波浪形也是关于所述凹形面的中心轴呈轴对称的且开口朝上的图形(类似于图1A或1B中的曲线)，也就是说，当所述凹形面的截面形状为开口朝上的波浪形时，所述设定区域的顶层功函数设定金属层202的下表面202a从其面边缘至其面中心的表面高度沿所述标准曲线忽高忽低地变化，但从其面边缘至其面中心的表面高度整体上呈下降趋势在变化。在本发明的其他实施例中，当底层功函数设定金属层201和顶层功函数设定金属层202之间还有其他层时，顶层功函数设定金属层202的下表面202a的形状可以是平坦的，也可以是与上表面202b类似的凸形面(即中心高且边缘低)。
本实施例中，所述顶层功函数设定金属层202和所述底层功函数设定金属层201中包含至少两种相同的金属元素，所述两种相同的金属元素均选自铝 (Al)、钪(Sc)、钇(Y)、镧(La)、钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)和钽(Ta)。当所述顶层功函数设定金属层202和所述底层功函数设定金属层201的材质中包含Ti和Al两种金属元素(即所述两种相同的金属元素为 Ti和Al)时，所述底层功函数设定金属层201中的钛铝含量比(Ti/Al)可以在设定区域的各个位置完全一致，即所述底层功函数设定金属层201中的钛和铝在所述设定区域中的含量比(Ti/Al)为一定值，例如为1(即Ti/Al＝1:1)、2(即 Ti/Al＝2:1)等，对应的，在以设定区域的位置为水平轴、以含量比(Ti/Al)为竖直轴形成的坐标系Ti/Al中，所述底层功函数设定金属层201中的钛和铝在所述设定区域中的含量比分布曲线为一平行于所述水平轴的水平直线，该水平直线类似于图4A中的41；或者，所述底层功函数设定金属层201中的钛和铝在所述设定区域中的含量比(Ti/Al)大致相同，略有差异，此时，所述底层功函数设定金属层201中的钛和铝在所述设定区域中的含量比分布曲线是以所述水平直线为基线且在一定范围内上下波动的振动曲线，所述振动曲线类似于图4A 中的曲线42，所述振动曲线上的各个点与所述水平直线的垂直距离限定在一定范围内；或者，所述底层功函数设定金属层201中的钛和铝在所述设定区域中的含量比分布曲线是开口朝上的渐变曲线或开口朝上的波浪形曲线(如图1B所示)，所述开口朝上的渐变曲线或开口朝上的波浪形曲线的形状与所述底层功函数设定金属层201最终形成的上表面201b所呈的凹形面的截面形状相似，与所述顶层功函数设定金属层202的上表面的凸形面的截面形状相反，此处开口朝上的渐变曲线和开口朝上的波浪形曲线与上文中详细描述的凹形面的截面形状所呈的渐变曲线和波浪形曲线的含义基本一致。所述顶层功函数设定金属层202 中的Ti/Al可以在设定区域中的各个位置完全一致，即所述顶层功函数设定金属层202中的钛铝含量比Ti/Al在所述设定区域中为另一定值，此时对应的，在以设定区域的位置为水平轴、以含量比(Ti/Al)为竖直轴形成的坐标系Ti/Al中，所述顶层功函数设定金属层202中的钛和铝在所述设定区域中的含量比分布曲线可以为平行于所述水平轴的另一水平直线，所述另一水平直线同样类似于图 4A中的41；或者，所述顶层功函数设定金属层202中的钛和铝在所述设定区域中的含量比(Ti/Al)大致相同，略有差异，此时，所述顶层功函数设定金属层 202中的钛和铝在所述设定区域中的含量比分布曲线是以所述另一水平直线为基线且在一定范围内上下波动的振动曲线，所述振动曲线类似于图4A中的曲线 42，所述振动曲线上的各个点与所述另一水平直线的垂直距离限定在一定范围内；或者，所述顶层功函数设定金属层202中的钛和铝在所述设定区域中的含量比分布曲线是开口朝下的渐变曲线(类似于图4B的43)或开口朝下的波浪形曲线(类似于图4B的44)，所述开口朝下的渐变曲线或开口朝下的波浪形曲线与所述顶层功函数设定金属层202最终形成的上表面202b所呈的凸形面的截面形状相似，即所述顶层功函数设定金属层202中的钛铝含量比Ti/Al在设定区域的中心高而在设定区域的边缘低。此处的开口朝下的渐变曲线和开口朝下的波浪形曲线与上文中详细描述的凸形面的截面形状中的渐变曲线和波浪形曲线的含义基本一致。
需要说明的是，当所述顶层功函数设定金属层202和所述底层功函数设定金属层201中包含的两种相同的金属元素为选自于铝、钪、钇、镧、钛、锆、铪、钒、铌和钽中的其他任意两种时，所述顶层功函数设定金属层202中的所述两种相同的金属元素在所述设定区域中的含量比分布曲线为水平直线、以所述水平直线为基线且在一定范围内上下波动的振动曲线或者与所述凸形面的截面形状相似的渐变曲线或波浪形曲线；所述底层功函数设定金属层201中的所述两种相同的金属元素在所述设定区域中的含量比分布曲线为水平直线、以所述水平直线为基线且在一定范围内上下波动的振动曲线或者与所述凸形面的截面形状相反的渐变曲线或波浪形曲线。
本发明的功函数层至少包括顶层功函数设定金属层202和所述底层功函数设定金属层201双层膜，其中的设定区域的底层功函数设定金属层201的下表面201a平坦，所述设定区域的顶层功函数设定金属层202的上表面202b为凸形面，通过双层膜形状的叠加，可显著改善设定区域的底层功函数设定金属层 201和顶层功函数设定金属层202中两种相同金属的含量比分布，进而显着改善阈值电压分布的均匀性，经测试验证发现，当用于NMOS器件的金属栅极时，可以将晶片全图范围内的阈值电压偏差控制在20mV以内。
请参考图3，本发明还提供一种图2所示的功函数层的制造方法，包括以下步骤：
S31，采用第一偏压和第一功率，在一晶圆表面上形成底层功函数设定金属层201，所述底层功函数设定金属层201在设定区域的下表面201b平坦，具体地，本步骤可以直接使用现有的物理气相沉积(PVD)工艺配方来实现底层功函数设定金属层201的沉积，所述PVD工艺配方中的材料包括铝(Al)、钪(Sc)、钇(Y)、镧(La)、钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)和钽(Ta) 中的两种金属元素，由于所述PVD工艺配方中使用的第一功率(即较低射频功率RF)相对较低、所述第一偏压相对较高，在重离子轰击和重新溅射效应的影响下，底层功函数设定金属层201可以形成平坦的下表面201a，上表面201b的轮廓受配方中使用的所述两种金属元素的含量比以及所述第一偏压和第一功率的影响，可以是平坦表面，或者是趋近平坦的表面，或者是凹形面，本步骤中最终形成的所述底层功函数设定金属层201中的两种金属元素(例如Ti和Al) 的含量比在设定区域的分布曲线可以是水平直线、以所述水平直线为基线上下波动的振动曲线、与所述凹形面的截面形成相似的渐变曲线或波浪线(如图1B 所示)；其中，在沉积所述底层功函数设定金属层201的过程中，可以将现有的 PVD工艺配方中所述两种金属元素(例如Ti和Al)的含量比调整为一定值来形成新的工艺配方，以实现设定区域中的底层功函数设定金属层201的沉积，此时最终设定区域中的所述底层功函数设定金属层201的两种金属元素含量比基本为所述定值，例如当两种金属元素为Ti和Al时，设定区域中的所述底层功函数设定金属层201中的两种金属元素的含量比分布曲线为如图4A中的41所示的水平直线(沉积过程中第一偏压和第一功率均为恒定值，无抖动)或者如图 4A中的42所示的振动曲线，该振动曲线以水平直线41为基线，上下波动(沉积过程中第一偏压和第一功率中的至少一个有抖动)。步骤S1的PVD使用的第一功率(即较低射频功率RF)可以为第一偏压(即更高偏压) 可以为的负偏压(即)，所述第一偏压和第一功率等工艺参数可根据腔室设计进行适应性的调整；
S32，采用低于所述第一偏压的第二偏压以及高于所述第一功率的第二功率，在所述底层功函数设定金属层201的表面上形成顶层功函数设定金属层202，所述顶层功函数设定金属层202在所述设定区域的上表面为凸形面202b，具体地，可以调整步骤S31中用于形成底层功函数设定金属层201的各个材料间的含量比，来PVD形成设定区域的顶层功函数设定金属层202，由于第二功率高于第一功率、第二偏压低于第一偏压，所以可以改变沉积腔室内的等离子体分布，同时可以至少将两种金属元素中的其中一种元素更多的从靶源溅射到晶圆上，从而形成设定区域中具有凸形面的上表面的顶层功函数设定金属层202。其中，所述第二偏压同样为负偏压，第二偏压“低于所述第一偏压”是指第二偏压的绝对值低于所述第一偏压的绝对值，或者说相对第一偏压而言离0V更近，第二偏压可以为的负偏压(即)，所述第二功率可以为步骤S32相对于步骤S31调整偏压和功率后，可以改变设定区域各个位置沉积的两种金属元素的含量比，使沉积得到的顶层功函数设定金属层202中的两种金属元素的含量比在设定区域中的分布曲线相应的变为另一水平直线(类似于图4A的41)、以所述另一水平直线为基线且在一定范围内上下波动的振动曲线(类似于图4A的42)、与所述顶层功函数设定金属层202最终形成的上表面202b所呈的凸形面的截面形状相似的开口朝下的渐变曲线(类似于图4B的43)或开口朝下的波浪形曲线(类似于图4B的44)。例如本实施例中，两种金属元素为Ti和Al，步骤S31中形成底层功函数设定金属层201 中的Ti/Al在设定区域中的分布曲线为图1B所示的波浪形曲线，步骤S32调整偏压和功率后，沉积顶层功函数设定金属层202的过程中，更多的Al会溅射到设定区域中，从而使得设定区域各个位置新沉积的Ti/Al发生变化，Ti/Al在设定区域中的分布曲线可以变为图4B的44所示的开口朝下的波浪形曲线，设定区域中心高而设定区域边缘低，并使得沉积的顶层功函数设定金属层202在设定区域中的上表面202b为凸形面。
本发明的功函数层的制造方法，通过先使用低功率、高偏压的沉积工艺在设定区域中形成下表面平坦的底层功函数设定金属层，然后调高功率、调低偏压来改变设定区域沉积表面上的相应的两种金属元素的分布，形成具有凸形面的顶层功函数设定金属层，从而可以使得功函数层中的所述两种金属元素的含量比在设定区域中分布均匀或者中心高而边缘低，由此改善阈值电压分布的均匀性。
请参考图5，本发明还提供一种金属栅极，包括一功函数层504，所述功函数层504包括依次层叠的底层功函数设定金属层504a和顶层功函数设定金属层 504b，所述底层功函数设定金属层504a的下表面平坦，上表面可以是任意形状，例如为中心低且边缘高(即H2<H1)的凹形面，所述凹形面的截面形状为开口朝上的渐变曲线形或波浪形；所述顶层功函数设定金属层504b的上表面为中心高且边缘低(即H3>H4)的凸形面，所述凸形面的截面形状为开口朝下的渐变曲线形或波浪形，例如，所述顶层功函数设定金属层504b的上表面的形状可以为向上凸起的圆顶状、椭球顶状、抛物线顶状等。
本实施例中，金属栅极形成在晶圆500上，包括依次形成于晶圆500表面的界面层501、高K栅介质层502、金属阻挡层503、所述功函数层504、覆盖阻挡层505、浸润金属层506和金属电极层507。可选的，所述金属阻挡层503 和所述覆盖阻挡层505分别可以为单层结构或多层叠层结构，其材料可以包括金属氮化物、金属碳氮化物和金属硅氮化物中的至一种；所述金属电极层507 的材料包括铝、铜、镍、铬、钨、钛、钽、银、金和铂中的至少一种。
请参考图6，本发明还提供一种金属栅极的制造方法，包括以下步骤：
S61：在一晶圆上形成金属阻挡层；
S62：采用图3所示的功函数的制造方法，在所述金属阻挡层上形成用于制作所述金属栅极的功函数层；
S63：在所述功函数层上形成覆盖阻挡层；以及
S64：在所述金覆盖阻挡层上形成用于制作所述金属栅极的金属电极层。
请参考图5，在步骤S61中，使用的晶圆500可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅 (silicon-on-insulator，SOI)、体硅(bulk silicon)、锗衬底、锗硅衬底、砷化镓衬底或者绝缘体上锗衬底等。所述晶圆500中可以形成有阱(well)、鳍片(fin)、浅沟槽隔离结构(STI)等。在步骤S61中，首先，可以通过热生长工艺诸如氧化(RTO)或氧氮化等先在晶圆500表面形成一层界面层501，以增强晶圆500 与后续的高K栅介质层502之间的粘附性。之后，可以通过沉积工艺诸如普通的化学气相沉积(CVD)、等离子体增强沉积(PE CVD)、金属有机物化学气相沉积(MOCVD)、原子层沉积(ALD)等在界面层501上沉积高K栅介质层502，高K栅介质层502的介电常数K大于约4.0，优选地大于7.0。具体地说，本发明中所用的高K栅介质层502包括但不限于氧化铪(HfO2)、氧氮化铪(HfON)、硅酸铪(HfSiO)、氧氮化铪硅(HfSiON)、氧化锆(ZrO2)、氧氮化锆(ZrON)、硅酸锆(ZrSiO)、氧氮化锆硅(ZrSiON)、氧化铪锆(HfZrO2)、氧氮化铪锆 (HfZrON)、硅酸铪锆(HfZrSiO)、氧氮化铪锆硅(HfZrSiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化镧(La2O3)、镧铝氧化物(LaAlO3)、氧化铈(CeO2)、氧化钇(Y2O3)、氧化钡锶钛物(BaSrTiO)、钛钡氧化物(BaTiO)、锶钛氧化物 (SrTiO3)、铅钪钽氧化物(PbScTaO)或者它们两个以上的组合。高K栅介质层502的物理厚度可以由器件的性能要求来决定。接着，可以通过诸如普通的化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、金属有机物化学气相沉积(MOCVD)、原子层沉积(ALD)等沉积工艺在高K栅介质层502表面上沉积金属阻挡层503，金属阻挡层503的材料可以包括金属氮化物、金属碳氮化物和金属硅氮化物中的至少一种，其中的金属元素包括钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)和钽(Ta)中的至少一种。金属阻挡层503可以改善后续的功函数层504与高K栅介质层502之间的附着力，防止功函数层504扩散到高 K栅介质层502，同时其厚度还能允许功函数层504中金属的功函数来执行器件的接通。金属阻挡层503可以为单层结构，也可以为多层阻挡层依次堆叠而成的叠层结构(简称为多层阻挡层叠层结构)，例如本实施例中，金属阻挡层503 包括两层：TiN作为底层阻挡层503a，的TaN作为顶层阻挡层503b，其中，底层阻挡层503a可以通过低压CVD工艺形成，以减小对高K栅介质层502的不利影响；顶层阻挡层503b可以通过ALD工艺形成，以保证沉积表面的均匀性和一致性，为后续功函数层504的沉积提供良好的工艺窗口。
在步骤S62中，可以按照步骤S31和步骤S32来依次形成底层功函数设定层504a和顶层功函数层504b，以叠加作为功函数层504。底层功函数设定层504a 下表面平坦，顶层功函数设定层504b的上表面为凸形面，所述凸形面的截面形状为开口朝下的渐变曲线形或波浪形。底层功函数设定层504a和顶层功函数层 504b可以分别是金属碳化物、金属氮化物、纯金属或合金，且底层功函数设定层504a和顶层功函数层504b包含两种相同的金属元素，所述两种相同的金属元素选自铝(Al)、钪(Sc)、钇(Y)、镧(La)、钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)和钽(Ta)中的两种。底层功函数设定层504a和顶层功函数层504b的特征厚度可以根据具体的器件性能要求来制定。本实施例中，底层功函数设定层504a和顶层功函数层504b均为TiAl。
在步骤S63中，可以通过诸如普通的化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、金属有机物化学气相沉积(MOCVD)、原子层沉积(ALD) 等沉积工艺在功函数层504表面上沉积覆盖阻挡层505，覆盖阻挡层505的材料可以包括金属氮化物、金属碳氮化物和金属硅氮化物中的至少一种，其中的金属元素包括元素周期表第IVB和/或VB族的金属元素，例如钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)和钽(Ta)中的至少一种。例如，覆盖阻挡层505 为TiN、TaSiN、TiAlN或TaAlN。
在步骤S64中，可以依次在所述覆盖阻挡层505上形成浸润金属层506和金属电极层507。其中，浸润金属层506可以作为粘接层，可以提高金属电极层 507和下方各层之间的粘附力以及金属电极层507的台阶覆盖能力。浸润金属层 506优选为包含覆盖阻挡层505中的金属元素的纯金属或者合金，以最大程度地提高粘接性能以及促使金属电极层507获得极佳的间隙填充。金属电极层507 可以通过电镀、ALD、CVD或铝回流来实现，其材料包括铝(Al)、铜(Cu)、镍(Ni)、铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、银(Ag)、金(Au)和铂(Pt) 中的至少一种。
由上所述，本发明提供的金属栅极的制造方法，在设定区域形成了下表面平坦的底层功函数设定金属层和上表面为凸形面的顶层功函数设定金属层层叠的功函数层，可以使得功函数层中的所述两种金属元素的含量比，在所述设定区域中的任意位置均匀分布，或者中心高而边缘低，由此改善阈值电压分布的均匀性，可以用于先栅(Gate-first)工艺和后栅工艺的半导体器件的制造，尤其适合28nm及以下节点的NMOS器件的制造。在采用先栅工艺形成器件的制造过程中，可以采用本发明的金属栅极的制造方法，在一半导体衬底上依次形成高K栅介质层502、金属阻挡层503、功函数层504、覆盖阻挡层505、浸润金属层506以及金属电极层507，然后对这些层进行相应的刻蚀，从而可以获得高 K金属栅极结构，具体的刻蚀工艺可以参考现有技术，在此不再赘述。下面以采用本发明的金属栅极的制造方法结合后栅工艺制造半导体器件的制程为例，来详细说明本发明的一种半导体器件的制造方法。
请参考图7，本发明提供一种半导体器件的制造方法，包括以下步骤：
S70：提供晶圆基底，在所述晶圆基底上形成有替代栅结构，所述替代栅结构包括依次位于所述晶圆基底上的二氧化硅栅介质层和替代栅电极层；
S71：在所述替代栅结构的侧壁上形成侧墙；
S72：在所述晶圆基底、替代栅结构以及侧墙的表面上形成暴露出所述替代栅电极层顶部表面的层间介质层；
S73：至少去除所述替代栅结构中的替代栅电极层，以形成栅极开口；
S74：在所述栅极开口中形成高K栅介质层和金属栅极，所述金属栅极的功函数层覆盖在具有所述高K栅介质层的栅极开口的底部和侧壁上，且所述功函数层的设定区域覆盖所述栅极开口的底部。
首先，请参考图8A，在步骤S70中，提供晶圆基底800，在所述晶圆基底 800上形成有替代栅结构，所述替代栅结构包括依次位于晶圆基底800上的二氧化硅栅介质层801a和替代栅电极层801b。所述晶圆基底800可以选自体硅基底、绝缘层上的硅(SOI)或者还可以包括其它的材料，例如砷化镓等III-V族化合物。所述晶圆基底800中可以形成有阱(well)、有源区(AA)以及浅沟槽隔离结构等器件隔离，所述晶圆基底800表面还可以形成有鳍片以提高器件密度和性能，此时替代栅结构位于所述鳍片表面。所述替代栅电极层801b可以为多晶硅 (poly Si)、锗、锗化硅、单晶硅、非晶硅、金属(如Al、Ti、Ta等)、合金、金属氮化物(如TiN、TaN等)中的至少一种。本实施例中，所述替代栅电极层801b为多晶硅。
接着，请继续参考图8A，在步骤S71中，在所述替代栅结构的侧壁上形成侧墙801c，具体的，可以通过合适的沉积工艺，诸如低压化学气相沉积(LPCVD) 或等离子体增强沉积(PECVD))工艺等，在所述替代栅结构的表面及其暴露出的界面层上沉积氮化物、氧化物或氮氧化物等侧墙材料，然后对所述侧墙材料进行刻蚀以形成覆盖替代栅结构的侧墙801c。
然后，请继续参考图8A，在所述替代栅结构和侧墙801c两侧的半导体衬底 500中形成漏区801d和源区801e。漏区801d和源区801e的一种形成工艺过程包括：在形成侧墙801c之后，先通过干法刻蚀工艺或者通过干法刻蚀结合湿法刻蚀的工艺，对所述侧墙801c和替代栅结构两侧的晶圆基底800进行刻蚀，形成形状为U形或Σ形的源/漏沟槽，；然后采用选择性外延工艺在源/漏沟槽中进行不同于晶圆基底800材料的半导体层外延生长，外延生长的半导体层例如锗硅(SiGe)、锗(Ge)、硅(Si)、碳硅(SiC)、锡锗(GeSn)、锡锗硅(SiGeSn)、锡硅(SiSn)或III-V族材料等材料，在源/漏沟槽中的半导体层外延生长过程中，还可以对所述半导体层进行原位离子掺杂，或者在外延生长后对所述半导体层进行离子注入，并对掺杂离子进行退火激活，使得掺杂离子向晶圆基底800的底部以及侧墙801c底部扩散，以形成抬升的漏区801d和源区801e(形状为U 形或Σ形)，抬升的漏区801d和源区801e的顶部通常高于晶圆基底800的顶部，由此可施加应力至替代栅结构下方的沟道区，以增加载流子移动率并改善元件表现。漏区801d和源区801e的另一种形成工艺过程包括：以述替代栅结构、侧墙801c为掩膜，通过在所述替代栅结构、侧墙801c两侧的晶圆基底800(即有源区)中直接进行LDD(轻掺杂漏区)离子注入以及源漏区重掺杂(S/D)离子注入等，并对注入离子进行退火激活，形成漏区801d和源区801e，这种工艺形成的漏区801d和源区801e的顶部表面与晶圆基底800的顶部表面齐平，如图8A所示。
此外，在形成漏区801d和源区801e之后还可以进一步的在漏区801d和源区801e的表面形成金属硅化物，用于后续的电接触，以降低接触电阻。金属硅化物的形成工艺包括：在漏区801d和源区801e、侧墙801c、替代栅结构表面沉积钛(Ti)、钴(Co)、镍(Ni)或钨(Wu)等金属层，然后对所述金属层退火，以使所述金属层与漏区801d和源区801e的硅等反应形成金属硅化物后，最后再移除未反应的金属层。
请参考图8B，在步骤S72中，可以通过沉积工艺诸如普通的化学气相沉积 (CVD)、等离子体增强沉积(PE CVD)、金属有机物化学气相沉积(MOCVD)、原子层沉积(ALD)等，在所述晶圆基底800、替代栅结构和侧墙801c上沉积层间介质层802，并以所述替代栅电极层501b为停止层，对所述层间介质层802 进行化学机械研磨，使所述层间介质层802顶部表面平坦。其中，所述层间介质层802可以是氧化硅、氮化硅、氮氧化硅或者低K介质，所述低K介质的介电常数K小于3.0，例如碳氧化硅(SiCO)、未掺杂的硅酸盐玻璃、掺杂的氧化硅(诸如硼磷硅酸盐玻璃BPSG、熔融石英玻璃FSG、磷硅酸盐玻PSG、硼掺杂的硅玻璃BSG)和/或其他合适的介电材料
请参考图8C，在步骤S73中，通过湿法刻蚀工艺、干法刻蚀工艺或者先干法刻蚀后湿法刻蚀的工艺，去除替代栅电极层801b，以在层间介质层802中形成栅极开口。若为干法刻蚀，可以使用包含卤族气体(如CF4、SF6、NF3、Cl2、 HBr)的等离子体进行刻蚀，该等离子体刻蚀具有较高的侧纵向刻蚀速率比(如侧向刻蚀速率/纵向刻蚀速率大于或等于0.5)，以使得等离子刻蚀在纵向的刻蚀速率比侧向刻蚀速率较慢，放缓纵向的刻蚀速率，以更容易控制所述纵向刻蚀进程，使所述干法刻蚀能够可控制地停止在二氧化硅栅介质层801a的表面。若为湿法刻蚀，可以采用四甲基氢氧化胺(TMAH)溶液进行刻蚀去除，或者也可以采用硝酸和氢氟酸的混合溶液进行刻蚀去除。在本发明的其他实施例中，可以完全去除替代栅结构，即去除替代栅电极层801b和二氧化硅栅介质层801a。
请参考图8D，接下来，在步骤S4中，可以采用图6所示的金属栅极的制造方法，在层间介质层802、侧墙801c以及栅极开口表面上依次形成高K栅介质层803和金属栅极，所述金属栅极包括金属阻挡层804、功函数层805、覆盖阻挡层806以及金属电极层807，即高K栅介质层803的形成工艺可参考高K 栅介质层502的工艺，金属阻挡层804的形成工艺可参考金属阻挡层503的形成工艺，功函数层805包括底层功函数设定层805a和顶层功函数设定层805b，且栅极开口底部(即设定区域)上的底层功函数设定层805a的下表面平坦，栅极开口底部(即设定区域)上的顶层功函数设定层805b的上表面为凸形面，底层功函数设定层805a和顶层功函数设定层805b的形成工艺可参考图3所示的功函数层的制造方法，覆盖阻挡层806的形成工艺可参考覆盖阻挡层505的形成工艺，金属电极层807的形成工艺可参考金属电极层507的形成工艺，各层沉积具体的工艺过程在此不再赘述。
请参考图8E，在沉积所述金属电极层807之后，可以通过化学机械抛光工艺对所述金属电极层807等进行顶部平坦化，直至所述层间介质层802表面，进而完成半导体器件的制造。
请参考图8E，本发明还提供一种半导体器件，包括晶圆基底800、形成于晶圆基底800上且具有栅极开口的层间介质层802以及填充于所述栅极开口中的高K栅介质层803和金属栅极，所述金属栅极包括依次填充于栅极开口中的金属阻挡层804、功函数层805、覆盖阻挡层806以及金属电极层807。栅极开口底部即设定区域，功函数层805包括底层功函数设定层805a和顶层功函数设定层805b，栅极开口底部上的底层功函数设定层805a的下表面平坦，栅极开口底部上的顶层功函数设定层805b的上表面是凸形面。本发明的半导体器件为NMOS器件时，功函数层805的功函数低于4.2eV，其中包含两种金属元素，分别选自铝(Al)、钪(Sc)、钇(Y)、镧(La)、钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)和钽(Ta)。所述晶圆基底800为P型晶圆基底。
此外，我们还对本发明的技术方案的技术效果进行了实验验证，具体地，相对于与图1A所示的器件的工艺配方(baseline recipe)，新的工艺配方(new recipe)做了调整，将功函数层的形成分成两个半工艺，一个半工艺用于在设定区域形成下表面平坦的底层功函数设定金属层，另一个半工艺用于在设定区域形成上表面为凸形面的顶层功函数设定金属层。根据新的工艺配方制得了相应的器件，经测试晶圆中心和晶圆边缘的器件之间的阈值电压的偏差大大减小，降低到20mv左右。
由上可见，本发明的半导体器件的制造方法，在制造金属栅极结构过程中，形成了双层功函数设定金属层，能够改善阈值电压分布的均匀性，大大提高器件的可靠性。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (18)

1.一种功函数层，其特征在于，包括依次层叠的底层功函数设定金属层和顶层功函数设定金属层，所述功函数层包括设定区域；
所述设定区域的底层功函数设定金属层的下表面平坦；所述设定区域的顶层功函数设定金属层的上表面为凸形面。
2.如权利要求1所述的功函数层，其特征在于，所述设定区域的底层功函数设定金属层的上表面为平坦表面或凹形面；和/或，所述设定区域的顶层功函数设定金属层的下表面为平坦表面或凹形面。
3.如权利要求2所述的功函数层，其特征在于，所述凹形面的截面形状为渐变曲线形或波浪形，所述凸形面的截面形状为渐变曲线形或波浪形。
4.如权利要求1所述的功函数层，其特征在于，所述顶层功函数设定金属层和所述底层功函数设定金属层中包含至少两种相同的金属元素，所述两种相同的金属元素均选自于铝、钪、钇、镧、钛、锆、铪、钒、铌和钽。
5.如权利要求4所述的功函数层，其特征在于，所述顶层功函数设定金属层中的所述两种相同的金属元素在所述设定区域中的含量比分布曲线为水平直线、以所述水平直线为基线且在一定范围内上下波动的振动曲线或者与所述凸形面的截面形状相似的渐变曲线或波浪形曲线。
6.如权利要求4所述的功函数层，其特征在于，所述底层功函数设定金属层中的所述两种相同的金属元素在所述设定区域中的含量比分布曲线为水平直线、以所述水平直线为基线且在一定范围内上下波动的振动曲线或者与所述凸形面的截面形状相反的渐变曲线或波浪形曲线。
7.一种功函数层的制造方法，其特征在于，包括以下步骤：
采用第一偏压和第一功率，在一晶圆表面上形成底层功函数设定金属层，所述底层功函数设定金属层在设定区域的下表面平坦；
采用低于所述第一偏压的第二偏压以及高于所述第一功率的第二功率，在所述底层功函数设定金属层的表面上形成顶层功函数设定金属层，所述顶层功函数设定金属层在所述设定区域的上表面为凸形面。
8.如权利要求7所述的功函数层的制造方法，其特征在于，所述第一偏压为范围内的负偏压，所述第一功率为所述第二偏压为范围内的负偏压，所述第二功率为
9.如权利要求7所述的功函数层的制造方法，其特征在于，所述顶层功函数设定金属层和所述底层功函数设定金属层中包含至少两种相同的金属元素，所述两种相同的金属元素均选自于铝、钪、钇、镧、钛、锆、铪、钒、铌和钽，且所述顶层功函数设定金属层中的所述两种相同的金属元素在所述设定区域中的含量比分布曲线为水平直线、以水平直线为基线且在一定范围内上下波动的振动曲线或者与所述凸形面的截面形状相似的渐变曲线或波浪形曲线。
10.如权利要求9所述的功函数层的制造方法，其特征在于，所述底层功函数设定金属层中的所述两种相同的金属元素在所述设定区域中的含量比分布曲线为水平直线、以水平直线为基线且在一定范围内上下波动的振动曲线或者与所述凸形面的截面形状相反的渐变曲线或波浪形曲线。
11.一种金属栅极，其特征在于，包括权利要求1至6中任一项所述的功函数层。
12.如权利要求10所述的金属栅极，其特征在于，所述金属栅极还包括位于所述功函数层下方的金属阻挡层，以及依次堆叠在所述功函数层上的覆盖阻挡层和金属电极层。
13.一种金属栅极的制造方法，其特征在于，包括以下步骤：
提供一晶圆；
采用权利要求7至10中任一项所述的功函数层的制造方法，在所述晶圆上形成用于制作金属栅极的功函数层。
14.一种半导体器件，其特征在于，包括晶圆基底以及位于所述晶圆基底上的金属栅极，所述金属栅极为权利要求11或12所述的金属栅极。
15.如权利要求14所述的半导体器件，其特征在于，所述半导体器件为NMOS器件，所述晶圆基底为P型晶圆基底，所述功函数层的功函数低于4.2eV。
16.如权利要求14或15所述的半导体器件，其特征在于，所述半导体器件还包括形成于所述晶圆基底表面上且具有栅极开口的层间介质层以及填充于所述栅极开口中的高K栅介质层，所述金属栅极填充在所述栅极开口中的高K栅介质层表面上，所述金属栅极的功函数层覆盖在具有所述高K栅介质层的栅极开口的底部和侧壁上，且所述功函数层的设定区域覆盖所述栅极开口的底部。
17.一种半导体器件的制造方法，其特征在于，包括权利要求13所述的金属栅极的制造方法。
18.如权利要求17所述的半导体器件的制造方法，其特征在于，提供所述晶圆的步骤包括：
提供晶圆基底，在所述晶圆基底上形成具有栅极开口的层间介质层；
在所述栅极开口中形成高K栅介质层，所述功函数层覆盖在具有所述高K栅介质层的所述栅极开口的底部和侧壁上，且所述功函数层的设定区域覆盖所述栅极开口的底部。
CN201710487583.9A 2017-06-23 2017-06-23 功函数层、金属栅极、半导体器件及其制造方法 Active CN109119335B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710487583.9A CN109119335B (zh) 2017-06-23 2017-06-23 功函数层、金属栅极、半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710487583.9A CN109119335B (zh) 2017-06-23 2017-06-23 功函数层、金属栅极、半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN109119335A true CN109119335A (zh) 2019-01-01
CN109119335B CN109119335B (zh) 2021-05-28

Family

ID=64733463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710487583.9A Active CN109119335B (zh) 2017-06-23 2017-06-23 功函数层、金属栅极、半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN109119335B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534419A (zh) * 2018-05-23 2019-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN113793803A (zh) * 2021-08-19 2021-12-14 联芯集成电路制造(厦门)有限公司 铝金属栅极的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028391A (en) * 1996-10-18 2000-02-22 Nec Corporation Field emission device having spherically curved electron emission layer and spherically recessed substrate
CN102386217A (zh) * 2010-09-01 2012-03-21 中芯国际集成电路制造(上海)有限公司 栅极堆叠结构及其制作方法
JP2012186349A (ja) * 2011-03-07 2012-09-27 Panasonic Corp 半導体装置及びその製造方法
CN102903741A (zh) * 2011-07-28 2013-01-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法
KR20140145434A (ko) * 2013-06-13 2014-12-23 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028391A (en) * 1996-10-18 2000-02-22 Nec Corporation Field emission device having spherically curved electron emission layer and spherically recessed substrate
CN102386217A (zh) * 2010-09-01 2012-03-21 中芯国际集成电路制造(上海)有限公司 栅极堆叠结构及其制作方法
JP2012186349A (ja) * 2011-03-07 2012-09-27 Panasonic Corp 半導体装置及びその製造方法
CN102903741A (zh) * 2011-07-28 2013-01-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法
KR20140145434A (ko) * 2013-06-13 2014-12-23 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534419A (zh) * 2018-05-23 2019-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN113793803A (zh) * 2021-08-19 2021-12-14 联芯集成电路制造(厦门)有限公司 铝金属栅极的制作方法

Also Published As

Publication number Publication date
CN109119335B (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
US11804409B2 (en) Semiconductor device with profiled work-function metal gate electrode and method of making
CN101675513B (zh) 高k栅极介电质互补金属氧化物半导体结构的阈值调整
US6506676B2 (en) Method of manufacturing semiconductor devices with titanium aluminum nitride work function
US9768069B2 (en) Method of manufacturing semiconductor device
US11018232B2 (en) Semiconductor device and fabrication method thereof
CN106158860B (zh) 半导体结构及其制造方法
US10510854B2 (en) Semiconductor device having gate body and inhibitor film between conductive prelayer over gate body and conductive layer over inhibitor film
CN101677087A (zh) 半导体元件的制法
US9257518B2 (en) Method for producing a metal-gate MOS transistor, in particular a PMOS transistor, and corresponding integrated circuit
TW201314790A (zh) 具有金屬閘極堆疊之半導體裝置之製造方法
US20200044050A1 (en) Semiconductor structure
CN109119335A (zh) 功函数层、金属栅极、半导体器件及其制造方法
US9029254B2 (en) Method for depositing a low-diffusion TiAlN layer and insulated gate comprising such a layer
CN105336784B (zh) 半导体器件及其制造方法
CN109037046B (zh) 金属栅极、半导体器件及其制造方法
CN107689393B (zh) 一种半导体器件及其制造方法
US10566243B2 (en) Semiconductor device having multiple work functions and manufacturing method thereof
US20120238067A1 (en) Methods of Fabricating Semiconductor Devices Having Gate Trenches
US20230067672A1 (en) Semiconductor device and manufacturing method thereof
US11777017B2 (en) Negative-capacitance and ferroelectric field-effect transistor (NCFET and FE-FET) devices
US20230335610A1 (en) Semiconductor device structure and methods of forming the same
US20220320293A1 (en) Semiconductor structures with multiple threshold voltage offerings and methods thereof
US11004953B2 (en) Mask-free methods of forming structures in a semiconductor device
CN110534419B (zh) 一种半导体器件及其制造方法
WO2024023603A1 (en) Isolation pillar structures for stacked device structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant