JP2001160555A - １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法 - Google Patents

１１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法

Info

Publication number
JP2001160555A
JP2001160555A JP37617099A JP37617099A JP2001160555A JP 2001160555 A JP2001160555 A JP 2001160555A JP 37617099 A JP37617099 A JP 37617099A JP 37617099 A JP37617099 A JP 37617099A JP 2001160555 A JP2001160555 A JP 2001160555A
Authority
JP
Japan
Prior art keywords
silicon
oxide film
film
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP37617099A
Other languages
English (en)
Other versions
JP4397491B2 (ja
Inventor
Tadahiro Omi
忠弘 大見
Shigetoshi Sugawa
成利 須川
Katsuyuki Sekine
克行 関根
Yuji Saito
祐司 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP37617099A priority Critical patent/JP4397491B2/ja
Priority to US09/866,576 priority patent/US7012311B2/en
Publication of JP2001160555A publication Critical patent/JP2001160555A/ja
Priority to US10/986,778 priority patent/US7759762B2/en
Priority to US11/907,349 priority patent/US20080128758A1/en
Priority to US11/907,348 priority patent/US7795106B2/en
Application granted granted Critical
Publication of JP4397491B2 publication Critical patent/JP4397491B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【目的】１１１面方位のシリコンをその表面に有するシ
リコンに形成されるトランジスタに適応される高品質な
シリコン酸化膜、シリコン窒化膜を提供する。 【構成】１１１面方位のシリコンをその表面に有するシ
リコン基体、または少なくとも１層の金属層上方に絶縁
膜を介して設けられた１１１面方位をその表面に主体に
有するシリコン層にトランジスタを複数含む半導体装置
において、前記シリコンの表面に形成された絶縁膜の少
なくとも一部がＫｒを含有するシリコン酸化膜ないしは
ＡｒまたはＫｒを含有するシリコン窒化膜であることを
特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、１１１面方位のシリコ
ンをその表面に有するシリコンに形成されるトランジス
タを複数含む半導体装置およびその形成方法に係る。
【０００２】
【従来の技術】ＭＩＳ（金属／絶縁膜／シリコン）トラ
ンジスタのゲート絶縁膜には、低リーク電流特性、低界
面準位密度、高ホットキャリア耐性などの高性能電気特
性、高信頼性が要求される。これらの要求を満たすゲー
ト絶縁膜形成技術として、従来は、８００℃以上の熱酸
化技術が用いられてきた。この熱酸化技術を使用して、
良好な酸化膜／シリコン界面特性、酸化膜の耐圧特性、
リーク電流特性が得られるのは、従来、表面が１００面
方位に配向したシリコンを用いたときであった。１００
以外の他の面方位に配向したシリコンに熱酸化技術を使
用したゲート酸化膜を形成しても、１００面方位に配向
したシリコンのシリコン酸化膜に比べて、酸化膜／シリ
コン界面の界面準位密度が高く、また酸化膜の耐圧特
性、リーク電流特性が悪いなど電気的特性が劣ってしま
っていた。また、ＭＩＳトンジスタのモビリティに関し
ても１００面方位に配向したシリコンを使用したときが
良く、他の面方位のシリコンでは高い駆動力のあるＭＩ
Ｓトランジスタを作成できなかった。
【０００３】
【発明が解決しようとする課題】しかしながら、１０Ｇ
Ｈｚオーダーの高速動作素子を実現するためには、信号
を減衰させることなく伝播させたりクロストークを抑制
させたりするために、半導体基体に金属材料を導入する
必要があるが、５５０℃以上の高温プロセスを用いると
金属と半導体が反応を起こすことによって素子の動作性
能が劣化してしまうという問題や、また、不純物が再拡
散することによって正確な不純物分布の形成が難しくな
り、微細な高速素子の形成が困難となるという問題が発
生し、８００℃以上の熱酸化技術が使用できないという
課題が生じていた。
【０００４】また、さらにトランジスタの駆動能力を向
上させるには、シリコンの面密度が高い１１１面配向の
シリコンを使用しかつ、シリコン酸化膜よりも誘電率の
高い薄いゲート絶縁膜を用いることが要求されるが、従
来、界面準位が低く、耐圧の高い良質な電気特性を有す
る高誘電率絶縁膜を１１１面配向のシリコンに低温で形
成する方法はなかった。
【０００５】また、シリコン基体に形成されるトランジ
スタ集積素子のシャロートレンチアイソレーション素子
分離構造においては、熱酸化技術によりシリコン酸化膜
を形成した場合、素子分離側壁部の角に近い部分のシリ
コン酸化膜が、平坦なシリコン表面部のシリコン酸化膜
より薄膜化したり、質が劣化したりして漏れ電流や耐圧
などの特性が劣り、素子の信頼性的な性能を劣化させる
という問題が発生していた。これは、１００面配向した
シリコンを使用したとき素子分離側壁部の角の主たる部
分が１１１面配向していることにも原因している。こう
した問題を解決しようとして、従来は素子分離領域側壁
部のシリコン表面に対する角度を約７０度以下のテーパ
を設けた形状にして、側壁部の角のシリコン酸化膜の薄
膜化を軽減していた。しかしながら、この場合において
も約３０％以上の薄膜化が生じ、この薄膜化した部分に
おける酸化膜の漏れ電流や耐圧などの特性劣化の発生を
完全には防止できていなかった。また、さらには、なだ
らかなテーパ角を持った凹形状の素子分離領域を形成す
ることで、素子分離幅が広くなり、トランジスタなどの
素子を形成する有効な領域の面積的比率が低下し、高密
度集積化が図れないという問題が生じていた。
【０００６】さらに、絶縁膜上に形成されたポリシリコ
ンなどのシリコン層は１１１面に主として安定して配向
する性質を持つが、従来の熱酸化法ではこうしたポリシ
リコン上に良質なシリコンゲート酸化膜を形成すること
が困難であった。したがって、絶縁膜上に形成されたシ
リコン層に、高性能な半導体素子を形成することができ
ず、絶縁膜上の高性能はシリコン素子を複数重ね合わせ
た３次元集積回素子を実現することも困難であった。
【０００７】よって、以上述べた課題を克服するため
の、従来の熱酸化技術に代わる１１１面配向のシリコン
にも適応可能な５５０℃以下の低温での高品質な絶縁膜
形成技術が求められている。
【０００８】
【課題を解決するための手段】本発明は、係る従来の課
題を解決するためになされたものであり、１１１面方位
のシリコンをその表面に有するシリコン基体にトランジ
スタを複数含む半導体装置において、前記シリコンの表
面に形成された絶縁膜の少なくとも一部がＫｒを含有す
るシリコン酸化膜ないしはＡｒまたはＫｒを含有するシ
リコン窒化膜であることを特徴とする。また、少なくと
も１層の金属層上方に絶縁膜を介して設けられた１１１
面方位をその表面に主体に有するシリコン層にトランジ
スタを複数含む半導体装置において、前記シリコン層の
表面に形成された絶縁膜の少なくとも一部がＫｒを含有
するシリコン酸化膜ないしはＡｒまたはＫｒを含有する
シリコン窒化膜であることを特徴とする。
【０００９】
【作用】本発明によれば、５５０℃以下の低温のプラズ
マ酸化で成膜したにも関わらず、１０００℃程度の高温
で成膜したシリコン熱酸化膜より優れた特性、信頼性を
有するシリコン酸化膜を１１１面配向のシリコン（ポリ
シリコンを含む）上に形成することが可能となり、高性
能なトランジスタ集積回路を実現できる。
【００１０】また、本発明によれば、１０００℃程度の
高温で成膜したシリコン熱酸化膜と同程度の優れた特
性、信頼性を有するシリコン窒化膜を５５０℃以下の低
温で１１１面配向のシリコン（ポリシリコンを含む）上
に形成することが可能となり、高誘電率ゲート絶縁膜を
もった高性能なトランジスタ集積回路を実現できる。
【００１１】また、本発明によれば、シャロートレンチ
アイソレーションなどの素子分離側壁部の主に１１１面
配向した角部分にも高品質なシリコン酸化膜、シリコン
窒化膜を形成することが可能となり、酸化膜の漏れ電流
や耐圧などの特性が良好になり、素子の電気的特性、信
頼性の向上を実現でき、素子分離幅を狭くした高密度な
素子集積化が可能となる。
【００１２】さらに、強誘電メモリー素子、フラッシュ
メモリー素子などの高品質で安定で高信頼性を求められ
るゲート絶縁膜にも適応される。
【００１３】さらに、本発明によれば、絶縁膜上に形成
されたポリシリコンなどの主として１１１面に配向する
シリコンに高品質なシリコンゲート酸化膜、シリコンゲ
ート窒化膜を形成することが可能となり、高駆動能力を
有するポリシリコントランジスタ、さらにはトランジス
タ、機能素子を複数積層した３次元集積回路素子を実現
することもできる。
【００１４】
【実施例】以下に、本発明の実施例をあげて詳細に説明
する。
【００１５】
【実施例１】まずは、プラズマを用いた低温の酸化膜形
成について述べる。図１は、本発明の酸化方法を実現す
るための、ラジアルラインスロットアンテナを用いた装
置の一例を示す断面図である（特許願９−１３３４２２
参照）。本実施例においては、酸化膜形成時のためにＫ
ｒをプラズマ励起ガスとして使用していることに新規な
特徴がある。真空容器（処理室）１０１内を真空にし、
シャワープレート１０２からＫｒガス、Ｏ２ガスを導入
し、処理室内の圧力を１Ｔｏｒｒ程度に設定する。シリ
コンウェハ等の円形状の基板１０３を、加熱機構を持つ
試料台１０４に置き、試料の温度が４００度になるよう
に設定する。この温度設定は２００−５５０度の範囲内
で以下に述べる結果はほとんど同様のものとなる。同軸
導波管１０５から、ラジアルラインスロットアンテナ１
０６、誘電体板１０７を通して、処理室内に、２．４５
ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラ
ズマを生成する。また、供給するマイクロ波の周波数
は、９００ＭＨｚ以上１０ＧＨｚ以下の範囲にあれば以
下に述べる結果はほとんど同様のものとなる。シャワー
プレート１０２と基板１０３の間隔は、本実施例では６
ｃｍにしてある。この間隔は狭いほうがより高速な成膜
が可能となる。本実施例では、ラジアルラインスロット
アンテナを用いたプラズマ装置を用いて成膜した例を示
したが、他の方法を用いてマイクロ波を処理室内に導入
してもよい。
【００１６】ＫｒガスとＯ２ガスが混合された高密度励
起プラズマ中では、中間励起状態にあるＫｒ＊とＯ２分
子が衝突し、原子状酸素Ｏ＊が効率よく発生する。この
原子状酸素により、基板表面は酸化される。従来の、シ
リコン表面の酸化は、Ｈ２Ｏ分子、Ｏ２分子により行わ
れ、処理温度は、８００℃以上と極めて高いものであっ
たが、本発明の原子状酸素による酸化は、５５０℃以下
と十分に低い温度で可能とある。Ｋｒ＊とＯ２の衝突機
会を大きくするには、処理室圧力は高い方が望ましい
が、あまり高くすると、発生したＯ＊同志が衝突し、Ｏ
２分子に戻ってしまう。当然、最適ガス圧力が存在す
る。図２に、処理室内の圧力比を、Ｋｒ９７％酸素３％
に保って、処理室のガス圧を変えたときの、シリコン基
板温度４００度、１０分間の酸化処理により成長する酸
化膜厚を示す。処理室のガス圧が１Ｔｏｒｒの時に最も
酸化膜は厚くなり、この圧力ないしはその近傍の酸化条
件が最適である。この最適圧力は基板シリコンの面方位
が１００面でも１１１面でも変わらない。
【００１７】図３には、Ｋｒ／Ｏ２高密度プラズマを用
いたシリコン基板表面酸化時の酸化膜厚と酸化時間の関
係を示す。シリコン基板は面配向１００面と１１１面の
ものを示している。図３には同時に従来の９００℃のド
ライ熱酸化による酸化時間依存性を示している。基板温
度４００度、処理室内圧力１ＴｏｒｒにおけるＫｒ／Ｏ
２高密度プラズマ酸化の酸化速度は、基板温度１０００
度の大気圧ドライＯ２酸化の酸化速度より、速いことが
明らかである。Ｋｒ／Ｏ２高密度プラズマを用いたシリ
コン基板表面酸化を導入する事により、表面の酸化技術
の生産性も大幅に向上させる。従来の高温熱酸化技術で
は、表面に形成された酸化膜をＯ２分子やＨ２Ｏ分子が
拡散によって通り抜け、シリコン／シリコン酸化膜の界
面に到達して酸化に寄与するため、酸化速度は、Ｏ
２や、Ｈ２Ｏ分子の酸化膜の拡散速度により律速され、
酸化時間ｔに対して、ｔ１／２で増加するのが常識であ
ったが、本発明のＫｒ／Ｏ２高密度プラズマ酸化では、
酸化膜厚が、３５ｎｍまで、酸化速度は直線的である。
これは原子状酸素の拡散速度がシリコン酸化膜中が極め
て大きく、シリコン酸化膜を自在に通り抜けられること
を意味する。
【００１８】また、面方位依存に関しては、従来の９０
０℃ドライ熱酸化では１１１面方位シリコンの方が１０
０面方位シリコンよりも酸化膜の成長速度が速いが、Ｋ
ｒ／Ｏ２高密度プラズマ酸化では、逆に１１１面方位シ
リコンの方が１００面方位シリコンよりも成長速度が遅
い。本来１１１面方位の方が１００面よりもシリコンの
面密度が多いので、酸素ラジカルの供給量が同じであれ
ば酸化速度は１１１面の方が１００面よりも遅くなる。
Ｋｒ／Ｏ２高密度プラズマを用いたシリコン基板表面酸
化では、この通りになっており、１１１面にも１００面
同様緻密な酸化膜が形成されているといえる。一方、従
来の熱酸化では、１１１面の酸化速度の方が１００面よ
りも早く、１１１面の酸化膜が１００面に比べ疎である
ことを示している。
【００１９】図４は、上記の手順で形成されるシリコン
酸化膜中のＫｒ密度の深さ方向分布を、全反射蛍光Ｘ線
分光装置を用いて調べたものである。１００面、１１１
面とも同様の結果である。Ｋｒ中の酸素の分圧３％、処
理室内の圧力１Ｔｏｒｒ、基板温度４００度で行った。
Ｋｒ密度は、酸化膜厚が薄い領域になるほど減少し、シ
リコン酸化膜表面では２×１０１１ｃｍ−２程度の密度
でＫｒが存在する。すなわち、このシリコン膜は、膜厚
が４ｎｍ以上の膜中のＫｒ濃度は一定で、シリコン／シ
リコン酸化膜の界面に向かって、Ｋｒ濃度は減少してい
る膜である。
【００２０】図５は、酸化膜の界面準位密度を、低周波
Ｃ−Ｖ測定から求めた結果である。シリコン酸化膜の形
成は図１に示した装置を用いて、基板温度４００度で成
膜した。希ガス中の酸素の分圧は３％、処理室内の圧力
は１Ｔｏｒｒに固定した。比較のために、９００度酸素
１００％の雰囲気で成膜した熱酸化膜の界面準位密度も
同時に示す。Ｋｒガスを用いて成膜した酸化膜の界面準
位密度は、１００面、１１１面とも低く、９００℃のド
ライ酸化雰囲気で成膜した１００面に形成した熱酸化膜
の界面準位密度と同等である。１１１面に形成した熱酸
化膜の界面準位密度はこれらに比べ１桁以上大きい。こ
れは次のような機構によると考えられる。酸化中には、
酸化膜側からみると、１００面ではシリコンの結合手が
２本、１１１面ではシリコンの結合手が１本と３本交互
に現れる。従来の熱酸化では、１１１面において、３本
のシリコンの結合手に酸素が結合するとそのシリコンの
後ろ側の結合手が伸びてウイークボンドになったり、切
れてダングリングボンドになったりして界面準位が増加
してしまう。ＫｒとＯ２の混合ガスの高密度励起プラズ
マ酸化では、中間励起状態にあるＫｒ＊とＯ２分子が衝
突し原子状酸素Ｏ＊が効率よく発生し、この原子状酸素
がウィークボンドやダングリングボンドのところに効率
よく達してシリコン−酸素の新たな結合をつくること
で、１１１面においても界面準位を低減すると考えられ
る。
【００２１】図６は、シリコン酸化膜成膜雰囲気におけ
るＫｒ中での酸素の分圧と、シリコン酸化膜の絶縁耐
圧、および、成膜されたシリコン酸化膜中の界面順位密
度の関係である。このとき、処理室内の圧力は１Ｔｏｒ
ｒで固定した。１００面、１１１面とも同様の結果であ
る。Ｋｒ中の酸素分圧が３％のとき、界面順位密度は最
小となり、熱酸化膜中での界面順位密度と同等の値が得
られる。また、シリコン酸化膜の絶縁耐圧も、酸素分圧
３％付近で最大となる。このことから、Ｋｒ／Ｏ２混合
ガスを用いて酸化を行うときの、酸素分圧は２−４％が
好適である。
【００２２】図７は、シリコン酸化膜成膜時の圧力と、
シリコン酸化膜の絶縁耐圧、界面順位密度の関係であ
る。このとき、酸素の分圧は３％とした。１００面、１
１１面とも同様の結果である。成膜時の圧力が１Ｔｏｒ
ｒ付近で、シリコン酸化膜の絶縁耐圧は最大値をとり、
界面順位密度は最小値をとる。このことから、Ｋｒ／Ｏ
２混合ガスを用いて酸化膜を形成する場合、成膜時の圧
力は、８００−１２００ｍＴｏｒｒが最適である。
【００２３】この他、酸化膜の耐圧特性、リーク特性、
ホットキャリア耐性、ストレス電流を流したときのシリ
コン酸化膜が破壊に至るまでの電荷量ＱＢＤ（Ｃｈａｒ
ｇｅ−ｔｏ−Ｂｒｅａｋｄｏｗｎ）などの電気的特性、
信頼性的特性に関して、Ｋｒ／Ｏ２高密度プラズマを用
いたシリコン基板表面酸化による酸化膜は、９００℃の
熱酸化と同様の良好な特性が得られた。
【００２４】上述したように、Ｋｒ／Ｏ２高密度プラズ
マにより成長した酸化膜は、４００℃という低温で酸化
しているにもかかわらず、１００面、１１１面とも、従
来の１００面の高温熱酸化膜と同等ないしはより優れた
特性を示している。こうした効果が得られるのは、酸化
膜中にＫｒが含有されることにも起因している。酸化膜
中にＫｒが含有されることにより、膜中やＳｉ／ＳｉＯ
２界面でのストレスが緩和され、膜中電荷や界面準位密
度が低減され、シリコン酸化膜の電気的特性が大幅に改
善されるためと考えられる。特に、図４に示されるよう
に、表面密度において５×１０１１ｃｍ−２以下のＫｒ
を含むことがシリコン酸化膜の電気的特性、信頼性的特
性の改善に寄与していると考えられる。
【００２５】このゲート酸化膜を使用したＭＩＳトラン
ジスタを作成し、チャネルモビリティの面方位依存を測
定したところ、１１１面方位のシリコンに作成したトラ
ンジスタのチャネルモビリティは１００面方位のそれに
比べＮ型Ｐ型とも劣化がほとんどなかった。
【００２６】本発明の酸化膜を実現するためには、図１
の装置の他に、プラズマを用いた低温の酸化膜形成を可
能とする別のプラズマプロセス用装置を使用してもかま
わない。たとえば、マイクロ波によりプラズマを励起す
るためのＫｒガスを放出する第１のガス放出手段と、酸
素ガスを放出する前記第１のガス放出手段とは異なる第
２のガス放出手段をもつ２段シャワープレート型プラズ
マプロセス装置で形成することも可能である。
【００２７】
【実施例２】次に、プラズマを用いた低温の窒化膜形成
について述べる。窒化膜形成装置は図１と同じである。
本実施例においては、窒化膜形成時のためにＡｒまたは
Ｋｒをプラズマ励起ガスとして使用する。真空容器（処
理室）１０１内を真空にし、シャワープレート１０２か
らＡｒガス、ＮＨ３ガスを導入し、処理室内の圧力を１
００ｍＴｏｒｒ程度に設定する。シリコンウェハ等の円
形状の基板１０３を、加熱機構を持つ試料台１０４に置
き、試料の温度が５００度になるように設定する。この
温度設定は２００−５５０度の範囲内で以下に述べる結
果はほとんど同様のものとなる。同軸導波管１０５か
ら、ラジアルラインスロットアンテナ１０６、誘電体板
１０７を通して、処理室内に、２．４５ＧＨｚのマイク
ロ波を供給し、処理室内に高密度のプラズマを生成す
る。また、供給するマイクロ波の周波数は、９００ＭＨ
ｚ以上１０ＧＨｚ以下の範囲にあれば以下に述べる結果
はほとんど同様のものとなる。シャワープレート１０２
と基板１０３の間隔は、本実施例では６ｃｍにしてあ
る。この間隔は狭いほうがより高速な成膜が可能とな
る。本実施例では、ラジアルラインスロットアンテナを
用いたプラズマ装置を用いて成膜した例を示したが、他
の方法を用いてマイクロ波を処理室内に導入してもよ
い。本実施例では、プラズマ励起ガスにＡｒを使用して
いるが、Ｋｒを用いても同様の結果を得ることができ
る。また、本実施例では、プラズマプロセスガスにＮＨ
３を用いているが、Ｎ２とＨ２などの混合ガスを用いて
も良い。
【００２８】ＡｒまたはＫｒとＮＨ３（またはＮ２、Ｈ
２）の混合ガスの高密度励起プラズマ中では、中間励起
状態にあるＡｒ＊またはＫｒ＊により、ＮＨ＊ラジカル
が効率よく発生する。このＮＨ＊ラジカルにより、基板
表面は窒化される。これまで、シリコン表面の直接窒化
の例の報告はなく、プラズマＣＶＤ法などにより窒化膜
の形成が行われており、トランジスタのゲート膜に使え
る高品質な膜は得られていなかった。しかし本実施例の
シリコン窒化によれば、シリコンの面方位を選ばず、１
００面でも１１１面でも、低温で高品質な窒化膜を形成
することが可能となる。
【００２９】本発明のシリコン窒化膜形成においては、
水素が存在することがひとつの重要な要件である。プラ
ズマ中に水素が存在することにより、シリコン窒化膜中
および界面のダングリングボンドがＳｉ−Ｈ、Ｎ−Ｈ結
合を形成して終端され、その結果シリコン窒化膜および
界面の電子トラップが無くなる。Ｓｉ−Ｈ結合、Ｎ−Ｈ
結合が本発明の窒化膜に存在することはそれぞれ赤外吸
収スペクトル、Ｘ線光電子分光スペクトルを測定するこ
とで確認されている。水素が存在することで、ＣＶ特性
のヒステリシスも無くなり、シリコン／シリコン窒化膜
界面密度も３×１０１０ｃｍ−２と低く抑えられる。希
ガス（ＡｒまたはＫｒ）とＮ２／Ｈ２の混合ガスを使用
してシリコン窒化膜を形成する場合には水素ガスの分圧
を０．５％以上とすることで、膜中の電子や正孔のトラ
ップが急激に減少する。
【００３０】図８は、上述の手順で作成したシリコン窒
化膜厚の圧力依存性である。Ａｒ：ＮＨ３の分圧比は９
８：２、成膜時間は３０分である。窒化の成長速度は圧
力を下げて、希ガス（ＡｒまたはＫｒ）がＮＨ３（また
はＮ２／Ｈ２）に与えるエネルギーを増やした方が速く
なる。窒化の効率化の観点からは、ガス圧力は５０〜１
００ｍＴｏｒｒが好ましい。また、希ガス中のＮＨ
３（またはＮ２／Ｈ２）の分圧は１〜１０％の範囲が良
く、さらに好ましくは２〜６％が良い。
【００３１】本実施例のシリコン窒化膜の誘電率は７．
９であり、シリコン酸化膜の約２倍のものが得られた。
【００３２】図９に、本実施例のシリコン窒化膜の電流
電圧特性を示す。これはＡｒ／Ｎ２／Ｈ２ガスを用い
て、Ａｒ：Ｎ２：Ｈ２の分圧比を９３：５：２として
４．２ｎｍのシリコン窒化膜（誘電率換算酸化膜２．１
ｎｍに相当）を成膜したときのものであり、熱酸化膜
２．１ｎｍと比較している。１Ｖ印加時でシリコン酸化
膜より４桁以上も低いリーク電流特性が得られており、
ゲート酸化膜使用時の微細化限界を突破するトランジス
タの作成が可能となる。
【００３３】上述した成膜条件、物性的・電気的特性
は、シリコンの面方位によらず、１００面でも１１１面
でも、同様に良好である。これは、酸化膜中にＳｉ−Ｈ
結合、Ｎ−Ｈ結合だけでなくＡｒまたはＫｒが含有され
ることにも関係し、窒化膜中やシリコン／窒化膜界面で
のストレスが緩和され、シリコン窒化膜中の固定電荷や
界面準位密度が低減されて、電気的特性、信頼性的特性
が大幅に改善される。特に、図４に示されたシリコン酸
化膜の場合と同様に、表面密度において５×１０１１ｃ
ｍ−２以下のＡｒまたはＫｒを含むことがシリコン窒化
膜の電気的特性、信頼性的特性の改善に寄与していると
考えられる。
【００３４】このゲート窒化膜を使用したＭＯＳトラン
ジスタを作成し、チャネルモビリティの面方位依存を測
定したところ、１１１面方位のシリコンに作成したトラ
ンジスタのチャネルモビリティは１００面方位のそれに
比べＮ型Ｐ型とも劣化がほとんどなかった。
【００３５】本発明の窒化膜を実現するためには、図１
の装置の他に、プラズマを用いた低温の酸化膜形成を可
能とする別のプラズマプロセス用装置を使用してもかま
わない。たとえば、マイクロ波によりプラズマを励起す
るためのＡｒまたはＫｒガスを放出する第１のガス放出
手段と、ＮＨ３（またはＮ２／Ｈ２ガス）ガスを放出す
る前記第１のガス放出手段とは異なる第２のガス放出手
段をもつ２段シャワープレート型プラズマプロセス装置
で形成することも可能である。
【００３６】
【実施例３】次に、ゲート絶縁膜にプラズマを用いた低
温の酸化膜と窒化膜の２層構造を使用した実施例を説明
する。酸化膜、窒化膜形成装置は図１と同じである。本
実施例においては、酸化膜および窒化膜形成のためにＫ
ｒをプラズマ励起ガスとして使用した。まず、真空容器
（処理室）１０１内を真空にし、シャワープレート１０
２からＫｒガス、Ｏ２ガスを導入し、処理室内の圧力を
１Ｔｏｒｒ程度、シリコンウェハの温度が４５０度にな
るように設定する。そして、同軸導波管１０５から、ラ
ジアルラインスロットアンテナ１０６、誘電体板１０７
を通して、処理室内に、２．４５ＧＨｚのマイクロ波を
供給し、処理室内に高密度のプラズマを生成し、シリコ
ン表面に１ｎｍのシリコン酸化膜を形成した。次に、マ
イクロ波の供給を一時停止した後、Ｋｒガス、Ｏ２ガス
を導入を止め、真空容器（処理室）１０１内を排気して
から、シャワープレート１０２からＫｒガス、ＮＨ３ガ
スを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度に
設定し、再び２．４５ＧＨｚのマイクロ波を供給し、処
理室内に高密度のプラズマを生成して、シリコン表面に
２ｎｍのシリコン窒化膜を形成した。
【００３７】この積層ゲート絶縁膜の界面準位は図５に
示したものと同様に低く、また、実効的な誘電率は約
６．７となった。他、リーク電流特性、耐圧特性、ホッ
トキャリア耐性などの電気的特性、信頼性的特性も優れ
たものであった。シリコンの面方位依存も見られず、１
００面、１１１面とも優れた特性のゲート絶縁膜を形成
できた。このようにして、酸化膜の低界面準位特性と窒
化膜の高誘電率特性を兼ね備えたゲート絶縁膜を実現で
きた。
【００３８】この酸化膜／窒化膜の積層ゲート絶縁膜を
使用したＭＩＳトランジスタを作成し、チャネルモビリ
ティの面方位依存を測定したところ、１１１面方位のシ
リコンに作成したトランジスタのチャネルモビリティは
１００面方位のそれに比べＮ型Ｐ型とも劣化がほとんど
なかった。
【００３９】本実施例では、シリコン側に酸化膜を形成
する酸化膜・窒化膜の２層構成を示したが、目的に応じ
て酸化膜・窒化膜の順序を入れ替えたり、また酸化膜／
窒化膜／酸化膜、窒化膜／酸化膜／窒化膜などのさらに
複数の積層膜を形成することも可能である。
【００４０】
【実施例４】図１０（ａ）にシャロートレンチアイソレ
ーションの概念図を示す。このシャロートレンチアイソ
レーションは、シリコン基板１００３表面をプラズマに
よりエッチングし、エッチングの後のシリコン基板表面
にＣＶＤ法により形成されたシリコン酸化膜１００２を
成膜し、さらに、形成されたシリコン酸化膜を平坦化エ
ッチング、例えばＣＭＰ法を用いて研磨することにより
形成される。研磨後に、シリコン基板を８００−９００
度の酸化性の雰囲気にさらすことにより、犠牲酸化を行
い、犠牲酸化により形成されたシリコン酸化膜をフッ酸
を含む薬液中でエッチングし、高清浄なシリコン表面を
得る。その後、基板表面をＲＣＡ洗浄などを用いて洗浄
し、ゲート絶縁膜１００１を約４ｎｍ形成する。１００
面のシリコンを用いてゲート絶縁膜成膜工程に従来の熱
酸化法を適用した場合、形成条件（Ｄｒｙ酸化かＷｅｔ
酸化か、または形成温度）によらず、図１６（ｂ）に示
したように、シャロートレンチアイソレーションの角部
１００４（１１１面方向を向いたシリコンの部分）で、
シリコン酸化膜の薄膜化が発生した。しかし、実施例１
の手順によりＫｒ／Ｏ２を用いてシリコン酸化膜を形成
した本発明の場合は、図１６（ｃ）に示すように、シャ
ロートレンチアイソレーションの角部１００５で、シリ
コン酸化膜の薄膜化が起こらなかった。本発明の酸化に
おいては原子状酸素が角部１００５付近にも効率よく達
しているためと考えられる。このＫｒを用いたプラズマ
酸化により形成されたシャロートレンチアイソレーショ
ン部分を含めた全体のシリコン酸化膜のＱＢＤ（Ｃｈｒ
ａｇｅ ｔｏ Ｂｒｅａｋｄｏｗｎ）特性は、非常に良
好で、注入電化量１０２Ｃ／ｃｍ２まで破壊を起こさ
ず、デバイスの信頼性を大幅に改善した。また、従来の
熱酸化法で成膜したシリコン酸化膜は、シャロートレン
チアイソレーションのテーパ角が大きくなるに従って、
シャロートレンチアイソレーション角部での薄膜化が激
しくなるが、本発明のＫｒを用いたプラズマ酸化では、
テーパ角が大きくなっても、シャロートレンチアイソレ
ーション角部での薄膜化が起こらない。シャロートレン
チアイソレーションのテーパ角をあげることにより、素
子分離領域の面積が減少するため、半導体素子のさらな
る集積度向上が可能となる。従来の熱酸化などの技術で
は約７０度のテーパ角が用いられていたが、本発明によ
れば、９０度の角度にしても良好な特性が得られ、トラ
ンジスタの集積度を従来に比べ約２倍に改善することが
できた。
【００４１】また、実施例２の手順により、Ａｒ／ＮＨ
３を用いてシリコン窒化膜を１００面シリコンに形成し
た場合にも、１１１面方向を向いたシャロートレンチア
イソレーション角部に高品質な薄膜化のないシリコン窒
化膜を形成することができ、非常に良好な電気的特性を
示し、デバイスの高信頼性を保つことができた。これは
本発明の窒化においては、酸化と同様ラジカルの挙動が
重要な要件となっており、ＮＨ＊ラジカルが角部１００
５付近にも効率よく達するためと考えられる。シリコン
窒化膜の厚さを４ｎｍ（シリコン酸化膜厚誘電率換算２
ｎｍ）としても良好な電気的特性を得ることができ、４
ｎｍのシリコン酸化膜を使用したときよりもトランジス
タの駆動能力を約２倍上げることができた。
【００４２】
【実施例５】次に、強誘電体メモリ素子を作成した実施
例を説明する。図１１は本発明の強誘電体メモリ素子の
概略断面図である。１１０１はシリコン基板内に形成さ
れたＰウェル、１１０２、１１０２‘はＮ型トランジス
タのソースドレイン、１１０３は、実施例２の手順に沿
って４００℃でＡｒ／ＮＨ３プラズマにより形成された
厚さ５ｎｍのゲートシリコン窒化膜、１１０４はＮ型ト
ランジスタのポリシリコンゲート、１１０５は実施例２
の手順に沿ってＡｒ／ＮＨ３プラズマにより４００℃で
形成された厚さ５ｎｍのシリコン窒化膜、１１０６は厚
さ１５０ｎｍのＳｒＴａＮｂＯ強誘電体膜、１１０７は
Ｐｔ電極である。１１０６の強誘電膜はＳｒ：Ｔａ：Ｎ
ｂが１：０．７：０．３になるようにスパッタ成膜した
あと、実施例１の手順に沿って、４００℃でＫｒ／Ｏ２
プラズマ酸化してＳｒ２（Ｔａ０．７Ｎｂ０．３）２Ｏ
７の組成となるように形成した。また、ソース・ドレイ
ン領域を形成するためのイオン注入はゲート酸化膜を通
さずに行い、４００℃で電気的活性化して形成した。ゲ
ート長は０．３５μｍである。
【００４３】ＳｒＴａＮｂＯ膜は誘電率が約４０程度で
あり、従来から、ゲート絶縁膜としてシリコン酸化膜を
用いても、強誘電体メモリ素子の書き込み電圧を比較的
下げられるといった利点が知られていた。本実施例で
は、本発明ではじめて可能となるＡｒ／ＮＨ３プラズマ
によるシリコン窒化膜１１０３をゲート絶縁膜に使用し
ており、シリコンゲート酸化膜を使用したときに比べ、
ゲート絶縁膜の誘電率が約２倍となっているために、メ
モリ書き込み電圧をさらに約１．９分の１に低減するこ
とが可能になった。また、従来は、ポリシリコンとＳｒ
ＴａＮｂＯ膜の間にＩｒＯのような拡散防止層を使う例
が主であったが、Ｉｒが下地の半導体素子の電気的特性
にに悪影響を及ぼすという問題が生じていた。本実施例
では、本発明で初めて可能となるＡｒ／ＮＨ３プラズマ
によるシリコン窒化膜１１０５を主に１１１配向してい
るポリシリコンゲート１１０４上に低温で形成すること
ができた。このシリコン窒化膜は緻密で高品質であり、
下地の半導体素子に悪影響を及ぼすことはもちろんな
く、かつ高い拡散防止性能を持っている。さらにまた、
従来は、ＳｒＴａＮｂＯ膜はゾルゲル法＋高温（９００
℃以上）アニールにより形成されることが多く、膜内組
成の不均一性、高温化の拡散による素子特性の劣化とい
った問題が起こり、膜の耐リーク特性も不十分であっ
た。本実施例では、本発明で初めて可能となるＫｒ／Ｏ
２プラズマによる低温の酸化により、Ｓｒ：Ｔａ：Ｎｂ
の組成比が正確に１：０．７：０．３になるようにスパ
ッタされた膜を酸化することで、均一性の優れた、元素
の拡散の起こらない、リーク電流特性も優れたＳｒ
２（Ｔａ０．７Ｎｂ０．３）２Ｏ７を形成することがで
きた。
【００４４】この強誘電体メモリ素子を２次元に複数配
置して作成した強誘電体メモリ素子は、従来に比べ約１
／２弱の低電圧書き込み動作性、約２倍の高速駆動特
性、約１００倍の長時間保持特性、多数回書き換え特性
を示した。
【００４５】また、本実施例の強誘電体メモリ素子はす
べて４００℃程度で形成可能であり、金属層をシリコン
基板の中に有するＳＯＩトランジスタ、金属配線が形成
された後に作成される絶縁膜状のポリシリコントランジ
スタを使用して形成することも可能である。
【００４６】
【実施例６】次に、フラッシュメモリ素子を作成した実
施例を説明する。図１２は本発明のフラッシュメモリ素
子の概略断面図である。１２０１はシリコン基板内に形
成されたＰウェル、１２０２、１２０２‘はＮ型トラン
ジスタのソースドレイン、１２０３は、実施例２の手順
に沿って４００℃でＡｒ／ＮＨ３プラズマにより形成さ
れた厚さ６ｎｍのゲートシリコン酸化膜、１２０４はフ
ローティングポリシリコンゲート、１２０５は実施例２
の手順に沿ってＡｒ／ＮＨ３プラズマにより４００℃で
形成された厚さ４ｎｍのシリコン酸化膜、１２０６は制
御用ポリシリコンゲートである。 ソース・ドレイン領
域を形成するためのイオン注入はゲート酸化膜を通さず
に行い、４００℃で電気的活性化して形成した。ゲート
長は０．２５μｍである。
【００４７】本実施例では、本発明ではじめて可能とな
るＡｒ／ＮＨ３プラズマによるシリコン窒化膜をゲート
絶縁膜１２０３および主に１１１配向しているフローテ
ィングポリシリコンゲート１２０４上の絶縁膜１２０５
に低温で形成することができた。このシリコン窒化膜１
２０３および１２０５は緻密で高品質であり、優れた低
リーク特性をもっており、メモリ保持時間を従来より１
桁以上伸ばすことができた。また、シリコンゲート窒化
膜１２０３は優れたホットキャリア耐性をもち、従来の
シリコン酸化膜を使用していたときに比べ書き換え可能
回数を約１桁以上増やすことができた。またシリコン窒
化膜１２０５はゲート窒化膜１２０３よりも薄膜化して
も良好な電気的特性を持ち、その結果メモリ書き込み電
圧を低減することが可能になった。
【００４８】このフラッシュメモリ素子を２次元に複数
配置して作成したフラッシュメモリ素子は、従来に比べ
約１／１．３の低電圧高速書き換え動作性、約２倍の高
速駆動特性、約１００倍以上の長時間保持特性、多数回
書き換え特性を示した。
【００４９】また、本実施例のフラッシュメモリ素子は
すべて４００℃程度で形成可能であり、金属層をシリコ
ン基板の中に有するＳＯＩトランジスタ、金属配線が形
成された後に作成される絶縁膜状のポリシリコントラン
ジスタを使用して形成することも可能である。
【００５０】
【実施例７】図１の装置を用いた、Ｋｒ／Ｏ２マイクロ
波励起高密度プラズマによるゲート酸化、Ａｒ（または
Ｋｒ）／ＮＨ３（またはＮ２／Ｈ２）マイクロ波励起高
密度プラズマによるゲート窒化は、従来のような高温工
程を用いることができない金属基板ＳＯＩウェハ上の集
積デバイス作成に適応できる。特に、トランジスタの駆
動能力が向上する、シリコンの面密度が高い１１１面配
向のシリコンを半導体層に用いた金属基板ＳＯＩウェハ
上の集積デバイス作成に最適である。
【００５１】図１３は、金属基板ＳＯＩ上に作製された
ＭＯＳトランジスタの断面図である。１３０１は、ｎ
＋、ｐ＋低抵抗半導体、１３０２は、ＮｉＳｉなどのシ
リサイド層、１３０３は、ＴａＮ，ＴｉＮなどの導電性
窒化物層、１３０４はＣｕ等の金属層、１３０５はＴａ
Ｎ，ＴｉＮなどの導電性窒化物層、１３０６はｎ＋、ｐ
＋低抵抗半導体層、１３０７は、ＡｌＮ，Ｓｉ３Ｎ４等
の窒化物絶縁膜、１３０８はＳｉＯ２膜、１３０９は、
ＳｉＯ２、ＢＰＳＧもしくはそれらを組み合わせた絶縁
膜層、１３１０はｎ＋ドレイン領域、１３１１は、ｎ＋
ソース領域、１３１２はｐ＋ドレイン領域、１３１３
は、ｐ＋ソース領域、１３１４、１３１５は１１１面に
配向したシリコン半導体層、１３１６は本発明の実施例
１の手順によりＫｒ／Ｏ２マイクロ波励起高密度プラズ
マで形成されたＳｉＯ２膜、１３１７、１３１８はＴ
ａ、Ｔｉ、ＴａＮ／Ｔａ、ＴｉＮ／Ｔｉ、等で形成され
るｎＭＯＳのゲート電極ならびに、ｐＭＯＳのゲート電
極、１３１９はｎＭＯＳソース電極、１３２０はｎＭＯ
ＳおよびｐＭＯＳのドレイン電極である。１３２１はｐ
ＭＯＳのソース電極である。１３２２は基板表面電極で
ある。ＴａＮやＴｉＮで保護された、Ｃｕ層を含む基板
では、Ｃｕの拡散を押さえるために、熱処理温度は、７
００度以下でなければならない。ｎ＋、ｐ＋ソース・ド
レイン領域は、Ａｓ＋、ＡｓＦ２＋、ＢＦ２＋イオン注
入後、５５０度の熱処理で形成する。これまで、７００
度以下で高品質の酸化膜を形成する技術が存在しなかっ
たが、本発明のＫｒ／Ｏ２マイクロ波励起高密度プラズ
マ酸化により、初めて、図２０に示す金属基板ＳＯＩ
ＬＳＩが作成可能となったのである。
【００５２】このデバイス構造を用いて、ゲート絶縁膜
に熱酸化膜を用いた場合とＫｒを用いたプラズマ酸化で
ゲート絶縁膜を形成した場合のトランジスタのサブスレ
ッショールド特性の比較を行うと、ゲート絶縁膜を熱酸
化により形成した場合、サブスレッショールド特性に
は、キンク、リークが観察されるが、ゲート絶縁膜をＫ
ｒを用いたプラズマ酸化で形成した場合には、サブスレ
ッショールド特性は良好であった。
【００５３】また、メサ型素子分離構造をもちいると、
メサ素子分離の側壁部にはシリコン平面部とは別の面方
位のシリコンが現れるが、Ｋｒを用いたプラズマ酸化に
よりゲート絶縁膜を形成することで、メサ素子分離側壁
部の酸化も平面部と同様にほぼ均一に行うことができ、
良好な電気的特性、高い信頼性を得ることができた。
【００５４】また、実施例２の手順により、Ａｒ／ＮＨ
３を用いて形成したシリコン窒化膜をゲート絶縁膜に使
用した場合にも、非常に良好な電気的特性、高い信頼性
を持った金属基板ＳＯＩＬＳＩを作成することができ
た。本実施例においても、シリコン窒化膜の厚さを４ｎ
ｍ（シリコン酸化膜厚誘電率換算２ｎｍ）としても良好
な電気的特性を得ることができ、４ｎｍのシリコン酸化
膜を使用したときよりもトランジスタの駆動能力を約２
倍上げることができた。
【００５５】
【実施例８】図１４は、ガラス基板やプラスチック基板
などの長方形基板に対して酸化、窒化を行うための、本
発明の装置の一例を示す概念図である。真空容器（処理
室）１４０７内を減圧状態にし、シャワープレート１４
０１からＫｒ／Ｏ２混合ガスを導入し、ねじ溝ポンプ１
４０２によって排気し、例えば処理室内の圧力を１Ｔｏ
ｒｒに設定する。ガラス基板１４０３を、加熱機構を持
つ試料台１４０４に置き、例えばガラス基板の温度が３
００度になるように設定する。方形導波管１４０５のス
リットから、誘電体板１４０６を通して、処理室内にマ
イクロ波を供給し、処理室内に高密度のプラズマを生成
する。シャワープレート１４０１は導波管から放射され
たマイクロ波が、左右に表面波として伝搬する導波路の
役割も兼ねている。
【００５６】図１５は、図１４の装置を使用して本発明
のゲート酸化膜またはゲート窒化膜を作成し、液晶表示
素子、有機ＥＬ発光素子等の駆動・処理回路用のポリシ
リコンＴＦＴを形成した実施例である。まずシリコン酸
化膜を形成し使用した例を述べる。１５０１はガラス基
板、１５０２はＳｉ３Ｎ４膜、１５０３は１１１面に主
に配向したポリシリコンｎＭＯＳのチャネル層、１５０
５、１５０６はそれぞれポリシリコンのｎＭＯＳのソー
ス領域・ドレイン領域、１５０４は１１１面に主に配向
したポリシリコンｐＭＯＳのチャネル層、１５０７、１
５０８はそれぞれポリシリコンｐＭＯＳのソース領域・
ドレイン領域である。１５１０はポリシリコンｎＭＯＳ
のゲート電極、１５１１はポリシリコンｐＭＯＳのゲー
ト電極、１５１２はＳｉＯ２、ＢＳＧ、ＢＰＳＧ等の絶
縁膜、１５１３、１５１４はポリシリコンｎＭＯＳのソ
ース電極（同時にポリシリコンｐＭＯＳのドレイン電
極）、１５１５はポリシリコンｐＭＯＳのソース電極で
ある。絶縁膜上に形成されるポリシリコンは絶縁膜に対
して垂直方向に１１１面方位を向くときが安定であり、
かつ緻密で結晶性が良く高品質なものとなる。本実施例
では３５０℃で厚さ０．２μｍ形成した。１５０９は図
１４の装置を使用して実施例１と同様の手順で作成した
本発明のシリコン酸化膜層であり、１１１面を向いたポ
リシリコン上に４００℃で厚さ３０ｎｍを形成した。ト
ランジスタ間の素子分離領域の角においても、酸化膜は
薄くならず、平坦部・エッジ部ともに均一な膜厚のシリ
コン酸化膜がポリシリコン上に形成された。ソース・ド
レイン領域を形成するためのイオン注入はゲート酸化膜
を通さずに行い、４００℃で電気的活性化して形成し
た。この結果全工程４００℃以下でガラス基板上にトラ
ンジスタを形成できた。このトランジスタの移動度は、
電子で３００ｃｍ２／Ｖｓｅｃ以上、正孔１５０ｃｍ２
／Ｖｓｅｃ以上、ソースドレイン耐圧およびゲート耐圧
は１２Ｖ以上あった。チャネル長１．５−２．０μｍ程
度のトランジスタでは、１００ＭＨｚを越える高速動作
が可能となった。シリコン酸化膜のリーク特性、ポリシ
リコン／酸化膜の界面準位特性も良好であった。
【００５７】本実施例のトランジスタを使用することで
液晶表示素子、有機ＥＬ発光素子は大画面、低価格、高
速動作、高信頼性を持つことができるようになった。
【００５８】
【実施例９】次に、金属層を有するＳＯＩ素子、ポリシ
リコン素子、アモルファスシリコン素子を積層した３次
元積層ＬＳＩの実施例を説明する。図１６は本発明の３
次元ＬＳＩの断面構造の概念図である。図１６におい
て、１６０１は第１のＳＯＩおよび配線層、１６０２は
第２のＳＯＩおよび配線層、１６０３は第１のポリシリ
コン素子および配線層、１６０４は第２のポリシリコン
素子および配線層、１６０５はアモルファス半導体素子
および機能材料素子および配線層である。
【００５９】第１のＳＯＩおよび配線層１６０１、第２
のＳＯＩおよび配線層１６０２には実施例７で説明した
ＳＯＩトランジスタを用いてデジタル演算処理部、高精
度高速アナログ部、シンクロナスＤＲＡＭ部、電源部、
インターフェース回路部などが作成される。第１のポリ
シリコン素子および配線層１６０３には実施例５、６、
８で説明したポリシリコントランジスタ、強誘電体メモ
リ、フラッシュメモリを用いて並列デジタル演算部、機
能ブロック間リピータ部、記憶素子部などが作成され
る。第２のポリシリコン素子および配線層１６０４には
実施例８で説明したポリシリコントランジスタを用いて
アンプ、ＡＤ変換器などの並列アナログ演算部が作成さ
れる。アモルファス半導体素子および機能材料素子およ
び配線層１６０５には光センサ、音センサ、触覚セン
サ、電波送信受信部などが作成される。
【００６０】アモルファス半導体素子および機能材料素
子および配線層１６０５内に設けられた光センサ、音セ
ンサ、触覚センサ、電波送信受信部の信号は、第２のポ
リシリコン素子および配線層１６０４に設けられたポリ
シリコントランジスタを用いたアンプ、ＡＤ変換などの
並列アナログ演算部で処理され、第１のポリシリコン素
子および配線層１６０３、第２のポリシリコン素子およ
び配線層１６０４に設けられたポリシリコントランジス
タ、強誘電体メモリ、フラッシュメモリを用いた並列デ
ジタル演算部、記憶素子部にその処理がつながれ、第１
のＳＯＩおよび配線層１６０１、第２のＳＯＩおよび配
線層１６０２に設けられたＳＯＩトランジスタを用いた
デジタル演算処理部、高精度高速アナログ部、シンクロ
ナスＤＲＡＭ部で処理される。また、第１のポリシリコ
ン素子および配線層１６０３に設けられた機能ブロック
間リピータ部は、複数設けても大きなチップ面積を占有
することなくＬＳＩ全体の信号同期を調整することがで
きる。
【００６１】こうした３次元ＬＳＩが作成可能になった
のは、上記の実施例に詳細に説明した本発明の技術によ
ることは明らかである。
【００６２】
【発明の効果】以上詳細に説明したように、本発明によ
れば、５５０℃以下の低温のプラズマ酸化で成膜したに
も関わらず、１０００℃程度の高温で成膜したシリコン
熱酸化膜より優れた特性、信頼性を有するシリコン酸化
膜を１１１面配向のシリコン（ポリシリコンを含む）上
に形成することが可能となり、高駆動力で、信頼性の高
い、高性能なトランジスタ集積回路が実現できるように
なった。
【００６３】また、本発明によれば、１０００℃程度の
高温で成膜したシリコン熱酸化膜と同程度の優れた特
性、信頼性を有するシリコン窒化膜を５５０℃以下の低
温で１１１面配向のシリコン（ポリシリコンを含む）上
に形成することが可能となり、高誘電率ゲート絶縁膜を
もった高駆動力で、信頼性の高い、高性能なトランジス
タ集積回路を実現できるようになった。
【００６４】また、本発明によれば、シャロートレンチ
アイソレーションなどの素子分離側壁部の主に１１１面
配向した角部分にも高品質なシリコン酸化膜、シリコン
窒化膜を形成することが可能となり、酸化膜の漏れ電流
や耐圧などの特性が良好になり、素子の電気的特性、信
頼性の向上を実現できた。さらに、テーパ角を急峻にし
素子分離幅を狭くすることで従来の約２倍の高密度な素
子集積化が可能となった。
【００６５】さらに、本発明のゲート絶縁膜を使用する
ことで、低電圧で書き換え動作可能な強誘電メモリー素
子、書き換え回数が圧倒的に増加可能なフラッシュメモ
リー素子などを実現することができた。
【００６６】さらに、本発明によれば、絶縁膜上に形成
されたポリシリコンなどの主として１１１面に配向する
シリコンに高品質なシリコンゲート酸化膜、シリコンゲ
ート窒化膜を形成することが可能となり、高駆動能力を
有するポリシリコントランジスタ、さらには液晶表示素
子、有機ＥＬ発光素子、多数の機能素子を複数積層した
３次元集積回路素子を実現することができるようになっ
た。
【００６７】さらにまた、本発明のシリコン酸化膜、シ
リコン窒化膜形成方法が、基板温度２００−５００度と
いった低温で適応できるため、従来不可能であった金属
基板ＳＯＩ ＬＳＩ、ガラス基板やプラスチック基板上
の高性能ポリシリコンＴＦＴの製造が可能となり、その
技術的波及効果は大きい。
【図面の簡単な説明】
【図１】ラジアルラインスロットアンテナを用いたプラ
ズマ装置の概念図。
【図２】酸化膜厚の処理室ガス圧力依存性。
【図３】酸化膜厚の酸化時間依存性。
【図４】シリコン酸化膜中のＫｒ密度の深さ方向分布。
【図５】シリコン酸化膜の界面準位密度。
【図６】シリコン酸化膜成膜雰囲気におけるＫｒ中での
酸素の分圧と、シリコン酸化膜中の界面準位密度および
絶縁耐圧の関係。
【図７】シリコン酸化膜成膜雰囲気における処理室内の
全圧と、シリコン酸化膜中の界面準位密度および絶縁耐
圧の関係。
【図８】窒化膜厚の処理室内ガス圧力依存性。
【図９】シリコン窒化膜の電流電圧特性。
【図１０】シャロートレンチアイソレーションの概念的
断面図。
【図１１】強誘電体メモリ素子の断面構造の概略図。
【図１２】フラッシュメモリ素子の断面構造の概略図。
【図１３】金属基板ＳＯＩ上に作製されたＭＯＳトラン
ジスタの断面構造の概略図。
【図１４】ガラス基板やプラスチック基板などに適応さ
れるプラズマ装置の概念図。
【図１５】絶縁膜状のポリシリコントランジスタの断面
構造の概略図。
【図１６】３次元ＬＳＩの断面構造の概念図。
【符号の説明】
１０１ 処理室 １０２ シャワープレート １０３ シリコンウェーハ １０４ 加熱機構を持つ試料台 １０５ 同軸導波管 １０６ ラジアルラインスロットアンテナ １０７ マイクロ波導入窓 １００１ ゲート絶縁膜 １００２ シリコン酸化膜 １００３ シリコン基板 １００４ 従来のシャロートレンチアイソレーションの
角部 １００５ 本発明のシャロートレンチアイソレーション
の角部 １１０１ シリコン基板内に形成されたＰウェル １１０２、１１０２‘トランジスタのソースドレイン １１０３ ゲートシリコン窒化膜 １１０４ トランジスタのポリシリコンゲート １１０５ シリコン窒化膜 １１０６ ＳｒＴａＮｂＯ強誘電体膜 １１０７ Ｐｔ電極 １２０１ シリコン基板内に形成されたＰウェル １２０２、１２０２‘トランジスタのソースドレイン １２０３ ゲートシリコン酸化膜 １２０４ フローティングポリシリコンゲート １２０５ シリコン酸化膜 １２０６ 制御用ポリシリコンゲート １３０１ ｎ＋、ｐ＋低抵抗半導体 １３０２ シリサイド層 １３０３ 導電性窒化物層 １３０４ 金属層 １３０５ 導電性窒化物層 １３０６ ｎ＋、ｐ＋低抵抗半導体層 １３０７ 窒化物絶縁膜 １３０８ ＳｉＯ２膜 １３０９ ＳｉＯ２、ＢＰＳＧもしくはそれらを組み合
わせた絶縁膜層 １３１０ ｎ＋ドレイン領域 １３１１ ｎ＋ソース領域 １３１２ ｐ＋ドレイン領域 １３１３ ｐ＋ソース領域 １３１４，１３１５ １１１面に配向したシリコン半導
体層 １３１６ ＳｉＯ２膜 １３１７，１３１８ ｎＭＯＳゲート電極ならびに、ｐ
ＭＯＳのゲート電極 １３１９ ｎＭＯＳソース電極 １３２０ ｎＭＯＳおよびｐＭＯＳのドレイン電極 １３２１ ＭＯＳのソース電極 １３２２ 基板表面電極 １４０１ シャワープレート １４０２ ネジ溝ポンプ １４０３ ガラス基板 １４０４ 加熱機構を持つ試料台 １４０５ 方形導波管 １４０６ マイクロ波導入窓 １４０７ 真空容器 １５０１ ガラス基板 １５０２ Ｓｉ３Ｎ４膜 １５０３ ポリシリコンｎＭＯＳのチャネル層 １５０４ ポリシリコンｐＭＯＳのチャネル層 １５０５ ポリシリコンｎＭＯＳのソース領域 １５０６ ポリシリコンｎＭＯＳのドレイン領域 １５０７ ポリシリコンｐＭＯＳのソース領域 １５０８ ポリシリコンｐＭＯＳのソース領域 １５０９ ＳｉＯ２層 １５１０ ポリシリコンｎＭＯＳのゲート電極 １５１１ ポリシリコンｐＭＯＳのゲート電極 １５１２ ＳｉＯ２、ＢＳＧ、ＢＰＳＧ等の絶縁膜 １５１３ ポリシリコンｎＭＯＳのソース電極 １５１４ ポリシリコンｎＭＯＳのドレイン電極 １５１５ ポリシリコンｐＭＯＳのソース電極 １６０１ 第１のＳＯＩおよび配線層 １６０２ 第２のＳＯＩおよび配線層 １６０３ 第１のポリシリコン素子および配線層 １６０４ 第２のポリシリコン素子および配線層 １６０５ アモルファス半導体素子および機能材料素子
および配線層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 祐司 宮城県仙台市青葉区荒巻字青葉05 東北大 学大学院工学研究科電子工学専攻内 Ｆターム(参考） 5F058 BA11 BB10 BC02 BC03 BC08 BD04 BF54 BF73 BF74 BF80

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】１１１面方位のシリコンをその表面に有す
    るシリコン基体にトランジスタを複数含む半導体装置に
    おいて、前記シリコンの表面に形成された絶縁膜の少な
    くとも一部がＫｒを含有するシリコン酸化膜ないしはＡ
    ｒまたはＫｒを含有するシリコン窒化膜であることを特
    徴とする半導体装置。
  2. 【請求項２】少なくとも１層の金属層上方に絶縁膜を介
    して設けられた１１１面方位をその表面に主体に有する
    シリコン層にトランジスタを複数含む半導体装置におい
    て、前記シリコン層の表面に形成された絶縁膜の少なく
    とも一部がＫｒを含有するシリコン酸化膜ないしはＡｒ
    またはＫｒを含有するシリコン窒化膜であることを特徴
    とする半導体装置。
  3. 【請求項３】前記絶縁膜中に含有されるＫｒまたはＡｒ
    の含有量が、絶縁膜表面からシリコン・絶縁膜界面に向
    かって減少していることを特徴とする請求項１から請求
    項２に記載の半導体装置。
  4. 【請求項４】前記絶縁膜中のＫｒまたはＡｒの含有量は
    表面密度において５×１０１１ｃｍ−２以下であること
    を特徴とする請求項１から請求項３に記載の半導体装
    置。
  5. 【請求項５】前記Ｋｒを含有する請求項１から請求項２
    に記載のシリコン酸化膜は、処理室中に酸素を含むガス
    とＫｒガスを主体とするガスを導入し、マイクロ波によ
    り、プラズマを励起して、処理室内に載置されたシリコ
    ン基体表面を直接酸化することにより、１１１面方位ま
    たは前記面方位を主体とするシリコン表面に形成される
    ことを特徴とするシリコン酸化膜の形成方法。
  6. 【請求項６】前記ＡｒまたはＫｒを含有する請求項１か
    ら請求項２に記載のシリコン窒化膜は、処理室中に窒素
    を含むガスとＡｒまたはＫｒガスを主体とするガスを導
    入し、マイクロ波により、プラズマを励起して、処理室
    内に載置されたシリコン表面を直接窒化することによ
    り、１１１面方位または前記面方位を主体とするシリコ
    ン表面に形成されることを特徴とするシリコン窒化膜の
    形成方法。
  7. 【請求項７】シリコン酸化膜またはシリコン窒化膜を絶
    縁膜に使用したメモリ素子を有する半導体装置におい
    て、前記絶縁膜の一部が１１１面方位または前記面方位
    を主体とするシリコン表面に形成されたＡｒまたはＫｒ
    を含有する絶縁膜であることを特徴とする半導体装置。
  8. 【請求項８】少なくとも１層の金属層上方に絶縁膜を介
    して設けられたシリコン層にトランジスタを複数含む半
    導体装置上に、１１１面方位のシリコンをその表面に有
    するシリコン層にトランジスタを複数含む半導体装置が
    少なくとも１層積層された半導体装置において、前記シ
    リコン層の表面に形成された絶縁膜の少なくとも一部が
    Ｋｒを含有するシリコン酸化膜ないしはＡｒまたはＫｒ
    を含有するシリコン窒化膜であることを特徴とする半導
    体装置。
JP37617099A 1999-11-30 1999-11-30 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法 Expired - Fee Related JP4397491B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP37617099A JP4397491B2 (ja) 1999-11-30 1999-11-30 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
US09/866,576 US7012311B2 (en) 1999-11-30 2001-05-29 Semiconductor device formed on (111) surface of a Si crystal and fabrication process thereof
US10/986,778 US7759762B2 (en) 1999-11-30 2004-11-15 Semiconductor device formed on (111) surface of a Si crystal and fabrication process thereof
US11/907,349 US20080128758A1 (en) 1999-11-30 2007-10-11 Semiconductor device formed on (111) surface of a Si crystal and fabrication process thereof
US11/907,348 US7795106B2 (en) 1999-11-30 2007-10-11 Semiconductor device formed on (111) surface of a Si crystal and fabrication process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37617099A JP4397491B2 (ja) 1999-11-30 1999-11-30 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法

Publications (2)

Publication Number Publication Date
JP2001160555A true JP2001160555A (ja) 2001-06-12
JP4397491B2 JP4397491B2 (ja) 2010-01-13

Family

ID=18506697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37617099A Expired - Fee Related JP4397491B2 (ja) 1999-11-30 1999-11-30 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法

Country Status (2)

Country Link
US (4) US7012311B2 (ja)
JP (1) JP4397491B2 (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068731A (ja) * 2001-08-29 2003-03-07 Tokyo Electron Ltd 絶縁膜の形成方法および形成システム
WO2003032399A1 (fr) * 2001-10-03 2003-04-17 Tokyo Electron Limited Dispositif semi-conducteur fabrique a la surface de silicium ayant un plan cristallin de direction <110> et procede de production correspondant
JP2003297822A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 絶縁膜の形成方法
JP2004111737A (ja) * 2002-09-19 2004-04-08 Fasl Japan Ltd 半導体装置の製造方法
JPWO2002058130A1 (ja) * 2001-01-22 2004-05-27 東京エレクトロン株式会社 電子デバイス材料の製造方法
US6812518B2 (en) 2001-11-01 2004-11-02 Innotech Corporation Semiconductor memory having storage cells storing multiple bits and a method of manufacturing the same
WO2004109790A1 (ja) * 2003-06-04 2004-12-16 Tadahiro Ohmi 半導体装置およびその製造方法
US6916709B2 (en) 2002-12-12 2005-07-12 Sharp Kabushiki Kaisha Non-volatile semiconductor memory device and manufacturing method for the same
US6944062B2 (en) 2001-11-22 2005-09-13 Innotech Corporation Transistor and semiconductor memory using the same
JP2005260091A (ja) * 2004-03-12 2005-09-22 Philtech Inc 半導体装置およびその製造方法
JPWO2004008519A1 (ja) * 2002-07-17 2005-11-17 東京エレクトロン株式会社 酸化膜形成方法および電子デバイス材料
US6969885B2 (en) 2002-12-12 2005-11-29 Tadahiro Omi Non-volatile semiconductor memory device with first and second nitride insulators
US6984863B2 (en) 2002-03-27 2006-01-10 Innotech Corporation Semiconductor decive and semiconductor memory using the same
WO2006025363A1 (ja) * 2004-08-31 2006-03-09 Tokyo Electron Limited シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
US7045447B2 (en) 2002-03-26 2006-05-16 Hitachi Kokusai Electric Inc. Semiconductor device producing method and semiconductor device producing apparatus including forming an oxide layer and changing the impedance or potential to form an oxynitride
JP2006261159A (ja) * 2005-03-15 2006-09-28 Tohoku Univ 強誘電体膜、金属酸化物、半導体装置、及びそれらの製造方法
WO2006106666A1 (ja) * 2005-03-31 2006-10-12 Tokyo Electron Limited シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
JP2007110144A (ja) * 2006-11-20 2007-04-26 Tokyo Electron Ltd 絶縁膜の形成方法
KR100744590B1 (ko) * 2002-03-29 2007-08-01 동경 엘렉트론 주식회사 하지 절연막의 형성 방법 및 반도체 제조 장치
US7385264B2 (en) 2002-03-29 2008-06-10 Kabushiki Kaisha Toshiba Method of forming semiconductor device and semiconductor device
JP2008235918A (ja) * 2008-04-16 2008-10-02 Tokyo Electron Ltd プラズマ基板処理装置
JP2008251855A (ja) * 2007-03-30 2008-10-16 Tokyo Electron Ltd シリコン酸化膜の形成方法
JP2008306199A (ja) * 2008-07-14 2008-12-18 Tokyo Electron Ltd プラズマ処理方法
JP2009177206A (ja) * 2009-05-07 2009-08-06 Tohoku Univ 強誘電体膜、金属酸化物、半導体装置、及びそれらの製造方法
US7632758B2 (en) 2003-05-23 2009-12-15 Tokyo Electron Limited Process and apparatus for forming oxide film, and electronic device material
US7691725B2 (en) 2003-02-05 2010-04-06 Tadahiro Ohmi Method for manufacturing semiconductor device
US8183647B2 (en) 2002-12-12 2012-05-22 Tadahiro Omi Semiconductor device and manufacturing method for silicon oxynitride film
JP2013153176A (ja) * 2013-02-26 2013-08-08 Tohoku Univ 相補型ｍｉｓ装置の製造方法
JP2019125798A (ja) * 2013-03-15 2019-07-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板上の三次元構造の層のｎｈ３含有プラズマ窒化
KR20200059127A (ko) * 2018-11-20 2020-05-28 쥬니퍼 네트워크스, 인크. 자가-테스트 기능성을 가진 수직 입사 광검출기

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
TW520453B (en) * 1999-12-27 2003-02-11 Seiko Epson Corp A method to fabricate thin insulating films
JP3910004B2 (ja) * 2000-07-10 2007-04-25 忠弘 大見 半導体シリコン単結晶ウエーハ
US6852167B2 (en) * 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
JP2003224215A (ja) * 2001-11-22 2003-08-08 Innotech Corp トランジスタとそれを用いた半導体メモリ、およびトランジスタの駆動方法
JP2003282873A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置およびその製造方法
JPWO2003088342A1 (ja) * 2002-03-29 2005-08-25 東京エレクトロン株式会社 電子デバイス材料の製造方法
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6790791B2 (en) * 2002-08-15 2004-09-14 Micron Technology, Inc. Lanthanide doped TiOx dielectric films
US7199023B2 (en) * 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US20050212035A1 (en) * 2002-08-30 2005-09-29 Fujitsu Amd Semiconductor Limited Semiconductor storage device and manufacturing method thereof
AU2003264642B2 (en) * 2002-12-02 2009-08-06 Tadahiro Ohmi Semiconductor Device and Method of Manufacturing the Same
JP2004214495A (ja) * 2003-01-07 2004-07-29 Innotech Corp トランジスタとそれを用いた半導体メモリ、および半導体メモリの製造方法
US7273638B2 (en) * 2003-01-07 2007-09-25 International Business Machines Corp. High density plasma oxidation
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7148559B2 (en) * 2003-06-20 2006-12-12 International Business Machines Corporation Substrate engineering for optimum CMOS device performance
US6911383B2 (en) 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
US6992370B1 (en) * 2003-09-04 2006-01-31 Advanced Micro Devices, Inc. Memory cell structure having nitride layer with reduced charge loss and method for fabricating same
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
JP2006253311A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体装置及びその製造方法
KR101138865B1 (ko) * 2005-03-09 2012-05-14 삼성전자주식회사 나노 와이어 및 그 제조 방법
US7365027B2 (en) 2005-03-29 2008-04-29 Micron Technology, Inc. ALD of amorphous lanthanide doped TiOx films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
KR100644019B1 (ko) * 2005-06-17 2006-11-10 매그나칩 반도체 유한회사 씨모스 이미지센서 및 그 제조 방법
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
CN102446913A (zh) * 2010-09-30 2012-05-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN107517551A (zh) * 2017-07-21 2017-12-26 广东欧珀移动通信有限公司 后盖的制造方法、后盖及电子装置
US11362042B2 (en) * 2020-01-24 2022-06-14 Icemos Technology Corporation Semiconductor device with oxide-nitride stack
US11769815B2 (en) * 2021-03-05 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier barrier layer for tuning a threshold voltage of a ferroelectric memory device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2446088A1 (de) * 1974-09-26 1976-04-01 Siemens Ag Statisches speicherelement und verfahren zu seiner herstellung
JPS6042626B2 (ja) * 1976-05-18 1985-09-24 松下電器産業株式会社 半導体装置の製造方法
JPS5913335A (ja) 1982-07-14 1984-01-24 Toshiba Corp 窒化膜形成方法
EP0308814B1 (en) * 1987-09-21 1993-01-27 National Semiconductor Corporation Modification of interfacial fields between dielectrics and semiconductors
US6445043B1 (en) * 1994-11-30 2002-09-03 Agere Systems Isolated regions in an integrated circuit
US6420764B1 (en) * 1995-02-28 2002-07-16 Stmicroelectronics, Inc. Field effect transitor having dielectrically isolated sources and drains and methods for making same
US6151240A (en) * 1995-06-01 2000-11-21 Sony Corporation Ferroelectric nonvolatile memory and oxide multi-layered structure
RU2099808C1 (ru) * 1996-04-01 1997-12-20 Евгений Инвиевич Гиваргизов Способ выращивания ориентированных систем нитевидных кристаллов и устройство для его осуществления (варианты)
US5838065A (en) * 1996-07-01 1998-11-17 Digital Equipment Corporation Integrated thermal coupling for heat generating device
WO1998033362A1 (fr) 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
US6096621A (en) * 1997-04-23 2000-08-01 Elantec, Inc. Polysilicon filled trench isolation structure for soi integrated circuits
JPH1187340A (ja) * 1997-09-05 1999-03-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3515351B2 (ja) 1998-01-08 2004-04-05 株式会社東芝 半導体装置の製造方法
US6060403A (en) * 1997-09-17 2000-05-09 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5962344A (en) * 1997-12-29 1999-10-05 Vanguard International Semiconductor Corporation Plasma treatment method for PECVD silicon nitride films for improved passivation layers on semiconductor metal interconnections
US6054343A (en) * 1998-01-26 2000-04-25 Texas Instruments Incorporated Nitride trench fill process for increasing shallow trench isolation (STI) robustness
US6278138B1 (en) * 1998-08-28 2001-08-21 Sony Corporation Silicon-based functional matrix substrate and optical integrated oxide device
US6355580B1 (en) * 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
US6208030B1 (en) * 1998-10-27 2001-03-27 Advanced Micro Devices, Inc. Semiconductor device having a low dielectric constant material
JP3326717B2 (ja) * 1999-02-08 2002-09-24 富士通株式会社 半導体装置の製造方法
US6265302B1 (en) * 1999-07-12 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Partially recessed shallow trench isolation method for fabricating borderless contacts
US6436748B1 (en) * 1999-08-31 2002-08-20 Micron Technology, Inc. Method for fabricating CMOS transistors having matching characteristics and apparatus formed thereby
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
JP4437352B2 (ja) * 2000-02-29 2010-03-24 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP3848071B2 (ja) * 2000-09-28 2006-11-22 沖電気工業株式会社 半導体装置およびその製造方法
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
US6586792B2 (en) * 2001-03-15 2003-07-01 Micron Technology, Inc. Structures, methods, and systems for ferroelectric memory transistors

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2002058130A1 (ja) * 2001-01-22 2004-05-27 東京エレクトロン株式会社 電子デバイス材料の製造方法
JP2007013200A (ja) * 2001-01-22 2007-01-18 Tokyo Electron Ltd 電子デバイス材料の製造方法
US7374635B2 (en) 2001-08-29 2008-05-20 Tokyo Electron Limited Forming method and forming system for insulation film
JP2003068731A (ja) * 2001-08-29 2003-03-07 Tokyo Electron Ltd 絶縁膜の形成方法および形成システム
EP1422752A1 (en) * 2001-08-29 2004-05-26 Tokyo Electron Limited Forming method and forming system for insulation film
US7166185B2 (en) 2001-08-29 2007-01-23 Tokyo Electron Limited Forming system for insulation film
EP1422752A4 (en) * 2001-08-29 2005-11-16 Tokyo Electron Ltd TRAINING PROCESS AND TRAINING SYSTEM FOR AN INSULATION FILM
JP2003115587A (ja) * 2001-10-03 2003-04-18 Tadahiro Omi ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法
US6903393B2 (en) 2001-10-03 2005-06-07 Tadahiro Ohmi Semiconductor device fabricated on surface of silicon having <110> direction of crystal plane and its production method
WO2003032399A1 (fr) * 2001-10-03 2003-04-17 Tokyo Electron Limited Dispositif semi-conducteur fabrique a la surface de silicium ayant un plan cristallin de direction <110> et procede de production correspondant
US7037782B2 (en) 2001-11-01 2006-05-02 Innotech Corporation Semiconductor memory having storage cells storing multiple bits and a method of manufacturing the same
US6812518B2 (en) 2001-11-01 2004-11-02 Innotech Corporation Semiconductor memory having storage cells storing multiple bits and a method of manufacturing the same
US6944062B2 (en) 2001-11-22 2005-09-13 Innotech Corporation Transistor and semiconductor memory using the same
US7045447B2 (en) 2002-03-26 2006-05-16 Hitachi Kokusai Electric Inc. Semiconductor device producing method and semiconductor device producing apparatus including forming an oxide layer and changing the impedance or potential to form an oxynitride
US7221029B2 (en) 2002-03-27 2007-05-22 Innotech Corporation Semiconductor device and semiconductor memory using the same
US6984863B2 (en) 2002-03-27 2006-01-10 Innotech Corporation Semiconductor decive and semiconductor memory using the same
US7385264B2 (en) 2002-03-29 2008-06-10 Kabushiki Kaisha Toshiba Method of forming semiconductor device and semiconductor device
US8227356B2 (en) 2002-03-29 2012-07-24 Kabushiki Kaisha Toshiba Method of forming semiconductor device and semiconductor device
US7446052B2 (en) 2002-03-29 2008-11-04 Tokyo Electron Limited Method for forming insulation film
US7662236B2 (en) 2002-03-29 2010-02-16 Tokyo Electron Limited Method for forming insulation film
JP2003297822A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 絶縁膜の形成方法
KR100744590B1 (ko) * 2002-03-29 2007-08-01 동경 엘렉트론 주식회사 하지 절연막의 형성 방법 및 반도체 제조 장치
JPWO2004008519A1 (ja) * 2002-07-17 2005-11-17 東京エレクトロン株式会社 酸化膜形成方法および電子デバイス材料
JP2004111737A (ja) * 2002-09-19 2004-04-08 Fasl Japan Ltd 半導体装置の製造方法
USRE45702E1 (en) 2002-12-12 2015-09-29 Tadahiro Omi Semiconductor device and manufacturing method for silicon oxynitride film
US8183647B2 (en) 2002-12-12 2012-05-22 Tadahiro Omi Semiconductor device and manufacturing method for silicon oxynitride film
US6916709B2 (en) 2002-12-12 2005-07-12 Sharp Kabushiki Kaisha Non-volatile semiconductor memory device and manufacturing method for the same
US6969885B2 (en) 2002-12-12 2005-11-29 Tadahiro Omi Non-volatile semiconductor memory device with first and second nitride insulators
US7691725B2 (en) 2003-02-05 2010-04-06 Tadahiro Ohmi Method for manufacturing semiconductor device
US7632758B2 (en) 2003-05-23 2009-12-15 Tokyo Electron Limited Process and apparatus for forming oxide film, and electronic device material
US7449719B2 (en) 2003-06-04 2008-11-11 Tadahiro Ohmi Semiconductor device and method of manufacturing the same
CN100454499C (zh) * 2003-06-04 2009-01-21 大见忠弘 半导体装置及其制造方法
WO2004109790A1 (ja) * 2003-06-04 2004-12-16 Tadahiro Ohmi 半導体装置およびその製造方法
JP2005260091A (ja) * 2004-03-12 2005-09-22 Philtech Inc 半導体装置およびその製造方法
JPWO2006025363A1 (ja) * 2004-08-31 2008-05-08 東京エレクトロン株式会社 シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
JP4739215B2 (ja) * 2004-08-31 2011-08-03 東京エレクトロン株式会社 酸化膜の形成方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
WO2006025363A1 (ja) * 2004-08-31 2006-03-09 Tokyo Electron Limited シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
JP2006261159A (ja) * 2005-03-15 2006-09-28 Tohoku Univ 強誘電体膜、金属酸化物、半導体装置、及びそれらの製造方法
WO2006106666A1 (ja) * 2005-03-31 2006-10-12 Tokyo Electron Limited シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
JP2007110144A (ja) * 2006-11-20 2007-04-26 Tokyo Electron Ltd 絶縁膜の形成方法
JP2008251855A (ja) * 2007-03-30 2008-10-16 Tokyo Electron Ltd シリコン酸化膜の形成方法
US8372761B2 (en) 2007-03-30 2013-02-12 Tokyo Electron Limited Plasma oxidation processing method, plasma processing apparatus and storage medium
JP2008235918A (ja) * 2008-04-16 2008-10-02 Tokyo Electron Ltd プラズマ基板処理装置
JP2008306199A (ja) * 2008-07-14 2008-12-18 Tokyo Electron Ltd プラズマ処理方法
JP2009177206A (ja) * 2009-05-07 2009-08-06 Tohoku Univ 強誘電体膜、金属酸化物、半導体装置、及びそれらの製造方法
JP2013153176A (ja) * 2013-02-26 2013-08-08 Tohoku Univ 相補型ｍｉｓ装置の製造方法
JP2019125798A (ja) * 2013-03-15 2019-07-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板上の三次元構造の層のｎｈ３含有プラズマ窒化
KR20200059127A (ko) * 2018-11-20 2020-05-28 쥬니퍼 네트워크스, 인크. 자가-테스트 기능성을 가진 수직 입사 광검출기
KR20220002832A (ko) * 2018-11-20 2022-01-07 쥬니퍼 네트워크스, 인크. 자가-테스트 기능성을 가진 수직 입사 광검출기
KR102355831B1 (ko) 2018-11-20 2022-01-27 쥬니퍼 네트워크스, 인크. 자가-테스트 기능성을 가진 수직 입사 광검출기
KR102497074B1 (ko) 2018-11-20 2023-02-06 오픈라이트 포토닉스, 인크. 자가-테스트 기능성을 가진 수직 입사 광검출기

Also Published As

Publication number Publication date
US20080128758A1 (en) 2008-06-05
US20020014666A1 (en) 2002-02-07
JP4397491B2 (ja) 2010-01-13
US7012311B2 (en) 2006-03-14
US7795106B2 (en) 2010-09-14
US20050087831A1 (en) 2005-04-28
US20080224145A1 (en) 2008-09-18
US7759762B2 (en) 2010-07-20

Similar Documents

Publication Publication Date Title
JP4397491B2 (ja) １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
US6975018B2 (en) Semiconductor device
US6551948B2 (en) Flash memory device and a fabrication process thereof, method of forming a dielectric film
KR100577869B1 (ko) 반도체 장치, 실리콘 산화막의 형성 방법 및 실리콘산화막의 형성 장치
JP4991577B2 (ja) シリコン酸化膜の形成方法、半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040414

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees