JP3910004B2 - 半導体シリコン単結晶ウエーハ - Google Patents

半導体シリコン単結晶ウエーハ Download PDF

Info

Publication number
JP3910004B2
JP3910004B2 JP2000208870A JP2000208870A JP3910004B2 JP 3910004 B2 JP3910004 B2 JP 3910004B2 JP 2000208870 A JP2000208870 A JP 2000208870A JP 2000208870 A JP2000208870 A JP 2000208870A JP 3910004 B2 JP3910004 B2 JP 3910004B2
Authority
JP
Japan
Prior art keywords
wafer
single crystal
plane
silicon
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000208870A
Other languages
English (en)
Other versions
JP2002025874A (ja
Inventor
忠弘 大見
成利 須川
辰夫 伊藤
晃一 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18705372&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3910004(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2000208870A priority Critical patent/JP3910004B2/ja
Priority to KR1020037000322A priority patent/KR100804247B1/ko
Priority to CN018124992A priority patent/CN1217380C/zh
Priority to DE60139258T priority patent/DE60139258D1/de
Priority to EP01947892A priority patent/EP1302976B1/en
Priority to AU6946901A priority patent/AU6946901A/xx
Priority to AU2001269469A priority patent/AU2001269469B2/en
Priority to PCT/JP2001/005892 priority patent/WO2002005335A1/ja
Priority to US10/332,434 priority patent/US7459720B2/en
Priority to TW090116779A priority patent/TW527635B/zh
Publication of JP2002025874A publication Critical patent/JP2002025874A/ja
Publication of JP3910004B2 publication Critical patent/JP3910004B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Description

【０００１】
【発明の属する技術分野】
本発明は、デバイスプロセスに用いられる単結晶ウエーハの厚さを従来に比べて薄くすることのできるウエーハに関し、さらに、そのウエーハを用いたＭＩＳ型半導体装置、および太陽電池セルに関する。
【０００２】
【従来の技術】
シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）に代表される単結晶ウエーハは、チョクラルスキー法（ＣＺ法）やフローティングゾーン法（ＦＺ法）により作製された単結晶棒（インゴット）をウエーハ状にスライスすることによって得られる。従って、スライスされるウエーハの厚さをできる限り薄くしたり、スライスによる加工しろを少なくすることによって、１本のインゴットから製品ウエーハをより多く得ることが望まれる。すなわち、ウエーハの厚さやウエーハ製造プロセスの加工ロスを低減することにより原料の無駄をなくし、製造コストを下げるという課題は従来から広く認識されていた。
【０００３】
しかしながら、単にウエーハの厚さを薄くするとウエーハ製造プロセスやデバイス製造プロセス中にワレやカケが発生しやすくなるため、ある程度の厚さ（例えば、直径２００ｍｍのシリコンウエーハの場合７００〜８００μｍ程度）は必要とされている。また、スライスによる加工しろを少なくすることはスライス装置上の制限があるため限界があった。
【０００４】
また、原料のロスはウエーハ製造プロセスのみで生ずるだけでなく、デバイス製造プロセスにおいても生じる。最終的にチップとして実装されるウエーハの厚さは１００〜２００μｍ程度であるため、ウエーハの裏面から減厚加工する工程（バックラップ）があり、ここでも原料が無駄に消費されていた。
【０００５】
一方、主としてシリコン単結晶ウエーハを用いて作製されるＭＩＳ（金属／絶縁膜／シリコン）型トランジスタのゲート絶縁膜には、低リーク電流特性、低界面準位密度、高キャリア注入耐性などの高性能電気特性、高信頼性が要求される。これらの要求を満たすゲート絶縁膜形成技術として、従来は、酸素分子や水分子を使用した８００℃以上の熱酸化技術が用いられてきた。この熱酸化技術を使用して、良好な酸化膜／シリコン界面特性、酸化膜の耐圧特性、リーク電流特性が得られるのは、従来、表面が{１００}面からなるシリコンウエーハまたは単結晶の{１００}面から４°程度傾けた面方位を有するシリコンウエーハを用いたときであった。
【０００６】
それ以外の他の面方位からなるシリコンウエーハに熱酸化技術を使用したゲート酸化膜を形成すると、酸化膜／シリコン界面の界面準位密度が高く、また酸化膜の耐圧特性、リーク電流特性が悪いなど電気的特性が劣ってしまっていた。従って、ＭＩＳ型トランジスタ等の半導体装置が形成されるシリコンウエーハは従来その表面が{１００}面であるウエーハか、単結晶の{１００}面から４°程度傾けた面方位を有するウエーハが使用されていた。
【０００７】
ところが、表面が{１００}面からなるシリコンウエーハは、劈開面である{１１０}面が表面に対して垂直方向に現れるために、プロセス中に割れ、カケ、スリップ転位等が発生しやすい。そのため、{１００}面からなるシリコンウエーハのウエーハ厚さは、直径２００ｍｍでは７００〜８００μｍ、直径１５０ｍｍでは６００〜７００μｍ程度のものが用いられるのが通常であり、単結晶の{１００}面から４°程度傾けた面方位を有するウエーハについても同様であった。
【０００８】
近年、シリコンウエーハの表面の面方位に依存することなく、良質な絶縁膜を形成する手法が開発された（2000 Symposium on VLSI Technology, Honolulu, Hawaii, June 13th-15th, 2000 "Advantage of Radical Oxidation for Improving Reliability of Ultra-Thin Gate Oxide"参照）。従って、このような手法によれば、ＭＩＳ型半導体デバイスを作製するウエーハの面方位を{１００}面に限定する必要がなくなったと言える。
【０００９】
【発明が解決しようとする課題】
そこで本発明は、この面方位に依存することなく良質な絶縁膜を形成する手法を有効に活用するため、面方位とウエーハの割れやすさとの関係から、従来に比べてウエーハ厚さが薄くても、従来と同等にデバイスプロセスに耐え得る単結晶ウエーハを提供することにより、単結晶のロスを低減することを目的とする。また、このような割れにくい面方位をもつシリコンウエーハを利用することにより、ＭＩＳ型半導体装置、あるいは、製造コストを低減することが大きな課題とされている太陽電池セルを、低コストで提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決する本発明は、単結晶ウエーハの主表面が、単結晶の［１００］軸に対し、［０１１］方向にα（０°＜α＜９０°）、［０１−１］方向にβ（０°＜β＜９０°）、［１０−１］方向または［１０１］方向にγ（０°≦γ＜４５°）の傾斜角度を有する面または該面と等価な面であることを特徴とする単結晶ウエーハである。
【００１１】
このような単結晶ウエーハの表面は、劈開しやすい全ての{１１０}面から傾いた面方位となるので、従来の{１００}面の単結晶ウエーハに比べて外部からの応力に対して割れにくくなる。従って、従来よりも厚さが薄いウエーハを作製することができるため、１本の単結晶インゴットから作製可能なウエーハ枚数が増加し、製造コスト低減が可能となる。
【００１２】
この場合、単結晶ウエーハが半導体シリコンからなるものとすることができる。
このように、単結晶ウエーハが半導体シリコンであれば、現在最も汎用されている半導体であるので、製造コストの低減による効果は非常に大きいものとなる。
【００１３】
この場合、ウエーハの厚さ（μｍ）／ウエーハの直径（ｍｍ）≦３であるものとすることができる。
このように、本発明の単結晶ウエーハは機械的強度に優れたものとなるため、従来は実現できなかった、ウエーハの厚さ（μｍ）／ウエーハの直径（ｍｍ）≦３といったウエーハの直径に対するウエーハ厚が極めて薄いウエーハとすることができる。したがって、製造コストの低減による効果はより大きなものとなる。
【００１４】
この場合、単結晶ウエーハの表面に絶縁膜を形成したものとすることが好ましい。
このように、本発明のシリコン単結晶ウエーハを用いて少なくとも一方の表面に絶縁膜を形成すれば、ウエーハの劈開を抑制することができる。絶縁膜がウエーハ全面に形成されている方が劈開抑制効果は高い。また、このようなウエーハを用いて、例えばＭＩＳ半導体装置を作製することができ、薄くて割れにくいウエーハ上に、低コストでデバイスを作製することができる。
【００１５】
この場合、前記絶縁膜がＫｒを含有するシリコン酸化膜、あるいは前記絶縁膜がＡｒまたはＫｒ、および水素を含有するシリコン窒化膜であるものとすることが好ましい。
このように、絶縁膜がＫｒを含有するシリコン酸化膜あるいは、ＡｒまたはＫｒ、および水素を含有するシリコン窒化膜であれば、面方位に依存することなく、良好な絶縁膜が得られる。
【００１６】
さらに、このような本発明の単結晶ウエーハを用いて太陽電池セルを作製することができる。
太陽電池はその製造コストの高さのためにあまり普及していないので、従来より強度が高く、薄いシリコン単結晶ウエーハの加工が可能になる本発明のウエーハを用いれば、太陽電池の製造コストの低下を図ることができ、その効果は大きい。
【００１７】
以下、本発明をさらに詳細に説明する。
本発明者は、前述のように、シリコンウエーハの表面の面方位に依存することなく良質な絶縁膜を形成する手法が開発されたことを受け、これを利用するため、ウエーハの面方位と割れやすさとの関係に着目した。すなわち、デバイス特性上ウエーハの面方位を限定する理由がなくなったので、できるだけ強度の高い面方位を選択することにより、従来より厚さが薄いウエーハを作製したとしても、ウエーハの割れ、カケの発生が従来と同等レベルのものが得られ、結果として、１本のインゴットから得られるウエーハ枚数を増加させることができることを発想した。
【００１８】
ところで、デバイスが作製されるシリコンウエーハの面方位としては、古くから{１００}面や{１１１}面のような低指数が用いられる一方で、この面方位から傾斜した面方位のウエーハも用いられていた。例えば、特開昭５６−１０９８９６号、特公平３−６１６３４号、特開平８−２６８９１号公報に記載された発明は、{１００}面または{１１１}面から一つの{１１０}面について数度傾斜した面を使用することが記載されている。しかしながら、これは一つの{１１０}面についてのみ傾斜したものであり、割れにくいウエーハとは言い難い。また上記の技術は、プロセス誘起結晶欠陥の発生防止やエピタキシャル成長時の欠陥の発生防止に関するものであった。
【００１９】
一方、面方位とウエーハの割れやすさとの関係に関し、特開平９−２６２８２５号では、ワイヤーソーで単結晶を切断する際、ソーマークと劈開方向が合致すると割れやすいことが記載されている。しかし、ここで考慮されている劈開面は、｛１００｝面に直交する｛１１０｝面のみであり、｛１００｝面と４５°の角度を有する｛１１０｝面については全く配慮されておらず、切り出されるウエーハも｛１００｝面等の低指数面からなるウエーハのみであった。
【００２０】
本発明者は、割れにくいウエーハを作製するためには｛１００｝面に直交する｛１１０｝面のみを考慮するだけでは足りず、｛１００｝面と４５°の角度を有する｛１１０｝面についても考慮する必要があることを発想し、本発明を完成させた。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明するが、本発明はこれらに限定されるものではない。
図１は、本発明における単結晶ウエーハの面方位を説明する図面である。図１中の太線で示された矢印（ベクトル）が、本発明の単結晶ウエーハの面方位（ウエーハ表面の法線方向）を示しており、［１００］軸（Ｘ軸）に対し、［０１１］方向にα（０°＜α＜９０°）、［０１−１］方向にβ（０°＜β＜９０°）、［１０−１］方向にγ（０°≦γ＜４５°）の傾斜角度を有している。
【００２２】
すなわち、この面方位からなる単結晶ウエーハは、劈開面である（０１１）面、（０１−１）面、（１０−１）面からそれぞれ角度α、β、γだけ傾斜した面を有することになり、従来の低指数の面方位のウエーハに比べ、外部からの応力に対する機械的強度が高くなる。
【００２３】
ここで、α＝βの場合にはγ＝０°となるため、このような傾斜面のウエーハの断面を[０１０]方向から見ると、劈開面である（１０−１）面と（１０１）面は、（１００）面に対してそれぞれ４５°を有する左右対称の面となる。従って、結晶の有効ボンド数がどの面方位でも差がないのであれば、γ＝０°が強度としては最も高くなると考えられる。しかしながら、実際の強度は面方位と有効ボンド数の両方で決まると考えられ、有効ボンド数は面方位により差があるため一概にγ＝０°が最適であるとは言えず、０°＜γ＜４５°の範囲であっても、高い強度が得られる。ちなみに、シリコン単結晶の場合の有効ボンド数は、（１１１）面、（１１０面）、（１００）面においてそれぞれ、１１．８×１０１４個／ｃｍ２、９．６×１０１４個／ｃｍ２、６．８×１０１４個／ｃｍ２であることが知られている。
【００２４】
また、α＞βのときのγは、図１に示された［１０−１］方向の傾斜角ではなく、[１０１]方向の傾斜角を意味する。
尚、図１の単結晶ウエーハと等価な面方位としては、結晶の対称性を考慮すると図１のベクトルをｙｚ平面に９０°ずつ回転した方向に３面存在する。
このような特定の傾斜面からなるウエーハを作製するには、通常の条件で作製された単結晶インゴットを所定の角度に傾けてスライスすればよい。シリコン単結晶の場合、通常作製されるインゴットの結晶方位としては、<１００>、<１１１>があり、その他、結晶の過剰な変形を引き起こさずに作製可能な結晶方位としては、<１１０>や<５１１>が知られている。また、単結晶を引き上げる際の種結晶として、予め数度程度のオフアングルの付いた種結晶を用いることにより、オフアングル付きの結晶を引き上げることもできるので、このような結晶を用いて、スライス時の方位調整を簡略化することもできる。
【００２５】
このような本発明の単結晶ウエーハの表面は、劈開しやすい全ての{１１０}面から傾いた面方位となるので、従来の{１００}面の単結晶ウエーハに比べて外部からの応力に対して割れにくく、厚さが薄いウエーハを作製することができる。
【００２６】
例えば、単結晶ウエーハを半導体シリコンから作製した場合には、従来の{１００}面のシリコン単結晶ウエーハでは、直径２００ｍｍのウエーハで厚さが７００〜８００μｍ程度のものを作製する必要があったのが、本発明の単結晶ウエーハではこれより薄くすることができ、例えば直径２００ｍｍのウエーハで厚さが６００μｍ以下のものとすることも可能である。そのため、一本の単結晶インゴットから作製可能なウエーハ枚数が増加し、製造コスト低減が可能となる。
【００２７】
次に、このような傾斜面（以下、（ａｂｃ）面と記載する。）をもつシリコンウエーハを用い、ＭＩＳ型半導体装置に必要なゲート絶縁膜を形成する方法について説明する。
以下のような方法で絶縁膜を形成すれば、確実にゲート絶縁膜の特性が従来に比べて劣らない面方位依存性のない絶縁膜を形成することができる。
【００２８】
図２は、本発明の単結晶ウエーハに酸化膜を形成するためのラジアルラインスロットアンテナを用いた装置の一例を示す図である。本実施形態においては、酸化膜形成時のためにＫｒをプラズマ励起ガスとして使用していることに新規な特徴がある。真空容器（処理室）１内を真空にし、シャワープレート２からＫｒガス、Ｏ２ガスを導入し、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度に設定する。
【００２９】
シリコンウエーハ等の円形状の基板３を、加熱機構を持つ試料台４上に置き、試料の温度が４００℃になるように設定する。この温度設定は２００−５５０℃程度の範囲内とすることができる。同軸導波管５から、ラジアルラインスロットアンテナ６、誘電体板７を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラズマを生成する。また、供給するマイクロ波の周波数は、９００ＭＨｚ以上１０ＧＨｚ以下程度の範囲にあれば、いずれの周波数も選択できる。
【００３０】
シャワープレート２と基板３の間隔は、本実施形態では６ｃｍにしてある。この間隔は狭いほうがより高速な成膜が可能となる。本実施形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示したが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【００３１】
ＫｒガスとＯ２ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＫｒ＊とＯ２分子が衝突し、原子状酸素Ｏ＊が効率よく発生する。この原子状酸素により、基板表面は酸化される。従来のシリコン表面の酸化は、Ｈ２Ｏ分子、Ｏ２分子により行われ、処理温度は、８００℃以上と極めて高いものであったが、本発明の原子状酸素による酸化は、５５０℃以下と十分に低い温度で可能となる。
【００３２】
Ｋｒ＊とＯ２の衝突機会を大きくするには、処理室圧力は高い方が望ましいが、あまり高くすると、発生したＯ＊同士が衝突し、Ｏ２分子に戻ってしまう。本発明者らが処理室内の圧力比をＫｒ９７％酸素３％に保って、処理室のガス圧を変えたときの、シリコン基板温度４００℃、１０分間の酸化処理により成長する酸化膜厚を測定したところ、処理室のガス圧が１Ｔｏｒｒの時に最も酸化膜は厚くなり、この圧力ないしはその近傍の酸化条件が好ましいことがわかった。この圧力条件は基板シリコンの面方位が（１００）面でも（１１１）面でも変わらず、（ａｂｃ）面においても同様であることがわかった。
【００３３】
図３には、Ｋｒ／Ｏ２高密度プラズマを用いたシリコンウエーハ表面酸化時の、Ｋｒを含有する酸化膜厚と酸化時間の関係を示す。シリコン基板は面方位（１００）面と（１１１）面及び（ａｂｃ）面のものを示している。図３には同時に従来の９００℃のドライ熱酸化による酸化時間依存性を示している。基板温度４００℃、処理室内圧力１ＴｏｒｒにおけるＫｒ／Ｏ２高密度プラズマ酸化の酸化速度は、基板温度９００℃の大気圧ドライＯ２酸化の酸化速度より、速いことが明らかである。
【００３４】
Ｋｒ／Ｏ２高密度プラズマを用いたシリコン基板表面酸化を導入する事により、表面の酸化技術の生産性も大幅に向上させることができる。従来の高温熱酸化技術では、表面に形成された酸化膜をＯ２分子やＨ２Ｏ分子が拡散によって通り抜け、シリコン／シリコン酸化膜の界面に到達して酸化に寄与するため、酸化速度は、Ｏ２や、Ｈ２Ｏ分子の酸化膜の拡散速度により律速され、酸化時間ｔに対して、ｔ１／２で増加するのが常識であったが、本発明のＫｒ／Ｏ２高密度プラズマ酸化では、酸化膜厚が、３５ｎｍまで、酸化速度は直線的である。これは原子状酸素の拡散速度がシリコン酸化膜中で極めて大きく、シリコン酸化膜を自在に通り抜けられることを意味する。
【００３５】
上記の手順で形成されるシリコン酸化膜中のＫｒ密度の深さ方向分布を、全反射蛍光Ｘ線分光装置を用いて調べた。Ｋｒ密度は、酸化膜厚が薄い領域になるほど減少し、シリコン酸化膜表面では２×１０１１ｃｍ−２程度の密度でＫｒが存在する。すなわち、このシリコン膜は膜厚が４ｎｍ以上の膜中のＫｒ濃度は一定で、シリコン／シリコン酸化膜の界面に向かって、Ｋｒ濃度は減少している膜である。
【００３６】
図４は酸化膜の界面準位密度を低周波Ｃ−Ｖ測定から求めた結果である。シリコン酸化膜の形成は図２に示した装置を用いて、基板温度４００℃で成膜した。希ガス中の酸素の分圧は３％、処理室内の圧力は１Ｔｏｒｒに固定した。比較のために、９００℃酸素１００％の雰囲気で成膜した熱酸化膜の界面準位密度も同時に示す。Ｋｒガスを用いて成膜した酸化膜の界面準位密度は、（１００）面、（１１１）面及び（ａｂｃ）面とも低く、９００℃のドライ酸化雰囲気で成膜した（１００）面に形成した熱酸化膜の界面準位密度と同等である。従って、（ａｂｃ）面においても同様に界面準位密度の低い良質な酸化膜が得られることがわかる。尚、（１１１）面に形成した熱酸化膜の界面準位密度はこれらに比べ１桁以上大きい。
【００３７】
この酸化膜の耐圧特性、リーク特性、ホットキャリア耐性、ストレス電流を流したときのシリコン酸化膜が破壊に至るまでの電荷量ＱＢＤ（Ｃｈａｒｇｅ−ｔｏ−Ｂｒｅａｋｄｏｗｎ）などの電気的特性、信頼性特性に関して、Ｋｒ／Ｏ２高密度プラズマを用いたシリコン基板表面酸化による酸化膜は、９００℃の熱酸化と同様の良好な特性が得られた。
【００３８】
上述したように、Ｋｒ／Ｏ２高密度プラズマにより成長した酸化膜は、４００℃という低温で酸化しているにもかかわらず、面方位に影響されることなく、（ａｂｃ）面においても、従来の（１００）面の高温熱酸化膜と同等ないしはより優れた特性を示している。こうした効果が得られるのは、酸化膜中にＫｒが含有されることにも起因している。酸化膜中にＫｒが含有されることにより、膜中やＳｉ／ＳｉＯ２界面でのストレスが緩和され、膜中電荷や界面準位密度が低減され、シリコン酸化膜の電気的特性が大幅に改善されるためと考えられる。特に、表面密度において５×１０１１ｃｍ−２以下のＫｒを含むことがシリコン酸化膜の電気的特性、信頼性特性の改善に寄与していると考えられる。
このゲート酸化膜を使用したＭＩＳトランジスタはどの面方位においても良好な特性を示し、（ａｂｃ）面においても（１００）面と同等の特性を得られる。
【００３９】
なお、本発明の酸化膜を実現するためには、図２の装置の他に、プラズマを用いた低温の酸化膜形成を可能とする別のプラズマプロセス用装置を使用してもかまわない。
たとえば、マイクロ波によりプラズマを励起するためのＫｒガスを放出する第１のガス放出手段と、酸素ガスを放出する前記第１のガス放出手段とは異なる第２のガス放出手段をもつ２段シャワープレート型プラズマプロセス装置で形成することも可能である。
【００４０】
次に、プラズマを用いた低温の窒化膜形成について述べる。窒化膜形成装置は図２に示したものとほとんど同じである。本実施形態においては、窒化膜形成時のためにＡｒまたはＫｒをプラズマ励起ガスとして使用する。真空容器（処理室）１内を真空にし、シャワープレート２からＡｒガス、ＮＨ３ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度に設定する。シリコンウエーハ等の円形状の基板３を、加熱機構を持つ試料台４上に置き、試料の温度が５００℃になるように設定する。この温度設定は２００−５５０℃程度の範囲内とすればよい。
【００４１】
同軸導波管５から、ラジアルラインスロットアンテナ６、誘電体板７を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラズマを生成する。また、供給するマイクロ波の周波数は、９００ＭＨｚ以上１０ＧＨｚ以下程度の範囲にあればよい。シャワープレート２と基板３の間隔は、本実施例では６ｃｍにしてある。この間隔は狭いほうがより高速な成膜が可能となる。
【００４２】
本実施形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示したが、他の方法を用いてマイクロ波を処理室内に導入してもよい。また、プラズマ励起ガスにＡｒを使用しているが、Ｋｒを用いても同様の結果を得ることができる。また、プラズマプロセスガスにＮＨ３を用いているが、Ｎ２とＨ２などの混合ガスを用いても良い。
【００４３】
ＡｒまたはＫｒとＮＨ３（またはＮ２、Ｈ２）の混合ガスの高密度励起プラズマ中では、中間励起状態にあるＡｒ＊またはＫｒ＊により、ＮＨ＊ラジカルが効率よく発生する。このＮＨ＊ラジカルにより、基板表面は窒化される。このようなシリコン窒化によれば、シリコンの面方位を選ばず、低温で高品質な窒化膜を形成することが可能となる。
【００４４】
本発明のシリコン窒化膜形成においては、水素が存在することがひとつの重要な要件である。プラズマ中に水素が存在することにより、シリコン窒化膜中および界面のダングリングボンドがＳｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果シリコン窒化膜および界面の電子トラップが無くなる。Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本発明の窒化膜に存在することはそれぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測定することで確認されている。水素が存在することで、ＣＶ特性のヒステリシスも無くなり、シリコン／シリコン窒化膜界面密度も３×１０１０ｃｍ−２と低く抑えられる。希ガス（ＡｒまたはＫｒ）とＮ２／Ｈ２の混合ガスを使用してシリコン窒化膜を形成する場合には水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップが急激に減少する。
本実施形態のシリコン窒化膜の比誘電率は７．９であり、シリコン酸化膜の約２倍のものが得られた。
【００４５】
本発明の窒化膜を実現するためには、図２の装置の他に、プラズマを用いた低温の窒化膜形成を可能とする別のプラズマプロセス用装置を使用してもかまわない。たとえば、マイクロ波によりプラズマを励起するためのＡｒまたはＫｒガスを放出する第１のガス放出手段と、ＮＨ３（またはＮ２／Ｈ２ガス）ガスを放出する前記第１のガス放出手段とは異なる第２のガス放出手段をもつ２段シャワープレート型プラズマプロセス装置で形成することも可能である。
【００４６】
次に、本発明のような（ａｂｃ）面をもつシリコンウエーハにより、太陽電池セルを製造する方法について説明する。
すでに述べたように、主表面が（ａｂｃ）面からなるシリコンウエーハはその機械的強度が高い。従って、従来太陽電池用のシリコン単結晶インゴットをスライスしていた厚さ（直径１００〜１５０ｍｍで４００〜６００μｍ程度）よりも薄くスライスすることが可能となり、例えば直径１００〜１５０ｍｍで３００〜４５０μｍ、あるいはそれ以下とすることができる。従って、その分ウエーハ収率が向上するため、コストダウンが可能となる。
【００４７】
スライスはワイヤーソーや内周刃により行われるが、スライス時の機械的衝撃により結晶に歪みが生じている。この歪みはウエーハの電気的特性を劣化させ、セルの特性にも影響を与える。従って、この歪み層を除去するため、１０〜２０μｍ程度の化学エッチングが行われる。このようなエッチングはＨＦとＨＮＯ３の混酸によって行われるのが一般的であり、その際、数１０枚のウエーハをエッチング用のキャリアに入れ、面内均一にエッチングを行うためにキャリアを回転させながらエッチングが行われる。従って、このようなエッチング工程においてもウエーハ強度が高いことは有利に作用し、たとえ薄いウエーハであっても割れにくい。また、変換効率を上げるためのテクスチャ処理と呼ばれるアルカリによるエッチングも行われる。
【００４８】
その後、通常用いられるのはｐ型のシリコンウエーハであるため、これにｎ型の不純物を拡散することによりｐｎ接合を形成し、電極形成、反射防止膜の形成を経て、太陽電池セルを作製する。
【００４９】
また、ｐ型ウエーハの表面にｎ型層、ｐ型層、ｎ型層をエピタキシャル成長により順次形成し、ｐｎｐｎ型のタンデム構造により、２０％以上の変換効率と出力電圧１．５Ｖが達成できる。
【００５０】
このように、本発明の主表面が（ａｂｃ）面からなるウエーハは、たとえ厚さを薄くしても十分にデバイスや太陽電池を作製する工程に耐えることができ、これらの著しい製造コストダウンを図ることができる。
【００５１】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００５２】
例えば、上記実施形態では、単結晶ウエーハが半導体シリコンからなる場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、シリコン以外の単結晶や化合物半導体についても適用が可能であり、本発明の範囲に含まれるものである。
【００５３】
【発明の効果】
以上のように、本発明の単結晶ウエーハは従来に比べてウエーハ厚さが薄くても、従来と同等にデバイスプロセスに耐え得る単結晶ウエーハとなる。したがって、単結晶原料のロスを従来より著しく低減することができ、またこのようなシリコンウエーハを利用することにより、ＭＩＳ型半導体装置、あるいは、製造コストを低減することが大きな課題とされている太陽電池セルを、低コストで提供することができる。
【図面の簡単な説明】
【図１】本発明の単結晶ウエーハの面方位を説明する説明図である。
【図２】本発明の単結晶ウエーハに酸化膜を形成するためのラジアルラインスロットアンテナを用いた装置の一例を示す図である。
【図３】Ｋｒ／Ｏ２高密度プラズマを用いたシリコンウエーハ表面酸化時の、Ｋｒを含有する酸化膜厚と酸化時間の関係を示した図である。
【図４】酸化膜の界面準位密度を低周波Ｃ−Ｖ測定から求めた結果を示す図である。
【符号の説明】
１…真空容器（処理室）、 ２…シャワープレート、 ３…基板、
４…試料台、 ５…同軸導波管、 ６…ラジアルラインスロットアンテナ、
７…誘電体板。

Claims (4)

  1. 半導体シリコン単結晶ウエーハの主表面が、単結晶の［１００］軸に対し、［０１１］方向にα（０°＜α＜９０°）、［０１−１］方向にβ（０°＜β＜９０°）、［１０−１］方向または［１０１］方向にγ（０°≦γ＜４５°（γ＝０°を除く））の傾斜角度を有する面または該面と等価な面であり、ウエーハの厚さ（μｍ）／ウエーハの直径（ｍｍ）≦３であることを特徴とする半導体シリコン単結晶ウエーハ。
  2. 請求項１に記載された半導体シリコン単結晶ウエーハの表面に絶縁膜を形成したものであることを特徴とする半導体シリコン単結晶ウエーハ。
  3. 前記絶縁膜がＫｒを含有するシリコン酸化膜であることを特徴とする請求項２に記載された半導体シリコン単結晶ウエーハ。
  4. 前記絶縁膜がＡｒまたはＫｒ、および水素を含有するシリコン窒化膜であることを特徴とする請求項２に記載された半導体シリコン単結晶ウエーハ。
JP2000208870A 2000-07-10 2000-07-10 半導体シリコン単結晶ウエーハ Expired - Fee Related JP3910004B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2000208870A JP3910004B2 (ja) 2000-07-10 2000-07-10 半導体シリコン単結晶ウエーハ
AU2001269469A AU2001269469B2 (en) 2000-07-10 2001-07-06 Single crystal wafer and solar battery cell
US10/332,434 US7459720B2 (en) 2000-07-10 2001-07-06 Single crystal wafer and solar battery cell
DE60139258T DE60139258D1 (de) 2000-07-10 2001-07-06 Einkristalline siliziumscheibe und solarzelle
EP01947892A EP1302976B1 (en) 2000-07-10 2001-07-06 Single crystal wafer and solar battery cell
AU6946901A AU6946901A (en) 2000-07-10 2001-07-06 Single crystal wafer and solar battery cell
KR1020037000322A KR100804247B1 (ko) 2000-07-10 2001-07-06 단결정 웨이퍼와 태양전지 셀
PCT/JP2001/005892 WO2002005335A1 (en) 2000-07-10 2001-07-06 Single crystal wafer and solar battery cell
CN018124992A CN1217380C (zh) 2000-07-10 2001-07-06 单结晶晶片
TW090116779A TW527635B (en) 2000-07-10 2001-07-09 Single crystal wafer and solar battery cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000208870A JP3910004B2 (ja) 2000-07-10 2000-07-10 半導体シリコン単結晶ウエーハ

Publications (2)

Publication Number Publication Date
JP2002025874A JP2002025874A (ja) 2002-01-25
JP3910004B2 true JP3910004B2 (ja) 2007-04-25

Family

ID=18705372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000208870A Expired - Fee Related JP3910004B2 (ja) 2000-07-10 2000-07-10 半導体シリコン単結晶ウエーハ

Country Status (9)

Country Link
US (1) US7459720B2 (ja)
EP (1) EP1302976B1 (ja)
JP (1) JP3910004B2 (ja)
KR (1) KR100804247B1 (ja)
CN (1) CN1217380C (ja)
AU (2) AU6946901A (ja)
DE (1) DE60139258D1 (ja)
TW (1) TW527635B (ja)
WO (1) WO2002005335A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060118620A (ko) 2001-12-26 2006-11-23 동경 엘렉트론 주식회사 기판 처리 방법 및 반도체 장치의 제조 방법
JP2003257984A (ja) * 2002-03-05 2003-09-12 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ及びその製造方法
JP2004319909A (ja) * 2003-04-18 2004-11-11 Tadahiro Omi 電子線露光用マスク及びその製造方法
JP4407188B2 (ja) * 2003-07-23 2010-02-03 信越半導体株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP5124189B2 (ja) * 2007-07-11 2013-01-23 シャープ株式会社 光電変換素子の製造方法
JP2010251667A (ja) * 2009-04-20 2010-11-04 Sanyo Electric Co Ltd 太陽電池
JP5485060B2 (ja) * 2010-07-28 2014-05-07 三洋電機株式会社 太陽電池の製造方法
JP6091108B2 (ja) * 2012-08-03 2017-03-08 アズビル株式会社 シリコンチューブの製造方法
JP6502399B2 (ja) * 2017-02-06 2019-04-17 Ｊｘ金属株式会社 単結晶シリコンスパッタリングターゲット
JP6546953B2 (ja) 2017-03-31 2019-07-17 Ｊｘ金属株式会社 スパッタリングターゲット−バッキングプレート接合体及びその製造方法
CN111364097A (zh) * 2020-04-15 2020-07-03 晶科能源有限公司 一种定向凝固铸锭的单晶硅籽晶、硅锭、硅块、硅片及其制备方法和应用

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925107A (en) * 1974-11-11 1975-12-09 Ibm Method of stabilizing mos devices
JPS5389367A (en) * 1977-01-18 1978-08-05 Hitachi Cable Ltd Substrate crystal for semiconductor epitaxial growth
US4255212A (en) * 1979-07-02 1981-03-10 The Regents Of The University Of California Method of fabricating photovoltaic cells
JPS56109896A (en) 1980-02-01 1981-08-31 Hitachi Ltd Semiconductor single crystal and its growing method
JPS58128775A (ja) * 1982-01-28 1983-08-01 Toshiba Corp 太陽電池の製造方法
JPS6265996A (ja) * 1985-09-18 1987-03-25 Toshiba Corp 化合物半導体結晶層の製造方法
JPS62226891A (ja) * 1986-03-28 1987-10-05 Shin Etsu Handotai Co Ltd 半導体装置用基板
US4824489A (en) * 1988-02-02 1989-04-25 Sera Solar Corporation Ultra-thin solar cell and method
JPH02180796A (ja) * 1988-12-29 1990-07-13 Sharp Corp 炭化珪素単結晶の製造方法
JPH02133926A (ja) * 1988-11-15 1990-05-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JPH0361634A (ja) 1989-07-27 1991-03-18 Honda Motor Co Ltd 車載エンジンの制御弁制御方法
US5067985A (en) * 1990-06-08 1991-11-26 The United States Of America As Represented By The Secretary Of The Air Force Back-contact vertical-junction solar cell and method
JPH08760B2 (ja) * 1991-03-14 1996-01-10 信越半導体株式会社 シリコンウェーハの品質検査方法
JPH0590117A (ja) * 1991-09-27 1993-04-09 Toshiba Corp 単結晶薄膜半導体装置
JPH05343321A (ja) * 1992-06-08 1993-12-24 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体基板及びその製法
JP3081706B2 (ja) 1992-06-12 2000-08-28 株式会社東芝 半導体装置用基板
JPH06265996A (ja) * 1993-03-12 1994-09-22 Canon Inc カメラ
JP3634400B2 (ja) * 1994-04-18 2005-03-30 セイコーエプソン株式会社 バルーン流体吐出装置およびその製造方法
JP2789301B2 (ja) 1994-07-21 1998-08-20 住友シチックス株式会社 半導体基板とその製造方法
JPH0888272A (ja) * 1994-09-19 1996-04-02 Shin Etsu Handotai Co Ltd 半導体集積回路用基板の製造方法
CA2172233C (en) * 1995-03-20 2001-01-02 Lei Zhong Slant-surface silicon wafer having a reconstructed atomic-level stepped surface structure
JP4026182B2 (ja) * 1995-06-26 2007-12-26 セイコーエプソン株式会社 半導体装置の製造方法、および電子機器の製造方法
JP3397968B2 (ja) 1996-03-29 2003-04-21 信越半導体株式会社 半導体単結晶インゴットのスライス方法
JP3351679B2 (ja) * 1996-05-22 2002-12-03 株式会社リコー 多結晶シリコン薄膜積層体の製造方法及びシリコン薄膜太陽電池
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
FR2769640B1 (fr) * 1997-10-15 1999-12-17 Sgs Thomson Microelectronics Amelioration de la resistance mecanique d'une tranche de silicium monocristallin
JPH11162859A (ja) * 1997-11-28 1999-06-18 Canon Inc シリコン結晶の液相成長方法及びそれを用いた太陽電池の製造方法
JPH11162973A (ja) * 1997-11-28 1999-06-18 Nec Corp 半導体装置の製造方法
JP2000150512A (ja) * 1998-04-06 2000-05-30 Tadahiro Omi シリコン窒化膜及びその形成方法並びに半導体装置
JP3456143B2 (ja) * 1998-05-01 2003-10-14 信越半導体株式会社 積層材料および光機能素子
JP3255114B2 (ja) * 1998-06-18 2002-02-12 信越半導体株式会社 窒素ドープした低欠陥シリコン単結晶の製造方法
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
JP4084916B2 (ja) * 2000-06-21 2008-04-30 株式会社東洋新薬 麦若葉由来の素材を含む抗高血圧食品
US6547875B1 (en) * 2000-09-25 2003-04-15 Mitsubishi Materials Silicon Corporation Epitaxial wafer and a method for manufacturing the same

Also Published As

Publication number Publication date
KR100804247B1 (ko) 2008-02-20
TW527635B (en) 2003-04-11
CN1440565A (zh) 2003-09-03
EP1302976A4 (en) 2007-09-12
JP2002025874A (ja) 2002-01-25
CN1217380C (zh) 2005-08-31
US20030160304A1 (en) 2003-08-28
EP1302976A1 (en) 2003-04-16
AU2001269469B2 (en) 2006-11-02
WO2002005335A1 (en) 2002-01-17
DE60139258D1 (de) 2009-08-27
KR20030026969A (ko) 2003-04-03
AU6946901A (en) 2002-01-21
EP1302976B1 (en) 2009-07-15
US7459720B2 (en) 2008-12-02

Similar Documents

Publication Publication Date Title
US6470824B2 (en) Semiconductor manufacturing apparatus
KR100746120B1 (ko) 반도체 디바이스의 제조 방법, 플라즈마 처리 방법, 및게이트 절연막 형성 방법
EP0584230B1 (en) Oxides and nitrides of metastabile group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof
JP3910004B2 (ja) 半導体シリコン単結晶ウエーハ
US20080210975A1 (en) Method of fabricating heteroepitaxial microstructures
EP0780889B1 (fr) Procédé de depôt sélectif d&#39;un siliciure de métal réfractaire sur du silicium
Wong et al. The poly‐single crystalline silicon interface
US8592953B2 (en) Structures including passivated germanium
US7211499B2 (en) Methods of forming silicon dioxide layers, and methods of forming trench isolation regions
JPH05217893A (ja) 半導体基材の作製方法
CN110199380A (zh) 在碳化硅上制造绝缘层的方法
KR102037589B1 (ko) 표면 조도가 개선된 반도체 구조체 및 이의 제조 방법
JP2005005711A (ja) Ｓｏｉウェーハおよびその製造方法
CN114188362A (zh) 一种特殊结构的soi及其制备方法
CN112599408A (zh) 具有复合氧化层的碳化硅金属氧化物半导体制备方法
CN116864379B (zh) 欧姆接触电极的制备方法
KR20200026836A (ko) 반도체 온 절연체 구조의 제조 방법
WO2023047864A1 (ja) 窒化物半導体基板及びその製造方法
Caron-Popowich et al. Comparison of Pd/Inp and Pd/GaAs Thin-Film Systems for Device Metallization
JP2003110101A (ja) 半導体装置及びその製造方法
JPS59127841A (ja) 半導体装置の製造方法
JPH07211602A (ja) 半導体基体の製造方法
JPH05217993A (ja) 半導体基板とその作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070123

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3910004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140202

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees