KR20060118620A - 기판 처리 방법 및 반도체 장치의 제조 방법 - Google Patents

기판 처리 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20060118620A
KR20060118620A KR1020067021979A KR20067021979A KR20060118620A KR 20060118620 A KR20060118620 A KR 20060118620A KR 1020067021979 A KR1020067021979 A KR 1020067021979A KR 20067021979 A KR20067021979 A KR 20067021979A KR 20060118620 A KR20060118620 A KR 20060118620A
Authority
KR
South Korea
Prior art keywords
plasma
hydrogen
substrate
gas
semiconductor device
Prior art date
Application number
KR1020067021979A
Other languages
English (en)
Inventor
다쿠야 스가와라
세이지 마쓰야마
마사루 사사키
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20060118620A publication Critical patent/KR20060118620A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 소자가 형성된 전자 디바이스용 기판을 수소 라디칼(중수소 포함 라디칼)에 대하여 폭로하는 기판 처리 방법에 있어서, 평면 안테나에 마이크로파를 방사함으로써 형성되는 플라즈마에 의해, 상기 수소 라디칼을 여기한다.

Description

기판 처리 방법 및 반도체 장치의 제조 방법{SUBSTRATE PROCESSING METHOD AND FABRICATION METHOD FOR SEMICONDUCTOR DEVICE}
도 1a 내지 도 1h는 본 발명에 따른 수소 신터 처리의 대표적인 적용례인 n-MOSFET의 제조 공정을 도시한 도면이다.
도 2는 본 발명에서 사용되는 마이크로파 플라즈마 처리 장치의 구성을 도시한 도면이다.
도 3은 도 1a 내지 도 1h의 반도체 장치 제조 공정에서 생기는 문제를 설명하는 도면이다.
도 4는 본 발명의 제1 실시예를 설명하는 도면이다.
도 5는 본 발명의 제1 실시예를 설명하는 다른 도면이다.
도 6a 및 도 6b는 본 발명의 제2 실시예를 설명하는 도면이다.
도 7은 본 발명을 DRAM에 적용한 경우를 도시한 도면이다.
본 발명은 일반적으로 전자 디바이스의 제조에 관한 것으로, 특히 반도체 장치가 형성된 전자 디바이스용 기판을 수소 라디칼에 폭로(暴露)하는 기판 처리 방 법에 관한 것이다.
반도체 장치의 제조 공정에 있어서는, 여러 가지 반도체 장치가 형성된 전자 디바이스용 기판을 수소 분위기 중에서 열처리하는 수소 신터 처리가 불가결하다. 이러한 수소 신터 처리를 함으로써, 예컨대 MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)에 있어서는 채널 기판과 게이트 절연막과의 계면 영역에 존재하는 댕글링 결합이 수소 라디칼에 의해 종단되고, 이러한 댕글링 결합에 전하가 포획됨에 의한 반도체 장치의 전기 특성의 악화가 억제된다.
수소 신터 처리가 이용되는 반도체 장치는 다양하게 존재한다. 이러한 반도체 장치의 구체적인 예로서는 고속 동작이 요구되는 논리 디바이스, 전극간 절연막으로서 고유전율 물질(High-k)이 이용되는 DRAM으로 대표되는 메모리 디바이스, 유리 기판상에 형성되는 박막 트랜지스터(TFT : Thin Film Transistor) 등이 있다. 이하에 이들 반도체 장치가 수소 신터를 필요로 하는 이유를 해설한다.
한편, DRAM의 메모리 셀에 사용되는 전극간 절연막으로서는 Ta2O5 등의 고유전율 물질(Hing-k)이 이용되고 있다. 그러나, 다량의 수소 라디칼이 존재하는 조건하에서 이러한 고유전율 물질을 포함하는 반도체 장치의 처리(예컨대, 에칭이나 수소 신터 처리)가 이루어지면, 누설 전류의 증대, 유전률의 저하와 같은 특성 악화가 생기기 쉽다[쯔쿠네아쯔히로(筑根敦弘), 「Cu 다마신(상감) 형성 프로세스」 제8회 반도체 프로세스 심포지움, 1999년 9월 20일, 21일, pp. 71-79].
또한 TFT는 유리 기판상에 형성되기 때문에, 400℃ 이하의 저온에서의 처리 가 필수이다. 그러나, 이러한 온도 영역에서 양호한 특성을 갖는 산화막을 열산화에 의해 형성하는 것은 불가능하며, 현재는 CVD법이나 플라즈마산화법에 의해 형성된 산화막을 게이트 절연막으로서 이용하고 있다. 그러나, 이들 방법으로 제작된 산화막의 절연 특성은 열산화막과 비교하면 크게 뒤떨어져, 누설 전류의 증대에 기인한 소비 전력의 증가 등의 문제가 생기며, 저소비 전력이 요구되는 휴대단말에의 응용에 지장을 초래한다(N. Sano, M. Sekiya, M. Hara, A. Kohno and T. Sameshima, "Improvement of SiO2/Si interface by low-temperature annealing in wet atmosphere" Applied Physics Letters, volume 66, Number 16, 1995, pp. 2107-2109).
이러한 게이트 절연막의 특성을 향상시키기 위해서, 열처리에 의한 수소 신터 처리가 이용되어 왔다. 그러나, 열처리에 의해 수소 라디칼을 발생시키고자 하면 450℃ 이상의 고온이 필요하게 되기 때문에, 저온 프로세스가 필수적인 SiGe 기판이나 TFT에의 응용은 곤란하게 된다. 또한, 열처리에 의한 수소 신터를 이용하는 경우, 수소 라디칼은 주로 온도에 의해서 제어되지만, DRAM과 같이 열에 강한 물질(열 안정성이 높은 물질)과 열에 약한 물질(열 안정성이 낮은 물질)이 혼재된 반도체 장치 형성에 있어서는, 최적의 프로세스를 확립하는 것은 곤란하다. 또한 DRAM의 전극간 절연막으로서 이용되고 있는 High-k 물질은 차세대의 게이트 절연막으로서도 유망하지만, 이들 물질은 성막후에 고온 처리를 실시함으로써 결정화나 실리콘과 반응함에 의한 산화막 두께의 증대 등의 문제를 안고 있기 때문에, 열에 의한 수소 신터 처리를 High-k 게이트 절연막을 탑재한 반도체 장치에 이용하는 것은 곤란하다는 것이 예상된다.
전술한 결점을 보충하는 프로세스로서 기판 온도 300℃ 정도의 H2O 분위기하에서 어닐링을 실시하는 웨트 어닐링이 제안되어 있지만(Sano et al., op cit., 및 D. Tchikatilov, Y.F. Yang 및 E.S. Yang, Appl. Phys. Lett. 69(17), 21 October, 1996), 어닐링 시간이 3시간 정도로 길기 때문에, 양산에 이용하는 것은 곤란하다고 생각된다.
그래서, 가장 유력한 수소 라디칼 형성 방법으로서, 400℃이하의 저온에서 수소 라디칼을 용이하게 형성, 제어할 수 있는 플라즈마를 이용하는 방법이 주목받고 있다. 플라즈마를 이용한 수소 라디칼 형성은 이미 다수 보고되어 있는데, 이들 플라즈마는 클리닝을 목적으로 하여 개발된 수법으로(Y. Aoki, S. Aoyama, H. Uetake, K. Morizuka and T. Ohmi, "In situ substrate surface cleaning by low-energy ion bombardment for high quality thin film formation", J. Vac. Sci. Technol. A 11(2), Mr/Apr 1993, pp. 307-313), 높은 전자 온도에 기인한 플라즈마 손상이나 대면적화가 곤란한 등의 문제를 안고 있다.
이에 대하여, 최근, 게이트 절연막 형성을 목적으로 한 플라즈마 처리 방법으로서 평면 안테나와 마이크로파를 이용한 플라즈마 형성 방법이 제안되어 있다.
이 방법에서는 He, Ne, Ar, Kr, Xe 등의 희가스를 산소 혹은 질소를 포함하는 가스와 함께 피처리 기판의 상부에 설치된 링형의 샤워 플레이트로부터 처리 기 판과 샤워 플레이트 사이의 공간에 공급한다. 이러한 샤워 플레이트의 상부에 설치된 평면 안테나 부재(슬롯 플레인 안테나; SPA)의 배후에서 마이크로파를 조사함으로써, 안테나를 통해 마이크로파를 도입한다. 이 마이크로파를 이용하여 상기 공간에 있어서 희가스를 플라즈마 여기하고, 이에 따라 산소를 포함하는 가스나 질소를 포함하는 가스의 라디칼, 예컨대 산소 라디칼 O*이나 질소 라디칼 N*을 형성하여, 실리콘 기판 표면을 산화 혹은 질화하는 기술이 제안되어 있다.
이 방법에 의해서 형성된 플라즈마는 전자 밀도가 높기 때문에 낮은 기판 처리 온도에서도 다량의 라디칼이 생성된다. 또한 전자 온도가 낮기 때문에, 다른 플라즈마 형성 방법에서 문제가 되는 플라즈마 손상이 낮다. 더욱이, 평면 안테나를 전파한 마이크로파가 플라즈마를 대면적에 있어서 균일하게 형성하기 위해서, 300 mm 지름의 웨이퍼나 대형 TFT 표시 장치용 기판 등의 대면적 기판에의 응용이라는 점에서도 우수하다는 것이 보고되어 있다(Katsuyuki Sekine, Yuji Saito, Masaki Hirayama and Tadahiro Ohmi, J. Vac. Sci. Technol. A 17(5), Sep/Oct 1999, pp. 3219-3133).
이러한 기술을 사용함으로써, 전자 디바이스용 기판 표면을 400℃ 이하의 낮은 기판 온도라도 직접 산화 혹은 질화 처리하는 것이 가능하게 되고 있다.
최근, 논리 디바이스의 고속화를 목표로 하여, Si 웨이퍼 상에 성막된 SiGe(실리콘 게르마늄) 결정막을 기판으로서 이용한 MOSFET의 개발이 이루어지고 있다. SiGe 결정막을 채널층에 이용함으로써 p 채널의 이동도가 상승하는 점에서, 고속의 MOSFET의 실현이 기대되고 있다.
이 구조를 이용하는 경우, SiGe 결정막 상에 게이트 절연막으로서 산화막을 형성해야 하지만, 열 산화에 의한 게이트 산화막을 형성하면 SiO2와 GeO2의 혼재층이 형성되어 버려, 순수한 SiO2막과 비교하여 절연 특성이 악화된다. 그래서 저온에서 산화막의 형성이 가능한 CVD(Chemical Vapor Deposition)법이나 플라즈마 산화에 의한 산화막 형성 등이 시도되고 있다. 이들 산화막의 절연 특성은 SiO2과 GeO2의 혼재층보다도 우수하지만, 순수한 열 산화막과 비교한 경우에 절연 특성이 뒤떨어지기 때문에, 실용화에 견딜 수 있는 동작 특성은 얻지 못하고 있다(T. Nagal, X. Chen, S.K. Banerjee, "Improving SiO2/SiGe interface of SiGe p-metal-oxide-silicon field-effect transistors using water vapor annealing", Applied Physics Letters, vol. 80, Number 10, 2002, pp. 1773-1775).
그래서, 본 발명은 상기한 과제를 해결한 신규하고 유용한 기판 처리 방법을 제공하는 것을 개괄적 과제로 한다.
본 발명의 보다 구체적인 과제는, Si 기판, SiGe 기판, 유리 기판 등으로 대표되는 전자 디바이스용 기판을 수소 라디칼(수소 이온을 포함)로 처리하는 방법에 있어서, 온도 이외의 제어 방법, 예컨대 압력이나 가스 유량 등으로 수소 라디칼의 생성을 효과적으로 제어하는 방법을 제공하는 데에 있다.
본 발명의 그 밖의 과제는, 반도체 소자가 형성된 전자 디바이스용 기판에 대하여, 낮은 기판 처리 온도로, 더구나 기판에 손상을 주는 일없이, 수소 신터 처리를 하는 것이 가능한 기판 처리 방법을 제공하는 데에 있다.
본 발명의 다른 과제는, 반도체 장치가 형성된 전자 디바이스용 기판에 대하여, 낮은 기판 처리 온도로 수소 신터 처리를 하는 것이 가능한 기판 처리 방법으로서, 열에 의한 특성 악화가 현저한 SiGe 기판이나 유리 기판 등에 특히 적합하게 이용되는 방법을 제공하는 데에 있다.
본 발명의 다른 과제는, 반도체 장치가 형성된 전자 디바이스용 기판에 대하여, 낮은 기판 처리 온도로 수소 신터 처리를 하는 것이 가능한 기판 처리 방법으로서, 열 이외의 방법으로 수소 라디칼 생성을 제어할 필요가 있는 High-k 물질을 용량 중의 전극간 절연막으로서 포함한 DRAM이나 MOSFET 중의 게이트 절연막으로서 포함한 차세대 논리 디바이스 등의 반도체 장치에 특히 적합하게 이용되는 방법을 제공하는 데에 있다.
본 발명의 다른 과제는, 열CVD법이나 플라즈마법, 핫와이어법 등에 의해 낮은 기판 온도로 형성된 게이트 절연막을 포함하는 반도체 장치에 있어서, 게이트 절연막과 기판 사이, 혹은 게이트 절연막과 게이트 전극 사이의 계면 근방, 혹은 게이트 절연막 중이나 게이트 전극 중에 존재하는 댕글링 결합을 낮은 기판 처리 온도에 의한 수소 신터 처리를 행함으로써 종단하여, 반도체 장치의 전기 특성의 악화를 보상하는 것이 가능한 반도체 장치의 제조 방법을 제공하는 데에 있다.
본 발명의 다른 과제는, 반도체 장치가 형성된 전자 디바이스용 기판을 수소 라디칼(수소 이온을 포함)에 대하여 폭로하는 기판 처리 방법으로서, 상기 수소 라 디칼은, 플라즈마에 의해 여기되는 것을 특징으로 하는 기판 처리 방법을 제공하는 데에 있다.
본 발명의 다른 과제는, 반도체 장치가 형성된 전자 디바이스용 기판을 수소 라디칼(수소 이온을 포함)에 대하여 폭로하는 기판 처리 방법으로서, 상기 수소 라디칼은 마이크로파 플라즈마에 의해 여기되는 것을 특징으로 하는 기판 처리 방법을 제공하는 데에 있다.
본 발명의 다른 과제는, 반도체 장치가 형성된 전자 디바이스용 기판을 수소 라디칼(수소 이온을 포함)에 대하여 폭로하는 기판 처리 방법으로서, 상기 수소 라디칼은, 평면 안테나(Slot Plane Antenna : SPA)에 마이크로파를 조사함으로써 형성된 플라즈마에 의해 여기되는 것을 특징으로 하는 기판 처리 방법을 제공하는 데에 있다.
이해할 수 있는 바와 같이, 이 기술은 전술한 저온 산화막 형성에 적용할 수 있고, 또한 수소 신터를 목표로 하는 수소 라디칼 형성 방법으로서 이용될 것이다.
(제1 실시예)
도 1a 내지 도 1h는 본 발명에 의한 수소 신터 공정의 대표적 응용예로서, n형 MOSFET의 제조 공정을 도시하고, 또 도 2는 본 발명에 사용되는 수소 라디칼 형성 장치인 마이크로파와 평면 안테나를 이용한 플라즈마 형성 장치의 한 형태를 도시한다.
처음에 도 2를 참조하면, 마이크로파 플라즈마 처리 장치(10)는 피처리 기 판(W)을 유지하는 기판 유지대(12)가 형성된 처리 용기(11)를 지니고, 처리 용기(11)는 배기 포트(11A)에서 배기된다.
상기 처리 용기(11) 상에는 상기 기판 유지대(12) 상의 피처리 기판(W)에 대응하여 개구부가 형성되어 있고, 상기 개구부는 알루미나 등의 저손실 세라믹으로 이루어지는 커버 플레이트(13)에 의해 막혀 있다. 또한 커버 플레이트(13) 아래에는, 상기 피처리 기판(W)에 대면하도록, 가스 도입로와 이것에 연통하는 다수의 노즐 개구부를 형성한, 알루미나 등의 저손실 세라믹으로 이루어지는 샤워 플레이트(14)가 형성되어 있다.
상기 커버 플레이트(13) 및 샤워 플레이트(14)는 마이크로파 창을 형성하고, 상기 커버 플레이트(14)의 외측에는, 레이디얼 라인 슬롯 안테나 혹은 혼 안테나 등의 마이크로파 안테나(15)가 형성되어 있다.
동작시에는, 상기 처리 용기(11) 내부의 처리 공간은 상기 배기 포트(11A)를 통해 배기함으로써 소정의 처리압으로 설정되고, 상기 샤워 플레이트(14)로부터 아르곤이나 Kr 등의 불활성 가스와 함께, 전술한 게이트 절연막 형성을 목적으로 한 플라즈마 처리 방법에서는 산소를 포함한 가스가 도입된다. 한편, 후에 설명하는 것과 같이, 본 발명에서 제안하는 수소 라디칼 생성을 목적으로 한 플라즈마 처리 방법에서는, 불활성 가스와 함께 도입되는 가스로서, 수소 가스가 적합하게 이용된다.
또한 상기 안테나(15) 상부로부터 주파수가 수 ㎓인 마이크로파를 조사한다. 조사된 마이크로파는 안테나를 직경 방향으로 전파하여, 안테나 하부로 방사되고, 커버 플레이트(13)를 등화하여 처리 용기(11) 중에 도입된다. 이 때, 마이크로파가 안테나를 통해 도입되고 있기 때문에 고밀도, 저전자 온도의 플라즈마가 발생하고, 또한 이 플라즈마는 안테나 면적에 비례한 광범위한 영역에서 균일한 분포로 된다. 따라서, 도 2의 기판 처리 장치를 이용함으로써 300 ㎜ 지름 웨이퍼나 대형 TFT 표시용 기판 등의 대면적 처리가 가능하게 되고, 또한 플라즈마의 전자 온도가 낮기 때문에, 피처리 기판(W)이나 처리 용기(11) 내벽의 손상을 피할 수 있다. 또한, 형성된 라디칼은 피처리 기판(W)의 표면을 따라서 직경 방향으로 흘러, 신속하게 배기되기 때문에, 라디칼의 재결합이 억제되어, 효율적이고 매우 한결같은 기판 처리가 600℃ 이하의 저온에 있어서 가능하게 된다.
다음에 도 1a 내지 도 1h를 참조하면, 도 1a의 공정에서는 기판에 비저항이 1∼30Ω㎝인 (100)면방위를 갖는 p형의 실리콘 기판(21)을 이용하여, 상기 실리콘 기판(21) 상에 STI 혹은 LOCOS 공정에 의해 소자 분리 구조(21S)를 형성한다. 또한 상기 소자 분리 구조(21S)에 의해 구획되는 소자 영역(21C) 중에는 붕소(B)에 의한 채널 도핑이 실시된다. 도 1a의 공정에서는, 상기 실리콘 기판(21)의 표면에는, 후에 실행되는 게이트 절연막 형성 공정의 예비 공정으로서 희생 산화막(20)이 형성되어 있다.
이어서 도 1b의 공정에서는, APM(암모니아와 과산화수소와 순수한 물의 혼합액)와 HPM(염산, 과산화수소수 및 순수한 물의 혼합액)과 DHF(불산과 순수한 물의 혼합액)을 조합한 RCA 세정을 사용하여, 도 1a의 구조에 대하여 게이트 절연막 성막전 세정이 이루어져, 상기 희생 산화막(20)이 금속이나 유기물, 파티클 등의 오 염 요소와 함께 제거되어, 신선한 실리콘 기판(21)의 표면이 노출된다. 이 공정에서는 필요에 따라서 SPM(황산과 과산화수소수의 혼합액), 오존수, FPM(불산과 과산화수소수와 순수한 물의 혼합액), 염산수(염산과 순수한 물의 혼합액), 유기 알칼리 등을 사용하는 경우도 있다.
다음에 도 1c의 공정에서 상기 실리콘 기판(21)의 표면 상에 게이트 산화막(22)이 형성된다. 예컨대 도 1b의 RCA 세정이 이루어진 기판을 850℃의 온도로 유지하여, 700 ㎩의 압력하, H2/O2 가스 유량비가 100/700 SCCM인 분위기하에서 2분간의 산화 처리를 행함으로써 2 ㎚ 정도 막 두께의 열산화막이 상기 게이트 산화막(22)으로서 형성된다.
다음에 도 1d의 공정에서 도 1c의 게이트 산화막(22) 상에 게이트 전극을 구성하는 폴리실리콘막(23)이 CVD법에 의해 퇴적된다. 예컨대 상기 게이트 산화막(22)이 형성된 실리콘 기판(21)을 620℃의 온도로 유지하여, 실란 가스를 30 ㎩의 압력하에서 도입함으로써 상기 게이트 산화막(22) 상에 폴리실리콘막(23)이 150 ㎚의 막 두께로 형성된다.
그 후, 도 1e의 공정에 있어서 상기 폴리실리콘막(23)을 레지스트 프로세스에 의해 패터닝함으로써 상기 실리콘 기판(21) 상에 게이트 전극 패턴(23A) 및 게이트 산화막 패턴(22A)를 형성하고, 또한 도 1f의 공정에 있어서 상기 소자 영역(21C) 중에 As나 P 등, p형 불순물 원소의 이온 주입을 하고, 계속해서 열처리에 의해 주입된 불순물 원소의 활성화를 행함으로써 상기 실리콘 기판(21) 중에 상기 게이트 전극(23A)의 양측에 소스 영역 혹은 드레인 영역이 되는 n형 확산 영역(21A, 21B)을 형성한다.
또한 도 1g의 공정에 있어서 도 1f의 구조 상에 상기 게이트 전극(23A)을 덮도록 TEOS 등의 저유전율 막으로 이루어지는 층간 절연막(24)을 형성하고, 또한 상기 층간 절연막(23) 중에 상기 확산 영역(21A, 21B) 및 게이트 전극(23A)을 노출하는 컨택트 홀을 각각 선택 에칭에 의해 형성하며, 또한 상기 컨택트 홀을 사선으로 나타내는 전극 재료에 의해 충전함으로써 원하는 MOSFET를 얻을 수 있다.
그런데 도 1g의 MOSFET 형성에는 선택 에칭이나 레지스트 제거 공정에서 사용되는 애싱 공정에 있어서 플라즈마 처리가 사용된다. 그러나, 이러한 플라즈마 처리에 의해, 게이트 산화막(22)과 실리콘 기판(21)의 계면 근방에 있어서 계면 준위의 증가 등, MOSFET의 특성 악화가 생기는 경우가 있다. 이 때문에, 종래의 반도체 장치의 제조 공정에서는 얻어진 도 1g에 도시하는 반도체 구조에 대하여 수소 신터 처리를 하고 있다.
도 3은 도 1e와 같은 식의 구조를 갖는 n형 MOS 커패시터의 C-V 특성을 도시한다. 다만 도 3에서, 종축은 p형 실리콘 기판(21), 게이트 산화막(22) 및 n형 폴리실리콘 게이트 전극(23A)으로 구성되는 MOS 커패시터의 캐패시턴스를, 횡축은 상기 폴리실리콘 게이트 전극(23A)에 인가되는 게이트 전압을 나타낸다. 다만 도 3의 예에서는 게이트 산화막(22)의 면적을 100 ㎛2로 하고, 100 ㎑와 250 ㎑의 측정 주파수를 사용한 2주파 해석법을 사용하여 해석했다(Akio Nara, Naoki Yasuda, Hideki Satake and Akira Toriumi, "A Guidance for Accurate Two-Frequency Capacitance Measurement for Ultra-Thin Gate Oxide", Extended Abstracts of Solid State Devices and Materials, 2000, pp. 452-453).
도 3을 참조하면, 앞서 설명한 수소 신터 처리를 하지 않은 경우, -0.5V 내지 +0.5 V의 게이트 전압에 대응하는 공핍측 영역에 있어서, 계면 준위에 기인하는 큰 용량의 존재가 확인된다.
이에 대하여, 도 1g의 구조를 450℃의 온도로 가열하고, H2/N2 비가 0.5%인 분위기 중에 30분간 방치함으로써, 도 1h에 도시하는 수소 신터 처리를 한 경우, 도 3에 도시한 바와 같이 공핍 영역에 있어서의 계면 준위에 기인하는 용량은 저감하여, 양호한 C-V 특성을 얻을 수 있음을 알 수 있다.
이와 같이, 양호한 계면 특성을 갖는 MOSFET를 제작하기 위해서는, 도 1h에 도시하는 수소 신터 처리가 불가결하다. 그러나 종래의 열 프로세스에 의한 수소 신터 처리에서는 400℃ 이상의 고온이 필요하며, 유리 기판을 이용한 TFT나 열 안정성이 우수한 재료와 뒤떨어지는 재료가 혼재하는 DRAM 등의 반도체 장치의 제조에 있어서는, 열 프로세스에 의한 수소 신터 처리를 적합하게 사용하기 어렵게 되고 있다.
도 4는 도 2의 기판 처리 장치(10)를 사용한 본 발명의 제1 실시예에 의한 수소 라디칼 제어 방법을 도시한다. 다만, 도 4에서, 횡축은 처리 압력을, 종축은 OES(Optical Emission Spectroscopy)로 관측된 수소 라디칼의 발광 강도를 나타낸 다. 다만 도 4의 실험에서는, 도 2의 샤워 플레이트(14)에 공급되는 수소 가스의 Ar 가스에 대한 비율을 1%로 하고, 상기 안테나(15)에는 2.45 ㎓의 마이크로파를 2000 W의 파워로 조사하고 있다.
도 4를 참조하면, 기판 온도가 250℃라도 400℃의 기판 온도를 사용한 경우와 동등한 발광 강도를 얻을 수 있고, 도 2의 기판 처리 장치(10)를 사용하여 수소 라디칼을 발생시킴으로써, 낮은 기판 온도에 있어서도 충분한 수소 라디칼을 발생할 수 있음을 알 수 있다. 또한 도 4로부터, 프로세스압을 변화시킴으로써 생성하는 수소 라디칼의 양이 크게 변화되고, 예컨대 프로세스압을 13.3 ㎩(100 mTorr)에서 267 ㎩(2 Torr)로 변화시킴으로써 수소 라디칼의 발광 강도가 5배로 증가하는 것을 알 수 있다. 이것은, 종래의 온도 제어 이외의 방법에 의해 수소 라디칼의 생성량을 제어할 수 있을 가능성을 보이는 것으로, 특히 도 4의 관계는, 250℃의 낮은 기판 온도에 있어서도 수소 라디칼의 생성량을, 기판 처리 장치(10) 중에 있어서의 프로세스압의 제어에 의해, 기판 온도가 400℃인 경우와 마찬가지로, 더구나 임의로 제어할 수 있음을 보이고 있다.
도 5는, 도 2의 기판 처리 장치(10)에 있어서 측정된 전자 온도와 전자 밀도의 관계를 도시한다.
도 5를 참조하면, 도 2의 기판 처리 장치(10)를 사용함으로써, 1.5 eV 이하의 전자 온도를 갖는 플라즈마를, 1011 ㎝-3 이상의 전자 밀도로 형성할 수 있음을 알 수 있다. 이것은, 본 발명에 의해, 다른 플라즈마 형성 방법보다도 전자 온도가 낮고, 따라서 플라즈마 손상이 적은 조건으로, 충분한 양의 수소 라디칼을 형성할 수 있음을 의미하고 있다.
이와 같이 본 발명에서는, 수소 라디칼을 발생시킬 때에 도 2의 기판 처리 장치(10)를 사용하여 플라즈마를 형성함으로써, 형성되는 플라즈마의 전자 온도를 제어할 수 있고, 또한 다른 플라즈마 형성 방법을 사용한 경우에 생긴다고 생각되는 하전 입자에 의한 반도체 장치의 손상 문제를 피하는 것이 가능하게 된다.
또 본 실시예에서는 압력 제어에 의해 수소 라디칼의 생성량을 제어했지만, 가스 유량이나 마이크로파 파워를 변화시킴에 의해서도, 수소 라디칼의 생성량을 제어하는 것이 가능하다.
또한 본 실시예에서는 수소 라디칼의 생성을, 중수소를 포함하는 분위기를 사용하여 행하는 것도 가능하다. 이 경우에는 분위기 중에는 중수소 라디칼 D*이 형성된다.
또한 상기 수소 라디칼을 포함하는 분위기는, 수소 이온을 포함하는 것도 가능하다.
(제2 실시예)
도 6a 및 도 6b는 도 2의 기판 처리 장치(10)를 사용한 본 발명의 한 실시예에 의한 수소 신터 처리를 도시한다. 다만 먼저 설명한 부분에 대응하는 부분에는 동일한 참조 부호를 붙여, 설명을 생략한다.
도 6a를 참조하면, 도 1g의 반도체 장치 구조가 형성된 실리콘 기판(21)은 상기 피처리 기판(W)으로서 상기 기판 처리 장치(10)의 처리 용기(11) 중에 도입되고, 상기 샤워 플레이트(14)로부터 Ar 혹은 Kr 등의 희가스와 수소의 혼합 가스를 도입하여, 이것을 2.45 ㎓ 혹은 8.3 ㎓의 마이크로파로 여기함으로써 수소 라디칼 H*이 형성된다.
예컨대 상기 처리 용기(11)를 67 ㎩의 처리압으로 감압하여, 기판 온도를 250℃로 설정하고, 또한 H2의 비율이 1%(H2/Ar=1%)가 되도록 수소 가스 및 Ar 가스를 상기 처리 용기(11) 중에 공급함으로써, 상기 샤워 플레이트(14) 바로 아래에 Ar 플라즈마와 함께 수소 라디칼 H*을 포함하는 분위기가 형성된다.
그 결과 형성된 수소 라디칼 H*은, 상기 폴리실리콘 게이트 전극(23A) 중에 용이하게 침입하여, 폴리실리콘 게이트 전극(23A) 중의 댕글링 결합을 종단한다. 또한, 이와 같이 하여 형성된 수소 라디칼 H*은, 상기 폴리실리콘막(23)을 통과하여, 도 6b에 도시한 바와 같이 산화막 내부, 혹은 폴리실리콘막/산질화막 계면, 혹은 산화막/실리콘 기판 계면에 도달하며, 이러한 영역에 존재하는 ×로 나타내는 댕글링 결합을 종단한다. 그 결과 본 실시예에 의해, 예컨대 열에 의한 수소 신터에 의한 효과와 마찬가지로, 도 3에서 게이트 전압이 -5V에서 +5V의 범위에서 용량으로서 관측되는 댕글링 결합이 종단되어, 이러한 댕글링 결합에 기인하는 계면 준위 밀도가 저감된다.
또 본 실시예에 있어서도 도 2의 기판 처리 장치(10)에 수소와 중수소의 혼 합 가스, 혹은 중수소를 공급하여, 중수소 라디칼에 의한 계면의 회복 처리를 하는 것이 가능하다.
한편, 본 실시예에 있어서 MOSFET의 게이트 절연막(22A)은 열산화법에 의해 형성했지만, 이것을 플라즈마산화법, 플라즈마질화법, 촉매산화법, 촉매질화법, CVD(화학기상퇴적)법, PVD(물리기상퇴적)법 중 어느 방법에 의해 형성하는 것도 가능하다.
도 7은 본 발명의 기판 처리 방법을 적용하여 형성한 DRAM의 예를 도시한다. 다만 도 7에서, 앞서 설명한 부분에는 동일한 참조 부호를 붙여 설명을 생략한다.
도 7을 참조하면, 본 실시예에서는 상기 게이트 전극(23A)이 워드 라인(WL)으로서 기판(21) 표면에서 연장되고, 또한 소스 영역을 구성하는 상기 확산 영역(21A)에, 상기 층간 절연막(24) 상에 형성된 비트 라인(BL)을 구성하는 폴리실리콘 전극 패턴(26A)이 상기 층간 절연막(24) 중에 형성된 컨택트 홀을 통해 컨택트한다.
또한 상기 층간 절연막(24) 상에는 다음의 층간 절연막이 상기 비트 라인 패턴(26A)을 덮도록 형성되며, 상기 층간 절연막(24) 상에는 메모리 셀 커패시터의 축적 전극(26B)을 구성하는 폴리실리콘 전극 패턴이 상기 확산 영역(21B)에 상기 층간 절연막(24 및 25)을 관통하여 형성된 컨택트 홀을 통해 컨택트하도록 형성되어 있다.
상기 축적 전극(26B)의 표면은 고유전체 커패시터 절연막(27)에 의해 덮이고, 또한 상기 층간 절연막(25) 상에는 상기 커패시터 절연막(27)을 덮도록 대향 전극(28)이 형성된다.
도 7의 DRAM에 있어서도, 도 6b와 마찬가지로 실리콘 기판(21)과 게이트 절연막(22A)의 계면 근방, 혹은 게이트 절연막(22A) 혹은 폴리실리콘 전극(23A)의 내부, 나아가서는 상기 게이트 절연막(22A)과 폴리실리콘 전극(23A)의 계면 근방에 존재하는 댕글링 결합을, 도 2의 기판 처리 장치에 의한 플라즈마 처리에 의해, 수소 라디칼 H*로 종단할 수 있어, 특성이 안정된 DRAM을 얻을 수 있게 된다.
이상, 본 발명을 바람직한 실시예에 관해서 설명했지만, 본 발명은 이러한 특정한 실시예에 한정되는 것이 아니라, 특허청구의 범위에 기재한 요지 내에서 여러 가지 변형·변경이 가능하다.
본 발명에 따르면, 고온 처리에 의해서 특성이 악화될 가능성이 있는 반도체 장치를 포함하는 전자 디바이스용 기판에 있어서, 높은 전자 밀도를 갖는 마이크로파 플라즈마를 이용하여 수소 신터 처리를 함으로써, 기판 온도를 낮게 억제한 채로 반도체 장치의 전기 특성을 향상시킬 수 있게 된다. 또한 평면 안테나를 통해 마이크로파를 도입함으로써 낮은 전자 온도를 달성할 수 있고, 플라즈마 손상에 의한 반도체 장치의 손상을 피할 수 있다. 또한 마이크로파가 평면 안테나 속을 전파하여 방사되기 때문에, 안테나 면적에 비례한 대면적 처리가 가능하게 되어, 300 ㎜ 지름의 웨이퍼나 대면적 TFT 기판 등, 대면적 기판에의 응용도 용이하게 된다.
본 발명에 의하면, 전자 디바이스용 기판을 온도 이외의 제어 방법, 예컨대 압력이나 가스 유량 등으로 수소 라디칼의 생성을 효과적으로 제어할 수 있다.
또한, 본 발명에 의하면, 반도체 소자가 형성된 전자 디바이스용 기판에 대하여, 낮은 기판 처리 온도로, 더구나 기판에 손상을 주는 일없이, 수소 신터 처리를 하는 것이 가능하다.

Claims (36)

  1. 반도체 장치가 형성된 전자 디바이스용 기판을, 처리 용기 내에서 생성된 수소 라디칼 및 수소 이온을 포함하는 플라즈마에 폭로하는 기판 처리 방법으로서,
    상기 수소 라디칼 및 수소 이온을 포함하는 플라즈마는, 상기 처리 용기 내에서 희가스와 수소 가스를 포함하는 처리 가스를 공급하고, 안테나를 거쳐서 상기 처리 용기 내에 상기 플라즈마가 생성되며,
    상기 플라즈마는 1.5eV 이하의 전자 온도를 갖는 것을 특징으로 하는 기판 처리 방법.
  2. 제1항에 있어서, 상기 플라즈마는 1011~1012/㎤의 전자 밀도를 갖는 것을 특징으로 하는 기판 처리 방법.
  3. 제1항에 있어서, 상기 안테나는 평면 안테나인 것을 특징으로 하는 기판 처리 방법.
  4. 처리 용기 내의 기판에 대하여, 상기 처리 용기 내에서 생성된 수소 라디칼 및 수소 이온을 포함하는 플라즈마에 폭로하여 상기 기판을 처리하는 기판 처리 방법으로서,
    상기 처리 용기 내에 기판을 배치하는 공정과,
    상기 처리 용기 내에 희가스와 수소 가스를 공급하는 공정과,
    상기 처리 용기 내에 안테나를 거쳐서 고주파를 공급하고, 상기 희가스와 상기 수소 가스를 플라즈마화하여 상기 수소 라디칼 및 수소 이온을 포함하는 플라즈마를 생성하는 공정과,
    상기 기판의 표면에 상기 수소 라디칼 및 수소 이온을 포함하는 플라즈마를 폭로하여 상기 기판을 처리하는 공정
    을 포함하고,
    상기 플라즈마는 1011~1012/㎤의 전자 밀도를 갖는 것을 특징으로 하는 기판 처리 방법.
  5. 제4항에 있어서, 상기 플라즈마는 1.5 eV 이하의 전자 온도를 갖는 것을 특징으로 하는 기판 처리 방법.
  6. 제4항에 있어서, 상기 안테나는 평면 안테나인 것을 특징으로 하는 기판 처리 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 플라즈마는 13.3~267 Pa의 프로세스 압력으로 생성되는 것을 특징으로 하는 기판 처리 방법.
  8. 반도체 장치가 이미 형성된 전자 디바이스용 기판에 수소 신터 처리를 행하는 기판 처리 방법으로서,
    수소 라디칼 및 수소 이온을 포함하는 분위기를, 희가스와 수소 가스를 포함하는 처리 가스를 플라즈마에 여기시킴으로써 생성하는 단계와,
    상기 전자 디바이스용 기판을 상기 수소 라디칼 및 수소 이온에 폭로함으로써 상기 전자 디바이스용 기판에 상기 수소 신터 처리를 행하는 단계
    를 포함하는 기판 처리 방법.
  9. 제8항에 있어서, 상기 플라즈마는 1.5eV 이하의 전자 온도를 갖는 것을 특징으로 하는 기판 처리 방법.
  10. 제9항에 있어서, 상기 플라즈마는 13.3~267 Pa의 프로세스 압력으로 생성되는 것을 특징으로 하는 기판 처리 방법.
  11. 제8항에 있어서, 상기 수소 라디칼 및 수소 이온을 포함하는 상기 분위기는 수소 가스, 중수소 가스 및 이들의 혼합물로 이루어지는 그룹으로부터 선택되는 것을 특징으로 하는 기판 처리 방법.
  12. 제8항에 있어서, 상기 플라즈마는 마이크로파에 의해 생성되는 것을 특징으 로 하는 기판 처리 방법.
  13. 제8항에 있어서, 상기 플라즈마는 평면 안테나로부터 마이크로파를 방출함으로써 생성되는 것을 특징으로 하는 기판 처리 방법.
  14. 제8항에 있어서, 상기 반도체 장치는 MOSFET과 DRAM을 포함하는 것을 특징으로 하는 기판 처리 방법.
  15. 제8항에 있어서, 상기 전자 디바이스용 기판은 Si 기판, SiGe 기판 및 유리 기판 중 하나인 것을 특징으로 하는 기판 처리 방법.
  16. 제14항에 있어서, 상기 MOSFET 또는 DRAM은 열산화막과 열질화막 중 하나를 게이트 절연막으로서 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제14항에 있어서, 상기 MOSFET의 게이트 절연막은 플라즈마 산화, 플라즈마 질화, 촉매 산화, 촉매 질화, CVD 및 PVD 중 하나에 의해 생성되는 것을 특징으로 하는 기판 처리 방법.
  18. 제8항에 있어서, 상기 반도체 장치는 고유전율 절연막을 전극간 절연막으로 이용하는 저장 소자를 포함하는 것을 특징으로 하는 기판 처리 방법.
  19. 제8항에 있어서, 상기 수소 라디칼 및 수소 이온은 13.3~267 Pa의 압력에서 생성되는 것을 특징으로 하는 기판 처리 방법.
  20. 실리콘 기판 표면에 산화막을 형성하는 공정과,
    상기 산화막의 표면을 질소를 포함하는 가스의 플라즈마에 의해 질화하고, 상기 산화막의 표면을 산질화막으로 변환하는 공정과,
    상기 산질화막 상에 폴리실리콘막을 형성하는 공정과,
    상기 기판 상에 수소 라디칼 및 수소 이온을 포함하는 플라즈마를 생성하고, 상기 기판을 상기 플라즈마에 폭로하는 공정
    을 포함하는 반도체 장치의 제조 방법에 있어서,
    상기 수소 라디칼 및 수소 이온을 포함하는 플라즈마는, 상기 실리콘 기판 상에 희가스와 수소 가스를 포함하는 가스를 공급하며, 안테나를 거쳐서 상기 희가스와 수소 가스를 포함하는 가스를 플라즈마 여기에 의해 생성하고, 상기 플라즈마는 1011~1012/㎤의 전자 밀도를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제20항에 있어서, 상기 플라즈마는 1.5 eV 이하의 전자 온도를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제20항에 있어서, 상기 안테나는 평면 안테나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 제22항 또는 제23항에 있어서, 상기 플라즈마는 13.3~267 Pa의 프로세스 압력으로 생성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 수소를 포함하는 플라즈마에 전자 디바이스용 기판을 폭로하는 수소 신터 공정을 포함하는 반도체 장치의 제조 방법으로서,
    상기 기판 상에 게이트 절연막을 형성하는 공정과,
    상기 절연막 상에 폴리실리콘의 전극을 형성하는 공정과,
    수소 라디칼과 수소 이온을 포함하는 분위기에 상기 폴리실리콘의 전극을 폭로하는 공정
    을 포함하고,
    상기 수소 라디칼과 수소 이온은 플라즈마에 의해 희가스와 수소 가스를 포함하는 가스를 여기시킴으로써 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 제24항에 있어서, 상기 플라즈마는 1011~1012/㎤의 전자 밀도를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  26. 제24항에 있어서, 상기 플라즈마는 1.5 eV 이하의 전자 온도를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  27. 제25항 또는 제26항에 있어서, 상기 플라즈마는 13.3~267 Pa의 프로세스 압력으로 생성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  28. 제24항에 있어서, 상기 수소 라디칼 및 수소 이온을 포함하는 상기 분위기는 수소 가스, 중수소 가스 및 이들의 혼합물로 이루어지는 그룹으로부터 선택되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  29. 제24항에 있어서, 상기 플라즈마는 마이크로파에 의해 생성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  30. 제24항에 있어서, 상기 플라즈마는 평면 안테나로부터 마이크로파를 방출함으로써 생성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  31. 제24항에 있어서, 상기 반도체 장치는 MOSFET과 DRAM을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  32. 제24항에 있어서, 상기 전자 디바이스용 기판은 Si 기판, SiGe 기판 및 유리 기판 중 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  33. 제31항에 있어서, 상기 MOSFET 또는 DRAM은 열산화막과 열질화막 중 하나를 게이트 절연막으로서 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  34. 제31항에 있어서, 상기 MOSFET의 게이트 절연막은 플라즈마 산화, 플라즈마 질화, 촉매 산화, 촉매 질화, CVD 및 PVD 중 하나에 의해 생성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  35. 제24항에 있어서, 상기 반도체 장치는 고유전율 절연막을 전극간 절연막으로 이용하는 저장 소자를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  36. 제24항에 있어서, 상기 수소 라디칼 및 수소 이온은 13.3~267 Pa의 압력에서 생성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020067021979A 2001-12-26 2002-12-25 기판 처리 방법 및 반도체 장치의 제조 방법 KR20060118620A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001394546 2001-12-26
JPJP-P-2001-00394546 2001-12-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7010157A Division KR20040068990A (ko) 2001-12-26 2002-12-25 기판 처리 방법 및 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060118620A true KR20060118620A (ko) 2006-11-23

Family

ID=19188880

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020067021979A KR20060118620A (ko) 2001-12-26 2002-12-25 기판 처리 방법 및 반도체 장치의 제조 방법
KR10-2004-7010157A KR20040068990A (ko) 2001-12-26 2002-12-25 기판 처리 방법 및 반도체 장치의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR10-2004-7010157A KR20040068990A (ko) 2001-12-26 2002-12-25 기판 처리 방법 및 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (2) US7226848B2 (ko)
JP (1) JPWO2003056622A1 (ko)
KR (2) KR20060118620A (ko)
CN (1) CN100561687C (ko)
AU (1) AU2002367179A1 (ko)
TW (1) TW571369B (ko)
WO (1) WO2003056622A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI225668B (en) * 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP4256340B2 (ja) 2002-05-16 2009-04-22 東京エレクトロン株式会社 基板処理方法
JP4712292B2 (ja) * 2003-09-02 2011-06-29 財団法人国際科学振興財団 半導体装置及びその製造方法
EP1670049A4 (en) * 2003-09-17 2008-06-04 Tokyo Electron Ltd PREPARATION OF A LOW DIELECTRICITY CONSTANT INSULATION FILM
JP2005129666A (ja) * 2003-10-22 2005-05-19 Canon Inc 処理方法及び装置
JP2005175028A (ja) * 2003-12-09 2005-06-30 Canon Inc プラズマ処理方法およびプラズマ処理装置
US7534552B2 (en) * 2004-12-23 2009-05-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP5084169B2 (ja) * 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7608490B2 (en) * 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7579287B2 (en) 2005-08-12 2009-08-25 Canon Kabushiki Kaisha Surface treatment method, manufacturing method of semiconductor device, and manufacturing method of capacitive element
US7432148B2 (en) * 2005-08-31 2008-10-07 Micron Technology, Inc. Shallow trench isolation by atomic-level silicon reconstruction
CN101950732B (zh) * 2005-11-09 2014-12-10 株式会社半导体能源研究所 半导体器件及其制造方法
WO2007058436A1 (en) * 2005-11-15 2007-05-24 Iferro Co., Ltd. Memory device
JP4708998B2 (ja) 2005-12-22 2011-06-22 キヤノン株式会社 パターニング方法、電気光学装置の製造方法、カラーフィルターの製造方法、発光体の製造方法、並びに薄膜トランジスタの製造方法
EP2034296B1 (en) * 2007-09-07 2012-09-26 Imec Quantification of hydrophobic and hydrophilic properties of materials
KR101715861B1 (ko) * 2010-12-02 2017-03-14 삼성전자주식회사 중수소 어닐링을 이용한 반도체 소자 형성방법
JP5615207B2 (ja) 2011-03-03 2014-10-29 株式会社東芝 半導体装置の製造方法
US8486790B2 (en) 2011-07-18 2013-07-16 United Microelectronics Corp. Manufacturing method for metal gate
CN103165440A (zh) * 2011-12-09 2013-06-19 中芯国际集成电路制造(上海)有限公司 高介电常数金属栅极半导体器件制造方法
EP2750167A1 (en) 2012-12-31 2014-07-02 Imec Method for tuning the effective work function of a gate structure in a semiconductor device
KR20190025051A (ko) * 2013-01-14 2019-03-08 캘리포니아 인스티튜트 오브 테크놀로지 그라펜을 형성시키는 방법 및 시스템
US9660084B2 (en) * 2015-07-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
CN113270320B (zh) * 2021-05-17 2022-09-30 恒泰柯半导体（上海）有限公司 一种半导体元件的制备方法及半导体元件
CN114038753A (zh) * 2021-10-09 2022-02-11 上海华力集成电路制造有限公司 Mosfet的制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106837A (ja) * 1981-12-18 1983-06-25 Fujitsu Ltd 半導体装置の製造方法
GB2140202A (en) * 1983-05-16 1984-11-21 Philips Electronic Associated Methods of manufacturing semiconductor devices
JPH01198481A (ja) 1988-02-01 1989-08-10 Canon Inc マイクロ波プラズマｃｖｄ法による堆積膜形成法
JP2652547B2 (ja) * 1988-02-23 1997-09-10 東京エレクトロン株式会社 プラズマ処理方法
JP3244501B2 (ja) * 1990-04-02 2002-01-07 セイコーエプソン株式会社 水素プラズマ処理方法
JPH07153769A (ja) * 1993-11-30 1995-06-16 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
US5956581A (en) * 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JP2978746B2 (ja) * 1995-10-31 1999-11-15 日本電気株式会社 半導体装置の製造方法
JPH1012625A (ja) * 1996-06-21 1998-01-16 Hitachi Ltd 半導体装置の製造方法
US5744202A (en) * 1996-09-30 1998-04-28 Xerox Corporation Enhancement of hydrogenation of materials encapsulated by an oxide
WO1998033362A1 (fr) * 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
JPH11330080A (ja) * 1998-05-13 1999-11-30 James W Mitchell 水素処理方法
JP2000031265A (ja) * 1998-07-14 2000-01-28 Nec Corp 半導体装置の製造方法
JP4255563B2 (ja) 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
JP4119029B2 (ja) 1999-03-10 2008-07-16 東京エレクトロン株式会社 半導体装置の製造方法
US6028015A (en) * 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
JP3911947B2 (ja) 2000-02-08 2007-05-09 セイコーエプソン株式会社 電界効果トランジスタの製造方法
JP3910004B2 (ja) 2000-07-10 2007-04-25 忠弘 大見 半導体シリコン単結晶ウエーハ
JP5010781B2 (ja) * 2001-03-28 2012-08-29 忠弘 大見 プラズマ処理装置

Also Published As

Publication number Publication date
US20070235421A1 (en) 2007-10-11
US7226848B2 (en) 2007-06-05
US20050170543A1 (en) 2005-08-04
WO2003056622A1 (fr) 2003-07-10
JPWO2003056622A1 (ja) 2005-05-12
US7759598B2 (en) 2010-07-20
AU2002367179A1 (en) 2003-07-15
CN100561687C (zh) 2009-11-18
KR20040068990A (ko) 2004-08-02
CN1633702A (zh) 2005-06-29
TW571369B (en) 2004-01-11
TW200301939A (en) 2003-07-16

Similar Documents

Publication Publication Date Title
US7759598B2 (en) Substrate treating method and production method for semiconductor device
JP4713752B2 (ja) 半導体装置およびその製造方法
US7217659B2 (en) Process for producing materials for electronic device
US7446052B2 (en) Method for forming insulation film
JP4408653B2 (ja) 基板処理方法および半導体装置の製造方法
JP4429300B2 (ja) 電子デバイス材料の製造方法
US7250375B2 (en) Substrate processing method and material for electronic device
JP2002261097A (ja) 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
US7622402B2 (en) Method for forming underlying insulation film
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
JP4083000B2 (ja) 絶縁膜の形成方法
JP4361078B2 (ja) 絶縁膜の形成方法
Nakata et al. Stacked gate insulator of photooxide and PECVD film from SiH4 and N2O for low‐temperature poly‐Si thin‐film transistor

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080711

Effective date: 20090527