WO2003056622A1 - Procede de traitement d'un substrat et methode de production d'un dispositif a semi-conducteurs - Google Patents

Procede de traitement d'un substrat et methode de production d'un dispositif a semi-conducteurs Download PDF

Info

Publication number
WO2003056622A1
WO2003056622A1 PCT/JP2002/013550 JP0213550W WO03056622A1 WO 2003056622 A1 WO2003056622 A1 WO 2003056622A1 JP 0213550 W JP0213550 W JP 0213550W WO 03056622 A1 WO03056622 A1 WO 03056622A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
substrate processing
hydrogen
plasma
processing method
Prior art date
Application number
PCT/JP2002/013550
Other languages
English (en)
French (fr)
Inventor
Takuya Sugawara
Seiji Matsuyama
Masaru Sasaki
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to JP2003557041A priority Critical patent/JPWO2003056622A1/ja
Priority to AU2002367179A priority patent/AU2002367179A1/en
Priority to KR10-2004-7010157A priority patent/KR20040068990A/ko
Priority to US10/500,214 priority patent/US7226848B2/en
Publication of WO2003056622A1 publication Critical patent/WO2003056622A1/ja
Priority to US11/790,463 priority patent/US7759598B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Definitions

  • annealing has been proposed in which annealing is performed in an H20 atmosphere at a substrate temperature of about 300 ° C (Nagai, et al., Op cit, Tchikatilov, et al., Op cit). ., Sano, et al., Op cit.) Since the annealing time is as long as about 3 hours, it is considered difficult to use it for mass production.
  • APM a mixture of ammonia, hydrogen peroxide and pure water
  • HPM a mixture of hydrochloric acid, hydrogen peroxide and pure water
  • DHF hydrofluoric acid and pure water
  • Another object of the present invention is a substrate processing method capable of performing a hydrogen sintering process at a low substrate processing temperature on an electronic device substrate on which a semiconductor device is formed. It is particularly suitable for use in semiconductor devices such as DRAMs that contain a high-k substance that needs to control generation as an inter-electrode insulator in a capacitor, and next-generation logic devices that contain a gate insulator in a VIO SFET. To provide a method.
  • Another subject of the present invention is:
  • Hydrogen gas By supplying the Ar gas into the processing vessel 11, an atmosphere containing hydrogen radicals H * together with the Ar plasma is formed immediately below the shower plate 14.
  • the resulting hydrogen radicals H * easily penetrate into the polysilicon gate electrode 23A, and terminate dangling pounds in the polysilicon gate electrode 23A. Further, the hydrogen radicals H * thus formed pass through the polysilicon film 23, and as shown in FIG. 6B, the inside of the oxidation film, the polysilicon film Z, the interface of the oxynitride film, or the oxide film.
  • the film / silicon substrate interface It reaches the film / silicon substrate interface and terminates the dangling bond indicated by X in the large area.
  • the dangling bond observed as a capacitance in the gate voltage range of 15 V to +5 V in FIG. The interface state density due to the bond is reduced.
  • the gate electrode 23 A extends on the surface of the substrate 21 as a word line WL, and further, the interlayer insulating layer 21 A forming a source region is provided with the interlayer insulating film.
  • the polysilicon electrode pattern 26 A constituting the bit line BL formed on the film 24 is in contact via a contact hole formed in the interlayer insulating film 24.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

基板処理方法および半導体装置の製造方法
技術分野
本発明は一般に電子デパイスの製造に係り、 特に半導体装置が形成された電子 デバィス用基板を水素ラジカルに対して曝露する基板処理方法に関する。 背景技術
半導体装置の製造工程においては、 様々な半導体装置が形成された電子デバィ ス用基板を水素雰囲気中において熱処理する水素シンタ処理が不可欠である。 こ のような水素シンタ処理を行うことにより、 例えば MOSFET (Metal-Oxide- Semiconductor Field Effect Transistor) においてはチャネル基板とゲート絶縁 膜との界面領域に存在するダングリングボンドが水素ラジカルにより終端され、 このようなダングリングボンドに電荷が捕獲されることによる半導体装置の電気 特性の劣化が抑制される。
水素シンタ処理が用いられる半導体装置は多様に存在するが、 具体的な例とし ては高速動作が要求される論理デバイスや、 電極間絶縁膜として高誘電率物質 （ High-k) が用いられる DRAMに代表されるメモリデバイス、 ガラス基板上に作 成される薄膜トランジスタ （TFT： Thin Film Transistor) 等がある。 以下に これらの半導体装置が水素シンタを必要とする理由を解説する。
近年、 論理デバイスの高速ィ匕を目指し、 S iウェハ上に成膜された S i Ge ( シリコンゲルマニウム) 結晶膜を基板として用いた MOSFETの開発が行われ ている。 S i Ge結晶膜をチャネル層に用いることで pチャネルの移動度が上昇 することから、 高速の MOS FETの実現が期待されている。
この構造を用いる場合、 S i Ge結晶膜上にゲート絶縁膜として酸ィ匕膜を形成 する必要があるが、 熱酸化によるゲート酸化膜の形成を行うと S i 02と Ge02 の混在層が形成されてしまい、 純粋な S i〇2膜と比較して絶縁特性が劣化する 。 そこで低温で酸ィ匕膜の形成が可能な CVD (Chemical Vapor Deposition) 法 やブラズマ酸化による酸化膜形成などが試されている。 これらの酸化膜の絶縁特 性は S i 02と G e 02の混在層よりも優れているものの、 純粋な熱酸化膜と比較 した場合に絶縁特性が劣るため、 実用化に絶え得る動作特性は得られていない （ T. Nagai, X. Chen, S. . Banerjee, "Improving SiO^SiGe interface of SiGe p- metal-oxide-silicon field-effect transistors using water vapor annealing", Applied Physics Letters, volume 80， Number 10， pp.1773-1775; D. Tchikatilov, Y. F. Yang and E. S, Yang, Applied Physics Letters, vol.69, Number 17， pp.2578-2580) 。
一方、 D R AMのメモリセルに使用される電極間絶縁膜としては T a 2〇5など の高誘電率物質.（High-k) が用いられているが、 多量の水素ラジカルが存在する 条件下にてこれらの高誘電率物質を含む半導体装置の処理 （エッチングや水素シ ンタ処理） がなされると、 リーク電流の増大、 誘電率の低下といった特性劣化が 生じやすい （筑根敦弘， 「C uダマシン形成プロセス」 第 8回半導体プロセスシ ンポジゥム， 1 9 9 9年 9月 2 0日， 2 1日， p p . 7 1— 7 9 ) 。
また T F Tはガラス基板上に形成されるため、 4 0 0 °C以下の低温での処理が 必須である。 しかしながら、 このような温度領域で良好な特性をもつ酸ィ匕膜を熱 酸化により形成することは不可能であり、 現在は C VD法やプラズマ酸ィ匕法によ り形成された酸化膜をゲート絶縁膜として用いている。 しかしながら、 これらの 方法で作製された酸ィヒ膜の絶縁特性は熱酸化膜と比較すると大きく劣り、 リーク 電流の増大に起因した消費電力の増加などの問題が生じ、 低消費電力が要求され る携帯端末への応用に支障をきたす （N. Sano, M. Sekiya, M. Hara, A. Kohno and T. Sameshima, "Improvement of SiO^Si interface by low-temperature annealing in wet atmosphere" Applied Physics Letters, volume 66, Number 16. pp.2107-2109) 。
これらのグート絶縁膜の特性を向上させるために、 熱処理による水素シンタ処 理が用いられてきた。 しかし、 熱処理により水素ラジカルを発生させようとする と 4 5 0 °C以上の高温が必要となるため、 低温プロセスが必須な S i G e基板や T F Tへの応用は困難となる。 また、 熱処理による水素シンタを用いる場合、 水 素ラジカルは主に温度によって制御されるが、 D R AMのように熱に強い物質 （ 熱安定性が高い物質） と熱に弱い物質 （熱安定性が低い物質） が混載された半導 体装置形成においては、 最適なプロセスを確立することは困難である。 また D R AMの電極間絶縁膜として用いられている High-k物質は次世代のゲート絶縁膜と しても有望であるが、 これらの物質は成膜後に高温処理を施すことで結晶化ゃシ リコンと反応することによる酸ィ匕膜厚の増大などの問題を抱えているため、 熱に よる水素シンタ処理を High-kゲート絶縁膜を搭載した半導体装置に用いることは 困難なことが予想される。
これらの欠点を補うプロセスとして基板温度 3 0 0 °C程度の H20雰囲気下で ァニールを施すゥエツトァニーリングが提案されている （Nagai, et al.， op cit， Tchikatilov, et al.， op cit.， Sano, et al.， op cit.) 力 ァニール時間が 3時間程度と 長いため、 量産に用いることは困難と考えられる。
そこで、 最も有力な水素ラジカル形成方法として、 4 0 0 °C以下の低温で水素 ラジカルを容易に形成、 制御できるプラズマを用いる方法が注目されている。 プ ラズマを用いた水素ラジカル形成は既に多数報告されているが、 これらのプラズ マはクリーニングを目的として開発された手法であり （Kotaro Miyatani, Kenichi i isnizawa, Yasuo Kobayasghi and Yoshihide Tada, "A New Plasma Dry Cleaning Method Applied to Contact and Gate Pre Cleaning", Extended Abstracts of Solid State Devices and Materials, 2002， pp.196-197, Y. Aoki, S. Aoyama, H. Uetake, K. Morizuka and T. Ohmi, "In situ substrate surface cleaning by low-energy ion bombardment for high quality thin film formation", J. Vac. Sci. Technol. A 11 (2), Mr/Apr 1993， pp.307-313) 、 高い電子温度に起因 したプラズマダメージゃ大面積化が困難等の問題を抱えている。
これに対し、 近年、 ゲート絶縁膜形成を目的としたプラズマ処理方法として平 面アンテナとマイク口波を用いたプラズマ形成方法が提案されている。
この方法においては H e , N e， A r， K r， X eなどの希ガスを酸素もしく は窒素を含むガスと共に被処理基板の上部に設けられたリング状のシャワープレ 一トから処理基板とシャワープレートの間の空間に供給する。 かかるシャワープ レートの上部に設置された平面アンテナ部材 （スロットプレーンアンテナ； S P A) の背後からマイクロ波を照射することで、 アンテナを介してマイクロ波を導 入する。 このマイクロ波を用いて前記空間において希ガスをプラズマ励起し、 こ れに伴って酸素を含むガスや窒素を含むガスのラジカル、 例えば酸素ラジカル O *や窒素ラジカル N*を形成し、 シリコン基板表面を酸ィ匕あるいは窒化する技術が 提案されている。
この方法によつて形成されたプラズマは電子密度が高いため低！/、基板処理温度 でも多量のラジカルが生成される。 また電子温度が低いため、 他のプラズマ形成 方法で問題となるプラズマダメージが低い。 更に、 平面アンテナを伝播したマイ クロ波がプラズマを大面積において均一に形成するために、 3 0 O mm径のゥェ ハゃ大型 T F T表示装置用基板などの大面積基板への応用の点でも優れているこ と； ^報告されている (Katsuyuki Sekine, Yuji Saito, Masaki Hirayama and Tadahiro Ohmi, J. Vac. Sci. Technol. A 17 (5)， Sep/Oct 1999， pp.3129-3133, Takuya Sugawara, Toshio Nakanishi, Mararu Sasaki, Shigenori Ozaki, Yoshihide Tada, "Characterization oi Jltra Thin Oxynitride Formed by Radical Nitridation with Slot Plane Antenna Plasma", Extended Abstracts of Solid State Devices and Materials, 2002, pp.714-715) 。
このような技術を使うことにより、 電子デバイス用基板表面を 4 0 0で以下の 低 V、基板温度であっても直接に酸化あるいは窒化処理することが可能になってい る。 この技術は前述した低温酸ィ匕膜形成へ応用できることは言うまでもなく、 水 素シンタを目的とした水素ラジカル形成方法として用いることも有望である。 図 1 A〜1 Hは、 本発明による水素シンタエ程の代表的応用例として、 n型 MOS F E Tの製造工程を、 また図 2は、 本発明に使われる水素ラジカル形成装 置であるマイクロ波と平面ァンテナを用いたプラズマ形成装置の一態様を示す。 最初に図 2を参照するに、 マイク口波プラズマ処理装置 1 0は被処理基板 Wを 保持する基板保持台 1 2が形成された処理容器 1 1を有し、 処理容器 1 1は排気 ポート 1 1 Aにおいて排気される。
前記処理容器 1 1上には前記基板保持台 1 2上の被処理基板 Wに対応して開口 部が形成されており、 前記開口部は、 アルミナ等の低損失セラミックよりなる力 バープレート 1 3により塞がれている。 さらにカバープレート 1 3の下には、 前 記被処理基板 Wに対面するように、 ガス導入路とこれに連通する多数のノズル開 口部とを形成された、 アルミナ等の低損失セラミックよりなるシャワープレート 1 4が形成されている。
前記カバープレート 1 3およびシャワープレート 1 4はマイクロ波窓を形成し、 前記カバープレート 1 4の外側には、 ラジアルラインスロットアンテナあるいは ホーンアンテナ等のマイクロ波アンテナ 1 5が形成されている。
動作時には、 前記処理容器 1 1内部の処理空間は前記排気ポート 1 1 Aを介し て排気することにより所定の処理圧に設定され、 前記シャワープレート 1 4から アルゴンや K r等の不活性ガスと共に、 前述したグート絶縁膜形成を目的とした プラズマ処理方法では酸素を含んだガスが導入される。 なお、 後で説明するよう に、 本発明で提案する水素ラジカル生成を目的としたプラズマ処理方法では、 不 活性ガスと共に導入されるガスとして、 水素ガスが好適に用いられる。
さらに前記アンテナ 1 5上部より周波数が数 GH zのマイク口波を照射する。 照射されたマイクロ波はアンテナを径方向に伝播し、 アンテナ下部に放射され、 カバープレート 1 3を等化して処理容器 1 1中に導入される。 この際、 マイクロ 波がアンテナを介して導入されているために、 高密度、 低電子温度のプラズマが 発生し、 またこのプラズマはァンテナ面積に比例した広範な領域で均一な分布と なる。 従って、 図 2の基板処理装置を用いることで、 3 O O mm径ウェハや大型 T F T表示用基板などの大面積処理が可能となり、 かつプラズマの電子温度が低 いため、 被処理基板 Wや処理容器 1 1内壁の損傷が回避できる。 また、 形成され たラジカルは被処理基板 Wの表面に沿つて径方向に流れ、 速やかに排気されるた め、 ラジカルの再結合が抑制され、 効率的で非常に一様な基板処理が、 6 0 0 °C 以下の低温において可能になる。
次に図 1 A〜 1 Hを参照するに、 図 1 Aの工程では基板に比抵抗が 1〜3 0 Ω c mの （1 0 0 ) 面方位を有する p型のシリコン基板 2 1を用い、 前記シリコン 基板 2 1上に S T Iあるいは L O C O S工程により素子分離構造 2 1 Sを形成す る。 さらに前記素子分離構造 2 1 Sにより画成される素子領域 2 1 C中にはホウ 素 （B ) によるチャネルドープが施される。 図 1 Aの工程では、 前記シリコン基 板 2 1の表面には、 後で実行されるゲート絶縁膜形成工程の予備工程として、 犠 牲酸化膜 2 0が形成されている。
次に図 1 Bの工程では、 A PM (アンモニアと過酸ィ匕水素と純水の混合液） と H PM (塩酸、 過酸化水素水および純水の混合液） と D H F (フッ酸と純水の混 合液） とを組み合わせた R C A洗浄を使い、 図 1 Aの構造に対してグート絶縁膜 成膜前洗浄が行われ、 前記犠牲酸化膜 2 0が金属や有機物、 パーティクルなどの 汚染要素と共に除去され、 新鮮なシリコン基板 2 1の表面が露出される。 このェ 程では、 必要に応じて S PM (硫酸と過酸化水素水の混合液） 、 オゾン水、 F P M (フッ酸と過酸化水素水と純水の混合液） 、 塩酸水 （塩酸と純水の混合液） 、 有機ァノレ力リなどを使うこともある。
次に図 1 Cの工程において前記シリコン基板 2 1の表面上にゲート酸化膜 2 2 が形成される。 例えば図 1 Bの R C A洗浄がなされた基板を 8 5 0 °Cの温度で保 持し、 7 O O P aの圧力下、 H2ZO2ガス流量比が 1 0 0 7 0 0 S C CMの雰 囲気下で 2分間の酸化処理を行うことにより、 2 n m程度の膜厚の熱酸化膜が、 前記グート酸化膜 2 2として形成される。
次に図 1 Dの工程において図 1 Cのグート酸化膜 2 2上にゲート電極を構成す るポリシリコン膜 2 3が、 C VD法により堆積される。 例えば前記ゲート酸化膜 2 2を形成されたシリコン基板 2 1を 6 2 0 °Cの温度に保持し、 シランガスを 3 0 P aの圧力下で導入することにより、 前記ゲート酸化膜 2 2上にポリシリコン 膜 2 3力 5 0 n mの膜厚に形成される。
その後、 図 1 Eの工程において前記ポリシリコン膜 2 3をレジストプロセスに よりパターユングすることにより、 前記シリコン基板 2 1上にゲート電極パター ン 2 3 Aおよぴゲート酸化膜パターン 2 2 Aを形成し、 さらに図 1 Fの工程にお いて前記素子領域 2 1 C中に A sや Pなど、 p型不純物元素のイオン注入を行い 、 引き続き熱処理により注入された不純物元素の活性ィ匕を行うことにより、 前記 シリコン基板 2 1中に前記ゲート電極 2 3 Aの両側にソース領域あるいはドレイ ン領域となる n型拡散領域 2 1 A， 2 I Bを形成する。 さらに図 1 Gの工程において図 1 Fの構造上に前記ゲート電極 23 Aを覆うよ うに T E O Sなどの低誘電率膜よりなる眉間絶縁膜 24を形成し、 さらに前記層 間絶縁膜 23中に前記拡散領域 21 A, 21 B、 およぴゲート電極 23 Aを露出 するコンタクトホールをそれぞれ選択エッチングにより形成し、 さらに前記コン タクトホールを斜線で示す電極材料により充填することにより、 所望の MO S F ETが得られる。
ところで図 1 Gの MOSFET形成には選択エッチングやレジスト除去工程で 使われるアツシング工程においてプラズマ処理が使われる。 しかし、 このような プラズマ処理により、 ゲート酸化膜 22とシリコン基板 21の界面近傍において 界面準位の増加など、 MOSFETの特性劣化が生じることがある。 このため、 従来の半導体装置の製造工程では、 得られた図 1 Gに示す半導体構造に対して水 素シンタ処理を行っている。
図 3は、 図 1 Eと同様の構造を持つ n型 MOSキャパシタの C— V特性を示す 。 ただし図 3中、 縦軸は p型シリコン基板 21， ゲート酸化膜 22および n型ポ リシリコンゲート電極 23 Aより構成される MOSキャパシタのキャパシタンス を、 横軸は前記ポリシリコンゲート電極 23 Aに印加されるゲート電圧を示す。 ただし図 3の例ではゲート酸化膜 22の面積を 100 m2とし、 100 kHz と 250 k H zの測定周波数を使った 2周波解析法を使って解析を行った （Akio Nara, Naoki Yasuda, Hideki SataKe and Akira Toriumi, "A Guidance for Accurate Two-Frequency Capacitance Measurement for Ultra-Thin Gate Oxide", Extended Abstracts of Solid State Devices and Materials, 2000, pp.452-453) 。
図 3を参照するに、 先に説明した水素シンタ処理を行わなかった場合、 一0. 5V〜+0. 5 Vのゲート電圧に対応する空乏側領域において、 界面準位に起因 する大きな容量の存在が確認される。
これに対し、 図 1 Gの構造を 450°Cの温度に加熱し、 H2/N2比が 0. 5% の雰囲気中に 30分間放置することにより、 図 1 Hに示す水素シンタ処理を行つ た場合、 図 3に示すように空乏領域における界面準位に起因する容量は低減し、 良好な C— V特性が得られるのがわかる。
このように、 良好な界面特性を有する MO S F E Tを作製するには、 囪 1 Hに 示す水素シンク処理が不可欠である。 しかしながら従来の熱プロセスによる水素 シンタ処理では 4 0 0 °C以上の高温が必要であり、 ガラス基板を用いた T F Tや 熱安定性の優れた材料と劣る材料とが混在する D RAM等の半導体装置の製造に あつたっては、 熱プロセスによる水素シンタ処理を好適に使うことが困難になり つつある。 発明の開示
そこで、 本発明は上記の課題を解決した、 新規で有用な基板処理方法を提供す ることを概括的課題とする。
本発明のより具体的な課題は、 S i基板、 S i G e基板、 ガラス基板などに代 表される電子デバイス用基板を水素ラジカル （含む水素イオン） で処理する方法 において、 温度以外の制御方法、 例えば圧力やガス流量などで水素ラジカルの生 · 成を効果的に制御する方法を提供することにある。
本発明のその他の課題は、 半導体素子が形成された電子デバィス用基板に対し 、 低い基板処理温度で、 しかも基板に損傷を与えることなく、 水素シンタ処理を 行うことの可能な基板処理方法を提供することにある。
本発明の他の課題は、 半導体装置が形成された電子デバイス用基板に対し、 低 レヽ基板処理温度で水素シンタ処理を行うことの可能な基板処理方法であって、 熱による特性劣化の顕著な S i G e基板やガラス基板などに特に好適に用いら れる方法を提供することにある。
本発明の他の課題は、 半導体装置が形成された電子デバイス用基板に対し、 低 い基板処理温度で水素シンタ処理を行うことの可能な基板処理方法であって、 熱以外の方法で水素ラジカル生成を制御する必要がある High-k物質を容量中の 電極間絶縁膜として含んだ D RAMや] VIO S F E T中のゲート絶縁膜として含ん だ次世代論理デパイス等の半導体装置に特に好適に用いられる方法を提供するこ とにある。 本発明の他の課題は、
熱 C V D法ゃプラズマ法、 ホットワイャ法などにより低 、基板温度で形成され たゲート絶縁膜を含む半導体装置において、 ゲート絶縁膜と基板間、 あるいはゲ 一ト絶縁膜とゲート電極間の界面近傍、 あるいはグート絶縁膜中ゃゲート電極中 に存在するダングリングボンドを低い基板処理温度による水素シンタ処理を行う ことで終端し、 半導体装置の電気特性の劣化を補償することが可能な半導体装置 の製造方法を提供することにある。
本発明の他の課題は、
半導体装置が形成された電子デバィス用基板を水素ラジカル （含む水素ィオン ) に対して曝露する基板処理方法であって、
前記水素ラジカルは、 プラズマにより励起されることを特徴とする基板処理方 法を提供することにある。
本発明の他の課題は、
半導体装置が形成された電子デバイス用基板を、 水素ラジカル （含む水素ィォ ン） に対して曝露する基板処理方法であって、
前記水素ラジカルはマイクロ波プラズマにより励起されることを特徴とする基 板処理方法を提供することにある。
本発明の他の課題は、
半導体装置が形成された電子デバイス用基板を、 水素ラジカル （含む水素ィォ ン） に対して曝露する基板処理方法であって、
前記水素ラジカルは、 平面アンテナ （Slot Plane Antenna： S P A) にマイク 口波を照射することにより形成されたプラズマにより励起されることを特徴とす る基板処理方法を提供することにある。 図面の簡単な説明
図 1 A〜 1 Hは、 先に提案されている半導体装置の製造工程を示す図； 図 2は、 本発明で使われるマイクロ波プラズマ処理装置の構成を示す図； 図 3は、 図 1 A〜 1 Hの半導体装置装置製造工程において生起する問題を説明 する図；
図 4は本発明の第 1実施例を説明する図；
図 5は本発明の第 1実施例を説明する別の図；
図 6 A， 6 Bは、 本発明の第 2実施例を説明する図である。
図 7は、 本発明を DRAMに適用した場合を示す図である。 発明を実施するための最良の態様
[第 1実施例 3
図 4は図 2の基板処理装置 10を使った本発明の第 1実施例による水素ラジカ ル制御方法を示す。 ただし図 4中、 横軸は処理圧力を、 縦軸は OES (Optical Emission Spectroscopy) にて観測された水素ラジカルの発光強度を示す。 ただ し図 4の実験では、 図 2のシャワープレート 14に供給される水素ガスの A rガ スに対する割合を 1%とし、 前記アンテナ 15には 2. 45 GHzのマイクロ波 を 2000Wのパワーで照射している。
図 4を参照するに、 基板温度が 250 °Cでも 400 °Cの基板温度を使つた場合 と同等の発光強度が得られており、 図 2の基板処理装置 10を使って水素ラジカ ルを発生させることにより、 低い基板温度においても十分な水素ラジカルを発生 できることがわかる。 さらに図 4から、 プロセス圧を変化させることで生成する 水素ラジカルの量が大きく変化し、 例えばプロセス圧を 13. 3 P a (100m To r r) から 267 Pa ( 2 T o r r ) に変化させることで水素ラジカルの発 光強度が 5倍に増加することがわかる。 これは、 従来の温度制御以外の方法によ り水素ラジカルの生成量を制御できる可能性を示すものであり、 特に図 4 Aの関 係は、 250°Cの低い基板温度においても水素ラジカルの生成量を、 基板処理装 置 10中におけるプロセス圧の制御により、 基板温度が 400°Cの場合と同様に 、 しかも任意に制御できることを示している。
図 5は、 図 2の基板処理装置 10において測定された電子温度と電子密度の関 係を示す。
図 5を参照するに、 図 2の基板処理装置 10を使うことにより、 1. 5 eV以 下の電子温度を有するプラズマを、 1 011 c m-3以上の電子密度で形成することが できるのがわかる。 これは、 本発明により、 他のプラズマ形成方法よりも電子温 度が低く、 従ってプラズマダメージの少ない条件で、 十分な量の水素ラジカルを 形成できることを意味している。
このように本発明では、 水素ラジカルを発生させる際に図 2の基板処理装置 1 0を使ってプラズマを形成することにより、 形成されるプラズマの電子温度を制 御でき、 また他のプラズマ形成方法を使った場合に生じると考えられる荷電粒子 による半導体装置の損傷の問題を回避することが可能になる。
なお本実施例においては圧力制御により水素ラジカルの生成量を制御したが、 ガス流量やマイクロ波パワーの変化させることによつても、 水素ラジカルの生成 量を制御することが可能である。
さらに本実施例においては水素ラジカルの生成を、 重水素を含む雰囲気を使つ て行うことも可能である。 この場合には雰囲気中には重水素ラジカル D*が形成 される。
さらに前記水素ラジカルを含む雰囲気は、 水素イオンを含むことも可能である
[第 2実施例]
図 6 A, 6 Bは、 図 2の基板処理装置 1 0を使った本発明の一実施例による水 素シンタ処理を示す。 ただし先に説明した部分に対応する部分には同一の参照符 号を付し、 説明を省略する。
図 6 Aを参照するに、 図 1 Gの半導体装置構造を形成されたシリコン基板 2 1 は前記被処理基板 Wとして前記基板処理装置 1 0の処理容器 1 1中に導入され、 前記シャワープレート 1 4から A rあるいは K r等の希ガスと水素の混合ガスを 導入し、 これを 2 . 4 5 GH zあるいは 8 . 3 GH zのマイクロ波で励起するこ とにより水素ラジカル H*が形成される。
例えば前記処理容器 1 1を 6 7 P aの処理圧に減圧し、 基板温度を 2 5 0 °Cに 設定し、 さらに H2の割合が 1 % (H2/A r = 1 %) となるように水素ガスおよ ぴ A rガスを前記処理容器 1 1中に供給することにより、 前記シャワープレート 1 4直下に A rプラズマとともに水素ラジカル H*を含む雰囲気が形成される。 その結果形成された水素ラジカル H*は、 前記ポリシリコンゲート電極 2 3 A 中に容易に侵入し、 ポリシリコンゲート電極 2 3 A中のダングリングポンドを終 端する。 さらに、 このようにして形成された水素ラジカル H*は、 前記ポリシリ コン膜 2 3を通過し、 図 6 Bに示すように酸ィ匕膜内部、 あるいはポリシリコン膜 Z酸窒化膜界面、 あるいは酸化膜/シリコン基板界面に到達し、 カゝかる領域に存 在する Xで示すダングリングボンドを終端する。 その結果本実施例により、 例え ば熱による水素シンタによる効果と同様に、 図 3でゲート電圧が一 5 Vから + 5 Vの範囲において容量として観測されるダングリングボンドが終端され、 かかる ダングリングボンドに起因する界面準位密度が低減される。
なお本実施例においても図 2の基板処理装置 1 0に水素と重水素の混合ガス、 あるいは重水素を供給し、 重水素ラジカルによる界面の回復処理を行うことが可 能である。
なお、 本実施例において MO S F E Tのゲート絶縁膜 2 2 Aは熱酸化法により 形成したが、 これをプラズマ酸化法、 プラズマ窒化法、 触媒酸化法、 触媒窒化法 、 C VD (化学気相堆積） 法、 P VD (物理気相堆積） 法のいずれかの方法によ り形成することも可能である。
図 7は、 本発明の基板処理方法を適用して形成した D RAMの例を示す。 ただ し図 7中、 先に説明した部分には同一の参照符号を付し、 説明を省略する。
図 7を参照するに、 本実施例では前記ゲート電極 2 3 Aがワードライン WLと して基板 2 1表面を延在し、 さらにソース領域を構成する前記拡散領域 2 1 Aに 、 前記層間絶縁膜 2 4上に形成されたビットライン B Lを構成するポリシリコン 電極パターン 2 6 Aが、 前記層間絶縁膜 2 4中に形成されたコンタクトホールを 介してコンタクトする。
さらに前記層間絶縁膜 2 4上には次の層間絶縁膜が前記ビットラインパターン 2 6 Aを覆うように形成され、 前記層間絶縁膜 2 4上にはメモリセルキャパシタ の蓄積電極 2 6 Bを構成するポリシリコン電極パターンが、 前記拡散領域 2 1 B に前記層間絶縁膜 2 4および 2 5を貫通して形成されたコンタクトホールを介し てコンタクトするように形成されている。
前記蓄積電極 2 6 Bの表面は高誘電体キャパシタ絶縁膜 2 7により覆われ、 さ らに前記層間絶縁膜 2 5上には前記キャパシタ絶縁膜 2 7を覆うように対向電極 2 8が形成される。
図 7の D RAMにおいても、 図 6 Bと同様にシリコン基板 2 1とゲート絶縁膜 2 2 Aの界面近傍、 あるいはゲート絶縁膜 2 2 Aあるいはポリシリコン電極 2 3 Aの内部、 さらには前記ゲート絶縁膜 2 2 Aとポリシリコン電極 2 3 Aとの界面 近傍に存在するダングリングボンドを、 図 2の基板処理装置によるプラズマ処理 により、 水素ラジカル H*で終端することができ、 特性の安定した D RAMを得 ることが可能になる。
以上、 本発明を好ましい実施例について説明したが、 本発明はかかる特定の実 施例に限定されるものではなく、 特許請求の範囲に記載した要旨内において様々 な変形 '変更が可能である。 産業上の利用可能性
本発明によれば、 高温処理によつて特性が劣化する可能性のある半導体装置を 含む電子デバイス用基板において、 高い電子密度を有するマイクロ波プラズマを 角いて水素シンタ処理を行うことにより、 基板温度を低く抑制したまま半導体装 置の電気特性を向上させることが可能になる。 また平面アンテナを介してマイク 口波を導入することで低い電子温度を達成でき、 プラズマダメージによる半導体 装置の損傷を回避することができる。 またマイク口波が平面ァンテナ中を伝播し て放射されるため、 アンテナ面積に比例した大面積処理が可能になり、 3 0 0 m m径のゥヱハゃ大面積 T F T基板など、 大面積基板への応用も容易となる。

Claims

請求の範囲
1. 半導体装置が形成された電子デバィス用基板を、 水素ラジカルおよび水 素イオンを含む雰囲気に対して曝露する基板処理方法であって、
前記水素ラジカルおよび水素イオンは、 希ガスと水素を含む処理ガスをプラズ マ励起することにより形成されることを特徴とする基板処理方法。
2. 前記水素ラジカルおよび水素イオンを含む雰囲気は、 重水素ラジカ^^お よび重水素イオンを含むことを特徴とする請求項 1記載の基板処理方法。
3. 前記プラズマは、 マイクロ波により形成されることを特徴とする請求項 1記載の基板処理方法。
4. 前記プラズマは、 平面アンテナからマイクロ波を照射することにより形 成されることを特徴とする請求項 1記載の基板処理方法。
5. 前記半導体装置は MO SFETを含むことを特徴とする請求項 1記載の 基板処理方法。
6. 前記電子デパイス用基板は、 S i基板、 S i G e基板あるいはガラス基 板のいずれかであることを特徴とする請求項 1記載の基板処理方法。
7. 前記 MOSFETは、 熱酸ィ匕膜および熱酸窒ィ匕膜のいずれかをゲート絶 縁膜として含むことを特徴とする請求項 5記載の基板処理方法。
8. 前記 MOSFETは、 プラズマ酸化法、 プラズマ窒ィ匕法、 触媒酸化法、 触媒窒化法、 CVD法、 PVD法のいずれかの方法により形成されたゲート絶縁 膜を含むことを特徴とする請求項 5記載の基板処理方法。
9 . 前記半導体装置は、 電極間絶縁膜に高誘電体絶縁膜を用いた記憶素子を 含むことを特徴とする請求項 1記載の基板処理方法。
PCT/JP2002/013550 2001-12-26 2002-12-25 Procede de traitement d'un substrat et methode de production d'un dispositif a semi-conducteurs WO2003056622A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003557041A JPWO2003056622A1 (ja) 2001-12-26 2002-12-25 基板処理方法および半導体装置の製造方法
AU2002367179A AU2002367179A1 (en) 2001-12-26 2002-12-25 Substrate treating method and production method for semiconductor device
KR10-2004-7010157A KR20040068990A (ko) 2001-12-26 2002-12-25 기판 처리 방법 및 반도체 장치의 제조 방법
US10/500,214 US7226848B2 (en) 2001-12-26 2002-12-25 Substrate treating method and production method for semiconductor device
US11/790,463 US7759598B2 (en) 2001-12-26 2007-04-25 Substrate treating method and production method for semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001394546 2001-12-26
JP2001-394546 2001-12-26

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10500214 A-371-Of-International 2002-12-25
US11/790,463 Division US7759598B2 (en) 2001-12-26 2007-04-25 Substrate treating method and production method for semiconductor device

Publications (1)

Publication Number Publication Date
WO2003056622A1 true WO2003056622A1 (fr) 2003-07-10

Family

ID=19188880

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/013550 WO2003056622A1 (fr) 2001-12-26 2002-12-25 Procede de traitement d'un substrat et methode de production d'un dispositif a semi-conducteurs

Country Status (7)

Country Link
US (2) US7226848B2 (ja)
JP (1) JPWO2003056622A1 (ja)
KR (2) KR20040068990A (ja)
CN (1) CN100561687C (ja)
AU (1) AU2002367179A1 (ja)
TW (1) TW571369B (ja)
WO (1) WO2003056622A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079445A (ja) * 2003-09-02 2005-03-24 Tadahiro Omi 半導体装置及びその製造方法
EP1717847A2 (en) * 2005-04-28 2006-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2006332634A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7232772B2 (en) 2002-05-16 2007-06-19 Tokyo Electron Limited Substrate processing method
US7579287B2 (en) 2005-08-12 2009-08-25 Canon Kabushiki Kaisha Surface treatment method, manufacturing method of semiconductor device, and manufacturing method of capacitive element
US7604928B2 (en) 2005-12-22 2009-10-20 Canon Kabushiki Kaisha Patterning method and methods for producing electro-optic device, color filter, illuminant, and thin-film transistor
JP2012186189A (ja) * 2011-03-03 2012-09-27 Toshiba Corp 半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI225668B (en) * 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
TW200518831A (en) * 2003-09-17 2005-06-16 Tokyo Electron Ltd Production of insulating film with low dielectric constant
JP2005129666A (ja) * 2003-10-22 2005-05-19 Canon Inc 処理方法及び装置
JP2005175028A (ja) * 2003-12-09 2005-06-30 Canon Inc プラズマ処理方法およびプラズマ処理装置
US7534552B2 (en) * 2004-12-23 2009-05-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7608490B2 (en) * 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7432148B2 (en) * 2005-08-31 2008-10-07 Micron Technology, Inc. Shallow trench isolation by atomic-level silicon reconstruction
EP1946374A4 (en) * 2005-11-09 2014-01-01 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
WO2007058436A1 (en) * 2005-11-15 2007-05-24 Iferro Co., Ltd. Memory device
EP2034296B1 (en) * 2007-09-07 2012-09-26 Imec Quantification of hydrophobic and hydrophilic properties of materials
KR101715861B1 (ko) * 2010-12-02 2017-03-14 삼성전자주식회사 중수소 어닐링을 이용한 반도체 소자 형성방법
US8486790B2 (en) 2011-07-18 2013-07-16 United Microelectronics Corp. Manufacturing method for metal gate
CN103165440A (zh) * 2011-12-09 2013-06-19 中芯国际集成电路制造(上海)有限公司 高介电常数金属栅极半导体器件制造方法
EP2750167A1 (en) * 2012-12-31 2014-07-02 Imec Method for tuning the effective work function of a gate structure in a semiconductor device
CN104919077B (zh) * 2013-01-14 2017-08-29 加州理工学院 用于石墨烯形成的方法和系统
US9660084B2 (en) 2015-07-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
CN113270320B (zh) * 2021-05-17 2022-09-30 恒泰柯半导体（上海）有限公司 一种半导体元件的制备方法及半导体元件
CN114038753A (zh) * 2021-10-09 2022-02-11 上海华力集成电路制造有限公司 Mosfet的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106837A (ja) * 1981-12-18 1983-06-25 Fujitsu Ltd 半導体装置の製造方法
EP0129265A1 (en) * 1983-05-16 1984-12-27 Philips Electronics Uk Limited Methods of manufacturing semiconductor devices with reduction in the charge carrier trap density
JPH01214123A (ja) * 1988-02-23 1989-08-28 Tel Sagami Ltd プラズマ処理方法
JPH03286535A (ja) * 1990-04-02 1991-12-17 Seiko Epson Corp 水素プラズマ処理方法
JPH1012625A (ja) * 1996-06-21 1998-01-16 Hitachi Ltd 半導体装置の製造方法
JPH11330080A (ja) * 1998-05-13 1999-11-30 James W Mitchell 水素処理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01198481A (ja) * 1988-02-01 1989-08-10 Canon Inc マイクロ波プラズマｃｖｄ法による堆積膜形成法
JPH07153769A (ja) * 1993-11-30 1995-06-16 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
US5956581A (en) * 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JP2978746B2 (ja) * 1995-10-31 1999-11-15 日本電気株式会社 半導体装置の製造方法
US5744202A (en) * 1996-09-30 1998-04-28 Xerox Corporation Enhancement of hydrogenation of materials encapsulated by an oxide
US6357385B1 (en) * 1997-01-29 2002-03-19 Tadahiro Ohmi Plasma device
JP2000031265A (ja) * 1998-07-14 2000-01-28 Nec Corp 半導体装置の製造方法
JP4255563B2 (ja) 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
JP4119029B2 (ja) 1999-03-10 2008-07-16 東京エレクトロン株式会社 半導体装置の製造方法
US6028015A (en) * 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
JP3911947B2 (ja) 2000-02-08 2007-05-09 セイコーエプソン株式会社 電界効果トランジスタの製造方法
JP3910004B2 (ja) * 2000-07-10 2007-04-25 忠弘 大見 半導体シリコン単結晶ウエーハ
JP5010781B2 (ja) * 2001-03-28 2012-08-29 忠弘 大見 プラズマ処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106837A (ja) * 1981-12-18 1983-06-25 Fujitsu Ltd 半導体装置の製造方法
EP0129265A1 (en) * 1983-05-16 1984-12-27 Philips Electronics Uk Limited Methods of manufacturing semiconductor devices with reduction in the charge carrier trap density
JPH01214123A (ja) * 1988-02-23 1989-08-28 Tel Sagami Ltd プラズマ処理方法
JPH03286535A (ja) * 1990-04-02 1991-12-17 Seiko Epson Corp 水素プラズマ処理方法
JPH1012625A (ja) * 1996-06-21 1998-01-16 Hitachi Ltd 半導体装置の製造方法
JPH11330080A (ja) * 1998-05-13 1999-11-30 James W Mitchell 水素処理方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7232772B2 (en) 2002-05-16 2007-06-19 Tokyo Electron Limited Substrate processing method
US7429539B2 (en) 2002-05-16 2008-09-30 Tokyo Electron Limited Nitriding method of gate oxide film
JP2005079445A (ja) * 2003-09-02 2005-03-24 Tadahiro Omi 半導体装置及びその製造方法
JP4712292B2 (ja) * 2003-09-02 2011-06-29 財団法人国際科学振興財団 半導体装置及びその製造方法
EP1717847A2 (en) * 2005-04-28 2006-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2006332634A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP1717847A3 (en) * 2005-04-28 2014-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7579287B2 (en) 2005-08-12 2009-08-25 Canon Kabushiki Kaisha Surface treatment method, manufacturing method of semiconductor device, and manufacturing method of capacitive element
US7604928B2 (en) 2005-12-22 2009-10-20 Canon Kabushiki Kaisha Patterning method and methods for producing electro-optic device, color filter, illuminant, and thin-film transistor
JP2012186189A (ja) * 2011-03-03 2012-09-27 Toshiba Corp 半導体装置の製造方法
US9082822B2 (en) 2011-03-03 2015-07-14 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
CN1633702A (zh) 2005-06-29
AU2002367179A1 (en) 2003-07-15
US20070235421A1 (en) 2007-10-11
CN100561687C (zh) 2009-11-18
KR20060118620A (ko) 2006-11-23
TW200301939A (en) 2003-07-16
US7759598B2 (en) 2010-07-20
US20050170543A1 (en) 2005-08-04
US7226848B2 (en) 2007-06-05
KR20040068990A (ko) 2004-08-02
JPWO2003056622A1 (ja) 2005-05-12
TW571369B (en) 2004-01-11

Similar Documents

Publication Publication Date Title
US7759598B2 (en) Substrate treating method and production method for semiconductor device
JP4408653B2 (ja) 基板処理方法および半導体装置の製造方法
US7446052B2 (en) Method for forming insulation film
US7217659B2 (en) Process for producing materials for electronic device
JP4429300B2 (ja) 電子デバイス材料の製造方法
JP4850871B2 (ja) 絶縁膜の形成方法
US7250375B2 (en) Substrate processing method and material for electronic device
JP2005150637A (ja) 処理方法及び装置
JP4083000B2 (ja) 絶縁膜の形成方法
JP2004266075A (ja) 基板処理方法
WO2003088345A1 (fr) Materiau pour dispositif electronique et procede de fabrication correspondant
JP3588994B2 (ja) 酸化膜の形成方法及びｐ形半導体素子の製造方法
JP2011165743A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20028249720

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2003557041

Country of ref document: JP

Ref document number: 1020047010157

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 10500214

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020067021979

Country of ref document: KR